CN103050412A - 氧化物薄膜晶体管的制造方法 - Google Patents

氧化物薄膜晶体管的制造方法 Download PDF

Info

Publication number
CN103050412A
CN103050412A CN2012105580983A CN201210558098A CN103050412A CN 103050412 A CN103050412 A CN 103050412A CN 2012105580983 A CN2012105580983 A CN 2012105580983A CN 201210558098 A CN201210558098 A CN 201210558098A CN 103050412 A CN103050412 A CN 103050412A
Authority
CN
China
Prior art keywords
contact area
oxide
film transistor
source electrode
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012105580983A
Other languages
English (en)
Other versions
CN103050412B (zh
Inventor
刘萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Danbang Investment Group Co Ltd
Original Assignee
Shenzhen Danbang Investment Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Danbang Investment Group Co Ltd filed Critical Shenzhen Danbang Investment Group Co Ltd
Priority to CN201210558098.3A priority Critical patent/CN103050412B/zh
Publication of CN103050412A publication Critical patent/CN103050412A/zh
Application granted granted Critical
Publication of CN103050412B publication Critical patent/CN103050412B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明公开了氧化物薄膜晶体管的制造方法,所述氧化物薄膜晶体管包括氧化物半导体层、源极和漏极,所述氧化物半导体层包括沟道区域、以及分别处于所述沟道区域两侧的第一接触区域和第二接触区域,所述源极与第一接触区域接触,所述漏极与第二接触区域接触,所述氧化物半导体层采用氧化铟、氧化镓、氧化锌或氧化锡、或者铟、镓、锌、锡的二元或多元氧化物,采用电子束对所述第一接触区域和第二接触区域进行辐射。本发明提高了氧化物薄膜晶体管的场效应迁移率,同时减少或避免了电流拥挤现象;另外有效降低工艺温度,保持基板处于低温状态,因而可以采用柔性基板,并且可以降低工艺难度,降低生产成本。

Description

氧化物薄膜晶体管的制造方法
【技术领域】
本发明涉及晶体管领域,具体涉及氧化物薄膜晶体管的制造方法。
【背景技术】
与目前在液晶显示器有源驱动矩阵中广泛采用的非晶硅TFT(薄膜场效应晶体管)相比,氧化物半导体TFT具有如下优势:(1)场效应迁移率高;(2)开关比高;(3)制备工艺温度低;(4)可以制作大面积非晶薄膜,均匀性好,具有良好一致的电学特性;(5)受可见光影响小,比非晶硅和有机薄膜晶体管稳定;(6)可以制作成透明器件。在平板显示领域,氧化物TFT技术几乎满足包括AMOLED驱动、快速超大屏幕液晶显示、3D显示等诸多显示模式的所有要求。在柔性显示方面,衬底材料不能承受高温,而氧化物TFT的制备工艺温度低,与柔性衬底兼容,因而具备较大优势。
但是,目前顶栅薄膜晶体管器件的性能较低,其表现在:1、晶体管的场效应迁移率较低;2、TFT的输出特性在低漏极电压时,会出现电流拥挤现象。另外,目前的电极材料具有与有源层半导体材料并不相匹配的功函数。
【发明内容】
为了解决上述技术问题,以使晶体管的场效应迁移率更高,且在薄膜场效应晶体管在低漏极电压时,不容易出现电流拥挤现象,本发明提供了氧化物薄膜晶体管的制造方法。
氧化物薄膜晶体管的制造方法,所述氧化物薄膜晶体管包括氧化物半导体层、源极和漏极,所述氧化物半导体层包括沟道区域、以及分别处于所述沟道区域两侧的第一接触区域和第二接触区域,所述源极与第一接触区域接触,所述漏极与第二接触区域接触,所述氧化物半导体层采用氧化铟、氧化镓、氧化锌或氧化锡、或者铟、镓、锌、锡的二元或多元氧化物,采用电子束对所述第一接触区域和第二接触区域进行辐射。
采用上述方案后,利用电子束辐射轰击氧化物半导体层的第一接触区域和第二接触区域,一方面产生热效应,第一接触区域和第二接触区域被迅速加热,使氧化物半导体层中的金属与氧之间弱的离子键断裂,另一方面,电子束的轰击也使氧化物半导体层中的金属与氧之间弱的离子键断裂,因而,载流子浓度迅速提高,氧化物半导体层、以及氧化物半导体层与源极和漏极接触区域的导电率大幅上升;另外,由于电子束的轰击及相应的热效应也导致源极和漏极的金属在氧化物半导体层中扩散,源极、漏极的金属材料与半导体层中的单质金属(电子轰击使一些弱In-O等离子键断裂形成单质金属)形成合金,上述扩散和合金形成都降低了源极和漏极与氧化物半导体层的接触电阻(源极和漏极分别与氧化物半导体层之间形成了良好的接触),进一步降低了源极和漏极总串联电阻。这样,晶体管的场效应迁移率会较高,因为:当源极漏极串联电阻较大时,施加的漏极电压在较高的源极漏极串联电阻上有一个较大的不可忽略的电压降,从而导致场效应迁移率的下降;同时,也可以减少或避免出现电流拥挤现象,因为:源极漏极串联电阻较大时,当TFT的输出特性在低漏电压时,会出现电流拥挤现象。
在更优的方案中,所述第一接触区域设置在源极表面,所述第二接触区域设置在漏极表面,栅极绝缘层和栅极依次设置在所述沟道区域表面,电子束从栅极表面一侧对所述第一接触区域、第二接触区域、源极和漏极进行辐射。
源极和漏极在电子束的辐射下温度迅速升高,分别对第一接触区域和第二接触区域传导加热,进一步加速了第一接触区域和第二接触区域温度的升高。
在更优的方案中,所述源极设置在第一接触区域表面,所述漏极设置在第二接触区域表面,栅极绝缘层和栅极依次设置在所述沟道区域表面,电子束从栅极表面一侧对所述源极、漏极、第一接触区域和第二接触区域进行辐射。
在更优的方案中,栅极设置在基板的表面,所述氧化物薄膜晶体管还包括刻蚀阻挡层,栅极绝缘层设置在所述氧化物半导体层和栅极之间,所述刻蚀阻挡层设置在沟道区域的表面,电子束从刻蚀阻挡层一侧对所述源极、漏极、第一接触区域和第二接触区域进行辐射。
在更优的方案中,所述氧化物薄膜晶体管的基板的材料采用塑料。
由于采用电子束能够对第一接触区域、第二接触区域、源极和漏极迅速加热,因而可以采用不耐高温的柔性的塑料作为基板,从而降低了工艺难度(相对于刚性基板而言),且降低了生产成本。
在更优的方案中,对源极、漏极、第一接触区域和第二接触区域采用激光辅助加热。
该方案进一步加速了第一接触区域、第二接触区域、源极和漏极加热的速度。
在更优的方案中,所述源极和漏极的厚度分别小于所述栅极和栅极绝缘层的总厚度。
在更优的方案中,所述源极和漏极的厚度分别小于所述刻蚀阻挡层的厚度。
在更优的方案中,源极、漏极和栅极的材料采用钛、银、金、铬、铝、铜、钼、钽、钨中的一种、或者一种以上的合金,或源极、漏极和栅极采用透明导电膜。
在更优的方案中,采用磁控溅射形成氧化物半导体薄膜,刻蚀所述氧化物半导体薄膜形成所述氧化物半导体层,磁控溅射靶材由摩尔百分比相等的In2O3、Ga2O3、ZnO组成,氧化物半导体薄膜的厚度为10-2000nm;氧化物半导体薄膜的载流子浓度小于1015cm-3,经过变化的电子束辐射后,第一接触区域和第二接触区域的载流子浓度大于1020cm-3
本发明的有益效果是:利用电子束对氧化物半导体层的第一接触区域和第二接触区域进行辐射,大大降低了源极和漏极之间的串联电阻,提高了氧化物薄膜晶体管的场效应迁移率,同时减少或避免了电流拥挤现象;另外对源极、漏极和氧化物半导体层的加热迅速,可以有效降低工艺温度,保持基板处于低温状态,因而可以采用柔性基板,并且可以降低工艺难度,降低生产成本。
【附图说明】
图1是本发明实施例一的共面氧化物薄膜晶体管的部分结构剖面示意图;
图2是本发明实施例一的共面氧化物薄膜晶体管的剖面示意图;
图3是本发明实施例二的顶栅氧化物薄膜晶体管的剖面示意图;
图4是本发明实施例二的另一顶栅氧化物薄膜晶体管的剖面示意图;
图5是本发明又一种实施例的顶栅氧化物薄膜晶体管结构的剖面示意图;
图6是本发明实施例三的底栅氧化物薄膜晶体管的剖面示意图。
【具体实施方式】
以下将结合附图,对本发明的具体实施例作进一步详细说明。
 
第一实施例
参考图1和2,一种共面型氧化物薄膜晶体管的部分结构包括基板5、氧化物半导体层、栅极绝缘层2和栅极6,在基板5的表面上形成氧化物半导体层,该氧化物半导体层包括与栅极6相对的沟道区域3、以及分别处于沟道区域3两侧的第一接触区域1(用于与源极8接触的区域)和第二接触区域4(用于与漏极9接触的区域),沟道区域3位于第一接触区域1和第二接触区域4之间,在氧化物半导体层上形成栅极绝缘层2,在栅极绝缘层2上形成栅极6。
本实施例的共面型氧化物薄膜晶体管的制造方法包括下列步骤:
(1) 参考图1,在玻璃、石英、硅片或其它柔性基板5上沉积氧化物半导体薄膜,氧化物半导体材料可以是氧化铟、氧化镓、氧化锌、氧化锡等以及它们形成的二元、多元合金(二元或多元氧化物)。沉积方式可以采用激光沉积、MOCVD、磁控溅射、溶液法或电子束蒸发的方式,典型地,采用磁控溅射工艺制作IGZO薄膜,磁控溅射靶材的材料为In2O3:Ga2O3:ZnO=1:1:1(摩尔百分比),溅射功率3W/cm2,所处环境的气压0.5毫托,所处环境的气体的氧含量1%。基板保持在室温状态,靶基距(磁控溅射靶材与基板5之间的距离)为7cm,背景真空小于1×10-7托,预溅射10min。所形成的IGZO薄膜厚度为10-2000nm,优化的厚度为50nm。氧化物半导体薄膜在氧化气氛下退火,氧化气氛为原子氧、氧气、水、臭氧,退火方法为炉退火、红外加热、快速热退火(RTA),加热温度为100-600℃。氧化物半导体薄膜中载流子浓度小于1018cm-3,甚至小于1015cm-3
(2) 在氧化物半导体层上形成绝缘层,绝缘层的沉积方式可以采用PECVD、磁控溅射及ALD,可由氮化硅(SiNx)、氧化硅(SiO2)、氮氧化硅、氧化铝、氧化钇或HfO2等制成。一种优化的结构采用ALD沉积厚度100nm的a-SiOx薄膜,基板保持在室温状态,背景真空小于1×10-6托。
(3) 在绝缘层上形成导电层,沉积方式可以采用热蒸发、电子束蒸发、磁控溅射等,导电层材料可以是银、金、铬、铝、铜、钼、钽、钨等或透明导电膜,也可以是这些导电材料的合金,既可以是单层结构,也可以是以这些导电层构成的多层结构。优选的采用磁控溅射金属Ti,导电层厚度在50nm-800nm之间,较佳厚度为200nm,基板保持在室温状态,背景真空小于1×10-6托。
(4) 采用干法刻蚀导电层形成氧化物薄膜晶体管的栅极6,再以栅极6为掩膜,干法刻蚀绝缘层形成与栅极6图案一致的栅极绝缘层2(栅极6与栅极绝缘层2相对)。
(5) 采用氢氟酸缓冲液刻蚀氧化物半导体薄膜,形成的氧化物薄膜晶体管的氧化物半导体层的图形包括栅极6下面的对应的沟道区域3,以及沟道区域3两边的与第一接触区域1和第二接触区域4。
(6) 采用栅极6和栅极绝缘层2为掩膜,以电子束7辐照第一接触区域1和第二接触区域4。
可以在栅极6一侧采用电子束7进行辐射,比如采用扫描模式的电子束7从第一接触区域1扫描至第二接触区域4,经过栅极6时暂停产生电子束7。也可以采用同时覆盖第一接触区域1、栅极6和第二接触区域4的电子束7,由于有栅极6和栅极绝缘层2的保护,沟道区域3同样也不会受到电子束7的辐射。
电子束7可以采用聚焦或非聚焦电子束,前者工作于扫描模式。电子源可以采用热阴极、冷阴极等。
处理气氛可以是惰性气氛、氢气或真空气氛。真空状态时,电子束7和氧化物薄膜晶体管均处于真空腔体中;非真空状态时,电子束7从真空腔体中引出,轰击到第一接触区域1和第二接触区域4。
电子束7的能量最好不能穿透栅极6和栅极绝缘层2(能量越大,穿过的厚度越大),否则沟道区域3会受到影响,而影响氧化物薄膜晶体管的质量。电子束能量可以在100KeV以内,优选的在5KeV以内,也可以采用低能电子束,如100eV-1KeV,也可以采用较高能量电子束,如2KeV-5KeV,也可以从低能到高能或从高能到低能的电子束。辐照的时间可以根据电子束能量的高低进行调整。
通常,栅极6和栅极绝缘层2的厚度大于第一接触区域1和第二接触区域4,这样电子束7较难到达沟道区域3;另外,电子束7电压加在第一接触区域1和第二接触区域4,栅极6悬空,栅极绝缘层2很快就会积聚大量电荷,从而进一步阻止电子束7轰击栅极和绝缘层2。
电子束7轰击第一接触区域1和第二接触区域4,一方面产生热效应,加热第一接触区域1和第二接触区域4,高温使氧化物半导体层中一部分弱的In-O键、Zn-O键(Ga-O键比前两种离子键要强)断裂,另一方面,电子束7的轰击也导致氧化物半导体层中弱的In-O键、Zn-O键断裂,这样,载流子浓度升高,高于1018cm-3,甚至高于1020cm-3,第一接触区域1和第二接触区域4的电导率大幅上升。
(7) 进一步参考图2,在处理完成后的TFT上形成层间绝缘层10,沉积方式可以采用PECVD、磁控溅射及ALD,优选的,采用ALD沉积厚度200nm或更厚的a-SiOx薄膜。并于层间绝缘层10中形成源极接触孔11与漏极接触孔12以露出第一接触区域1和第二接触区域4。之后,在层间绝缘层10上形成源极8和漏极9,典型地以金属Ti作为源极8和漏极9的材料,处于源极接触孔11内的导电材料将源极8和第一接触区域1电气连接起来,处于漏极接触孔12内的导电材料将漏极9与第二接触区域4电气连接起来。
在另一种实施例中,在步骤(5)后,在氧化物半导体层上沉积一层金属导电层,沉积方式可以采用热蒸发、电子束蒸发、磁控溅射等,该导电层可以是银、金、铬、铝、铜、钼、钽、钨等或透明导电膜,也可以是这些导电材料的合金。然后再进行电子束处理,电子束7穿透过导电层,轰击第一接触区域1和第二接触区域4,相同地,第一接触区域1和第二接触区域4的电导率大幅上升,并且,导电层金属在氧化物中的扩散和接触区域合金的形成分别进一步降低了第一接触区域1与导电层、第二接触区域4与导电层的接触电阻。然后,采用湿法处理覆盖的导电层,进一步按照步骤7形成源极和漏极。
在采用电子束7对第一接触区域1和第二接触区域4进行辐射的同时,可以进一步以光辅助(如激光)加热,进一步加速处理速度,进一步降低处理时的基板温度(由于时间短,氧化物半导体层的高温来不及传导至基板,从而基板可以保持较低温度)。
第二实施例
如图3所示,一种顶栅薄膜晶体管的剖面示意图,该薄膜晶体管包括基板5、形成在基板上5的源极13和漏极14、形成在源极13和漏极14上的氧化物半导体层17、形成在氧化物半导体层17上的栅极绝缘层15、形成在栅极绝缘层15上的栅极16,该氧化物半导体层17包括与栅极16相对的沟道区域171、分别处于沟道区域171两边的第一接触区域172(与源极13接触)和第二接触区域173(与漏极14接触),沟道区域171位于源极13和漏极14之间;其中栅极16与栅极绝缘层15以及沟道区域171可以形成自对准。
如图4所示,另一种顶栅氧化物薄膜晶体管结构,该薄膜晶体管包括基板5、形成在基板5上的氧化物半导体层28、形成在氧化物半导体层28上的源极29和漏极20、形成在源极29、漏极20和氧化物半导体层28上的栅极绝缘层21、形成在栅极绝缘层21上的栅极22,该氧化物半导体层28包括与栅极22相对准的沟道区域281、分别处于沟道区域281两边的第一接触区域282(与源极29接触)和第二接触区域283(与漏极20接触),沟道区域281位于源极29和漏极20之间;其中栅极22与栅极绝缘层21以及与沟道区域281可以形成自对准。
如图5所示,又一种顶栅氧化物薄膜晶体管结构,其与图4所示的结构稍有差别:源极20一部分在第一接触区域21表面,一部分在基板26表面,漏极25一部分在第二接触区域24表面,一部分在基板26表面,沟道区域23与栅极绝缘层22和栅极27对准。
源极、漏极、氧化物半导体层、栅极绝缘层和栅极的制造方法可采用前一实施例的方法。
对于电子束的选用,也与前一实施例相似。
如图3所示,电子束18从栅极16一侧朝氧化物半导体层17辐射,电子束18可以穿透第一接触区域172(第二接触区域173)而进入源极13(漏极14),也可以只对第一接触区域172(第二接触区域173)进行轰击而不进入源极13(漏极14)。
与前一实施例相似,电子束轰击在第一接触区域172和第二接触区域173或源极13和漏极14上,一方面产生热效应,加热第一接触区域172和第二接触区域173,使载流子浓度升高;另一方面,导致氧化物半导体层17中弱的In-O键、Zn-O键断裂,载流子浓度升高,高于1018cm-3,进一步高于1020cm-3,接触区域电导率大幅上升。源极13和漏极14导电层金属在氧化物中的扩散和接触区域合金的形成进一步降低了源漏接触区域的接触电阻。可以采用聚焦电子束扫描工作或非聚焦电子束,非聚焦电子束轰击时,电子束高压加在源漏电极上,栅极和栅极绝缘层对沟道区域形成保护。
同样,也可以进一步以光辅助(如激光)对第一接触区域171、第二接触区域172、源极13和漏极14加热。
如图4,电子束轰击源极29和漏极20,电子束不穿透源极29和漏极20,或穿透源极29和漏极20进入第一接触区域281和第二接触区域282,与图3实施例相似,氧化物半导体层18的载流子高于1018cm-3,甚至高于1020cm-3,接触区域电导率大幅上升。同样,也可以进一步以光辅助(如激光)对第一接触区域281、第二接触区域282、源极29和漏极20加热。
对图5所示的顶栅氧化物薄膜晶体管结构进行电子束辐射,电子束处理第一接触区域21和第二接触区域24以及源极20和漏极25与第一接触区域21和第二接触区域24的交叠部分,与图4相似,在此不再赘述。
第三实施例
参考图6是本实施例三的底栅薄膜晶体管的剖面示意图,该薄膜晶体管包括基板5、形成在基板上5上的栅极30、形成在栅极上的栅极绝缘层32、形成在栅极绝缘层32上的氧化物半导体层、形成在该氧化物半导体层31上的刻蚀阻挡层33,形成在氧化物半导体层31上的源漏电极34和35,氧化物半导体层包括与栅极30相对准的沟道区域311、分别处于沟道区域311两侧的第一接触区域312(与源极34接触)和第二接触区域313(与漏极35接触)。
本实施例的底栅氧化物薄膜晶体管的制造方法包括下列步骤。
(1) 参考图6,在玻璃、石英、硅片或其它柔性基板5上形成栅极导电层,沉积方式可以采用热蒸发、电子束蒸发、磁控溅射等,栅极导电层可以是银、金、铬、铝、铜、钼、钽、钨等或透明导电膜,也可以是这些导电材料的合金,既可以是单层结构,也可以是以这些导电层构成的多层结构。优选的采用磁控溅射金属Ti,导电层厚度在50nm-800nm之间,较佳厚度为200nm,基板保持在室温状态,背景真空小于1×10-6托。采用干法或湿法刻蚀形成薄膜晶体管的栅极30。
(2) 在栅极30上形成栅极绝缘层32,栅极绝缘层的沉积方式可以采用PECVD、磁控溅射及ALD,可由氮化硅(SiNx)、氧化硅(SiO2)、氮氧化硅、氧化铝、氧化钇或HfO2等制成。一种优化的结构采用ALD沉积厚度100nm的a-SiOx薄膜,基板5保持在室温状态,背景真空小于1×10-6托。
(3) 在栅极绝缘层上沉积氧化物半导体薄膜,氧化物半导体材料可以是氧化铟、氧化镓、氧化锌、氧化锡等以及它们形成的二元、多元合金。沉积方式可以采用激光沉积、MOCVD、磁控溅射、溶液法或电子束蒸发的方式,典型地,采用磁控溅射工艺制作IGZO薄膜,磁控溅射靶材为(摩尔百分比)In2O3:Ga2O3:ZnO=1:1:1,溅射功率3W/cm2,气压0.5毫托,氧含量1%。基板保持在室温状态,靶基距为7cm,背景真空小于1×10-7托,预溅射10min。所形成的IGZO薄膜厚度为10-2000nm,优化的厚度为50nm。氧化物半导体薄膜在氧化气氛下退火,氧化气氛为原子氧、氧气、水、臭氧,退火方法为炉退火、红外加热、快速热退火(RTA),加热温度为100-600℃。氧化物半导体薄膜的载流子浓度小于1018cm-3,甚至小于1015cm-3
(4) 在氧化物半导体薄膜上形成刻蚀阻挡层薄膜,沉积方式可以采用PECVD、磁控溅射及ALD,可由氮化硅(SiNx)、氧化硅(SiO2)、氮氧化硅、氧化铝、氧化钇或HfO2等制成。一种优化的结构采用ALD沉积厚度200nm的a-SiOx薄膜,基板保持在室温状态,背景真空小于1×10-6托。
(5) 刻蚀阻挡层薄膜形成刻蚀阻挡层33,进一步刻蚀氧化物半导体薄膜形成氧化物半导体层32。氧化物半导体层包括栅极33下面的沟道区域311、以及沟道区域两边的第一接触区域312和第二接触区域313。
(6) 在刻蚀阻挡层33上沉积形成导电层,沉积方式可以采用热蒸发、电子束蒸发、磁控溅射等,导电层可以是银、金、铬、铝、铜、钼、钽、钨等或透明导电膜,也可以是这些导电材料的合金,既可以是单层结构,也可以是以这些导电层构成的多层结构。典型地以金属Ti作为导电层材料。
(7) 采用湿法或干法刻蚀导电层形成源极34和漏极35
(8) 
以电子束36辐照源极34和漏极35,电子束不穿透源极29和漏极20,或穿透源极29和漏极20进入氧化物半导体层的第一接触区域312和第二接触区域313。电子束36的选用可以与实施例一相同。采用非扫描模式的电子束时,电子束高压加在源漏电极上,刻蚀阻挡层33对沟道区域形成保护。与图4所示实施例类似,电子束从刻蚀阻挡层33一侧朝氧化物半导体层辐射,穿透或不穿透源极和漏极,一方面产生热效应,加热第一接触区域312和第二接触区域313;另一方面,导致第一接触区域312和第二接触区域313的氧化物层中弱的In-O键、Zn-O键断裂,载流子浓度升高,高于1018cm-3,进一步高于1020cm-3,接触区域电导率大幅上升。源极、漏极中的导电层金属在氧化物中的扩散和接触区域合金的形成进一步降低了源漏接触区域的接触电阻。还可以进一步采用激光辅助加热方式对第一接触区域312、第二接触区域313、源极和漏极进行加热。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。

Claims (8)

1.氧化物薄膜晶体管的制造方法,所述氧化物薄膜晶体管包括氧化物半导体层、源极和漏极,其特征是:所述氧化物半导体层包括沟道区域、以及分别处于所述沟道区域两侧的第一接触区域和第二接触区域,所述源极与第一接触区域接触,所述漏极与第二接触区域接触,所述氧化物半导体层采用氧化铟、氧化镓、氧化锌或氧化锡、或者铟、镓、锌、锡的二元或多元氧化物,采用电子束对所述第一接触区域和第二接触区域进行辐射。
2.如权利要求1所述的氧化物薄膜晶体管的制造方法,其特征是:所述第一接触区域设置在源极表面,所述第二接触区域设置在漏极表面,栅极绝缘层和栅极依次设置在所述沟道区域表面,电子束从栅极表面一侧对所述第一接触区域、第二接触区域、源极和漏极进行辐射。
3.如权利要求1所述的氧化物薄膜晶体管的制造方法,其特征是:所述源极设置在第一接触区域表面,所述漏极设置在第二接触区域表面,栅极绝缘层和栅极依次设置在所述沟道区域表面,电子束从栅极表面一侧对所述源极、漏极、第一接触区域和第二接触区域进行辐射。
4.如权利要求1所述的氧化物薄膜晶体管的制造方法,其特征是:栅极设置在基板的表面,所述氧化物薄膜晶体管还包括刻蚀阻挡层,栅极绝缘层设置在所述氧化物半导体层和栅极之间,所述刻蚀阻挡层设置在沟道区域的表面,电子束从刻蚀阻挡层一侧对所述源极、漏极、第一接触区域和第二接触区域进行辐射。
5.如权利要求1至4任一所述的氧化物薄膜晶体管的制造方法,其特征是:所述氧化物薄膜晶体管的基板的材料采用塑料。
6.如权利要求1至4任一所述的氧化物薄膜晶体管的制造方法,其特征是:对源极、漏极、第一接触区域和第二接触区域采用激光辅助加热。
7.如权利要求2至4任一所述的氧化物薄膜晶体管的制造方法,其特征是:源极、漏极和栅极的材料采用钛、银、金、铬、铝、铜、钼、钽、钨中的一种、或者一种以上的合金,或源极、漏极和栅极采用透明导电膜。
8.如权利要求1至4任一所述的氧化物薄膜晶体管的制造方法,其特征是:
采用磁控溅射形成氧化物半导体薄膜,刻蚀所述氧化物半导体薄膜形成所述氧化物半导体层,磁控溅射靶材由摩尔百分比相等的In2O3、Ga2O3、ZnO组成,氧化物半导体薄膜的厚度为10-2000nm;氧化物半导体薄膜的载流子浓度小于1015cm-3,经过变化的电子束辐射后,第一接触区域和第二接触区域的载流子浓度大于1020cm-3
CN201210558098.3A 2012-12-20 2012-12-20 氧化物薄膜晶体管的制造方法 Expired - Fee Related CN103050412B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210558098.3A CN103050412B (zh) 2012-12-20 2012-12-20 氧化物薄膜晶体管的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210558098.3A CN103050412B (zh) 2012-12-20 2012-12-20 氧化物薄膜晶体管的制造方法

Publications (2)

Publication Number Publication Date
CN103050412A true CN103050412A (zh) 2013-04-17
CN103050412B CN103050412B (zh) 2015-10-21

Family

ID=48063011

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210558098.3A Expired - Fee Related CN103050412B (zh) 2012-12-20 2012-12-20 氧化物薄膜晶体管的制造方法

Country Status (1)

Country Link
CN (1) CN103050412B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104253091A (zh) * 2013-06-25 2014-12-31 业鑫科技顾问股份有限公司 薄膜晶体管基板的制造方法
CN104409362A (zh) * 2014-11-13 2015-03-11 京东方科技集团股份有限公司 一种薄膜晶体管和阵列基板的制作方法及相应装置
CN109477206A (zh) * 2016-07-11 2019-03-15 株式会社半导体能源研究所 溅射靶材及该溅射靶材的制造方法
WO2019161617A1 (zh) * 2018-02-26 2019-08-29 深圳市华星光电半导体显示技术有限公司 阵列基板及阵列基板的制作方法
CN113260836A (zh) * 2018-12-13 2021-08-13 原子能和替代能源委员会 用于制造具有最佳吸收率的检测结构的方法以及所述结构
US20220208807A1 (en) * 2020-12-29 2022-06-30 Adrc. Co. Kr Crystalline oxide semiconductor thin film, and method of forming the same and thin film transistor and method of manufacturing the same and display panel and electronic device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941299A (zh) * 2005-09-29 2007-04-04 株式会社半导体能源研究所 半导体器件及其制造方法
US20100155719A1 (en) * 2008-12-19 2010-06-24 Junichiro Sakata Method for manufacturing semiconductor device
CN102157564A (zh) * 2011-01-18 2011-08-17 上海交通大学 顶栅金属氧化物薄膜晶体管的制备方法
CN102651340A (zh) * 2011-12-31 2012-08-29 京东方科技集团股份有限公司 一种tft阵列基板的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941299A (zh) * 2005-09-29 2007-04-04 株式会社半导体能源研究所 半导体器件及其制造方法
US20100155719A1 (en) * 2008-12-19 2010-06-24 Junichiro Sakata Method for manufacturing semiconductor device
CN102157564A (zh) * 2011-01-18 2011-08-17 上海交通大学 顶栅金属氧化物薄膜晶体管的制备方法
CN102651340A (zh) * 2011-12-31 2012-08-29 京东方科技集团股份有限公司 一种tft阵列基板的制造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104253091A (zh) * 2013-06-25 2014-12-31 业鑫科技顾问股份有限公司 薄膜晶体管基板的制造方法
CN104409362A (zh) * 2014-11-13 2015-03-11 京东方科技集团股份有限公司 一种薄膜晶体管和阵列基板的制作方法及相应装置
WO2016074349A1 (zh) * 2014-11-13 2016-05-19 京东方科技集团股份有限公司 一种薄膜晶体管和阵列基板的制作方法及相应装置
US9923085B2 (en) 2014-11-13 2018-03-20 Boe Technology Group Co., Ltd. Method for manufacturing a thin film transistor and an array substrate, and corresponding devices
US11081326B2 (en) 2016-07-11 2021-08-03 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and method for manufacturing the same
CN109477206A (zh) * 2016-07-11 2019-03-15 株式会社半导体能源研究所 溅射靶材及该溅射靶材的制造方法
US11735403B2 (en) 2016-07-11 2023-08-22 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and method for manufacturing the same
WO2019161617A1 (zh) * 2018-02-26 2019-08-29 深圳市华星光电半导体显示技术有限公司 阵列基板及阵列基板的制作方法
CN113260836A (zh) * 2018-12-13 2021-08-13 原子能和替代能源委员会 用于制造具有最佳吸收率的检测结构的方法以及所述结构
CN113260836B (zh) * 2018-12-13 2024-03-29 原子能和替代能源委员会 用于制造具有最佳吸收率的检测结构的方法以及所述结构
US11967665B2 (en) 2018-12-13 2024-04-23 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for manufacturing a detection structure with an optimised absorption rate, and said structure
US20220208807A1 (en) * 2020-12-29 2022-06-30 Adrc. Co. Kr Crystalline oxide semiconductor thin film, and method of forming the same and thin film transistor and method of manufacturing the same and display panel and electronic device
US11682680B2 (en) * 2020-12-29 2023-06-20 Adrc. Co. Kr Crystalline oxide semiconductor thin film, and method of forming the same and thin film transistor and method of manufacturing the same and display panel and electronic device

Also Published As

Publication number Publication date
CN103050412B (zh) 2015-10-21

Similar Documents

Publication Publication Date Title
CN103050412B (zh) 氧化物薄膜晶体管的制造方法
CN106206622B (zh) 一种阵列基板及其制备方法、显示装置
JP4332545B2 (ja) 電界効果型トランジスタ及びその製造方法
CN103000530B (zh) 顶栅氧化物薄膜晶体管的制造方法
CN103839825A (zh) 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
CN101719514A (zh) 场效应晶体管及其制造工艺
CN101309863A (zh) 半导体薄膜及其制造方法以及薄膜晶体管、有源矩阵驱动显示面板
CN106910748A (zh) 一种阵列基板、显示装置及其制作方法
CN106128944A (zh) 金属氧化物薄膜晶体管阵列基板的制作方法
CN106057735A (zh) Tft背板的制作方法及tft背板
CN104979215B (zh) 低温多晶硅薄膜晶体管及其制备方法
CN106601823A (zh) 一种薄膜晶体管的制作方法及薄膜晶体管
CN102646715A (zh) 薄膜晶体管及其制造方法
CN103839826A (zh) 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
KR101498136B1 (ko) 폴리실리콘 활성층을 함유한 박막트랜지스터, 그 제조방법 및 어레이 기판
CN106486499A (zh) 一种电路结构及制造方法和显示器面板
CN108735821B (zh) 一种镨铟锌氧化物薄膜晶体管及其制备方法
CN102683423A (zh) 一种顶栅结构金属氧化物薄膜晶体管及其制作方法
TW201117372A (en) Organic light emitting display and method of manufacturing the same
CN105576017A (zh) 一种基于氧化锌薄膜的薄膜晶体管
CN106847824A (zh) 低温多晶硅薄膜晶体管及其制作方法、amoled显示面板
CN111785740A (zh) 一种薄膜晶体管阵列基板及显示装置
TW201220504A (en) Metal oxide thin film transistor and manufacturing method thereof
CN105702586A (zh) 一种薄膜晶体管、阵列基板、其制作方法及显示装置
US10192903B2 (en) Method for manufacturing TFT substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151021

CF01 Termination of patent right due to non-payment of annual fee