CN102386858A - 放大电路 - Google Patents

Abstract

本发明涉及一种放大电路。在所述放大电路中，第一发射极跟随电路和第二发射极跟随电路可以增大位于反相输入端子侧的输入阻抗。因此，当在该放大电路的反相输入端子与输出端子之间连接有反馈电路时，可以对该放大电路增益的根据反馈电路配置的波动进行抑制。

Description

放大电路

技术领域

本发明涉及放大电路。

背景技术

当采用可操作的放大器时，通常在反相输入端子与输出端子之间连接有用于负极性地对输出信号的一部分进行反馈的负反馈电路。因此，可操作的放大器可用作反相放大电路或非反相放大电路。

日本专利申请公开No.2010-35117公开了对音频信号进行放大的电流反馈放大器。在专利文献1中的电流反馈放大器具有独立地作为反馈电路的AC反馈回路和DC反馈回路。AC反馈回路负极性地对放大后的音频信号的一部分进行反馈。

作为这种电流反馈放大器的特征，从AC反馈回路的角度而言，电流反馈放大器的输入阻抗是较低的。由于这个原因，该电流反馈放大器的工作根据AC反馈回路的配置而改变。也就是说，该电流反馈放大器的增益会由于负反馈电路(AC反馈回路)的阻抗而会不利地发生波动。

非专利文献(“Precision Rail-to-Rail Input and Output Operational AmplifiersOP 184/OP284/OP484”，[online]，Analog Devices，Inc，[searched on September 10，2010]，Figure 44，＜URL：http://www.analog.com/static/imported-files/data_sheets/OP184_284_484.pdf＞)公开了在输入阶段使用差分放大电路的可操作的放大器。在该非专利文献中所公开的差分放大电路具有恒流源及两个NPN型晶体管。非反相输入端子与一个NPN型晶体管的基极相连。反相输入端子与另外一个NPN型晶体管的基极相连。这两个NPN型晶体管的发射极分别与该恒流源相连。

由于这两个NPN型晶体管的发射极都与恒流源相连，所以，这两个NPN型晶体管的集电极电流都受限于比由该恒流源所提供的恒定电流低的电流。因此，这些晶体管的集电极电流不能根据输入信号的变化而比所述恒定电流更大幅度地波动。不利的是，传统的差分放大电路的工作受限于由该恒流源所提供的恒定电流值。

发明内容

本发明的一个目的在于提供一种放大电路，其中，增益不会根据负反馈电路的配置而波动，并且该放大电路的工作不受限制。

本发明的另外一个目的在于提供一种工作不受限的放大电路。

根据本发明的放大电路包括：前级放大电路，其用于对输入到反相输入端子的第一输入信号和输入到非反相输入端子的第二输入信号进行放大，并输出前级放大信号。所述前级放大电路包括：第一晶体管，其形成以所述第一输入信号的正分量作为输入的第一发射极跟随电路，预定的第一电位被施加到所述第一晶体管的集电极上；第二晶体管，其形成以所述第一输入信号的负分量作为输入的第二发射极跟随电路，预定的第二电位被施加到所述第二晶体管的集电极上；第三晶体管，其形成以所述第二输入信号的正分量作为输入的第三发射极跟随电路，预定的第三电位被施加到所述第三晶体管的集电极上；第四晶体管，其形成以所述第二输入信号的负分量作为输入的第四发射极跟随电路，预定的第四电位被施加到所述第四晶体管的集电极上；第五晶体管，其具有连接至所述第一发射极跟随电路的输出端的发射极、连接至所述第三发射极跟随电路的输出端的基极、和集电极，经由第一集电极电阻器向该集电极施加正电源的电位并且从该集电极输出所述前级放大信号的正分量；以及第六晶体管，其具有连接至所述第二发射极跟随电路的输出端的发射极、连接至所述第四发射极跟随电路的输出端的基极、和集电极，经由第二集电极电阻器向该集电极施加负电源的电位并且从该集电极输出所述前级放大信号的负分量。

所述第一发射极跟随电路和所述第二发射极跟随电路可以增大在所述放大电路的反相输入端子侧的输入阻抗。因此，当在所述放大电路的所述反相输入端子与所述输出端子之间接连有反馈电路时，可以对根据反馈电路配置的放大电路增益的波动进行抑制。

当从所述非反相输入端子来观察所述第五晶体管和所述第六晶体管时，形成发射极接地放大电路。当从所述反相输入端子来观察所述第五晶体管和所述第六晶体管时，形成基极接地放大电路。所述基极接地放大电路输出相位与所述输入信号相同的信号，而所述发射极接地放大电路输出相位与所述输入信号相反的信号。由于这个原因，前级放大电路可以用作差分放大电路来工作，用于对第一输入信号与第二输入信号之间的差值进行放大。

所述第五晶体管的集电极电流由正电源的电位和第一集电极电阻器的阻值决定。所述第六晶体管的集电极电流由负电源的电位和第二集电极电阻器的阻值决定。由于这个原因，同传统的差分放大电路相比，极大地减轻了所述第五晶体管和所述第六晶体管的集电极电流的上限值。当所述第五晶体管和所述第六晶体管的集电极电流根据所述第一输入信号和所述第二输入信号变化时，可以避免各个集电极电流的波形失真。

优选的是，所述前级放大电路还包括：连接在所述第一晶体管的发射极与所述第五晶体管的发射极之间的第一电阻器；以及连接在所述第二晶体管的发射极与所述第六晶体管的发射极之间的第二电阻器。

在所述第五晶体管和所述第六晶体管的各自发射极电阻器中，可以减小所述发射极内部电阻器和所述反馈电路的阻抗的贡献。因此，可以进一步对根据所述反馈电路配置的所述放大电路增益的波动进行抑制。

优选的是，所述前级放大电路还包括：用于对所述第五晶体管的基极与所述第六晶体管的基极之间的电位差的波动进行抑制的抑制电路。

可以对在用于放大所述第一输入信号和所述第二输入信号的所述第五晶体管和所述第六晶体管的工作点的波动进行抑制。由于这个原因，可以稳定地操作所述放大电路。

优选的是，所述抑制电路包括：第七晶体管，其具有连接至所述第五晶体管的基极的基极和集电极，并具有连接至所述第三晶体管的发射极的发射极；第八晶体管，其具有连接至所述第六晶体管的基极的基极和集电极，并具有连接至所述第四晶体管的发射极的发射极；连接在所述第三晶体管的发射极与所述第七晶体管的发射极之间的第三电阻器；以及连接在所述第四晶体管的发射极与所述第八晶体管的发射极之间的第四电阻器。

优选的是，所述抑制电路还包括：第一电容器，其按照与所述第三电阻器并联的方式连接在所述第三晶体管的发射极与所述第七晶体管之间；以及第二电容器，其按照与所述第四电阻器并联的方式连接在所述第四晶体管的发射极与所述第八晶体管之间。

所述第一输入信号的正分量在没有经由所述第三电阻器的情况下输入到所述第五晶体管的基极上。所述第一输入信号的负分量在没有经由所述第四电阻器的情况下输入到所述第六晶体管的基极上。由于所述第一输入信号的高频分量在没有被衰减的情况下得到放大，因此可以改善所述放大电路的高频特性。

优选的是，所述放大电路还包括：用于对所述前级放大信号进行放大的后级放大电路；以及用于对所述后级放大电路的输出阻抗进行转换的缓冲电路。所述后级放大电路包括：第九晶体管，其具有连接至所述缓冲电路的集电极并形成以所述前级放大信号的正分量作为输入的发射极接地放大电路；第五电阻器，其具有连接至所述第九晶体管的集电极的一端和接地的另外一端；第十晶体管，其具有连接至所述缓冲电路的集电极并形成以所述前级放大信号的负分量作为输入的发射极接地放大电路；以及第六电阻器，其具有连接至所述第十晶体管的集电极的一端和接地的另外一端。

在所述第九晶体管和所述第十晶体管的各自集电极电阻器中，可以减小所述集电极内部电阻器和所述反馈电路的阻抗的贡献。因此，可以进一步对根据所述反馈电路配置的所述放大电路增益的波动进行抑制。

根据本发明的放大电路包括：前级放大电路，其用于对输入到反相输入端子的第一输入信号和输入到非反相输入端子的第二输入信号进行放大，并输出前级放大信号。所述前级放大电路包括：第一晶体管，其形成以所述第二输入信号的正分量作为输入的第一发射极跟随电路，预定的第一电位被施加到所述第一晶体管的集电极上；第二晶体管，其形成以所述第二输入信号的负分量作为输入的第二发射极跟随电路，预定的第二电位被施加到所述第二晶体管的集电极上；第三晶体管，其发射极连接至所述第一晶体管的发射极；第四晶体管，其发射极连接至所述第二晶体管的发射极；第一电阻器，其连接在所述第三晶体管的集电极与所述第三晶体管的基极之间；第二电阻器，其连接在所述第三晶体管的基极与所述第四晶体管的基极之间；第三电阻器，其连接在所述第四晶体管的集电极与所述第四晶体管的基极之间；第五晶体管，其具有所述第一输入信号的正分量所输入到的发射极、连接至所述第三晶体管的集电极的基极、和集电极，经由第一集电极电阻器向该集电极施加正电源的电位并且从该集电极输出所述前级放大信号的正分量；以及第六晶体管，其具有所述第一输入信号的负分量所输入到的发射极、连接至所述第四晶体管的集电极的基极、和集电极，经由第二集电极电阻器向该集电极施加负电源的电位并且从该集电极输出所述前级放大信号的负分量。

当从所述非反相输入端子来观察所述第五晶体管和所述第六晶体管时，形成所述发射极接地放大电路。当从所述反相输入端子来观察所述第五晶体管和所述第六晶体管时，形成基极接地放大电路。所述基极接地放大电路输出相位与所述输入信号相同的信号，而所述发射极接地放大电路输出相位与所述输入信号相反的信号。由于这个原因，所述前级放大电路可以用作差分放大电路来工作，用于对所述第一输入信号与所述第二输入信号之间的差值进行放大。

所述第五晶体管的集电极电流由正电源的电位和第一集电极电阻器的阻值决定。所述第六晶体管的集电极电流由负电源的电位和第二集电极电阻器的阻值决定。由于这个原因，同传统的差分放大电路相比，极大地减轻了所述第五晶体管和所述第六晶体管的集电极电流的上限值。当所述第五晶体管和所述第六晶体管的集电极电流根据所述第一输入信号和所述第二输入信号变化时，可以避免各个集电极电流的波形失真。

所述第一发射极跟随电路和所述第二发射极跟随电路可以将从所述非反相输入端子来看的所述晶体管的基极对集电极电容器设定为较小的值。因此，可以解决所述信号的高频分量被所述晶体管的所述基极对集电极电容器和所述非反相输入端子的电阻器组件所衰减的问题。

优选的是，所述前级放大电路还包括：第七晶体管，其形成以所述第一输入信号的正分量作为输入的第三发射极跟随电路，所述第七晶体管的发射极连接至所述第五晶体管的发射极，预定的第三电位被施加到所述第七晶体管的集电极上；以及第八晶体管，其形成以所述第一输入信号的负分量作为输入的第四发射极跟随电路，所述第八晶体管的发射极连接至所述第六晶体管的发射极，预定的第四电位被施加到所述第八晶体管的集电极上。

所述第三发射极跟随电路和所述第四发射极跟随电路可以增大在所述放大电路的反相输入端子侧的输入阻抗。因此，当在所述放大电路的所述反相输入端子与所述输出端子之间接连有反馈电路时，可以对根据反馈电路配置的放大电路增益的波动进行抑制。

优选的是，所述前级放大电路还包括：连接在所述第七晶体管的发射极与所述第五晶体管的发射极之间的第四电阻器；以及连接在所述第八晶体管的发射极与所述第六晶体管的发射极之间的第五电阻器。

在所述第七晶体管和所述第八晶体管的各自发射极电阻器中，可以减小所述发射极内部电阻器和所述反馈电路的阻抗的贡献。因此，可以进一步对根据所述反馈电路配置的所述放大电路增益的波动进行抑制。

优选的是，所述放大电路还包括：用于对所述前级放大信号进行放大的后级放大电路；以及用于对所述后级放大电路的输出阻抗进行转换的缓冲电路。所述后级放大电路包括：第九晶体管，其具有连接至所述缓冲电路的集电极并形成以所述前级放大信号的正分量作为输入的发射极接地放大电路；第六电阻器，其具有连接至所述第九晶体管的集电极的一端和接地的另外一端；第十晶体管，其具有连接至所述缓冲电路的集电极并形成以所述前级放大信号的负分量作为输入的发射极接地放大电路；以及第七电阻器，其具有连接至所述第十晶体管的集电极的一端和接地的另外一端。

在所述第九晶体管和所述第十晶体管的各自集电极电阻器中，可以减小所述集电极内部电阻器和所述反馈电路的阻抗的贡献。因此，可以进一步对根据所述反馈电路配置的所述放大电路增益的波动进行抑制。

附图说明

图1是例示根据本发明一个实施方式的放大电路的电路图；

图2是例示在放大电路的前级放大电路中的信号通路的图；

图3是例示根据修改实施例的放大电路的电路图；

图4是例示根据修改实施例的放大电路的电路图；

图5是例示根据修改实施例的放大电路的电路图；

图6是例示根据修改实施例的放大电路的电路图；

图7是例示根据修改实施例的放大电路的电路图；

图8是例示根据修改实施例的放大电路的电路图；

图9是例示根据修改实施例的放大电路的电路图；

图10是例示根据修改实施例的放大电路的电路图；

图11是例示根据修改实施例的放大电路的电路图；

图12是例示根据修改实施例的放大电路的电路图；以及

图13是恒流源的电路图。

具体实施方式

以下参照附图对本发明的实施方式进行详细的描述。在附图中的相同部件或相应部件采用相同的附图标记表示，并且对其的描述不再重复。

放大电路1的配置

图1是例示根据该实施方式的放大电路1的配置的电路图。参照图1，放大电路1包括前级放大电路10、后级放大电路20、缓冲电路30、反相输入端子41、非反相输入端子42和输出端子43。反馈电路50与放大电路1相隔离，并连接至放大电路1的外部。

前级放大电路10对输入到反相输入端子41的输入信号61和输入到非反相输入端子42的输入信号62进行放大，并输出前级放大信号。前级放大电路10分别对输入信号61和62的正分量以及输入信号61和62的负分量进行放大。前级放大信号的正分量是前级放大正分量63A。前级放大信号的负分量是前级放大负分量63B。

后级放大电路20对前级放大信号(前级放大正分量63A和前级放大负分量63B)进行放大，以输出后级放大信号。后级放大信号的正分量是后级放大正分量64A。后级放大信号的负分量是后级放大负分量64B。

缓冲电路30对后级放大电路20的输出阻抗进行转换。后级放大信号作为输出信号64从输出端子43处输出。

前级放大电路10的配置

将对前级放大电路10的配置进行描述。前级放大电路10包括晶体管TR1至TR8、电阻器R1至R6和恒流源C1与C2。

晶体管TR1是PNP型晶体管。晶体管TR1形成发射极跟随电路，其输入是输入信号61的正分量61A。负电源45的电位V2施加到晶体管TR1的集电极。

晶体管TR2是NPN型晶体管，其与晶体管TR1配对使用。晶体管TR2形成发射极跟随电路，其输入是输入信号61的负分量61B。正电源44的电位V1施加到晶体管TR2的集电极。

晶体管TR3是PNP型晶体管。晶体管TR3形成发射极跟随电路，其输入是输入信号62的正分量62A。负电源45的电位V2施加到晶体管TR3的集电极。

晶体管TR4是NPN型晶体管，其与晶体管TR3配对使用。晶体管TR4形成发射极跟随电路，其输入是输入信号62的负分量62B。正电源44的电位V1施加到晶体管TR4的集电极。

晶体管TR5是NPN型晶体管。晶体管TR5的发射极与晶体管TR1的发射极跟随电路的输出端相连。晶体管TR5的基极与晶体管TR3的发射极跟随电路的输出端相连。晶体管TR5对从晶体管TR1的发射极跟随电路输出的正分量61A和从晶体管TR3的发射极跟随电路输出的正分量62A进行放大，并输出前级放大正分量63A。

晶体管TR6是PNP型晶体管，其与晶体管TR5配对使用。晶体管TR6的发射极与晶体管TR2的发射极跟随电路的输出端相连。晶体管TR6的基极与晶体管TR4的发射极跟随电路的输出端相连。晶体管TR6对从晶体管TR2的发射极跟随电路输出的负分量61B和从晶体管TR4的发射极跟随电路输出的负分量62B进行放大，并输出前级放大负分量63B。

电阻器R1是晶体管TR5的发射极电阻器。电阻器R5是晶体管TR5的集电极电阻器。电阻器R2是晶体管TR6的发射极电阻器。电阻器R6是晶体管TR6的集电极电阻器。

晶体管TR7与TR8和电阻器R3与R4形成用于对在晶体管TR5的基极与晶体管TR6的基极之间的电位差(此后，称为“差分电位”)的波动进行抑制的抑制电路。晶体管TR7是NPN型晶体管。晶体管TR8是PNP型晶体管，其与晶体管TR7配对使用。

以下将对形成前级放大电路10的各个元件的连接进行描述。反相输入端子41连接至晶体管TR1和TR2的基极。非反相输入端子42连接至晶体管TR3和TR4的基极。

电阻器R1的一端连接至晶体管TR5的发射极。电阻器R1的另外一端连接至晶体管TR1的发射极。晶体管TR1的集电极连接至负电源45。

电阻器R2的一端连接至晶体管TR6的发射极。电阻器R2的另外一端连接至晶体管TR2的发射极。晶体管TR2的集电极连接至正电源44。

电阻器R3的一端连接至晶体管TR7的发射极。电阻器R3的另外一端连接至晶体管TR3的发射极。晶体管TR3的集电极连接至负电源45。

电阻器R4的一端连接至晶体管TR8的发射极。电阻器R4的另外一端连接至晶体管TR4的发射极。晶体管TR4的集电极连接至正电源44。

晶体管TR7的集电极经由恒流源C1连接至正电源44。晶体管TR7的基极连接至晶体管TR5的基极。晶体管TR7的基极和集电极短路相连。

晶体管TR8的集电极经由恒流源C2连接至负电源45。晶体管TR8的基极连接至晶体管TR6的基极。晶体管TR8的基极和集电极短路相连。

晶体管TR5的集电极经由电阻器R5连接至正电源44。而且，晶体管TR5的集电极与晶体管TR9的基极相连，从而形成后级放大电路20。

晶体管TR6的集电极经由电阻器R6连接至负电源45。而且，晶体管TR6的集电极与晶体管TR10的基极相连，从而形成后级放大电路20。

后级放大电路20

以下将对后级放大电路20的配置进行描述。后级放大电路20包括晶体管TR9与TR10以及电阻器R7至R10。

晶体管TR9形成发射极接地放大电路，其输入是前级放大正分量63A。晶体管TR9的集电极连接至缓冲电路30。电阻器R7是晶体管TR9的发射极电阻器。电阻器R9是晶体管TR9的集电极电阻器。

晶体管TR10形成发射极接地放大电路，其输入是前级放大负分量63B。晶体管TR10的集电极连接至缓冲电路30。电阻器R8是晶体管TR10的发射极电阻器。电阻器R10是晶体管TR10的集电极电阻器。

现在将对后级放大电路20中的各个元件的连接进行描述。晶体管TR9的发射极经由电阻器R7连接至正电源44。晶体管TR9的集电极连接至电阻器R9的一端及晶体管TR11的基极。如稍后所述，晶体管TR11形成缓冲电路30。电阻器R9的另外一端接地。

晶体管TR10的发射极经由电阻器R8连接至负电源45。晶体管TR10的集电极连接至电阻器R10的一端及晶体管TR12的基极。如稍后所述，晶体管TR12形成缓冲电路30。电阻器R10的另外一端接地。

缓冲电路30的配置

现在将对缓冲电路30的配置进行描述。缓冲电路30包括晶体管TR11与TR12、电阻器R11与R12以及偏置电路31。

晶体管TR11形成发射极跟随电路，其输入是后级放大正分量64A。晶体管TR12形成发射极跟随电路，其输入是后级放大负分量64B。偏置电路31将偏置电压施加在晶体管TR11和TR12的基极上。

晶体管TR11的基极与偏置电路31和晶体管TR9的集电极相连。晶体管TR11的集电极连接至正电源44。晶体管TR11的发射极经由电阻器R11连接至输出端子43。

晶体管TR12的基极与偏置电路31和晶体管TR10的集电极相连。晶体管TR12的集电极连接至负电源45。晶体管TR12的发射极经由电阻器R12连接至输出端子43。

反馈电路50的配置

反馈电路50是连接在反相输入端子41与输出端子43之间的外部电路。如图1所示，当使用放大电路1时，假设反馈电路50是相连的。反馈电路50具有电阻器RA和RB。电阻器RA的一端与输出端子43相连。电阻器RA的另外一端与反相输入端子41和电阻器RB的一端相连。电阻器RB的另外一端接地。

以下将对在前级放大电路10和后级放大电路20中的放大电路1的工作分别进行描述。

前级放大电路10的工作

在前级放大电路10中，输入信号61和62通过晶体管TR5和TR6进行放大。

晶体管TR5和TR6

输入信号61经由反相输入端子41输入到放大电路1。输入信号61的正分量61A经由晶体管TR1和电阻器R1输入到晶体管TR5的发射极。因此，从反相输入端子41来观察，晶体管TR5形成基极接地放大电路。

输入信号62经由非反相输入端子42输入到放大电路1。输入信号62的正分量62A经由晶体管TR3、电阻器R3和晶体管TR7输入到晶体管TR5的基极。因此，从非反相输入端子42来观察，晶体管TR5形成发射极接地放大电路。

因此，正分量61A和62A通过晶体管TR5得到放大。放大后的信号作为前级放大正分量63A从前级放大电路10输出。前级放大正分量63A是通过对正分量61A与正分量62A之间的差值进行放大而获得的信号。以下将详细描述对正分量61A与正分量62A之间的差值进行放大的原因。

由于晶体管TR5作为基极接地放大电路对正分量61A进行放大，所以正分量61A和放大后的正分量61A具有相同的相位。而由于晶体管TR5作为发射极接地放大电路对正分量62A进行放大，所以正分量62A和放大后的正分量62A具有相反的相位。由于放大后的正分量61A和放大后的正分量62A具有相反的相位，所以，前级放大正分量63A是作为通过对正分量61A与正分量62A之间的差值进行放大而获得的信号，从前级放大电路10输出的。

晶体管TR6工作方式和晶体管TR5类似。也就是说，晶体管TR6作为基极接地放大电路对负分量61B进行放大。晶体管TR6作为发射极接地放大电路对负分量62B进行放大。与前级放大正分量63A类似，前级放大负分量63B是作为通过对负分量61B与负分量62B之间的差值进行放大而获得的信号，从前级放大电路10输出的。也就是说，前级放大电路10作为对输入信号61与输入信号62之间的差值进行放大的差分放大电路而工作。

晶体管TR3和TR4

晶体管TR3和TR4形成发射极跟随电路，其输入是上述的输入信号62。因此，可以提高在放大电路1中非反相输入端子42侧的输入阻抗。

晶体管TR1和TR2

晶体管TR1和TR2形成上述的发射极跟随电路。因此，可以对前级放大电路10根据反馈电路50配置的增益波动进行抑制。通过以晶体管TR1为例来描述能够对前级放大电路10增益的波动进行抑制的原因。不考虑晶体管TR5的发射极内部电阻器。

如上所述，晶体管TR5作为基极接地放大电路和发射极接地放大电路而工作。因此，正分量61A和62A的放大系数由集电极电阻器与发射极电阻器的比值(集电极电阻器/发射极电阻器)所决定。

反馈电路50连接在反相输入端子41与输出端子43之间。从晶体管TR5来观察，反馈电路50的电阻器组件(此后称为“电阻器RF”)可以表示成包括电阻器RA和电阻器RB在内的并联电路的组合电阻器。

下面描述放大电路1不具有晶体管TR1和电阻器R1的情形。在这种情形中，由于反馈电路50直接连接到晶体管TR5的发射极电阻器上，因此，仅电阻器RF是晶体管TR5的发射极电阻器。所以，晶体管TR5中的正分量61A和62A的放大系数会根据反馈电路50的电阻器RF阻值而波动。

类似地，当放大电路1不具有晶体管TR2和电阻器R2时，晶体管TR6中的负分量61B和62B的放大系数会根据电阻器RF而波动。也就是说，当放大电路1不具有晶体管TR1和TR2与电阻器R1和R2时，前级放大电路10的增益会根据反馈电路50的配置而波动。

如图1所示，将描述放大电路1具有晶体管TR1和电阻器R1的情形。在这种情形中，作为晶体管TR5的发射极电阻器，应该考虑由由晶体管TR1形成的发射极跟随器的输出阻抗和电阻器R1。具体地说，晶体管TR5的发射极电阻器是包括电阻器R1和该输出阻抗在内的串联电路的组合电阻器。输出阻抗用Z1表示，Z1由以下公式表述：

Z1＝RF×(1/hfe(1))

其中，RF代表电阻器RF(反馈电路的电阻器组件)的阻值，而hfe(1)代表晶体管TR1的直流电放大系数。

当hfe(1)值为100时，从晶体管TR5来观察，电阻器RF的阻值是没有晶体管TR1情形的RF阻值的1/100。而且，电阻器R1阻值比Z1大，在晶体管TR5的发射极电阻器中，电阻器R1的贡献比电阻器RF的贡献越占主导。当放大电路1具有晶体管TR1和电阻器R1时，可以避免晶体管TR5中的正分量61A和62A的放大系数根据反馈电路50的配置而波动。

类似地，当放大电路1具有晶体管TR2和电阻器R2时，可以避免晶体管TR6中的负分量61B和62B的放大系数根据反馈电路50的配置而波动。即使放大电路1不具有电阻器R1和R2，也可以避免电阻器RF在晶体管TR5和TR6的发射极电阻器中的影响。

对晶体管TR5和TR6的集电极电流供应

晶体管TR5可以经由电阻器R5从正电源44接收电流供应。晶体管TR6可以经由电阻器R6从负电源45接收电流供应。也就是说，同形成传统差分放大电路的晶体管相比，晶体管TR5和TR6可以向集电极施加较大量的电流。由于减轻了晶体管TR5和TR6集电极电流的上限，因此前级放大电路10可以在其工作不受限制的情况下对输入信号61和62进行放大。

以晶体管TR5为例来说明能够向集电极施加较大量电流的原因。如图1所示，晶体管TR5的集电极经由电阻器R5连接至正电源44，并且晶体管TR7的集电极经由恒流源C1连接至正电源44。也就是说，由于晶体管TR5和TR7没有形成电流镜像电路，因此晶体管TR5发射极电流的上限由正电源44的电位和电阻器R5的电阻值所决定。恒流源C1用来向晶体管TR5提供偏置电流。因此，与形成传统差分放大电路的晶体管的集电极电流的上限值相比，晶体管TR5集电极电流的上限值增大更多。

当晶体管TR5集电极电流的上限值增大很多时，可以避免前级放大正分量63A发生失真。以下将说明能够避免前级放大正分量63A的波形发生失真的原因。

以下将考虑在反相输入端子41的电位固定的情形下对正分量62A进行的放大。在这种情形下，晶体管TR1的发射极电位变成不会波动的固定电位。当在晶体管TR1的发射极电位为固定的状态中将输入信号62输入到非反相输入端子42时，晶体管TR5的基极电位根据正分量62A而变化。与普通发射极接地放大电路类似，在电阻器R1上产生的电位差根据晶体管TR5的基极电位的变化而变化。

在电阻器R1中流动的电流(此后为方便起见称为“电流CR1”)根据在电阻器R1上产生的电位差的变化而变化。由于晶体管TR5的集电极电流上限值增大很多，因此，电流CR1在不失真(不被限幅)的情况下根据在电阻器R1电位差的变化而变化。由电流CR1的变化而引起的晶体管TR5集电极电位的波动作为放大后的正分量62A而输出。

以下将考虑在非反相输入端子42的电位固定的情形下对输入信号61的正分量61A的放大。在这种情形下，晶体管TR5的基极电位变成不会波动的固定电位。当在晶体管TR5的基极电位为固定的状态中将输入信号61输入到反相输入端子41时，电阻器R1的电位差会根据正分量61A而变化。也就是说，在晶体管TR1的基极与晶体管TR5的基极之间的电位差(基极对基极电压)根据正分量61A而波动。该基极对基极电压可以表述为晶体管TR1和TR5的VBE(基极对发射极电压)与在电阻器R1上产生的电位差之和。由于在晶体管TR1和TR5的VBE的波动远小于电阻器R1的电位差的波动，因此，可以忽略VBE的波动。

电流CR1根据在电阻器R1上产生的电位差的变化而变化。由于晶体管TR5的集电极电流上限值增大很多，因此，电流CR1在不失真的情况下根据在电阻器R1上产生的电位差的变化而变化。由电流CR1的变化而引起的晶体管TR5集电极电位的波动作为放大后的正分量61A而输出。

当从正电源44提供根据电阻器R5阻值的电流时，电流CR1(晶体管TR5的集电极电流)会根据正分量61A和62A的变化而变化。因此，可以在不失真的情况下输出前级放大正分量63A。类似地，从负电源45将电流提供给晶体管TR6，因此可以在不失真的情况下输出前级放大负分量63B。

以上在电阻器R1连接在晶体管TR1的发射极与晶体管TR5的发射极之间的前提下描述了对正分量61A和62A的放大。但是，即使前级放大电路10没有电阻器R1和R2，晶体管TR5和TR6也可以对输入信号61和62进行放大。

在这种情形下，由于晶体管TR1和TR5的VBE根据正分量61A和62A的变化而波动，因此，发射极电流的波动幅度大于连接有电阻器R1的情形。在这种情形下，调节电阻器R5的阻值，以调节晶体管TR5的增益。

晶体管温度特性的影响

为放大电路1设置电阻器R1和R2可以对由于晶体管TR5和TR6的温度特性而导致的前级放大电路10的增益波动进行抑制，并且还可以改善放大线性。以下将以晶体管TR5为例说明这点的原因。假设反馈电路50的电阻器组件不会影响前级放大电路10的增益。

一般而言，为了尽可能地增大前级放大电路10的增益，电阻器R1不与晶体管TR5的发射极相连。在这种情形下，正分量61A和62A的放大系数由电阻器R5与发射极内部电阻器的比值所决定。当发射极内部电阻器根据温度而波动时，该放大系数也根据温度而波动。也就是说，当电阻器R1不与晶体管TR5的发射极相连时，前级放大电路10的增益根据温度而波动。

但是，在放大电路1中，电阻器R1与晶体管TR5的发射极相连。在发射极内部电阻器与电阻器R1串联时，晶体管TR5的发射极电阻器是组合电阻器。由于这个原因，即使发射极内部电阻器发生波动，但是全部发射极电阻器的波动宽度也会变得很小。这对于晶体管TR6同样成立。当电阻器R1和R2与晶体管TR5和TR6的发射极相连时，可以对根据温度而发生的放大系数的波动进行抑制。因此，可以对前级放大电路10的增益的波动进行抑制。

期望的是，将电阻器R1和R2的阻值设定为使得在电阻器R1和R2上的电压降不小于晶体管的发射极对基极电压(0.6到0.7V)。因此，可以避免晶体管TR5和TR6的放大系数的波动。而且，当调节电阻器R1和R2阻值的比值时，可以调节反相输入端子41的电位。因此，可以调节放大电路1的输出DC电压。

抑制电路的工作

以下将对由晶体管TR7和TR8以及电阻器R3和R4形成的抑制电路的工作进行说明。图2是例示从晶体管TR5的基极到晶体管TR6的基极的信号通路的图。参照图2，差分电位Vbb是在晶体管TR5的基极与晶体管TR6的基极之间的电位差。抑制电路可以对由于晶体管的温度特性的波动而导致的差分电位Vbb的波动进行抑制。因此，可以稳定晶体管TR5和TR6的工作点。

在前级放大电路10中，晶体管TR5和TR6的偏置电流由在恒流源C1与恒流源C2之间流动的电流来决定。当差分电位Vbb不再波动时，晶体管TR5和TR6的偏置电流变得恒定。也就是说，晶体管TR5和TR6的工作点不会变化。

参照图2，在晶体管TR5的基极与晶体管TR7的基极之间的一个点确定为点P1。在晶体管TR6的基极与晶体管TR8的基极之间的一个点确定为点P2。在图2中的箭头AR1和AR2显示了从点P1到P2的信号通路。

由于发射极内部电阻器根据温度而变化，因此VBE(基极对发射极电压)也根据温度而波动。在由箭头AR1所显示的第一通路中，晶体管TR1、TR2、TR5和TR6的VBE会根据温度而波动。在由箭头AR2所显示的第二通路中，晶体管TR3、TR4、TR7和TR8的VBE会根据温度而波动。由于晶体管TR7和TR8出现在第二通路中，因此，在第一通路和第二通路中晶体管的数量相互匹配。因此，通过第一通路的差分电位Vbb和通过第二通路的差分电位Vbb彼此类似地变化。所以，由于差分电位Vbb变得恒定而与温度无关，因此可以避免晶体管TR5和TR6的工作点发生波动。

可以通过调整电阻器R1到R4的阻值来改变差分电位Vbb。当阻值增大时，差分电位Vbb会增大。在这种情形下，由于晶体管TR1到TR8的VBE的贡献相对于差分电位Vbb相对减小，因此晶体管VBE的变动可以减小施加在差分电位Vbb上的影响。

后级放大电路20的工作

参照图1，在后级放大电路20中，晶体管TR9和TR10分别形成发射极接地放大电路。当考虑到提高了放大电路1的放大系数时，可取的是，后级放大电路20没有电阻器R9。

但是，当晶体管TR9和TR10的集电极分别经由电阻器R9和R10接地时，根据反馈电路50的配置可以避免后级放大电路20的增益发生波动。作为示例，将详细描述晶体管TR9。

参照图1，电阻器R7是晶体管TR9的发射极电阻器。晶体管TR9的集电极电阻器由以下这种并联电路的组合电阻器表示，在该并联电路中，电阻器R9、晶体管TR9的集电极内部电阻器与输出电阻器并联。晶体管TR9的输出导纳表示为hoe(9)，而集电极内部电阻器表示为1/hoe(9)。输出电阻器是晶体管TR9的集电极电阻器，并对应于由晶体管TR9形成的发射极接地放大电路的输出阻抗。

晶体管TR9的集电极经由晶体管TR11、电阻器R11、RA和RB接地。当输出电阻器的阻值表示为Ro时，Ro由以下公式表述：

Ro＝hfe(11)×(R11+(RA+RB))

其中，hfe(11)代表晶体管TR11的直流电放大系数，而R11、RA和RB代表电阻器R11、RA和RB的阻值。

这里假设电阻器R9的阻值远小于晶体管TR9的集电极内部电阻器，即，(R9＜＜1/hoe(9))，并且电阻器R9的阻值远小于Ro(R9＜＜Ro)。考虑这种情形。在这种情形下，在输出电阻器中电阻器R9的贡献是占主导的。另一方面，在输出电阻器中在反馈电路50中的电阻器RA和RB的贡献降低了。这对用于放大前级放大负分量63B的晶体管TR10同样成立。

现在考虑电阻器R9不与晶体管TR9的集电极相连的情形。当输出电阻器小于集电极内部电阻器(Ro＜1/hoe(9))时，电阻器RA和RB在晶体管TR9的输出电阻器中是占主导的。也就是说，后级放大电路20的增益会由于电阻器RA和电阻器RB的阻值而波动。但是，当后级放大电路20具有电阻器R9和R10时，反馈电路50的电阻器RA和RB可以对施加在后级放大电路20的增益上的影响进行抑制。

修改实施例

以下将对修改后的实施方式的示例进行描述。在以上描述中，在放大电路1中，晶体管TR1和TR3的集电极与负电源45相连，而晶体管TR2和TR4的集电极与正电源44相连。但是，晶体管TR1至TR4的集电极的连接方式并不局限于这些。

图3是例示放大电路1的第一修改实施例的电路图。参照图3，在第一修改实施例中，晶体管TR1和TR2的集电极接地。因此，可以减少晶体管TR1和TR2的能量损失。

图4是例示放大电路1的第二修改实施例的电路图。参照图4，在第二修改实施例中，晶体管TR1和TR3的集电极与晶体管TR6的基极相连。由于晶体管TR6的基极电位高于负电源45的电位，因此可以减少晶体管TR2和TR4的能量损失。晶体管TR2和TR4的集电极与晶体管TR5的基极相连。由于晶体管TR5的基极电位低于正电源44的电位，因此可以减少晶体管TR2和TR4的能量损失。如图4所示，当晶体管TR1至TR4的集电极相连时，可以减少晶体管TR1至TR4集电极电容器Cob的影响。

图5是例示放大电路1的第三修改实施例的电路图。参照图5，晶体管TR1和TR3的集电极与恒定功率源47相连。恒定功率源47的电位高于负电源45的电位。因此，可以减少晶体管TR1和TR3的能量损失。晶体管TR2和TR4的集电极与恒定功率源46相连。恒定功率源46的电位低于正电源44的电位。因此，可以减少晶体管TR2和TR4的能量损失。

放大电路1可以具有在图6至图11中所显示的电路配置。

图6是例示放大电路1的第四修改实施例的电路图。参照图6，电容器CA1连接在晶体管TR3的发射极与晶体管TR7的发射极之间。电容器CA1和电阻器R3并联。电容器CA2连接在晶体管TR4的发射极与晶体管TR8的发射极之间。电容器CA1和电阻器R4并联。因此，可以改善前级放大电路10的频率特性。

以下将以电阻器R3、晶体管TR5和电容器CA1的工作为例说明这点的原因。以下的说明同样适用于电阻器R4、晶体管TR6和电容器CA2。

从非反相输入端子42开始、经过晶体管TR5的基极的电阻器组件与晶体管TR5的集电极电容器Cob形成低通滤波器。该低通滤波器对从非反相输入端子42输入的正分量62A的高频分量进行衰减。另一方面，从反相输入端子41输入的正分量61A的高频分量没有受到晶体管TR5的集电极电容器Cob的影响，因此没有被衰减。虽然正分量62A被衰减，但是正分量61A没有被衰减。由于这个原因，前级放大电路10的共模抑制比在高频区域劣化。

在从非反相输入端子42到晶体管TR5的基极的电阻器组件中，电阻器R3的贡献是占主导的。但是，如上所述，为了调节差分电位Vbb，设置有电阻器R1至R4，因此不可以去除电阻器R3。当设置有与电阻器R3并联的电容器CA1时，正分量62A在没有经过电阻器R3的情况下输入到晶体管TR5。在上述低通滤波器中，由于电阻器R3并不作为电阻器组件产生贡献，因此可以提高低通滤波器的截止频率。因此，可以改善前级放大电路10的高频特性和共模抑制比。

图7是例示放大电路1的第五修改实施例的电路图。参照图7，晶体管TR5和晶体管TR13形成级联电路(cascode circuit)。晶体管TR6和晶体管TR14形成级联电路。因此，可以减小在晶体管TR5和TR6中所产生的镜像效应的影响。

具体地说，晶体管TR13的基极与恒定功率源46相连。晶体管TR13的发射极与晶体管TR5的集电极相连。晶体管TR13的集电极与电阻器R5的一端及晶体管TR9的基极相连。晶体管TR14的基极与恒定功率源47相连。晶体管TR14的发射极与晶体管TR6的集电极相连。晶体管TR15的集电极与电阻器R6的一端及晶体管TR10的基极相连。

由于通过由晶体管TR5形成的发射极接地放大电路来对正分量62A进行放大，因此，前级放大电路10的高频特性由于晶体管TR5的镜像效应而劣化。但是，晶体管TR5和TR13形成级联电路，所以晶体管TR5的镜像效应受到抑制。类似地，晶体管TR6和TR14形成级联电路，所以晶体管TR6的镜像效应受到抑制。因此，可以改善前级放大电路10的高频特性，并且可以改善前级放大电路10的变换率(slew rate)。

在如图7中所示的前级放大电路10中，电容器CA1和CA2不是必须设置的。甚至在这种情形下，由于可以减小晶体管TR5和TR6中的镜像效应的影响，因此可以改善前级放大电路10的高频特性和变换率。

图8是例示放大电路1的第六修改实施例的电路图。参照图8，发射极跟随电路连接在前级放大电路10与后级放大电路20之间。

具体地说，晶体管TR13的基极与晶体管TR5的集电极相连。晶体管TR13的发射极与电阻器R13的一端及晶体管TR9的基极相连。电阻器R13的另一端与正电源44相连。晶体管TR13的集电极接地。

晶体管TR14的基极与晶体管TR6的集电极相连。晶体管TR14的发射极与电阻器R14的一端及晶体管TR10的基极相连。电阻器R14的另一端与负电源45相连。晶体管TR14的集电极接地。因此，可以改善后级放大电路20的频率特性。

图9是例示放大电路1的第七修改实施例的电路图。参照图9，在后级放大电路20中，晶体管TR9和TR13形成级联电路。晶体管TR10和TR14形成级联电路。

具体地说，晶体管TR13的发射极与晶体管TR9的集电极相连。晶体管TR13的集电极与电阻器R9的一端及晶体管TR11的基极相连。晶体管TR13的基极连接至恒定功率源46。

晶体管TR18的发射极与晶体管TR10的集电极相连。晶体管TR18的集电极与电阻器R10的一端及晶体管TR12的基极相连。晶体管TR18的基极连接至恒定功率源47。

增加级联电路可以减少晶体管TR9和TR10的功率损失。由于没有产生镜像效应，因此可以改善后级放大电路20的频率特性。

图10是例示放大电路1的第八修改实施例的电路图。参照图10，前级放大电路10具有二极管D1和D2，而不是晶体管TR7和TR8。

二极管D1的阳极与恒流源C1的一端及晶体管TR5的基极相连。二极管D1的阴极与电阻器R3相连。二极管D2的阴极与恒流源C2的一端及晶体管TR6的基极相连。二极管D2的阳极与电阻器R3相连。二极管的压降的温度特性与晶体管的VBE的温度特性相同。由于这个原因，同样在图10的电路配置中，可以抑制差分电位Vbb的波动。

图11是例示放大电路1的第九修改实施例的电路图。参照图11，放大电路1不是必须包含缓冲电路30。在这种情形下，晶体管TR9的集电极与电阻器R9的一端及输出端子43相连。晶体管TR10的集电极与电阻器R10的一端及输出端子43相连。在这种情形下，放大电路1的输出阻抗高于设置有缓冲电路30的情形。

当使用如图11所显示的放大电路1时，期望的是，要连接至输出端子43的电路元件(此后，称为输出侧元件)的电阻高于电阻器R9和R10的阻值。晶体管TR9的输出电阻器是包含电阻器R9和输出侧元件在内的并联电路的组合电阻器。当输出侧元件的阻值高于电阻器R9的阻值时，电阻器R9的贡献在输出电阻器中是占主导的。也就是说，由于输出侧元件的阻值可以避免由晶体管TR9所形成的发射极接地放大电路的增益。这对于由晶体管TR10所配置的发射极接地放大电路同样成立。因此，输出侧元件可以避免后级放大电路20的增益发生波动。

在以上实施方式中，作为示例给出了对于具有前级放大电路10的放大电路1的描述，但是，只有前级放大电路10可以用来对输入信号61和62进行放大。

图12是例示放大电路1的第十修改实施例的电路图。将仅对其与图1的不同之处进行描述，而关于相同部分的描述将会省略。前级放大电路10包含晶体管TR1至TR8、电阻器R1、R2、R5、R6和R21至R24以及恒流源C1和C2。晶体管TR3、TR4、TR7和TR8以及电阻器R21至R22形成恒压源。

晶体管TR7是NPN型晶体管。晶体管TR7的发射极连接至晶体管TR3的发射极跟随电路的输出端。晶体管TR8是PNP型晶体管，其与晶体管TR7配对使用。晶体管TR8的发射极连接至晶体管TR4的发射极跟随电路的输出端。晶体管TR7的集电极经由恒流源C1连接至正电源44，并且还与电阻器R21和晶体管TR1的基极相连。晶体管TR7的基极连接至位于电阻器R21和R22之间的连接点。晶体管TR8的集电极经由恒流源C2连接至负电源45，并且还与电阻器R24和晶体管TR6的基极相连，并且，晶体管TR8的基极连接至位于电阻器R23和R24之间的连接点。

恒压源

因此，晶体管TR3、TR4、TR7和TR8以及电阻器R21至R22形成恒压源。在电阻器R22和R23的两端上产生位于晶体管TR3、TR4、TR7和TR8的基极与发射极之间的电压Vbe的总电压(0.6V×4＝2.4V)。因此，基于在电阻器R22和R23的两端上所产生的电压，在电阻器R22和R23上施加电流。与流经电阻器R22和R23中的电路大致相等的电流同样施加在电阻器R21和R24上。这是因为施加在晶体管TR7和TR8的基极与发射极之间的电流小得可以忽略。

还在电阻器R21和R24上产生电压，并且因此在晶体管TR7的集电极和晶体管TR8的集电极处产生恒定电压。将这一恒定电压作为偏置电压提供给晶体管TR5和TR6的基极。

将电阻器R21与电阻器R22及R23的组合电阻器的比值以及电阻器R24与电阻器R22及R23的组合电阻器的比值设定为合适的值。因此，可以调整输出电压的DC偏置。可以仅设置一个电阻器，而不是电阻器R22和R23。

当恒压源是偏置电路的主要元件时，恒流源C1和C2不需要很高的精度。由于这个原因，恒流源C1和C2可以形成非常简单的电路配置。图13是例示恒流源C1和C2电路的一个示例。

晶体管TR3和TR4

如上所述，晶体管TR3和TR4形成发射极跟随电路，其输入是输入信号62。因此，可以减少晶体管TR5和TR6的基极对集电极电容器(base-to-collectorcapacitance)Cob在放大电路1中的不利影响。

以晶体管TR3为例进行描述，但是同样适用于TR4。当放大电路没有晶体管TR3时，晶体管TR7的发射极直接连接至非反相输入端子42。因此，考虑到变化的电流，正分量62A直接输入到晶体管TR5的基极。这是因为晶体管TR7仅作为恒压源的一部分而运行，并不以变化的电流的方式而运行。晶体管TR5的基极对集电极电容器Cob与电阻器R1和R5的增益相乘，因此得到很大的值。在非反相输入端子42处以串联方式存在的输入电阻器组件Rg(未显示)与晶体管TR5的基极对集电极电容器Cob形成低通滤波器，并且因此对正分量62A的无用的高频分量进行衰减。

如图12所示，放大电路1具有包括晶体管TR3的发射极跟随电路。因此，考虑到输入电阻器组件Rg，仅存在晶体管TR3的基极对集电极电容器Cob。这是因为当使用hfe表示晶体管TR3的直流电放大系数时，晶体管TR5的基极对集电极电容器Cob与1/hfe相乘，以获得很小的值，因此可以忽略。由于电阻器存在，所以，晶体管TR3的基极对集电极电容器Cob没有与增益相乘，因此获得很小的值。所以，即使输入电阻器组件Rg与晶体管TR3的基极对集电极电容器Cob形成低通滤波器，但是，并不对无用的高频分量进行衰减。因此，Cob的影响可以处理得很小。

恒流源C1和C2

电阻器可以代替恒流源C1和C2而插入。但是，当电阻器代替恒流源C1和C2而插入时，所插入的电阻器用作信号线的负载。当电阻器阻值增大到以使得其不能用作负载时，偏置电流变得非常小。在图12中，当使用恒流源C1和C2时，针对信号线的阻抗可以获得无限值，并且可以应用合适的偏置电流。

晶体管温度特性的影响

举例来说，当晶体管TR3、TR4、TR7和TR8的温度特性与晶体管TR1、TR2、TR5和TR6的温度特性不同、并且晶体管TR1、TR2、TR5和TR6的基极对发射极电压Vbe由于温度而波动时，晶体管TR5的集电极电流会发生波动。为了解决这个问题，可以将晶体管TR3、TR4、TR7和TR8的温度特性设置为与晶体管TR1、TR2、TR5和TR6的温度特性相同。也就是说，即使晶体管TR5的集电极电流受到温度影响并发生波动，但是，也可以使得晶体管TR7的集电极电流根据温度按照相同的量进行波动，从而消除温度的影响。

也就是说，允许晶体管TR3、TR4、TR7和TR8基极对发射极电压Vbe的总电压(2.4V)按照晶体管TR1、TR2、TR5和TR6基极对发射极电压Vbe的总电压(更具体来说，包括电阻器R1和R2的电压)根据温度的波动量，根据温度而波动。但是，在实际中，当晶体管TR3、TR4、TR7和TR8基极对发射极电压Vbe的总电压根据温度而波动时，流经电阻器R21和R24的电流(即，在电阻器R21和R24上的电压)也根据温度而波动。因此，与晶体管TR1、TR2、TR5和TR6相比，可以允许晶体管TR3、TR4、TR7和TR8按照电阻器R21和R22电压的变化量而更多波动。由于这个原因，可以更迅速地减少温度对在晶体管TR5中的集电极电流的影响。

这里所述的实施方式是示例性的。因此，本发明并不局限于上述实施方式，并且，在不脱离其主旨范围的情况下可以对上述实施方式进行适当的修改。

Claims (10)

1.一种放大电路，该放大电路包括：

前级放大电路，其用于对输入到反相输入端子的第一输入信号和输入到非反相输入端子的第二输入信号进行放大，并输出前级放大信号，其中，

所述前级放大电路包括：

第一晶体管，其形成以所述第一输入信号的正分量作为输入的第一发射极跟随电路，预定的第一电位被施加到所述第一晶体管的集电极上；

第二晶体管，其形成以所述第一输入信号的负分量作为输入的第二发射极跟随电路，预定的第二电位被施加到所述第二晶体管的集电极上；

第三晶体管，其形成以所述第二输入信号的正分量作为输入的第三发射极跟随电路，预定的第三电位被施加到所述第三晶体管的集电极上；

第四晶体管，其形成以所述第二输入信号的负分量作为输入的第四发射极跟随电路，预定的第四电位被施加到所述第四晶体管的集电极上；

第五晶体管，其具有连接至所述第一发射极跟随电路的输出端的发射极、连接至所述第三发射极跟随电路的输出端的基极、和集电极，经由第一集电极电阻器向该集电极施加正电源的电位并且从该集电极输出所述前级放大信号的正分量；以及

第六晶体管，其具有连接至所述第二发射极跟随电路的输出端的发射极、连接至所述第四发射极跟随电路的输出端的基极、和集电极，经由第二集电极电阻器向该集电极施加负电源的电位并且从该集电极输出所述前级放大信号的负分量。

2.根据权利要求1所述的放大电路，其中，所述前级放大电路还包括：

连接在所述第一晶体管的发射极与所述第五晶体管的发射极之间的第一电阻器；以及

连接在所述第二晶体管的发射极与所述第六晶体管的发射极之间的第二电阻器。

3.根据权利要求2所述的放大电路，其中，所述前级放大电路还包括：

用于对所述第五晶体管的基极与所述第六晶体管的基极之间的电位差的波动进行抑制的抑制电路。

4.根据权利要求3所述的放大电路，其中，所述抑制电路包括：

第七晶体管，其具有连接至所述第五晶体管的基极的基极和集电极，并具有连接至所述第三晶体管的发射极的发射极；

第八晶体管，其具有连接至所述第六晶体管的基极的基极和集电极，并具有连接至所述第四晶体管的发射极的发射极；

连接在所述第三晶体管的发射极与所述第七晶体管的发射极之间的第三电阻器；以及

连接在所述第四晶体管的发射极与所述第八晶体管的发射极之间的第四电阻器。

5.根据权利要求4所述的放大电路，其中，所述抑制电路还包括：

第一电容器，其按照与所述第三电阻器并联的方式连接在所述第三晶体管的发射极与所述第七晶体管之间；以及

第二电容器，其按照与所述第四电阻器并联的方式连接在所述第四晶体管的发射极与所述第八晶体管之间。

6.根据权利要求1所述的放大电路，其中，所述放大电路还包括：

用于对所述前级放大信号进行放大的后级放大电路；以及

用于对所述后级放大电路的输出阻抗进行转换的缓冲电路，其中，

所述后级放大电路包括：

第九晶体管，其具有连接至所述缓冲电路的集电极并形成以所述前级放大信号的正分量作为输入的发射极接地放大电路；

第五电阻器，其具有连接至所述第九晶体管的集电极的一端和接地的另外一端；

第十晶体管，其具有连接至所述缓冲电路的集电极并形成以所述前级放大信号的负分量作为输入的发射极接地放大电路；以及

第六电阻器，其具有连接至所述第十晶体管的集电极的一端和接地的另外一端。

7.一种放大电路，该放大电路包括：

前级放大电路，其用于对输入到反相输入端子的第一输入信号和输入到非反相输入端子的第二输入信号进行放大，并输出前级放大信号，其中，

所述前级放大电路包括：

第一晶体管，其形成以所述第二输入信号的正分量作为输入的第一发射极跟随电路，预定的第一电位被施加到所述第一晶体管的集电极上；

第二晶体管，其形成以所述第二输入信号的负分量作为输入的第二发射极跟随电路，预定的第二电位被施加到所述第二晶体管的集电极上；

第三晶体管，其发射极连接至所述第一晶体管的发射极；

第四晶体管，其发射极连接至所述第二晶体管的发射极；

第一电阻器，其连接在所述第三晶体管的集电极与所述第三晶体管的基极之间；

第二电阻器，其连接在所述第三晶体管的基极与所述第四晶体管的基极之间；

第三电阻器，其连接在所述第四晶体管的集电极与所述第四晶体管的基极之间；

第五晶体管，其具有所述第一输入信号的正分量所输入到的发射极、连接至所述第三晶体管的集电极的基极、和集电极，经由第一集电极电阻器向该集电极施加正电源的电位并且从该集电极输出所述前级放大信号的正分量；以及

第六晶体管，其具有所述第一输入信号的负分量所输入到的发射极、连接至所述第四晶体管的集电极的基极、和集电极，经由第二集电极电阻器向该集电极施加负电源的电位并且从该集电极输出所述前级放大信号的负分量。

8.根据权利要求7所述的放大电路，其中，所述前级放大电路还包括：

第七晶体管，其形成以所述第一输入信号的正分量作为输入的第三发射极跟随电路，所述第七晶体管的发射极连接至所述第五晶体管的发射极，预定的第三电位被施加到所述第七晶体管的集电极上；以及

第八晶体管，其形成以所述第一输入信号的负分量作为输入的第四发射极跟随电路，所述第八晶体管的发射极连接至所述第六晶体管的发射极，预定的第四电位被施加到所述第八晶体管的集电极上。

9.根据权利要求8所述的放大电路，其中，所述前级放大电路还包括：

连接在所述第七晶体管的发射极与所述第五晶体管的发射极之间的第四电阻器；以及

连接在所述第八晶体管的发射极与所述第六晶体管的发射极之间的第五电阻器。

10.根据权利要求7所述的放大电路，其中，所述放大电路还包括：

用于对所述前级放大信号进行放大的后级放大电路；以及

用于对所述后级放大电路的输出阻抗进行转换的缓冲电路，其中，

所述后级放大电路包括：

第九晶体管，其具有连接至所述缓冲电路的集电极并形成以所述前级放大信号的正分量作为输入的发射极接地放大电路；

第六电阻器，其具有连接至所述第九晶体管的集电极的一端和接地的另外一端；

第十晶体管，其具有连接至所述缓冲电路的集电极并形成以所述前级放大信号的负分量作为输入的发射极接地放大电路；以及

第七电阻器，其具有连接至所述第十晶体管的集电极的一端和接地的另外一端。

Images