CN102376688A - 用于插件的互连结构和具有该互连结构的封装组件 - Google Patents

用于插件的互连结构和具有该互连结构的封装组件 Download PDF

Info

Publication number
CN102376688A
CN102376688A CN2011102512301A CN201110251230A CN102376688A CN 102376688 A CN102376688 A CN 102376688A CN 2011102512301 A CN2011102512301 A CN 2011102512301A CN 201110251230 A CN201110251230 A CN 201110251230A CN 102376688 A CN102376688 A CN 102376688A
Authority
CN
China
Prior art keywords
plug
unit
circuit board
printed circuit
interconnection structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102512301A
Other languages
English (en)
Inventor
金炫兑
朴泰相
文永俊
洪淳珉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102376688A publication Critical patent/CN102376688A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

这里公开了一种用于插件的互连结构和具有该互连结构的封装组件。所述互连结构与插件电连接并通过焊点电连接到主印刷电路板(PCB)，以减小由于所述插件和主PCB之间的热膨胀系数的差导致的应力在焊点上集中，其中，所述插件由硅(Si)、玻璃和陶瓷中的一种组成。

Description

用于插件的互连结构和具有该互连结构的封装组件
技术领域
示例实施例涉及一种互连结构和包括该互连结构的封装组件，所述互连结构将插件连接到采用具有低的热膨胀系数的插件的封装组件中的主印刷电路板。
背景技术
通常在有机主印刷电路板(PCB)中安装采用具有低的热膨胀系数的插件(例如，硅(Si)、玻璃或陶瓷)的封装组件。
利用表面安装技术(SMT)来将封装组件安装在主印刷电路板上。根据SMT方法，形成在封装组件中的焊球和印刷在主印刷电路板上的焊膏回流，以形成焊点，从而将封装组件连接到主PCB。
在由此形成的焊点暴露于热冲击的情况下，当由于插件和有机主PCB之间的热膨胀系数的差导致应力集中在焊点上并且由于连续的热冲击对焊点重复施加应力时，会发生疲劳断裂。
发明内容
在示例实施例中，提供了一种互连结构，来减小或防止由于插件和有机主印刷电路板之间的热膨胀系数差导致的应力在焊点上集中。在将利用具有低热膨胀系数的插件的封装组件安装在有机主PCB上的情况下，提供了包括所述插件的封装组件。
示例实施例的附加方面将在下面的描述中部分地阐述，部分将从描述是清楚的，或者可以通过示例实施例的实践获知。
根据示例实施例，提供了一种用于插件的互连结构。在示例实施例中，互连结构通过焊点电连接到主印刷电路板(PCB)。在示例实施例中，插件由硅(Si)、玻璃和陶瓷中的一种组成，互连结构位于插件和焊点之间，以减小由于插件和主PCB之间的热膨胀系数的差导致的应力在焊点上集中。
根据示例实施例，提供了一种用于插件的互连结构。在示例实施例中，互连结构可以电连接到主印刷电路板。另外，插件可以由硅、玻璃和陶瓷中的一种组成。在示例实施例中，将插件电连接到主印刷电路板的连接件可以位于插件和主印刷电路板之间。
根据示例实施例，提供了一种封装组件。在示例实施例中，所述封装组件包括插件和与插件电连接的互连结构，所述互连结构通过焊点电连接到主印刷电路板(PCB)，采用树脂涂覆插件和所述插件上的电子组件并且模制涂覆物来获得所述封装组件。在示例实施例中，所述插件由硅、玻璃和陶瓷中的一种组成。另外，所述封装组件可以包括互连结构，以减小由于所述插件和所述主PCB之间的热膨胀系数的差导致的应力在焊点上集中。
根据示例实施例，提供了一种封装组件。在示例实施例中，所述封装组件包括插件和与插件电连接的互连结构，采用树脂涂覆插件和所述插件上的电子组件并且模制涂覆物来获得所述封装组件。在示例实施例中，所述插件可以由硅(Si)、玻璃和陶瓷中的一种组成。另外，所述互连结构可以包括连接件，所述连接件被构造为将所述插件电连接到主PCB。此外，被构造为将所述连接件连接到所述主PCB的电极端子可以暴露到所述树脂的外部。
根据示例实施例的一方面，提供了一种用于插件的互连结构，所述互连结构与插件电连接并通过焊点电连接到主印刷电路板(PCB)，以减小由于所述插件和主PCB之间的热膨胀系数的差导致的应力在焊点上集中，其中，所述插件由硅(Si)、玻璃和陶瓷中的一种组成。
所述互连结构可以包括刚性印刷电路板(PCB)。
所述插件可以引线键合到所述刚性印刷电路板，以将所述插件电连接到所述刚性印刷电路板。
可选地，可以在所述插件上形成硅通孔(TSV)，以将所述插件电连接到所述刚性印刷电路板。
可选地，所述互连结构还可以包括将所述插件电连接到所述刚性印刷电路板的柔性PCB。
根据示例实施例的另一方面，提供了一种用于插件的互连结构，所述互连结构电连接到主印刷电路板，其中，所述插件由硅、玻璃或陶瓷组成，所述互连结构包括将所述插件电连接到所述主印刷电路板的连接件，所述连接件位于所述插件和所述主印刷电路板之间。
柔性PCB可以设置在所述插件和所述连接件之间，以将所述插件电连接到所述连接件。
可选地，引线框架可以设置在所述插件和所述连接件之间，以将所述插件电连接到所述连接件。
可选地，所述插件可以引线键合到所述连接件，以将所述插件电连接到所述连接件。
根据示例实施例的另一方面，提供了一种封装组件，所述封装组件包括插件和与插件电连接的互连结构，所述互连结构通过焊点电连接到主印刷电路板(PCB)，采用树脂涂覆插件和所述插件上的电子组件并且模制涂覆物来获得所述封装组件，其中所述插件由硅、玻璃和陶瓷中的一种组成，所述互连结构用来减小由于所述插件和所述主PCB之间的热膨胀系数的差导致的应力在焊点上集中。
所述互连结构可以包括刚性印刷电路板。
所述插件可以引线键合到所述刚性印刷电路板，以将所述插件电连接到所述刚性印刷电路板。
可选地，可以在所述插件上形成硅通孔(TSV)，以将所述插件电连接到所述刚性印刷电路板。
可选地，所述封装组件还可以包括将所述插件电连接到所述刚性印刷电路板的柔性PCB。
根据示例实施例的另一方面，提供了一种封装组件，所述封装组件包括插件和与插件电连接的互连结构，采用树脂涂覆插件和所述插件上的电子组件并且模制涂覆物来获得所述封装组件，其中，所述插件由硅(Si)、玻璃和陶瓷中的一种组成，所述互连结构包括被构造为将所述插件电连接到所述主PCB的连接件，被构造为将所述连接件连接到所述主PCB的电极端子暴露到所述树脂的外部。
柔性PCB可以设置在所述插件和所述连接件之间，以将所述插件电连接到所述连接件。
可选地，引线框架可以设置在所述插件和所述连接件之间，以将所述插件电连接到所述连接件。
可选地，所述插件可以引线键合到所述连接件，以将所述插件电连接到所述连接件。
附图说明
通过下面结合附图对实施例的描述，示例实施例的这些和/或其他方面将变得清楚和更容易理解，在附图中：
图1是示出根据示例实施例的插件的互连结构的图；
图2是示出根据示例实施例的插件的互连结构的图；
图3是示出根据示例实施例的插件的互连结构的图；
图4是示出根据示例实施例的插件的互连结构的图。
具体实施方式
在下文中将参照附图更充分地描述示例实施例，在附图中示出了示例实施例。然而，本发明可以以许多不同的形式实施，而不应该被理解为限于这里阐述的示例实施例。相反，提供示例实施例，使得本公开将是彻底和完整的，并且将把本发明的范围充分传达给本领域技术人员。在附图中，为了清晰起见，可以夸大层和区域的尺寸和相对尺寸。
将理解的是，当元件或层被称作“在”另一元件或层“上”、“连接到”另一元件或层或者“结合到”另一元件或层时，该元件或层可以直接在所述另一元件或层上、直接连接到所述另一元件或层或者直接结合到所述另一元件或层，或者可以存在中间元件或层。相反，当元件被称作“直接在”另一元件或层“上”、“直接连接到”另一元件或层或者“直接结合到”另一元件或层时，不存在中间元件或层。相同的标号始终表示相同的元件。如这里所使用的，术语“和/或”包括相关所列项中的一个或多个的任意组合和所有组合。
将理解的是，尽管这里可以使用术语第一、第二、第三等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语限制。这些术语仅用来将一个元件、组件、区域、层或部分与其他区域、层或部分区分开来。因此，下面讨论的第一元件、组件、区域、层或部分可以被定义为第二元件、组件、区域、层或部分，而没有脱离示例实施例的教导。
为了便于描述，这里可以使用空间相对术语，例如“在......下面”、“在......下方”、“下面的”、“上方”、“上面”等来描述如图中示出的一个元件或特征与其他元件或特征的关系。将理解的是，所述空间相对术语意图包括除了附图中描述的方位之外的装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为“在”其他元件或特征“下面”或“在”其他元件或特征“下方”的元件随后将被定位为“在”其他元件或特征“上方”。因此，示例性术语“在......下面”可以包括上方和下方两个方位。装置可以被另外定位(旋转90度或者在其他方位)，并相应描述这里使用的空间相对描述符。
这里使用的术语仅是出于描述示例实施例的目的，不意图成为本发明的限制。如这里所使用的，除非上下文另外明确地指出，否则单数形式也意图包括复数形式。还将理解的是，当在本说明书中使用术语“包含”和/或“包括”时，说明存在所述特征、整体、步骤、操作、元件和/或组件，但是不排除存在或添加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
这里参照作为理想示例实施例(以及中间结构)的示意性图示的剖视图来描述示例实施例。这样，例如由制造和/或公差导致的图示的形状的变化是预料之中的。因此，示例实施例不应该被理解为限于这里示出的区域的特定形状，而是包括例如由制造导致的形状的偏差。例如，被示出为矩形的注入区域通常具有倒圆或曲线特征和/或在其边缘注入浓度的梯度，而不是从注入区到非注入区的二元变化。类似地，通过注入形成的埋区会导致在埋区和进行注入的表面之间的区域中的一些注入。因此，附图中示出的区域本质上是示意性的，他们的形状不意图示出装置的区域的实际形状，并且不意图限制本发明的范围。
除非另外限定，否则这里使用的所有术语(包括技术术语和科技术语)具有与本发明所属领域的普通技术人员所通常理解的含义相同的含义。还将理解，除非这里明确定义，否则例如在通用字典中定义的术语应该被解释为具有与它们在相关领域的上下文中的含义一致的含义，将不以理想地或过于正式的方式解释这些术语。
现在将对如附图中示出的示例实施例进行详细地描述，其中，相同的标号始终表示相同的元件。
图1是示出根据示例实施例的插件的互连结构的图。
参照图1，根据示例实施例的封装组件60可以包括插件10的互连结构。例如，封装组件60可以包括电子组件1、插件10、刚性印刷电路板40(称作“刚性PCB”)和环氧模制树脂2。在示例实施例中，封装组件60可以通过焊点30安装在主印刷电路板20上。
电子组件1可以通过引线键合、载带自动键合(TAB)或通过利用表面安装技术(SMT)安装在插件10上，然而，本发明不限于这些技术或方法。
刚性PCB 40可以为互连结构，所述互连结构可以减小由于具有相对低的热膨胀系数(4ppm至12ppm)的插件10和主印刷电路板20之间的热膨胀系数的差导致的施加到焊点30的应力。在示例实施例中，插件可以由硅、玻璃或陶瓷组成，但不限于此。刚性PCB 40可以由具有与主PCB 20相当的热膨胀系数的材料制成，以防止或减小由于刚性PCB 40和主PCB 20之间的热膨胀系数的差导致的应力集中。在示例实施例中，刚性PCB 40可以在设置在插件10和焊点30之间的区域中布置在插件10的外侧底部。
可以通过采用引线50将刚性PCB 40引线键合到插件10来将刚性PCB
40电连接到插件10。可选地，刚性PCB 40可以通过穿过插件10形成的硅通孔51(TSV)电连接到插件10。
刚性PCB 40可以如上所述电连接到插件10，并且可以用环氧模制树脂2来涂覆设置在刚性PCB 40和插件10上的电子组件1，并且环氧模制树脂2可以被模制，从而获得封装组件60。
由此获得的封装组件60可以安装在主PCB 20上。在示例实施例中，主PCB 20可以由有机材料制成，封装组件可以利用焊点30通过SMT方法安装在主PCB 20上。在示例实施例中，刚性PCB 40和主PCB 20中的每个连接到焊点30，并且可以具有相似的热膨胀系数，从而可以防止或减小应力集中在焊点30上。
图2是示出根据示例实施例的插件的互连结构的图。
图2示出了可以包括插件10的互连结构的封装组件60。图2中示出的封装组件60与图1中示出的封装组件60相似。因此，为了简洁，将不讨论相似的组件。与图1中的封装组件60不同，图2中示出的封装组件60包括将插件10电连接到刚性PCB 40的柔性印刷电路板41(柔性PCB)。
在示例实施例中，柔性PCB 41可以附于插件10和刚性PCB 40之间的区域，并且可以布置在插件10的外侧顶部上，以将插件10电连接到刚性PCB40。尽管图2示出了柔性PCB 41附于插件10的顶部，但是示例实施例不限于此，柔性PCB 41可以可选地连接到插件10的底部。类似地，尽管柔性PCB41被示出为连接到刚性PCB 40的顶表面，但是示例实施例不限于此，柔性PCB 41可以附于刚性PCB 40的底表面。
在示例实施例中，如图2中所示，可以用环氧模制树脂2来涂覆安装有电子组件的插件10和刚性PCB 40，并且环氧模制树脂2可以被模制，以获得封装组件60，封装组件60可以利用焊点30安装在主PCB 20上。
图3是示出根据示例实施例的插件的互连结构的图。
参照图3，根据示例实施例的封装组件60可以包括插件10的互连结构。例如，封装组件60可以包括电子组件1、插件10、刚性PCB 40、柔性PCB 41和环氧模制树脂2，刚性PCB 40可以布置在插件10的外侧底部和中间底部上。在示例实施例中，柔性PCB 41可以附于插件10的顶部，并且可以延伸到刚性PCB 40的顶部，如图3中所示，然而，示例实施例不限于此，柔性PCB 41可以附于插件10的底部和刚性PCB 40的底部。另外，如图3中所示，柔性PCB 41可以布置在刚性PCB 40的中心部分和插件10的中间底部之间。
在示例实施例中，硅通孔51可以形成在插件10上或者形成为穿过插件10，以将插件10电连接到布置在插件10的中间底部上的柔性PCB 41。
在示例实施例中，如图3中所示，可以用环氧模制树脂2来涂覆设置有插件10的电子组件1、刚性PCB 40和柔性PCB 41，并且环氧模制树脂2可以被模制，以获得封装组件60，封装组件60可以利用焊点30安装在主PCB20上。
图4是示出根据示例实施例的插件的互连结构的图。
参照图4，根据示例实施例的封装组件60可以包括电子组件1、插件20、柔性PCB 41和被构造为连接到主PCB 20的连接件42。
如图4中所示，封装组件60可以经连接件42连接到主PCB 20。
根据示例实施例的插件10的互连结构或采用该互连结构的封装组件60在插件10和主PCB 20之间没有设置焊点，因此消除了由于插件10和主PCB20之间的热膨胀系数的差导致的焊点的应力集中和疲劳断裂的风险。
连接件42可以包括两个电极端子。电极端子之一(未示出)可以经柔性PCB 41连接到插件I0，并且另一电极端子43可以暴露到封装组件60的外部，并且可以被构造为连接到主PCB 20。
在示例实施例中，柔性PCB 41可以用来将连接件42电连接到插件10。尽管未示出，但是连接件42可以通过引线键合或者通过在连接件42和插件10之间插入引线框架来连接到插件10。
如从以上讨论清楚的，可以包括连接件42来将封装组件60的插件10连接到主印刷电路板20，并且因此封装组件60可以容易地插入到例如移动电话的设备的主印刷电路板20或者从主印刷电路板20分离。
根据示例实施例的插件的互连结构可以包括设置在插件和焊点之间的单独的连接结构，因此可以减小或防止对焊点施加应力，从而可以减小或防止由重复的热冲击导致的焊点的疲劳断裂。可选地，所述互连结构可以使用连接件来代替焊点，以将插件和主PCB连接，因此可以通过连接件减小或消除热冲击。
尽管已经示出和描述了示例实施例，但是本领域技术人员将理解，在不脱离本发明的原理和精神的情况下，可以对示例实施例进行改变，本发明的范围限定在权利要求及其等同物中。

Claims (18)

1.一种用于插件的互连结构，所述互连结构与插件电连接并通过焊点电连接到主印刷电路板，以减小由于所述插件和主印刷电路板之间的热膨胀系数的差导致的应力在焊点上集中，其中，所述插件由硅、玻璃和陶瓷中的一种组成。
2.根据权利要求1所述的互连结构，其中，所述互连结构包括刚性印刷电路板。
3.根据权利要求2所述的互连结构，其中，所述插件引线键合到所述刚性印刷电路板，以将所述插件电连接到所述刚性印刷电路板。
4.根据权利要求2所述的互连结构，其中，在所述插件上形成硅通孔，以将所述插件电连接到所述刚性印刷电路板。
5.根据权利要求2所述的互连结构，所述互连结构还包括：
柔性印刷电路板，将所述插件电连接到所述刚性印刷电路板。
6.一种用于插件的互连结构，所述互连结构电连接到主印刷电路板，其中，
所述插件由硅、玻璃和陶瓷中的一种组成，所述互连结构包括将所述插件电连接到所述主印刷电路板的连接件，所述连接件位于所述插件和所述主印刷电路板之间。
7.根据权利要求6所述的互连结构，其中，柔性印刷电路板位于所述插件和所述连接件之间，以将所述插件电连接到所述连接件。
8.根据权利要求6所述的互连结构，其中，引线框架位于所述插件和所述连接件之间，以将所述插件电连接到所述连接件。
9.根据权利要求6所述的互连结构，其中，所述插件引线键合到所述连接件，以将所述插件电连接到所述连接件。
10.一种封装组件，所述封装组件包括插件和与插件电连接的互连结构，所述互连结构通过焊点电连接到主印刷电路板，采用树脂涂覆插件和所述插件上的电子组件并且模制涂覆物来获得所述封装组件，其中，
所述插件由硅、玻璃和陶瓷中的一种组成，
所述互连结构用来减小由于所述插件和所述主印刷电路板之间的热膨胀系数的差导致的应力在焊点上集中。
11.根据权利要求10所述的封装组件，其中，所述互连结构包括刚性印刷电路板。
12.根据权利要求11所述的封装组件，其中，所述插件引线键合到所述刚性印刷电路板，以将所述插件电连接到所述刚性印刷电路板。
13.根据权利要求11所述的封装组件，其中，在所述插件上形成硅通孔，以将所述插件电连接到所述刚性印刷电路板。
14.根据权利要求11所述的封装组件，所述封装组件还包括：将所述插件电连接到所述刚性印刷电路板的柔性印刷电路板。
15.一种封装组件，所述封装组件包括插件和与插件电连接的互连结构，采用树脂涂覆插件和所述插件上的电子组件并且模制涂覆物来获得所述封装组件，其中，
所述插件由硅、玻璃和陶瓷中的一种组成，
所述互连结构包括被构造为将所述插件电连接到所述主印刷电路板的连接件，
被构造为将所述连接件连接到所述主印刷电路板的电极端子暴露到所述树脂的外部。
16.根据权利要求15所述的封装组件，其中，柔性印刷电路板位于所述插件和所述连接件之间，并且所述柔性印刷电路板将所述插件电连接到所述连接件。
17.根据权利要求15所述的封装组件，其中，引线框架位于所述插件和所述连接件之间，并且所述引线框架将所述插件电连接到所述连接件。
18.根据权利要求15所述的封装组件，其中，所述插件引线键合到所述连接件，以将所述插件电连接到所述连接件。
CN2011102512301A 2010-08-23 2011-08-23 用于插件的互连结构和具有该互连结构的封装组件 Pending CN102376688A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100081685A KR101172678B1 (ko) 2010-08-23 2010-08-23 낮은 열팽창 계수를 갖는 인터포저의 연결구조 및 이를 채용한 패키지 부품
KR10-2010-0081685 2010-08-23

Publications (1)

Publication Number Publication Date
CN102376688A true CN102376688A (zh) 2012-03-14

Family

ID=45593173

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102512301A Pending CN102376688A (zh) 2010-08-23 2011-08-23 用于插件的互连结构和具有该互连结构的封装组件

Country Status (3)

Country Link
US (1) US20120043116A1 (zh)
KR (1) KR101172678B1 (zh)
CN (1) CN102376688A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681557A (zh) * 2012-09-11 2014-03-26 飞思卡尔半导体公司 半导体器件及其组装方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10045437B2 (en) * 2016-11-08 2018-08-07 International Business Machines Corporation Mitigation of warping of electronic components
US20210223563A1 (en) * 2016-12-16 2021-07-22 Hutchinson Technology Incorporated Sensor Shift Structures In Optical Image Stabilization Suspensions
KR102507615B1 (ko) 2016-12-16 2023-03-09 허친슨 테크놀로지 인코포레이티드 광학 이미지 안정화 서스펜션에서의 센서 이동 구조
FR3075558B1 (fr) * 2017-12-19 2019-11-15 Safran Electronics & Defense Suppression des zones de forte contrainte dans les assemblages electroniques
CN114200739A (zh) 2020-09-02 2022-03-18 哈钦森技术股份有限公司 引导式自动对焦组件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6444921B1 (en) * 2000-02-03 2002-09-03 Fujitsu Limited Reduced stress and zero stress interposers for integrated-circuit chips, multichip substrates, and the like
US20030047798A1 (en) * 2001-09-13 2003-03-13 Halahan Patrick B. Semiconductor structures with cavities, and methods of fabrication
US6627990B1 (en) * 2003-02-06 2003-09-30 St. Assembly Test Service Ltd. Thermally enhanced stacked die package
JP2005064467A (ja) * 2003-07-25 2005-03-10 Shinko Electric Ind Co Ltd インターポーザ及びこれを用いた半導体装置
US20090179335A1 (en) * 2008-01-15 2009-07-16 Samsung Electronics Co., Ltd. Printed circuit board and semiconductor package including the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7279786B2 (en) * 2005-02-04 2007-10-09 Stats Chippac Ltd. Nested integrated circuit package on package system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6444921B1 (en) * 2000-02-03 2002-09-03 Fujitsu Limited Reduced stress and zero stress interposers for integrated-circuit chips, multichip substrates, and the like
US20030047798A1 (en) * 2001-09-13 2003-03-13 Halahan Patrick B. Semiconductor structures with cavities, and methods of fabrication
US6627990B1 (en) * 2003-02-06 2003-09-30 St. Assembly Test Service Ltd. Thermally enhanced stacked die package
JP2005064467A (ja) * 2003-07-25 2005-03-10 Shinko Electric Ind Co Ltd インターポーザ及びこれを用いた半導体装置
US20090179335A1 (en) * 2008-01-15 2009-07-16 Samsung Electronics Co., Ltd. Printed circuit board and semiconductor package including the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681557A (zh) * 2012-09-11 2014-03-26 飞思卡尔半导体公司 半导体器件及其组装方法
CN103681557B (zh) * 2012-09-11 2017-12-22 恩智浦美国有限公司 半导体器件及其组装方法

Also Published As

Publication number Publication date
US20120043116A1 (en) 2012-02-23
KR101172678B1 (ko) 2012-08-09
KR20120056916A (ko) 2012-06-05

Similar Documents

Publication Publication Date Title
US7473585B2 (en) Technique for manufacturing an overmolded electronic assembly
CN102376688A (zh) 用于插件的互连结构和具有该互连结构的封装组件
JP2007535094A (ja) 連動接触システムを備えた電気相互接続アセンブリ
US8120164B2 (en) Semiconductor chip package, printed circuit board assembly including the same and manufacturing methods thereof
US20100170706A1 (en) Electronic module and method for manufacturing an electronic module
CN101978439B (zh) 具有柔性引线的表面安装贴片型电阻器
US8624367B2 (en) Semiconductor device including semiconductor chip mounted on lead frame
US20150214126A1 (en) Power semiconductor module
US9589873B2 (en) Leadless chip carrier
CN101533834A (zh) 适用于智能功率模块的薄且紧凑的半导体管芯封装、其制造方法、及使用其的系统
JP2001185640A (ja) 表面実装型パッケージ及び電子部品並びに電子部品の製造方法
WO2007040193A1 (ja) ハイブリッド集積回路装置とその製造方法
CN108028227A (zh) 表面安装器件及附接这种器件的方法
CN101714544A (zh) 一种集成三极管及其制造方法
US7794287B1 (en) Electrical connector configured by wafer having coupling foil and method for making the same
JP2003031728A (ja) Ｉｃチップおよびその取付構造
CN102157821B (zh) 包括热熔元件的电气部件
JP2008147432A (ja) 電子回路装置及び電力変換装置及び電子回路装置の製造方法
CN102412241B (zh) 半导体芯片封装件及其制造方法
CN105280603A (zh) 电子封装组件
JP2012192688A (ja) 樹脂成形品及びその製造方法
US20040248437A1 (en) Reinforced substrates having edge-mount connectors
JP5024233B2 (ja) 電子部品内蔵型コネクタ
JP2001156222A (ja) 基板接続構造、基板接続用プリント配線基板および基板接続方法
JP2019508908A (ja) はんだボールを備えたパッケージング構造、及びパッケージング構造を製造する方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120314