CN102372249A - 用于在衬底中制造电敷镀通孔的方法以及具有电敷镀通孔的衬底 - Google Patents

用于在衬底中制造电敷镀通孔的方法以及具有电敷镀通孔的衬底 Download PDF

Info

Publication number
CN102372249A
CN102372249A CN2011102355300A CN201110235530A CN102372249A CN 102372249 A CN102372249 A CN 102372249A CN 2011102355300 A CN2011102355300 A CN 2011102355300A CN 201110235530 A CN201110235530 A CN 201110235530A CN 102372249 A CN102372249 A CN 102372249A
Authority
CN
China
Prior art keywords
substrate
hole
electric coating
electric
back side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102355300A
Other languages
English (en)
Other versions
CN102372249B (zh
Inventor
J·赖因穆特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of CN102372249A publication Critical patent/CN102372249A/zh
Application granted granted Critical
Publication of CN102372249B publication Critical patent/CN102372249B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0064—Constitution or structural means for improving or controlling the physical properties of a device
    • B81B3/0086—Electrical characteristics, e.g. reducing driving voltage, improving resistance to peak voltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L19/00—Details of, or accessories for, apparatus for measuring steady or quasi-steady pressure of a fluent medium insofar as such details or accessories are not special to particular types of pressure gauges
    • G01L19/0061—Electrical connection means
    • G01L19/0069—Electrical connection means from the sensor to its support
    • G01L19/0076—Electrical connection means from the sensor to its support using buried connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
    • G01L9/0042—Constructional details associated with semiconductive diaphragm sensors, e.g. etching, or constructional details of non-semiconductive diaphragms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)

Abstract

本发明涉及一种用于在衬底中制造电敷镀通孔的方法以及一种具有电敷镀通孔的衬底。该方法具有以下步骤：这样形成电敷镀通孔(6；6’；6”；6”’)，使得所述电敷镀通孔从衬底的正面(V)至衬底的背面(R)穿过所述衬底(2；2’)；在衬底(2；2’)的正面(V)上形成一个第一封闭层(I1)；通过一个从衬底(2；2’)的背面(R)开始的蚀刻过程在衬底(2；2’)中形成一个围绕电敷镀通孔(6；6’；6”；6”’)的环形绝缘沟道(IG；IG’)，其中，该蚀刻过程在第一封闭层(I1)上停止；及通过在衬底(2；2’)的背面(R)上形成一个第二封闭层(18)来封闭衬底(2；2’)中的环形绝缘沟道(IG；IG’)。

Description

用于在衬底中制造电敷镀通孔的方法以及具有电敷镀通孔的衬底
技术领域
本发明涉及一种在衬底中制造电敷镀通孔的方法以及一种具有电敷镀通孔的衬底。
背景技术
在衬底中或者在衬底的部分区域、例如晶片中的电敷镀通孔以不同的实施形式存在。在此目标始终是：在正向电阻小的情况下实现一个尽可能小的敷镀通孔。为了实现该目标，在涉及的衬底中经常产生具有近似垂直的壁的窄通孔，所述壁被电绝缘并且该通孔完全或部分地用金属或金属合金填满，以便实现所期望的小的正向电阻。
这种公知的方案根据应用情况而受到限制。一方面存在一些应用情况，其中金属的存在会起干扰作用。作为多种MEMS应用情况的例子在此应提到微机械的压力传感器。
图7示出了一示意的横截面图，用于借助具有电敷镀通孔和压力传感器的示例性衬底解释本发明所基于的问题。
在图7中，附图标记2表示一个硅半导体衬底。在该硅半导体衬底2中设有具有电敷镀通孔6a的第一区域1以及具有压力传感器形式的微机械构件的第二区域11。敷镀通孔6a通过在衬底2正面V上的印制导线15a与压力传感器11的第一电接触端子DK1连接。压力传感器11具有一个膜片3，该膜片被设置在一气穴3a上方。一个压阻式电阻4以及一个位于其下方的绝缘槽4a被扩散到膜片3中。第一电接触端子DK1和另外一个第二电接触端子DK2这样地触点接通该压阻式电阻4，使得在它们之间可检测压敏电阻。
在电金属印制导线15a与衬底2正面V之间设有一个第一绝缘层I1。在背面的电金属印制导线15b与衬底2背面R之间设有一个第二绝缘层I2。绝缘层I1及I2例如可以是氧化层。敷镀通孔6a使正面的印制导线15a与背面的印制导线15b相连接。一个例如同样由氧化物制成的壁绝缘层7a使敷镀通孔6a与周围的衬底2绝缘。最后，附图标记9表示一个用于施加敷镀通孔6a的金属的所谓晶核层，它同时可被用作扩散势垒。
在这样的经典的微机械的压力传感器11中，设置在硅衬底2上的硅膜片3的弯曲通过压阻式电阻测量。在压力变化时，膜片3的弯曲及由此该压阻式电阻4的电阻信号变化。位于膜片表面上及附近的窄金属印制导线15a由于硅和金属的不同材料参数引起应力，这些应力通过衬底2被传递到膜片3上。这些应力的温度相关的分量可费事地被补偿。很多金属的无弹性特性也引起压力传感器特征曲线中的滞后现象。该效应不可被补偿。如果金属区域不仅设置在衬底2的表面上而且也设置在衬底2的深处，则可预期对应力敏感的构件、例如这样类型的压力传感器的明显更大的负面作用。
另一方面存在一系列的应用情况，其中首先高的电压或者仅高的电压尖峰(例如ESD)应通过电敷镀通孔被传导穿过衬底或衬底的部分区域。这使上述方案变得困难。蚀刻通孔的绝缘通常通过氧化沉积来实现。可达到的氧化厚度强烈地受限于过程控制及特定的几何结构。由此，最大耐压强度也受到强烈的限制。附加地，通过沟槽-蚀刻工艺或激光工艺构造的通孔表面比较粗糙。这种粗糙性引起电场尖峰(Feldspitze)，其同样减低耐压强度。
没有金属的替换方案不能在很多应用情况中使用，因为只有借助金属才能实现经常必要的极其小的正向电阻。
由DE 102006018027A1公开了一种具有晶片敷镀通孔的微机械构件以及相应的制造方法。在此，盲孔借助沟槽-蚀刻工艺被开设在半导体衬底的正面中并且盲孔的侧壁借助电化学蚀刻工艺被多孔地蚀刻。该盲孔借助金属化而被填满并且接着通过半导体衬底的背侧薄化而敞开。
由DE 102006042366A1公开了一种具有晶片敷镀通孔的微机械构件以及相应的制造方法，其中，首先金属材料被涂覆在半导体衬底的上侧表面上的第一区域上。该第一区域被这样地构造，使得它在半导体衬底的上侧上留空出一个不具有金属材料的第二区域并且完全地包围该第二区域。然后进行热步骤，该步骤在半导体衬底内部借助P+-或P++-掺杂产生一个第一体积区域。在此，该热步骤导致了扩散过程，其中金属材料从半导体衬底的上侧扩散直到下侧。作为扩散过程的成果，这样产生的第一体积区域包围一个第二体积区域，该第二体积区域优选由未受损害的P掺杂的半导体材料制成。为了在第二体积区域与围绕第一体积区域的P掺杂的半导体材料之间产生电绝缘，借助适合的蚀刻工艺对第一体积区域进行多孔化
Figure BSA00000558274900031
发明内容
本发明提出一种具有权利要求1特征的、用于在衬底中制造电敷镀通孔的方法及一种具有权利要求10特征的具有电敷镀通孔的衬底。
本发明所基于的构思在于，在具有电敷镀通孔的衬底中，在衬底中设置一个围绕电敷镀通孔的环形绝缘沟道。该环形绝缘沟道在衬底正面上被一个第一封闭层并且在衬底背面上被一个第二封闭层封闭。
本发明的主题允许制造穿过衬底的金属敷镀通孔，其中，可在金属化区域与衬底之间实现高的耐压强度和应力去耦合。
根据本发明类型的敷镀通孔具有小的漏电流、小的寄生电容、小的正向电阻和高的机械稳固性。孔被用金属不完全地填满不会导致故障。金属中的横向裂纹同样不会引起故障。该过程兼容高掺杂的衬底，并且过程控制简单并且稳固。
根据本发明的敷镀通孔的另一优点在于，原则上可取消目前所需的扩散势垒和/或晶核层。根据绝缘沟道的几何结构可实现任意的耐压强度。尤其是，绝缘沟道用于在金属的敷镀通孔与周围衬底之间的机械去耦合。
优选的扩展构型是相应从属权利要求的主题。
附图说明
本发明的其它特征和优点在下面根据参照附图的实施形式被详细说明。其中：
图1a-g示出用于说明根据本发明第一实施形式的、用于在衬底中制造电敷镀通孔的方法的不同过程阶段的横截面示意图；
图2a-c示出用于说明根据本发明第二实施形式的、用于在衬底中制造电敷镀通孔的方法的不同过程阶段的横截面示意图；
图3示出根据本发明第三实施形式的、具有电敷镀通孔的衬底的横截面示意图；
图4示出根据本发明第四实施形式的、具有电敷镀通孔的衬底的横截面示意图；
图5示出根据本发明第五实施形式的、具有电敷镀通孔的衬底的横截面示意图；
图6示出根据本发明第六实施形式的、具有电敷镀通孔的衬底的横截面示意图；
图7示出用于根据具有电敷镀通孔和压力传感器的示例衬底说明本发明所基于的问题的横截面示意图。
具体实施方式
在附图中，相同的附图标记表示相同或功能相同的组成部分。
图1a-g示出用于说明根据本发明第一实施形式的、用于在衬底中制造电敷镀通孔的方法的不同过程阶段的横截面示意图。
根据图1a，在一个硅半导体衬底2中设置一个压力传感器形式的微机械构件11，该构件之前已经参照图7被详细说明。
在衬底2的正面V上形成一个第一绝缘层I1及在衬底2的背面R上形成一个第二绝缘层I2之后，首先在第一绝缘层I1中形成一些与用于压阻式电阻4的电接触端子DK1，DK2相应的通孔和一个通孔KF，其中该通孔KF相应于一个在下面待制造的穿过衬底2的敷镀通孔的触点接通区域。
接着，通过化金属层的沉积和相应结构化形成压阻式电阻4的电接触端子DK1，DK2以及一个在通孔KF中的金属接触环5a以及一个金属印制导线5，该金属印制导线使接触环5a与电接触端子DK1相连接。
在一个在图1b中示出的接着的过程步骤中，从衬底2的正面V开始通过蚀刻过程在衬底2中形成一个通孔10，其中该蚀刻过程在背面的绝缘层I2上停止，该背面的绝缘层例如与第一绝缘层I1一样是一个氧化层。该蚀刻过程可自调节地进行，其中第一绝缘层I1和接触环5a用作蚀刻掩膜。
进一步地参照图1c，该通孔10被用金属填充，以便在其中形成一个电敷镀通孔6，该敷镀通孔延伸直到超过接触环5a并且部分地从上方凸肩状地覆盖该接触环。例如，该电敷镀通孔6的金属可通过电化学沉积来设置，其中沉积所需的电势能可被符合目的地施加到衬底2上。通过一个在第一绝缘层I1或者印制导线5和电接触端子DK1、DK2以及接触环5a的一部分上的由保护漆15制成的掩膜可预定该电敷镀通孔6的确切形状。
如在图1d中所示，在下一个过程步骤中在衬底2的正面V上方形成一个例如由氮化物构成的电保护层16，该保护层优选覆盖整个正面V，由此该侧相对环境影响和后续过程步骤的影响特别稳固。
接着，在第二绝缘层I2中在一些区域中形成一些背面的蚀刻孔EL，在这些区域中、在稍后的过程步骤中可形成一些环形的围绕电敷镀通孔6的绝缘沟道IG(参见图1e)。之前在蚀刻通孔10时用作蚀刻停止层的第二绝缘层I2因此可在下一个过程中用作绝缘层并且同时用作环形绝缘沟道的蚀刻掩膜，这样提高了过程的经济性。
如在图1e中所示，接着在衬底2中形成一个环形绝缘沟道IG，该绝缘沟道完全地围绕该电敷镀通孔6及一个环形衬底区域2a，其中，留下的环形衬底区域2a直接与电敷镀通孔6相连接并且与其电连通，因为它与电敷镀通孔6形成直接的接触。该环形绝缘沟道IG符合目的地通过从衬底的背面R开始的沟槽-蚀刻过程这样形成，使得该蚀刻过程在第一绝缘层I1上停止。第一绝缘层I1因此满足多种功能，也就是说，除了绝缘功能还满足用于环形绝缘沟道IG的正面封闭功能以及在形成环形绝缘沟道IG时的蚀刻停止功能。
在示出在图1f中的另一个过程步骤中，通过在衬底的背面R上施加作为封闭层的另一绝缘层18来封闭该环形绝缘沟道IG。该绝缘层18例如可以是一个氧化层。第二绝缘层I2的这些蚀刻孔EL在此通过第三绝缘层18封闭，其中在该环形绝缘沟道IG的壁上也形成一个薄的衬状
Figure BSA00000558274900051
的绝缘衬层18’。
因此，环形绝缘沟道IG由第一绝缘层I1和第三绝缘层18封闭。在此需提及，在环形绝缘沟道IG具有小的宽度时可完全放弃第二绝缘层I2或者可将其在沉积第三绝缘层18之前去除。这些层I1和18形成用于该环形绝缘沟道IG的封闭部，其中该环形绝缘沟道IG在这些层I1和18之间的区域中保持未填满，由此可实现相应的机械去耦合。
最后参照图1g，在衬底2的背面R上形成一个用于电敷镀通孔6的第三电接触端子DK3，另一个金属印制导线12在衬底2的背面R上方连接到该电接触端子上，该印制导线通过层18和I2相对衬底2绝缘。
如图1g可见，由金属制成的电敷镀通孔6与留下的衬底区域2a电地并联，该衬底区域不仅与该电敷镀通孔6而且也与接触环5a形成直接接触。
图2a-c示出了用于说明根据本发明第二实施形式的、用于在衬底中制造电敷镀通孔的方法的不同过程阶段的横截面示意图。
在第二实施形式中，根据图2a使用一个更厚的硅半导体衬底2’，该硅半导体衬底首先具有一个正面V和一个背面R’。根据图2a的过程状态基本上相应于根据图1b的过程状态，但是根据图2a替代通孔10而设置了一个盲孔10’，该盲孔在衬底2’的背面R’之前终止。根据图2a首先没有设置背面的第二绝缘层I2。
如图2b所示，接着在借助由保护漆15制成的掩膜的情况下在盲孔10’中形成电敷镀通孔6。如在第一实施形式中那样，该金属的电敷镀通孔6凸肩状地支承在接触环5a上。
进一步参照图2c，接着进行衬底2’的背面薄化，例如通过磨削过程，直到该电敷镀通孔6在新的背面R上露出为止。接着，在背面上设置第二绝缘层I2。
由图2c出发在去除保护漆15及施加由绝缘材料制成的正面保护层16以及在第二绝缘层I2中开设蚀刻孔EL之后实现根据图1d的过程状态。
为了避免重复，不再重复说明从图1d开始直到达到根据图1g的过程状态的其它过程步骤。
图3示出了根据本发明第三实施形式的、具有电敷镀通孔的衬底的横截面示意图。
在根据图3的第三实施形式中，设有一个由金属制成的电敷镀通孔6’，该电敷镀通孔具有一个空腔66’。在该实施例中，正面保护层16延伸直到该空腔66’的内部中并且由此遮盖该电敷镀通孔6’的整个上侧面。根据应用情况可被附加证实为有利的是，用填充材料、例如PCB或模塑封料(Moldmasse)等填满空腔66’。
在其它方面，第三实施形式与上述第一实施形式相同。
图4示出了根据本发明第四实施形式的、具有电敷镀通孔的衬底的横截面示意图。
在根据图4的第四实施形式中，没有设置接触环5a，具有相应空腔66”的电敷镀通孔6”和衬底区域2a通过该接触环被并联地触点接通，相反在第四实施形式中，仅仅该围绕电敷镀通孔6”的衬底区域2a通过一接触端子5b从印制导线5开始触点接通。
这种间接触点接通方式特别适合于在制造过程或在应用中要求高温度的应用情况或者相对施加的腐蚀介质应特别稳固的应用情况。
印制导线5和金属敷镀通孔可通过一个保护层16a被分离开，由此可阻止不同金属间的相形成(Phasenbildung)。附加地，可在电端子区域5b与衬底材料之间或在电敷镀通孔6”与衬底材料之间设置一个例如由Ti/TiN-层构成的扩散势垒。
最后，在该实施形式中，保护层16不延伸在该电敷镀通孔6”的上侧面上。
在其他方面，第四实施形式与上述第一实施形式是相同的。
图5示出了根据本发明第五实施形式的、具有电敷镀通孔的衬底的横截面示意图。
在根据图5的第五实施形式中，电敷镀通孔6”’同样设有一个空腔66”’，该空腔在上侧面上由金属封闭，即几乎形成一个封闭的空心冲模。这种的构型可通过以下方式实现：不形成如在第一实施形式中的接触环5a、而是形成一个接触栅5c，该接触栅与印制导线5形成连接并且该接触栅在金属沉积时被封闭。
第五实施形式在其他方面与上述第一实施形式相同。
图6示出了根据本发明第六实施形式的、具有电敷镀通孔的衬底的横截面示意图。
在根据图6的第六实施形式中，省去了衬底区域2a，并且该环形绝缘沟道IG’紧邻电敷镀通孔6。这种类型的构型在应当制造尽可能小的敷镀通孔时是特别推荐的。
第六实施形式在其他方面与上述第一实施形式相同。
尽管本发明按照多个可任意地彼此组合的实施例来说明，但是本发明并不限于此，而是可各种各样地进一步改造。
尤其是，上述材料应理解为仅仅是示例性的而非限制性的。微机械构件、例如压力传感器、印制导线及其它电构件在衬底中或上的制造可在制造敷镀通孔之前或者之后进行。
显然还可沉积出任何其它的保护-、绝缘-、钝化-和扩散势垒层，以便进一步提高可靠性。
也可调换环形绝缘沟道和电敷镀通孔的制造顺序。
此外可能的是，电敷镀通孔不被一个衬底区域环形地围绕，而是仅仅部分地被一个衬底区域例如非对称地围绕。

Claims (15)

1.用于在衬底(2；2’)中制造电敷镀通孔(6；6’；6”；6”’)的方法，具有步骤：
这样地形成电敷镀通孔(6；6’；6”；6”’)，使得所述电敷镀通孔从衬底的正面(V)至衬底的背面(R)穿过所述衬底(2；2’)；
在所述衬底(2；2’)的正面(V)上形成一个第一封闭层(I1)；
通过从所述衬底(2；2’)的背面(R)开始的蚀刻过程在所述衬底(2；2’)中形成一个围绕所述电敷镀通孔(6；6’；6”；6”’)的环形绝缘沟道(IG；IG’)，其中，所述蚀刻过程在所述第一封闭层(I1)上停止；及
通过在所述衬底(2；2’)的背面(R)上形成一个第二封闭层(18)来封闭在所述衬底(2；2’)中的环形绝缘沟道(IG；IG’)。
2.根据权利要求1所述的方法，其中，当在所述衬底(2；2’)中形成所述环形绝缘沟道(IG；IG’)时留下一个环形衬底区域(2a)，所述环形衬底区域直接围绕所述电敷镀通孔(6；6’；6”；6”’)。
3.根据权利要求1或2所述的方法，其中，在所述衬底(2；2’)的背面(R)上形成一个用于电敷镀通孔(6；6’；6”；6”’)的电接触端子(DK3)。
4.根据权利要求1、2或3所述的方法，其中，在所述衬底(2；2’)的正面(V)上形成一个在所述电敷镀通孔(6；6’；6”；6”’)与一微机械构件(11)之间的电印制导线(5)。
5.根据引用权利要求2的权利要求4所述的方法，其中，所述电印制导线(5)与所述环形衬底区域(2a)形成直接的电接触。
6.根据前述权利要求中一项所述的方法，其中，在形成所述电敷镀通孔(6；6’；6”；6”’)之前，在所述衬底(2；2’)的背面(R)上形成一个第三封闭层(I2)，接着通过从所述衬底(2；2’)的正面(V)开始的蚀刻过程在所述衬底(2；2’)中形成一个通孔(10)，所述蚀刻过程在所述第三封闭层(I2)上停止；以及接着通过至少部分地填满所述通孔(10)来形成所述电敷镀通孔(6；6’；6”；6”’)。
7.根据前述权利要求1至5中一项所述的方法，其中，在形成所述电敷镀通孔(6；6’；6”；6”’)之前，通过从所述衬底(2；2’)的正面(V)开始的蚀刻过程在所述衬底(2；2’)中形成一个盲孔(10’)，接着通过至少部分地填满所述盲孔(10’)来形成所述电敷镀通孔(6；6’；6”；6”’)；以及接着使所述衬底(2；2’)背面地薄化，直到所述电敷镀通孔(6；6’；6”；6”’)在所述背面(R)上露出。
8.根据权利要求7所述的方法，其中，在形成所述电敷镀通孔(6；6’；6”；6”’)之后，在所述衬底(2；2’)的背面(R)上形成一个第三封闭层(I2)。
9.根据权利要求7或8所述的方法，其中，当在所述衬底(2；2’)中形成所述环形绝缘沟道(IG；IG’)时所述第三封闭层(I2)被用作掩膜。
10.具有电敷镀通孔(6；6’；6”；6”’)的衬底(2；2’)，所述电敷镀通孔从衬底的正面(V)至衬底的背面(R)穿过所述衬底(2；2’)，所述衬底包括：
一个在所述衬底(2；2’)中的环形绝缘沟道(IG；IG’)，所述环形绝缘沟道围绕所述电敷镀通孔(6；6’；6”；6”’)；
其中，所述环形绝缘沟道(IG；IG’)在所述衬底(2；2’)的正面(V)上被一第一封闭层(I1)并且在所述衬底(2；2’)的背面(R)上被一第二封闭层(18)封闭。
11.根据权利要求11所述的具有电敷镀通孔(6；6’；6”；6”’)的衬底(2；2’)，其中，所述环形绝缘沟道(IG；IG’)在所述第一和第二封闭层(I1；18)之间的区域中未被填满。
12.根据权利要求11或12所述的具有电敷镀通孔(6；6’；6”；6”’)的衬底(2；2’)，其中，设置有环形衬底区域(2a)，所述环形衬底区域直接围绕所述电敷镀通孔(6；6’；6”；6”’)。
13.根据权利要求10、11或12所述的具有电敷镀通孔(6；6’；6”；6”’)的衬底(2；2’)，其中，在所述衬底(2；2’)的背面(R)上形成一个用于所述电敷镀通孔(6；6’；6”；6”’)的电接触端子(DK3)。
14.根据权利要求10至13中一项所述的具有电敷镀通孔(6；6’；6”；6”’)的衬底(2；2’)，其中，在所述衬底(2；2’)的正面(V)上形成一个在所述电敷镀通孔(6；6’；6”；6”’)与一微机械构件(11)之间的电印制导线(5)。
15.根据引用权利要求12的权利要求14所述的具有电敷镀通孔(6；6’；6”；6”’)的衬底(2；2’)，其中，所述电印制导线(5)与所述环形衬底区域(2a)形成直接的电接触。
CN201110235530.0A 2010-08-13 2011-08-12 用于在衬底中制造电敷镀通孔的方法以及具有电敷镀通孔的衬底 Active CN102372249B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010039330.4A DE102010039330B4 (de) 2010-08-13 2010-08-13 Verfahren zum Herstellen einer elektrischen Durchkontaktierung in einem Substrat
DE102010039330.4 2010-08-13

Publications (2)

Publication Number Publication Date
CN102372249A true CN102372249A (zh) 2012-03-14
CN102372249B CN102372249B (zh) 2017-04-12

Family

ID=45528471

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110235530.0A Active CN102372249B (zh) 2010-08-13 2011-08-12 用于在衬底中制造电敷镀通孔的方法以及具有电敷镀通孔的衬底

Country Status (4)

Country Link
US (1) US9136169B2 (zh)
CN (1) CN102372249B (zh)
DE (1) DE102010039330B4 (zh)
TW (1) TWI585897B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103058125A (zh) * 2011-10-24 2013-04-24 罗伯特·博世有限公司 用于制造衬底中的电覆镀通孔的方法以及具有电覆镀通孔的衬底
CN103508413A (zh) * 2012-06-21 2014-01-15 罗伯特·博世有限公司 用于制造具有电覆镀通孔的构件的方法
CN103515352A (zh) * 2012-06-14 2014-01-15 罗伯特·博世有限公司 具有敷镀通孔的构件及制造方法
CN104253082A (zh) * 2013-06-26 2014-12-31 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2970120A1 (fr) * 2010-12-31 2012-07-06 St Microelectronics Crolles 2 Via traversant isole
DE102012200840A1 (de) * 2012-01-20 2013-07-25 Robert Bosch Gmbh Bauelement mit einer Durchkontaktierung
DE102012219769B4 (de) 2012-10-29 2020-06-25 Robert Bosch Gmbh Verfahren zum Herstellen einer elektrischen Durchkontaktierung in einem Substrat
DE102013211562B4 (de) 2013-06-19 2024-01-11 Robert Bosch Gmbh Verfahren zum Erzeugen einer Metallstruktur in einem Halbleitersubstrat
US10807861B2 (en) 2016-05-02 2020-10-20 Teknologian Tutkimuskeskus Vtt Oy Surface micromechanical element and method for manufacturing the same
WO2020052630A1 (en) * 2018-09-14 2020-03-19 Changxin Memory Technologies, Inc. Semiconductor device and methods for manufacturing thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1671273A (zh) * 2004-03-16 2005-09-21 株式会社藤仓 具有通孔互连的装置及其制造方法
US20070143994A1 (en) * 2004-07-16 2007-06-28 Cardiac Pacemakers, Inc. Thermally isolated via structure
US20080006850A1 (en) * 2006-07-10 2008-01-10 Innovative Micro Technology System and method for forming through wafer vias using reverse pulse plating
CN101309854A (zh) * 2005-11-17 2008-11-19 皇家飞利浦电子股份有限公司 包括mems元件的电子器件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3573206B2 (ja) 2002-03-12 2004-10-06 トヨタ自動車株式会社 車両制御装置
US7767493B2 (en) * 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
JP4875622B2 (ja) * 2005-08-26 2012-02-15 株式会社日立製作所 半導体装置の製造方法
JP2007184553A (ja) * 2005-12-06 2007-07-19 Sanyo Electric Co Ltd 半導体装置及びその製造方法
DE102006018027A1 (de) 2006-04-19 2007-10-25 Robert Bosch Gmbh Mikromechanisches Bauelement mit Waferdurchkontaktierung sowie entsprechendes Herstellungsverfahren
DE102006042366A1 (de) 2006-09-08 2008-03-27 Robert Bosch Gmbh Mikromechanisches Bauelement mit Waferdurchkontaktierung sowie entsprechendes Herstellungsverfahren
DE102007035060A1 (de) * 2007-07-26 2009-01-29 Robert Bosch Gmbh Aufbau- und Verbindungstechnik für Halbleiterbauelemente
US7902069B2 (en) * 2007-08-02 2011-03-08 International Business Machines Corporation Small area, robust silicon via structure and process
US7968460B2 (en) * 2008-06-19 2011-06-28 Micron Technology, Inc. Semiconductor with through-substrate interconnect

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1671273A (zh) * 2004-03-16 2005-09-21 株式会社藤仓 具有通孔互连的装置及其制造方法
US20070143994A1 (en) * 2004-07-16 2007-06-28 Cardiac Pacemakers, Inc. Thermally isolated via structure
CN101309854A (zh) * 2005-11-17 2008-11-19 皇家飞利浦电子股份有限公司 包括mems元件的电子器件
US20080006850A1 (en) * 2006-07-10 2008-01-10 Innovative Micro Technology System and method for forming through wafer vias using reverse pulse plating

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103058125A (zh) * 2011-10-24 2013-04-24 罗伯特·博世有限公司 用于制造衬底中的电覆镀通孔的方法以及具有电覆镀通孔的衬底
CN103515352A (zh) * 2012-06-14 2014-01-15 罗伯特·博世有限公司 具有敷镀通孔的构件及制造方法
CN103515352B (zh) * 2012-06-14 2018-05-15 罗伯特·博世有限公司 具有敷镀通孔的构件及制造方法
TWI643304B (zh) * 2012-06-14 2018-12-01 羅伯特博斯奇股份有限公司 具貫穿接點的構件及其製造方法
CN103508413A (zh) * 2012-06-21 2014-01-15 罗伯特·博世有限公司 用于制造具有电覆镀通孔的构件的方法
CN104253082A (zh) * 2013-06-26 2014-12-31 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN104253082B (zh) * 2013-06-26 2017-09-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
DE102010039330B4 (de) 2018-04-12
TW201222728A (en) 2012-06-01
US20120037412A1 (en) 2012-02-16
TWI585897B (zh) 2017-06-01
US9136169B2 (en) 2015-09-15
CN102372249B (zh) 2017-04-12
DE102010039330A1 (de) 2012-02-16

Similar Documents

Publication Publication Date Title
CN102372249A (zh) 用于在衬底中制造电敷镀通孔的方法以及具有电敷镀通孔的衬底
CN101119924B (zh) 带有双膜片的微机械膜片传感器
US8058143B2 (en) Substrate bonding with metal germanium silicon material
EP2082422B1 (en) Formation of through-wafer electrical interconnections using an etch stop layer
US7919346B2 (en) Micromechanical component and manufacturing method
US8741774B2 (en) Method for producing an electrical feedthrough in a substrate, and a substrate having an electrical feedthrough
KR20100021480A (ko) 구성요소 제조 방법 및 구성요소
KR20090058731A (ko) 초소형 압저항형 압력 센서 및 그 제조 방법
JP2004531882A (ja) マイクロマシンセンサを製造する方法及びこの方法により製造されるセンサ
KR20170002947A (ko) 압력 센서 소자 및 그 제조 방법
EP1955346B8 (en) Contact configurations for mems relays and mems switches and method for making same
US7825507B2 (en) Semiconductor assembly and method for forming seal ring
EP2800077B1 (en) Method of manufacturing a pressure sensor for an overheat or fire alarm
US8053887B2 (en) Semiconductor assembly
CN105417488B (zh) 压力传感器以及其制造方法
CN105486445B (zh) 压力传感器以及其制造方法
TW201720746A (zh) 微機電裝置以及其製造方法
CN107074531A (zh) 用于制造机电设备的方法及对应设备
CN103794553A (zh) 用于在衬底中制造电覆镀通孔的方法以及具有电覆镀通孔的衬底
US9388039B2 (en) MEMS device and method of manufacturing the same
JP6214658B2 (ja) Ｍｅｍｓセンサおよびセンサデバイスを形成する方法
AU2015222513B2 (en) Method for producing a component
KR20120016426A (ko) 압저항형 압력센서 및 그의 제조방법
JP2012141143A (ja) 圧力センサおよび圧力センサの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant