TW201720746A - 微機電裝置以及其製造方法 - Google Patents

微機電裝置以及其製造方法 Download PDF

Info

Publication number
TW201720746A
TW201720746A TW105129285A TW105129285A TW201720746A TW 201720746 A TW201720746 A TW 201720746A TW 105129285 A TW105129285 A TW 105129285A TW 105129285 A TW105129285 A TW 105129285A TW 201720746 A TW201720746 A TW 201720746A
Authority
TW
Taiwan
Prior art keywords
substrate
polysilicon
layer
electrode
movable
Prior art date
Application number
TW105129285A
Other languages
English (en)
Inventor
劉育嘉
朱家驊
鄭鈞文
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201720746A publication Critical patent/TW201720746A/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00182—Arrangements of deformable or non-deformable structures, e.g. membrane and cavity for use in a transducer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/019—Bonding or gluing multiple substrate layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)

Abstract

本揭露提供一CMOS MEMS裝置。該CMOS MEMS裝置包含一第一基板、一第二基板、一第一多晶矽及一第二多晶矽。該第二基板包含一可移動部件且位於該第一基板上方。該第一多晶矽穿透該第二基板且毗鄰該第二基板之該可移動部件之一第一側。該第二多晶矽穿透該第二基板且毗鄰該第二基板之該可移動部件之一第二側。

Description

微機電裝置以及其製造方法
本發明實施例係關於一種半導體微機電裝置。
半導體積體電路(IC)行業已經歷快速增長。IC材料及設計中之技術進步已產生若干代IC，其中每一代比前一代具有更小且更複雜之電路。在IC演化過程中，功能密度(亦即，每晶片面積經互連裝置之數目)已大體增加，而幾何尺寸(亦即，可使用一製作製程形成之最小組件)已減小。
最近，微機電系統(MEMS)裝置已有所發展。MEMS裝置包含使用半導體技術製作以形成機械及電構件之裝置。MEMS裝置實施於加速度計、壓力感測器、麥克風、致動器、鏡、加熱器及/或列印機噴嘴中。
在一半導體製程中形成之一MEMS裝置要求形成具有一特定質量之一可移動結構。在先前之方法中，提供一薄膜層並將其圖案化以形成一可移動部件，該可移動部件藉由允許該可移動部件沿特定方向移動之撓性支撐件耦合至剩餘結構。然而，薄膜結構將在MEMS裝置上誘發殘餘應力並使MEMS裝置之效能降級。期望開發一種具有一交替薄膜結構以便達成較佳效能之MEMS裝置。
本揭露之某些實施例提供一種半導體裝置，其包括一第一基板、一第二基板、一第一多晶矽及一第二多晶矽。該第二基板包含一可移動部件且位於該第一基板上方。該第一多晶矽穿透該第二基板且毗鄰該第二基板之可移動部件之一第一側。該第二多晶矽穿透該第二基板且毗鄰該第二基板之可移動部件之一第二側。
本揭露之某些實施例提供一種CMOS-MEMS裝置結構，其包括：一裝置晶圓、一第一多晶矽及一第二多晶矽。該裝置晶圓具有一可移動部件。該第一多晶矽毗鄰該裝置晶圓之可移動部件之一第一側。該第二多晶矽毗鄰該裝置晶圓之可移動部件之一第二側，其中該第二側與該第一側相對。該裝置晶圓與該第一多晶矽或該第二多晶矽之間之距離小於約0.5μm。
在本揭露之某些實施例中，提供一種製作一CMOS-MEMS裝置結構之方法。該方法包含：提供一第一基板；在該第一基板上方提供一第二基板；蝕穿該第二基板以形成一可移動部件；形成一第一多晶矽，該第一多晶矽穿透該第二基板且毗鄰該第二基板之可移動部件之一第一側；及形成一第二多晶矽，該第二多晶矽穿透該第二基板且毗鄰該第二基板之可移動部件之一第二側。
1‧‧‧微機電系統裝置
2‧‧‧微機電系統裝置
10‧‧‧處置基板
11‧‧‧氧化物層
12‧‧‧保護層
20‧‧‧裝置基板
20a‧‧‧可移動元件
20g1‧‧‧間隙
20g2‧‧‧間隙
21a‧‧‧多晶矽
21b‧‧‧多晶矽
21c‧‧‧多晶矽
21d‧‧‧多晶矽
22‧‧‧導電層
22a‧‧‧電極
22b‧‧‧電極
22c‧‧‧隔離層
23a‧‧‧電極
23b‧‧‧電極
23c‧‧‧電極
23d‧‧‧電極
24a‧‧‧導電層
24b‧‧‧導電層
30‧‧‧CMOS晶圓
30c‧‧‧開口
31‧‧‧基板
32‧‧‧互連結構
33a‧‧‧電極
33b‧‧‧電極
33c‧‧‧電極
33d‧‧‧電極
100‧‧‧處置基板/處置晶圓
110‧‧‧氧化物層
120‧‧‧保護層
200‧‧‧裝置基板
200a‧‧‧裝置基板/可移動部件/可移動元件
210‧‧‧多晶矽
211‧‧‧多晶矽層
211a‧‧‧多晶矽
211b‧‧‧多晶矽
211c‧‧‧多晶矽
211d‧‧‧多晶矽
220‧‧‧導電層
220a‧‧‧電極
220b‧‧‧電極
221‧‧‧導電層
222‧‧‧導電層
230a‧‧‧電極
230b‧‧‧電極
230c‧‧‧電極
230d‧‧‧電極
250‧‧‧氧化物層
250h‧‧‧開口
260‧‧‧氧化物層
260h‧‧‧開口/凹穴
270‧‧‧氧化物層
300‧‧‧CMOS晶圓
300c‧‧‧開口
310‧‧‧基板
320‧‧‧互連結構
330a‧‧‧電極
330b‧‧‧電極
330c‧‧‧電極
330d‧‧‧電極
A-A’‧‧‧線
d1‧‧‧距離
d2‧‧‧距離
d3‧‧‧厚度
當藉助附圖閱讀時，依據以下詳細說明最佳地理解本揭露之態樣。應注意，根據行業中之做法，各種構件未按比例繪製。事實上，為使論述清晰起見，可任意地增大或減小各種構件之尺寸。
圖1A係根據某些實施例之一MEMS裝置之一俯視圖。
圖1B係根據某些實施例之圖1A中所展示之MEMS裝置之一剖面圖。
圖2係根據某些實施例之一MEMS裝置之一剖面圖。
圖3A至圖3H係圖解說明根據某些實施例製作圖2中所展示之 MEMS裝置之製程步驟之一系列剖面圖。
以下揭露內容提供諸多不同實施例或實例，以用於實施本發明實施例之不同特徵。下文闡述組件及配置之特定實例以簡化本揭露。當然，此等僅係實例且並非意欲係限制性的。舉例而言，以下說明中在一第二構件上方或在一第二構件上形成一第一構件可包含該第一構件及該第二構件係直接接觸地形成之實施例，且亦可包含可在該第一構件與該第二構件之間形成額外構件以使得該第一構件及該第二構件可不直接接觸之實施例。另外，本揭露可在各種實例中重複元件符號及/或字母。此種重複係出於簡單及清晰之目的，且本身並不決定所論述之各種實施例及/或組態之間之一關係。
此外，為便於闡述，本文中可使用空間相對性術語(諸如「在...下方」、「在...下面」、「下部」、「在...上面」、「上部」及諸如此類)來闡述如圖式中所圖解說明一個元件或構件與另一(些)元件或構件之關係。該等空間相對性術語意欲除圖式中所繪示之定向以外亦囊括裝置在使用中或操作中之不同定向。亦可以其他方式對(旋轉90度或以其他定向)設備進行定向且可同樣相應地解釋本文中所使用之空間相對性描述語。
儘管陳述本發明實施例之寬廣範疇之數值範圍及參數係近似值，但特定實例中所陳述之數值係儘可能精確地加以報告。然而，任一數值固有地含有必然由各別測試量測中存在之標準偏差所引起之特定誤差。此外，如本文中所使用，術語「大約」通常意指處於一給定值或範圍之10%、5%、1%或0.5%之內。另一選擇係，術語「大約」意指由熟習此項技術者考量時處於平均值之一可接受標準誤差內。除在操作/工作實例中，或除非另有明確規定，本文中所揭露之所有數值範圍、量、值及百分比(諸如用於材料數量、持續時間、溫度、操 作條件、量比率等之彼等)皆應理解為在所有例項中由術語「大約」修飾。因此，除非指示為相反情況，否則本揭露及隨附申請專利範圍中所陳述之數值參數係可視需要而變化之近似值。至少應根據所報告有效數位之數目且藉由應用普通舍入技術來解釋每一數值參數。本文中之範圍可表達為自一端點至另一端點或介於兩個端點之間。除非另有規定，否則本文中所揭露之所有範圍皆包含端點。
本發明實施例一般而言係關於MEMS裝置。呈現以下說明係為了使熟習此項技術者能夠製作及使用本發明實施例，且以下說明係在一專利申請案及其要求之內容脈絡中提供。對較佳實施例之各種修改及本文中所闡述之一般原理及特徵對熟習此項技術者將係顯而易見的。因此，本發明實施例不意欲限制於所展示之實施例而將被賦予與本文闡述之原理及特徵一致之最寬廣範疇。
在所闡述實施例中，MEMS係指使用類半導體製程製作且展現機械特性(諸如移動或變形能力)之一類結構或裝置。MEMS通常(但不總是)與電訊號互動。MEMS裝置包含但不限於迴轉儀、加速度計、磁力計、壓力感測器及射頻組件。在某些實施例中，一MEMS裝置結構可包含複數個上述MEMS裝置。含有一MEMS裝置或一MEMS裝置結構之矽晶圓被稱作MEMS晶圓。
在所闡述實施例中，一MEMS裝置可係被實施為一微機電系統之一半導體裝置。一MEMS裝置結構可係與複數個MEMS裝置之一總成相關聯之任一特徵。一經工程設計之絕緣體上矽(ESOI)晶圓可係在矽裝置層或基板下方具有凹穴之一SOI晶圓。一帽蓋或處置晶圓通常係一絕緣體上矽晶圓中用作較薄矽感測基板之一載體的一較厚基板。一帽蓋或處置基板及一帽蓋或處置晶圓可互換。在所闡述實施例中，一凹穴可係一基板晶圓內之一開口或凹槽，且一外殼可係指一完全被封圍之空間。
圖1A圖解說明根據本揭露之一項實施例之一MEMS裝置1之一俯視圖。MEMS裝置1包含一裝置基板20、複數個多晶矽21a、21b、21c、21d、複數個電極23a、23b、23c、23d及一導電層22。
裝置基板20包含一可移動元件20a。可移動元件20a之一第一側毗鄰多晶矽21a，且可移動元件20a的與該第一側相對之一第二側毗鄰多晶矽21b。在一項實施例中，可移動元件20a之第一側與多晶矽21a或多晶矽21b之間之距離d1、d2係小於約0.5μm。可移動元件20a可在多晶矽21a與多晶矽21b之間水平移動。
可移動元件20a與多晶矽21a界定一電容器結構。該電容器結構之電容係由可移動元件20a與多晶矽21a之間之距離判定。類似地，可移動元件20a與多晶矽21b界定一電容器結構。該電容器結構之電容係由可移動元件20a與多晶矽21b之間之距離判定。可移動元件20a之水平移動將改變可移動元件20a與多晶矽21a或多晶矽21b之間之電容器結構之電容。多晶矽21a、21b之導電性不同於可移動元件20a之導電性。在一項實施例中，可移動元件20a係由結晶矽形成。
導電層22位於可移動元件20a上面。導電層22包含兩個電極22a、22b及一隔離層22c。在一項實施例中，電極22a、22b由鉬(Mo)形成，且隔離層22c由氮化鋁(AlN)形成。導電層22之電極22a電連接至位於多晶矽21d上面之電極23d，且導電層22之電極22b電連接至位於多晶矽21c上面之電極23c。在一項實施例中，表示由可移動元件20a與多晶矽21a或多晶矽21b界定之電容器結構之電容變化之訊號可經由電極23d、23c而自導電層22之電極22a、22b傳輸至外部電路(圖式中未展示)。在另一實施例中，一控制訊號可經由電極23d、23c而自外部電路發送至導電層之電極22a、22b以控制可移動元件20a之移動。
一電容器之電容係由以下方程式界定：C=(ε*A)/d，其中ε係電容率，A係該電容器之每一電極之面積且d係該電容器之兩個電極之間 之距離。基於上述方程式，可藉由增加電極之面積並減小兩個電極之間之距離來獲得一高電容。根據本揭露之一項實施例，由於可移動元件20a之第一側與多晶矽21a或多晶矽21b之間之距離d1、d2小於約0.5μm，因此MEMS裝置1將具有高於習用MEMS裝置之一電容。MEMS裝置1因其較高電容而亦將具有較佳效能。此外，由於多晶矽21a、21b與可移動元件20a可由具有不同導電性等級之材料製成，因此設計由可移動元件20a與多晶矽21a、21b界定之一電容器結構係更加靈活的。
圖1B係圖1A中所展示之MEMS裝置1沿線A-A’所截取之一剖面圖。MEMS裝置1包含一處置基板10、一個氧化物層11、一保護層、一裝置基板20、複數個多晶矽21a、21b、21c、21d、複數個電極23a、23b、23c、23d及一導電層22。
處置基板10可係一半導體基板(諸如一矽基板)或一半導體基板之一部分。處置基板10可由矽或其他材料(諸如矽鍺、碳化矽或諸如此類)形成。處置基板10可由低阻矽形成。另一選擇係，處置基板10可係一SOI基板。該SOI基板可包括形成於一絕緣層(例如，埋入式氧化物)上方之一半導體材料層(例如，矽、鍺及諸如此類)，該絕緣層形成於一矽基板中。另外，可使用之其他基板包含多層基板、梯度基板、混合定向基板及諸如此類。
氧化物層11位於處置基板10上且保護層12位於氧化物層11上。保護層12用作一蝕刻停止層以防止處置基板10在用於製造裝置基板20之蝕刻製程期間被蝕刻。在某些實施例中，保護層12係由低應力氮(LSN)製成。
裝置基板20位於保護層12上面。多晶矽21a及多晶矽21b穿透裝置基板20且被置於保護層12上。在一項實施例中，如圖1B中所展示，多晶矽21a、21b之形狀如同一錨結構。因此，多晶矽21a、21b之底部 部分比多晶矽21a、21b從中穿透之孔之直徑寬。裝置基板20包含一可移動元件20a。可移動元件20a之一第一側毗鄰多晶矽21a，且可移動元件20a的與該第一側相對之一第二側毗鄰多晶矽21b。可移動元件20a之第一側與多晶矽21a形成一間隙20g1，且可移動元件20a之第二側與多晶矽21b形成一間隙20g2。在一項實施例中，間隙20g1或20g2小於約0.5μm。可移動元件20a可在多晶矽21a與多晶矽21b之間水平移動。在一項實施例中，裝置基板20具有約自20μm至40μm之一厚度。厚裝置基板20之使用可強化MEMS裝置1之結構，以便減小將在一習用MEMS裝置中發生的由薄膜結構沈積所導致之殘餘應力。
可移動元件20a與多晶矽21a界定一電容器結構。該電容器結構之電容係由可移動元件20a與多晶矽21a之間之距離判定。類似地，可移動元件20a與多晶矽21b界定一電容器結構。該電容器結構之電容係由可移動元件20a與多晶矽21b之間之距離判定。可移動元件20a之水平移動將改變可移動元件20a與多晶矽21a或多晶矽21b之間之電容器結構之電容。多晶矽21a、21b之導電性不同於可移動元件20a之導電性。在一項實施例中，可移動元件20a係由結晶矽形成。
導電層22位於可移動元件20a上面。導電層22包含兩個電極22a、22b及一隔離層22c。在一項實施例中，電極22a、22b由鉬(Mo)形成且隔離層22c由AlN形成。導電層22之電極22a電連接至位於裝置基板20上之導電層24a，且導電層24a電連接至位於多晶矽21c上之電極23c。導電層22之電極22b電連接至位於裝置基板20上之導電層24b，且導電層24b電連接至位於多晶矽21d上之電極23d。電極23c及23d可連接至外部電路(未展示)以將訊號自導電層傳送至外部電路或反之亦然。在一項實施例中，表示由可移動元件20a與多晶矽21a或多晶矽21b界定之電容器結構之電容變化之訊號可分別經由電極23d及23c而自導電層22之電極22a、22b傳輸至外部電路。在另一實施例中，一控制訊號可 經由電極23d及23c而自外部電路發送至導電層之電極22a、22b以控制可移動元件20a之移動。在一項實施例中，多晶矽21a及21b上之電極23a及23b分別可連接至接地以提供接地端子。在另一實施例中，可自多晶矽21a及21b移除電極23a及23b。
一電容器之電容係由以下方程式界定：C=(ε*A)/d，其中ε係電容率，A係該電容器之每一電極之面積且d係該電容器之兩個電極之間之距離。基於上述方程式，可藉由增加電極之面積並減小兩個電極之間之距離來獲得一高電容。根據本揭露之實施例，由於間隙20g1或間隙20g2小於約0.5μm，因此MEMS裝置1將具有高於習用MEMS裝置之一電容。MEMS裝置1由於其較高電容而亦將具有較佳效能。此外，由於多晶矽21a、21b與可移動元件20a可由具有不同導電性等級之材料製成，因此設計由可移動元件20a與多晶矽21a、21b界定之一電容器結構係更加靈活的。
圖2係根據本揭露之一項實施例之一MEMS裝置2之一剖面圖。MEMS裝置2包含圖1B中所展示之MEMS裝置1及一CMOS晶圓30。
CMOS晶圓30可包含一基板31及一互連結構32。基板31可包含一半導體材料，諸如矽，但可使用其他半導體材料。基板31之一表面上形成有複數個CMOS裝置(諸如電晶體、電容器、電阻器、二極體、光電二極體、熔絲及諸如此類，圖式中未展示)。此外，一互連結構32用於電耦合該等CMOS裝置。互連結構32可包含介電層，該等介電層進一步包含低介電係數層、非低介電係數層(諸如鈍化層)及諸如此類。該等介電層中形成有可由銅、鋁或其組合形成之金屬線及通路。複數個電極33a、33b、33c、33d形成於互連結構32上分別對應於電極23a、23b、23c、23d之一預定位置處。
CMOS晶圓30被置於裝置基板20上方。CMOS晶圓30之電極33a、33b、33c、33d分別電連接至電極23a、23b、23c、23d以在CMOS晶圓 30與裝置基板20之間提供電路徑。在一項實施例中，表示由可移動元件20a與多晶矽21a或多晶矽21b界定之電容器結構之電容變化之訊號可經由CMOS晶圓30與裝置基板20之間之電路徑而自導電層22之電極22a、22b傳輸至CMOS晶圓30之CMOS裝置。在另一實施例中，一控制訊號可經由CMOS晶圓30與裝置基板20之間之電路徑而自CMOS晶圓30之CMOS裝置發送至導電層之電極22a、22b以控制可移動元件20a之移動。
CMOS晶圓30包含處於對應於裝置基板20之可移動元件20a之一位置之一開口30c。因此，在CMOS晶圓30被接合至裝置基板20之後，CMOS晶圓30與裝置基板20將界定其中定位可移動元件20a之一凹穴。該凹穴將增加容納可移動元件20a之空間。增加空間將減小施加於可移動元件20a上之凹穴壓力，藉此增強MEMS裝置2之效能。
圖3A至圖3H係圖解說明根據本揭露之一實施例製作一MEMS裝置之製程步驟之一系列剖面圖。
參考圖3A，提供一處置基板100。處置基板100可由矽或其他材料(諸如矽鍺、碳化矽或諸如此類)形成。處置基板100可由低阻矽形成。另一選擇係，處置基板100可係一SOI基板。該SOI基板可包含形成於一絕緣層(例如，埋入式氧化物)上方之一半導體材料層(例如，矽、鍺及諸如此類)，該絕緣層形成於一矽基板中。可使用之其他基板包含多層基板、梯度基板、混合定向基板及諸如此類。
在處置基板100上形成一個氧化物層110。氧化物層110可係藉由對處置基板100執行熱氧化而形成之一熱氧化物層。
在氧化物層110上方形成一保護層120。可使用例如低壓化學氣相沈積(LPCVD)來沈積保護層120。保護層120可用作一蝕刻停止層且可由LSN形成。然而，亦可使用其他材料，諸如氮化鋁、氧化鋁、碳化矽或其他耐化學蝕刻之介電質。
在保護層120上形成一個氧化物層250。可藉由高密度電漿(HDP)、化學氣相沈積(CVD)、LPCVD、電漿輔助化學氣相沈積(PECVD)或其他適合之方法來形成氧化物層250。然後，對氧化物層250進行圖案化以形成複數個開口250h。舉例而言，可使用光微影與蝕刻技術之一組合來對氧化物層250進行圖案化。此外，可對氧化物層250進行薄化(未展示)直至達成一所要厚度。可藉由使用適合之技術(諸如研磨、拋光及/或化學蝕刻)來實施薄化製程。舉例而言，可使用一化學機械拋光(CMP)製程來對氧化物層250進行薄化。
將一裝置基板200熔接至處置基板100。請注意，在本揭露之例示性實施例中，裝置基板200與處置基板100係藉由在相對高之溫度下進行熔接而接合在一起，其使得在密封MEMS結構之凹穴之前能夠自基板中之介電材料更加完全地移除化學元素。熔接使得在晶圓兩側上進行高溫退火成為可能，此減少在凹穴形成製程期間對化學元素之除氣。藉由熔接而接合之MEMS結構由於一較高接合率而在機械上強於藉由金屬接合而接合之彼等MEMS結構。另外，熔接使得能夠在不使良率降級之情況下在MEMS結構中形成貫穿基板通路(TSV)。然而，本揭露之概念不限於此。熟習此項技術者將認識到諸多變化、修改及替代方案。在某些實施例中，本揭露之概念亦可應用於其他類型之MEMS裝置總成。舉例而言，可藉由任一適合之技術(諸如陽極接合、共晶接合及諸如此類)將裝置基板200接合至處置基板100。裝置基板200可係實質上類似於處置基板100之一基板。裝置基板200可經薄化至一所要厚度。薄化製程可包含研磨及CMP製程、回蝕製程或其他可接受製程。在一項實施例中，裝置基板可具有處於自約20μm至40μm之範圍中之一厚度。
參考圖3B，在裝置基板200上形成複數個導電層220、221、222。可藉由在裝置基板200上放置一電極層、一絕緣層及一電極層來 形成該等導電層。該電極層由Mo形成且該絕緣層由AlN形成。在某些實施例中，該導電層係經由電鍍、物理氣相沈積(PVD)或一CVD製程來沈積。熟習此項技術者將認識到諸多變化、修改及替代方案。然後，蝕刻該導電層以形成圖3B中所展示之分離之導電層220、221、222。對導電層220執行又一蝕刻製程以隔離電極220a與電極220b。
闡明一下，此製程流程中未展示一光微影製程，在該光微影製程中，在導電層上沈積一光阻劑層且對其進行圖案化以形成一蝕刻遮罩。該蝕刻遮罩之尺寸可在光微影期間受到嚴密控制且該蝕刻遮罩可由耐用於蝕刻導電層之蝕刻製程之任一適合材料形成。在某些實施例中，使用氮化矽(Si3N4)蝕刻遮罩。在某些其他實施例中，一光阻劑層可充當蝕刻遮罩。熟習此項技術者將認識到諸多變化、修改及替代方案。
在裝置基板200上形成一個氧化物層260以囊封導電層220、221、222。可藉由HDP、CVD、LPCVD、PECVD或其他適合之方法來形成氧化物層260。然後，對氧化物層260進行圖案化以形成複數個開口260h。舉例而言，可使用光微影與蝕刻技術之一組合來對氧化物層260進行圖案化。此外，可對氧化物層260進行薄化(未展示)直至達成一所要厚度。可藉由使用適合之技術(諸如研磨、拋光及/或化學蝕刻)來實施薄化製程。舉例而言，可使用CMP及/或反應性離子蝕刻(RIE)來對氧化物層260進行薄化。
參考圖3C，對裝置基板200進行圖案化及深蝕刻以穿透裝置基板200，從而如圖3C中所圖解說明形成複數個凹穴。在某些實施例中，圖案化及蝕刻技術可取決於MEMS裝置之類型而變化。舉例而言，用於一MEMS加速度計之圖案化及蝕刻不同於用於一MEMS迴轉儀之圖案化及蝕刻。可使用現有蝕刻技術，如各向異性蝕刻、RIE或諸如此類。保護層120可充當一蝕刻停止層以保護處置晶圓100免受非所要蝕 刻。在某些實施例中，在氧化物層260上方圖案化一光阻劑層以促進對裝置基板200之蝕刻。
在不使用保護層之習用技術中，若未經精確控制，則應用於裝置基板200之蝕刻製程可對處置基板造成非所要蝕刻，因此影響隨後所製作之MEMS裝置之效能。根據本揭露之某些實施例，可藉由在處置基板100上放置保護層120來改良MEMS裝置之效能。熟習此項技術者將認識到諸多變化、修改及替代方案。
在蝕刻裝置基板200之後，然後如圖3C中所圖解說明在每一分離之裝置基板區段之側表面上形成一個氧化物層270。氧化物層可係藉由對每一裝置基板區段之側表面執行一熱氧化而形成之一熱氧化物層。在一項實施例中，進行熱氧化以控制氧化物層之厚度d3小於約0.5μm。
參考圖3D，形成一多晶矽210以填充圖3C中所展示之凹穴260h。可使用適合之技術(諸如CVD及諸如此類)將多晶矽210沈積至凹穴中。在後續處理步驟中，多晶矽210為MEMS裝置之各種組件(例如，分離之基板及導電層220、221、222)充當一罩。多晶矽210亦充當一接合界面層；因此，代替多晶矽，可使用其他適合之接合材料，諸如矽、非晶矽、摻雜有雜質之矽、其組合及諸如此類。
由於形成於裝置基板區段之側表面上之氧化物層之厚度係小於約0.5μm，因此每一裝置基板區段與毗鄰多晶矽之間之距離亦將小於約0.5μm。
然後，對氧化物層260進行圖案化以如圖3D中所展示暴露導電層221、222之一部分及裝置基板200之一部分。舉例而言，可使用光微影與蝕刻技術之一組合來對氧化物層260進行圖案化。
參考圖3E，形成一多晶矽層211以連接圖3D中所形成之每一分離之多晶矽210，導電層221、222之經暴露部分及裝置基板200之經暴露 部分。多晶矽層211可由矽、非晶矽、摻雜有雜質之矽、其組合及諸如此類製成。
在多晶矽層211上形成電極230a、230b、230c、230d。電極230c形成於導電層221上面，且電極230d形成於導電層222上面。可使用各種沈積製程、微影圖案化製程、蝕刻製程或其一組合在多晶矽層211上形成電極230a、230b、230c、230d。在某些實例中，電極230a、230b、230c、230d包含鍺、鋁、銅、鋁/銅合金、鈦、鉭、鎢、金屬矽化物或其組合。
參考圖3F，對多晶矽層211進行圖案化以形成分離之多晶矽211a、211b、211c、211d。舉例而言，可使用光微影與蝕刻之一組合來對該多晶矽層進行圖案化。
參考圖3F與圖3G，釋離氧化物層250、260之一部分以暴露裝置基板200a之一部分與導電層220，以便形成如圖1B中所展示之MEMS裝置1。裝置基板200a之經暴露部分可在多晶矽211a與多晶矽211b之間水平移動。應注意，氧化物離型層之待釋離之部分取決於佈局設計。
可移動部件200a與多晶矽211a界定一電容器結構。該電容器結構之電容係由可移動部件200a與多晶矽211a之間之距離判定。類似地，可移動部件200a與多晶矽211b界定一電容器結構。該電容器結構之電容係由可移動部件200a與多晶矽211b之間之距離判定。可移動部件200a之水平移動將改變可移動部件200a與多晶矽211a或多晶矽211b之間之電容器結構之電容。
一電容器之電容係由以下方程式界定：C=(ε*A)/d，其中ε係電容率，A係該電容器之每一電極之面積且d係該電容器之兩個電極之間之距離。基於上述方程式，可藉由增加電極之面積並減小兩個電極之間之距離來獲得一高電容。根據本揭露之實施例，由於可移動部件 200a與多晶矽211a或多晶矽211b之間之距離小於約0.5μm，因此該MEMS裝置與習用MEMS裝置相比將具有一較高電容。該MEMS裝置由於其較高電容而亦將具有較佳效能。此外，由於多晶矽211a、211b與可移動部件200a可由具有不同導電性等級之材料製成，因此設計由可移動部件200a與多晶矽211a、211b界定之一電容器結構係更加靈活的。
參考圖3H，將圖3G中所展示之MEMS裝置接合至一CMOS晶圓300以形成圖2中所展示之MEMS裝置。CMOS晶圓300可包含一基板310與一互連結構320。基板310可包含一半導體材料，諸如矽，但可使用其他半導體材料。在基板310之一表面上形成複數個CMOS裝置(諸如電晶體、電容器、電阻器、二極體、光電二極體、熔絲及諸如此類，圖式中未展示)。此外，一互連結構320用於電耦合該等CMOS裝置。互連結構320可包含介電層，該介電層進一步包含低介電係數層、非低介電係數層(諸如鈍化層)及諸如此類。該等介電層中形成有可由銅、鋁或其組合形成之金屬線及通路。複數個電極330a、330b、330c、330d形成於互連結構320上分別對應於電極230a、230b、230c、230d之一預定位置處。
CMOS晶圓300之電極330a、330b、330c、330d分別電連接至電極230a、230b、230c、230d以在CMOS晶圓300與裝置基板200之間提供電路徑。在一項實施例中，表示由可移動元件200a與多晶矽211a或多晶矽211b界定之電容器結構之電容變化之訊號可經由CMOS晶圓300與裝置基板200之間之電路徑而自導電層220之電極220a、220b傳輸至CMOS晶圓300之CMOS裝置。在另一實施例中，一控制訊號可經由CMOS晶圓300與裝置基板200之間之電路徑而自CMOS晶圓300之CMOS裝置發送至導電層之電極220a、220b以控制可移動元件200a之移動。
CMOS晶圓300包含處於對應於裝置基板200之可移動元件200a之一位置之一開口300c。因此，在CMOS晶圓300被接合至裝置基板200之後，CMOS晶圓300與裝置基板200將界定其中定位可移動元件200a之一凹穴。該凹穴將增加容納可移動元件200a之空間。增加空間將減小施加於可移動元件200a上之凹穴壓力，藉此增強該MEMS裝置之效能。
鑒於上文，本揭露之一較佳態樣係提供一種高效能MEMS裝置以克服習用MEMS裝置所具有之問題。根據本揭露之某些實施例，將藉由使用一厚裝置基板來克服具有一薄膜結構之一習用MEMS裝置之殘餘應力問題。另外，可藉由減小可移動元件與毗鄰多晶矽之距離來獲得MEMS裝置之電容器之一較高電容，藉此增強MEMS裝置之效能。此外，由於使用一蝕刻停止層來保護處置晶圓免受非所要蝕刻，因此本揭露之MEMS裝置之結構係更加穩健的。
本揭露之某些實施例提供一種半導體裝置，其包括一第一基板、一第二基板、一第一多晶矽及一第二多晶矽。該第二基板包含一可移動部件且位於該第一基板上方。該第一多晶矽穿透該第二基板且毗鄰該第二基板之可移動部件之一第一側。該第二多晶矽穿透該第二基板且毗鄰該第二基板之可移動部件之一第二側。
本揭露之某些實施例提供一種CMOS-MEMS裝置結構，其包括：一裝置晶圓、一第一多晶矽及一第二多晶矽。該裝置晶圓具有一可移動部件。該第一多晶矽毗鄰該裝置晶圓之可移動部件之一第一側。該第二多晶矽毗鄰該裝置晶圓之可移動部件之一第二側，其中該第二側與該第一側相對。該裝置晶圓與該第一多晶矽或該第二多晶矽之間之距離小於約0.5μm。
在本揭露之某些實施例中，提供一種製作一CMOS-MEMS裝置結構之方法。該方法包含：提供一第一基板；在該第一基板上方提供一 第二基板；蝕穿該第二基板以形成一可移動部件；形成一第一多晶矽，該第一多晶矽穿透該第二基板且毗鄰該第二基板之可移動部件之一第一側；及形成一第二多晶矽，該第二多晶矽穿透該第二基板且毗鄰該第二基板之可移動部件之一第二側。
前述內容概述若干實施例之特徵以使得熟習此項技術者可較佳地理解本揭露之態樣。熟習此項技術者應瞭解，其可容易地使用本揭露作為設計或修改用於實施與本文所介紹實施例相同之目的及/或達成與本文所介紹實施例相同之優點之其他製程及結構之一基礎。熟習此項技術者亦應瞭解，此等等效構造並不背離本揭露之精神及範疇，且熟習此項技術者可在不背離本發明實施例之精神及範疇之情況下對本文進行各種改變、替代及變更。
1‧‧‧微機電系統裝置
2‧‧‧微機電系統裝置
10‧‧‧處置基板
11‧‧‧氧化物層
12‧‧‧保護層
20‧‧‧裝置基板
20a‧‧‧可移動元件
20g1‧‧‧間隙
20g2‧‧‧間隙
21a‧‧‧多晶矽
21b‧‧‧多晶矽
21c‧‧‧多晶矽
21d‧‧‧多晶矽
22‧‧‧導電層
22a‧‧‧電極
22b‧‧‧電極
22c‧‧‧隔離層
23a‧‧‧電極
23b‧‧‧電極
23c‧‧‧電極
23d‧‧‧電極
24a‧‧‧導電層
24b‧‧‧導電層
30‧‧‧CMOS晶圓
30c‧‧‧開口
31‧‧‧基板
32‧‧‧互連結構
33a‧‧‧電極
33b‧‧‧電極
33c‧‧‧電極
33d‧‧‧電極

Claims (1)

  1. 一種半導體裝置，其包括：一第一基板；一第二基板，其包括一可移動部件且位於該第一基板上方；一第一多晶矽，其穿透該第二基板且毗鄰該第二基板之該可移動部件之一第一側；及一第二多晶矽，其穿透該第二基板且毗鄰該第二基板之該可移動部件之一第二側。
TW105129285A 2015-09-22 2016-09-09 微機電裝置以及其製造方法 TW201720746A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/861,346 US10494252B2 (en) 2015-09-22 2015-09-22 MEMS devices and methods of manufacturing the same

Publications (1)

Publication Number Publication Date
TW201720746A true TW201720746A (zh) 2017-06-16

Family

ID=58276687

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105129285A TW201720746A (zh) 2015-09-22 2016-09-09 微機電裝置以及其製造方法

Country Status (3)

Country Link
US (1) US10494252B2 (zh)
CN (1) CN107010592A (zh)
TW (1) TW201720746A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10081539B2 (en) * 2016-07-12 2018-09-25 Invensense, Inc. Two different conductive bump stops on CMOS-MEMS bonded structure
US11220423B2 (en) * 2018-11-01 2022-01-11 Invensense, Inc. Reduced MEMS cavity gap
CN111924797B (zh) * 2020-09-29 2021-01-08 深圳市海谱纳米光学科技有限公司 一种具有可动镜面的法珀腔器件及其制作工艺

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7543496B2 (en) * 2006-03-27 2009-06-09 Georgia Tech Research Corporation Capacitive bulk acoustic wave disk gyroscopes
US7578189B1 (en) * 2006-05-10 2009-08-25 Qualtre, Inc. Three-axis accelerometers
US7982558B2 (en) * 2006-06-29 2011-07-19 Nxp B.V. Integrated single-crystal MEMS device
US7851875B2 (en) * 2008-01-11 2010-12-14 Infineon Technologies Ag MEMS devices and methods of manufacture thereof
US8125046B2 (en) * 2008-06-04 2012-02-28 Infineon Technologies Ag Micro-electromechanical system devices
US8330559B2 (en) * 2010-09-10 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level packaging
US8551798B2 (en) * 2010-09-21 2013-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Microstructure with an enhanced anchor
US8610222B2 (en) * 2011-04-18 2013-12-17 Freescale Semiconductor, Inc. MEMS device with central anchor for stress isolation
US8497148B2 (en) * 2011-07-22 2013-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods of forming same
CN103051302B (zh) * 2011-10-12 2016-03-23 苏州敏芯微电子技术有限公司 横向体声波谐振器、制备方法及应用该谐振器的振荡器
US9778039B2 (en) * 2011-10-31 2017-10-03 The Regents Of The University Of Michigan Microsystem device and methods for fabricating the same
US8987059B2 (en) * 2012-01-04 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods of forming same
US8828772B2 (en) * 2012-03-05 2014-09-09 Taiwan Semiconductor Manufacturing Co., Ltd. High aspect ratio MEMS devices and methods for forming the same

Also Published As

Publication number Publication date
US10494252B2 (en) 2019-12-03
CN107010592A (zh) 2017-08-04
US20170081173A1 (en) 2017-03-23

Similar Documents

Publication Publication Date Title
TWI556331B (zh) 微機電裝置及其形成方法
US10155659B2 (en) Vacuum sealed MEMS and CMOS package
US10486964B2 (en) Method for forming a micro-electro mechanical system (MEMS) including bonding a MEMS substrate to a CMOS substrate via a blocking layer
US9346666B2 (en) Composite wafer semiconductor
TWI549232B (zh) 半導體裝置及其製造方法
TWI500573B (zh) 微電機系統裝置以及其形成之方法
CN104045048B (zh) 堆叠半导体器件及其形成方法
CN109553065B (zh) 微机电系统装置与微机电系统的封装方法
US11235969B2 (en) CMOS-MEMS integration with through-chip via process
US9834436B2 (en) Cap and substrate electrical connection at wafer level
TWI503953B (zh) 半導體裝置及其製造方法
US9546090B1 (en) Integrated MEMS-CMOS devices and methods for fabricating MEMS devices and CMOS devices
US10160640B2 (en) Mechanisms for forming micro-electro mechanical system device
US20150284240A1 (en) Structures and formation methods of micro-electro mechanical system device
US20150137280A1 (en) Structures and formation methods of micro-electro mechanical system device
TW201720746A (zh) 微機電裝置以及其製造方法
US20220204340A1 (en) Method for manufacturing a mems device by first hybrid bonding a cmos wafer to a mems wafer
TWI657038B (zh) 半導體結構及其製造方法
TW201722841A (zh) 微機電系統壓力感測器