CN102334187B - 电阻记忆元件及其使用方法 - Google Patents

电阻记忆元件及其使用方法 Download PDF

Info

Publication number
CN102334187B
CN102334187B CN200980157168.0A CN200980157168A CN102334187B CN 102334187 B CN102334187 B CN 102334187B CN 200980157168 A CN200980157168 A CN 200980157168A CN 102334187 B CN102334187 B CN 102334187B
Authority
CN
China
Prior art keywords
resistance
resistive memory
memory element
electrode
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200980157168.0A
Other languages
English (en)
Other versions
CN102334187A (zh
Inventor
广濑左京
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN102334187A publication Critical patent/CN102334187A/zh
Application granted granted Critical
Publication of CN102334187B publication Critical patent/CN102334187B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/73—Array where access device function, e.g. diode function, being merged with memorizing function of memory element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供电阻变化率大、并且具有优良的记忆效果的电阻记忆元件。具备元件体(2)、和隔着元件体(2)的至少一部分对置的至少一对电极(3、4)的电阻记忆元件(1)，元件体(2)由具有通式：(Ba1-xSrx)Ti1-yMyO3(M为Mn、Fe以及Co中的至少一种，0≤x≤1.0、且0.005≤y≤0.05)表示的组成的氧化物半导体构成。第一电极(3)由在与元件体(2)的界面区域能形成可显示出整流性和电阻变化特性的肖特基势垒的材料构成，第二电极(4)是由与第一电极(3)比较对元件体(2)更得到欧姆接触的材料构成的。

Description

电阻记忆元件及其使用方法
技术领域
本发明涉及电阻记忆元件及其使用方法，特别是涉及具备由氧化物半导体构成的元件体(素体)的电阻记忆元件及其使用方法。
背景技术
电阻记忆元件具备具有电阻记忆特性的元件体，该元件体具有如下特性：在初期状态下显示出例如比较高的电阻，但施加规定值以上的电压时，变化成低电阻状态，即使除去电压，也保持(记忆)该低电阻状态，另一方面，对处于低电阻状态的元件体在相反方向上施加规定值以上的电压时，恢复至高电阻状态，即使除去该电压，也保持(记忆)高电阻状态。
这样的电阻记忆元件，通过在正方向以及反方向上分别施加阈值以上的电压，能够切换成低电阻状态和高电阻状态，通过切换，使电阻变化，从而能够对其进行记忆。通过利用这样的电阻切换特性，电阻记忆元件不仅作为所谓的电阻记忆元件，而且还能够作为切换元件使用。
可以认为：电阻记忆元件由于肖特基势垒的空乏层厚度的变化、或者电子在电极与由半导体构成的元件体的界面或体材料能级(体材料能级，バルク準位)上的俘获或释放等，超过势垒的电子的容易性发生变化，由此，变化成为高电阻状态和低电阻状态。
电阻记忆元件中，需要在不同极性的电压下控制电阻(被称为双极性的)，基本上对肖特基势垒的前侧施加电压时，发生高电阻低电阻状态的切换，对相反侧施加电压时，发生低电阻高电阻状态的切换。可以认为在整个电极界面上显示特性，稳定性优良。
但是，课题之一在于电阻保持特性，具有如下课题：可能是由于电阻切换而引起电子在界面或体材料能级上的俘获或释放，因此，特别是低电阻状态的稳定性变差，随着温度上升或时间经过电阻切换成高电阻状态。作为能够解决这样课题的技术，例如有在日本特开2006-324447号公报(专利文献1)中记载的技术。
在专利文献1中提出了改善电阻记忆特性的技术。即，在专利文献1中，具有用能够形成肖特基势垒的第一电极(例如Pt电极)和另一个第二电极夹持氧化物半导体(例如Nb:SrTiO3)的结构的电阻记忆元件中，采用Pt/Nb:SrTiO3/绝缘膜/电极的结构。其中，使上述绝缘膜作为抑制从氧化物半导体中的界面陷阱释放电子的势垒发挥作用，由此，抑制从界面上的电子的俘获或释放概率，其结果，实现了数据保持特性(电阻记忆效果)的改善。
但是，在专利文献1记载的技术中，通过引入绝缘层，预料到电阻变化率的降低和切换电压的增大等弊端。
因此，要求一种电阻记忆元件，其即使没有设置如上所述的绝缘层等，也与现有技术同等程度地电阻变化率大，得到优良的电阻记忆效果。
现有技术文献
专利文献
专利文献1：日本特开2006-324447号公报
发明内容
本发明所要解决的问题
本发明的目的在于，提供能够满足如上所述的要求的电阻记忆元件及其使用方法。
用于解决问题的手段
本发明的第一方面，首先面向一种电阻记忆元件，其具备：元件体、和隔着元件体的至少一部分对置的至少一对电极，在一对电极之间施加第一方向的切换电压时，元件体中位于一对电极之间的至少一部分发生低电阻化，之后，即使除去第一方向的切换电压，位于一对电极之间的至少一部分也保持低电阻状态，另一方面，在一对电极之间施加与第一方向相反的第二方向的切换电压时，元件体中位于一对电极之间的至少一部分发生高电阻化，之后，即使除去第二方向的切换电压，位于一对电极之间的至少一部分也保持高电阻状态，为了解决上述的技术课题，其特征在于，具有如下结构。
即，上述元件体，其特征在于，是由具有通式(Ba1-xSrx)Ti1-yMyO3(M为Mn、Fe以及Co中的至少一种，0≤x≤1.0、且0.005≤y≤0.05)所示组成的氧化物半导体构成的。
本发明的电阻记忆元件中，优选一对电极的至少一个由与元件体消特基接触的材料构成。
本发明的电阻记忆元件，可以有效用于阻抗匹配。
本发明的电阻记忆元件的第二方面，其特征在于，具备：元件体、和以与元件体接触的方式设置的第一及第二电极，第一电极由在与元件体的界面区域能形成可显示出整流性和电阻变化特性的肖特基势垒的材料构成，所述第二电极是由与所述第一电极相比对所述元件体更得到欧姆接触的材料构成的，元件体是由具有通式：(Ba1-xSrx)Ti1-yMyO3(M为Mn、Fe以及Co中的至少一种，0≤x≤1.0、且0.005≤y≤0.05)所示组成的氧化物半导体构成的。
需要说明的是，上述“所述第二电极是由与所述第一电极相比对所述元件体更得到欧姆接触(オ一ミツクな接合)的材料构成的”是指，与第一电极对元件体的接触相比，由使第二电极对元件体的接触成为更近于欧姆特性的接触的材料构成第二电极。
本发明还面向上述第二方面的电阻记忆元件的使用方法。本发明的电阻记忆元件的使用方法，其特征在于，包括：通过在第一及第二电极之间施加第一极性的第一电压脉冲而实现该电阻记忆元件的低电阻状态的步骤、和通过在第一及第二电极之间施加与第一极性相反的第二极性的第二电压脉冲而实现该电阻记忆元件的高电阻状态的步骤。
本发明的电阻记忆元件的使用方法，优选还包括如下步骤：通过在第一及第二电极之间施加至少一种中间电压脉冲，实现显示出上述低电阻状态与上述高电阻状态之间的电阻值的至少一种中间电阻状态，所述中间电压脉冲为上述第一极性或上述第二极性且具有上述第一电压脉冲和上述第二电压脉冲之间的能量。
对于选自脉冲宽度、脉冲振幅以及脉冲施加次数中的至少一种而言，作为上述中间电压脉冲优选使用具有上述第一电压脉冲与上述第二电压脉冲的中间值的脉冲。
如上所述的优选使用方法，可以使用电阻记忆元件作为多值存储器。
发明效果
根据本发明，得到电阻变化率大、并且具有优良的电阻记忆效果的电阻记忆元件。其理由可推测如下。
本发明人推测：从肖特基势垒型的电阻切换特性出发，使在界面和体材料能级上的电子的俘获或释放稳定化，对于电阻切换特性以及电阻记忆特性的改善非常重要，在BaTiO3中添加过渡金属，由此，如果在BaTiO3的能带隙内形成能级，则能够使特性得到改善并且稳定化。
实际上，由添加有过渡金属的BaTiO3的扩散反射测定，能够确定由能带隙内形成的能级引起的吸收，可以认为，所形成的能级影响电子的俘获或释放，从而能够改善低电阻状态的电阻保持特性。其结果可以认为，得到优良的电阻记忆效果。
确认这样的效果不仅上述BaTiO3能够实现，而且SrTiO3、SrTiO3-BaTiO3固溶体也能够实现。
本发明的电阻记忆元件中，一对电极的至少一个由与元件体消特基接触的材料构成时，更显著地显示出上述电阻变化率增大的效果。
本发明的电阻记忆元件用于阻抗匹配时，能够以低耗电实现大的阻抗变化。
本发明的电阻记忆元件的使用方法中，实施如下步骤：通过对第一以及第二电极之间施加第一极性的第一电压脉冲而实现该电阻记忆元件的低电阻状态的步骤、和通过对第一以及第二电极之间施加与第一极性相反的第二极性的第二电压脉冲而实现该电阻记忆元件的高电阻状态的步骤，除此之外，如果还实施如下步骤，即：通过对第一以及第二电极之间施加至少一种中间电压脉冲，实现显示出低电阻状态与高电阻状态之间的电阻值的至少一种中间电阻状态，则在实现优良的记忆特性的同时，能够实现该电阻记忆元件提供的电阻值的多值化，所述中间电压脉冲为第一极性或第二极性且具有第一电压脉冲和第二电压脉冲之间的能量。
该情况下，本发明的电阻记忆元件，如上所述，由于实现大电阻变化率，进而记忆特性良好，因此使用该元件时，能够稳定地实现多种电阻状态(多值)，可以作为例如多值记忆装置、或者模拟内存装置使用。
由此，本发明的电阻记忆元件的使用方法中，如上所述，如果进行多值化，则在相同尺寸的单元(cell)中能够保持多种电阻状态，因此，作为存储器使用的情况下，可以在相同单元尺寸中增大记忆容量。另外，由于通过改变所施加的电压脉冲的宽度或振幅等，可以连续地使电阻值变化而并不是离散的值，因此，也能够在模拟的用途中使用。
附图说明
图1是图解地表示本发明的一个实施方式的电阻记忆元件的截面图。
图2是表示在实验例1中求出的、本发明的范围外的试样1的电阻记忆元件的电流-电压特性的图。
图3是表示在实验例1中求出的、本发明的范围外的试样32的电阻记忆元件在室温下的电阻保持特性的图。
图4是表示在实验例1中求出的、本发明的范围外的试样1的电阻记忆元件在室温下的电阻保持特性的图。
图5是表示在实验例1中求出的、本发明的范围外的试样32的电阻记忆元件的低电阻状态的电阻保持特性的图。
图6是表示在实验例1中求出的、本发明的范围内的试样14的电阻记忆元件的电流-电压特性的图。
图7是表示在实验例1中求出的、本发明的范围内的试样14的电阻记忆元件的电阻保持特性的图。
图8是表示在实验例2中求出的、本发明的范围外的试样1的电阻记忆元件的阻抗频率特性的图。
图9是表示在实验例2中求出的、本发明的范围内的试样14的电阻记忆元件的阻抗频率特性的图。
图10是表示在实验例3中对电阻记忆元件施加的电压脉冲的第一施加方式的图。
图11是表示以图10所示的方式施加电压脉冲时的电阻记忆元件的电阻变化的状态的图。
图12是表示在实验例3中对电阻记忆元件施加的电压脉冲的第二施加方式的图。
图13是表示以图12所示的方式施加电压脉冲时的电阻记忆元件的电阻变化的状态的图。
图14是表示在实验例4中对电阻记忆元件施加的电压脉冲的第一施加方式的图。
图15是表示以图14所示的方式施加电压脉冲时的电阻记忆元件的电阻变化的状态的图。
图16是表示在实验例4中对电阻记忆元件施加的电压脉冲的第二施加方式的图。
图17是以图16所示的方式施加电压脉冲时的电阻记忆元件的电阻变化的状态的图。
具体实施方式
参照图1，电阻记忆元件1具备：元件体2、和隔着元件体2的至少一部分对置的至少一对电极3和4。该实施方式中，具有：电阻记忆元件1在基板状的下部电极4上形成薄膜状的元件体2、而且在其上形成薄膜状的上部电极3的电容器结构。
电阻记忆元件1，在一对电极3和4之间施加第一方向的切换电压时，元件体2中位于一对电极3和4之间的至少一部分发生低电阻化，之后，即使除去该第一方向的切换电压，也保持元件体2的低电阻状态，另一方面，在一对电极3和4之间施加与第一方向相反的第二方向的切换电压时，元件体2中位于一对电极3和4之间的至少一部分发生高电阻化，之后，即使除去第二方向的切换电压，也保持元件体2的高电阻状态。
元件体2由具有通式：(Ba1-xSrx)Ti1-yMyO3(M为Mn、Fe以及Co中的至少一种，0≤x≤1.0、且0.005≤y≤0.05)所示组成的氧化物半导体构成。
作为元件体2的薄膜，可以使用例如具有规定组成的靶，利用PLD(脉冲激光沉积，PulseLaserDeposition)法而形成。在此，作为激光，使用ArF或KrF受激准分子激光等，但并不限定于这些。作为成膜时的激光条件，可以为能量0.1～3J/cm2、频率1～10Hz、温度600～800℃、真空度1×10-1Torr～1×10-5Torr(O2流动)。作为成膜法，除此以外，还可以应用MOCVD(金属有机气相沉积，MetalOrganicChemicalVaporDeposition)法、RF溅射法、MOD(金属有机沉积，MetalOrganicdeposition)法。
另外，上述靶具有与要得到的元件体2同样的通式：
(Ba1-xSrx)Ti1-yMyO3(M为Mn、Fe以及Co中的至少一种，0≤x≤1.0、且0.005≤y≤0.05)所示的组成，例如通过固相反应法制作。即，作为原料，使用高纯度的TiO2粉末，并且根据需要使用SrCO3、BaCO3、Mn3O4、Co3O4以及Fe2O3的各粉末，进行称量以达到规定组成后，在玛瑙研钵中加入乙醇充分进行混合。使其干燥后，添加粘合剂，使用高压机以及模具，进行煅烧后，成形。将所得到的成形物脱脂后，采用1200℃～1400℃的温度在大气中煅烧4小时，由此，可以得到靶。
上部电极3由在与元件体2的界面区域可形成能够显示出整流性和电阻变化特性的肖特基势垒的材料构成。因此，作为上部电极3的材料，有利地使用功函数比构成元件体2的(Ba1-xSrx)Ti1-yMyO3大的、例如Pt。需要说明的是，只要是能形成肖特基结的材料，则也可以是Au、Ag、Pd等贵金属、SrRuO3等显示金属传导的氧化物、PEDOT:PSS等有机导电体、氮化物导电体等，并不限于Pt。
下部电极4与上部电极3进行相比，由使对元件体2更得到欧姆接触的材料构成即可，优选由得到欧姆接触(オ一ミツク接合)的材料构成。另外，优选使用功函数比构成元件体2的(Ba1-xSrx)Ti1-yMyO3小的材料或者同等程度的材料。作为一例，下部电极4由Nb:SrTiO3构成。另外，通过装置形成工序，即使使用功函数大的金属，也能够得到接近于欧姆接触的接触，因此，除Nb:SrTiO3以外，还可以使用例如Ti、Al、In、Zn、TiN以及贵金属电极等。它们分别以单体形式使用，或者例如以在本发明的元件体上形成作为欧姆电极的Ti电极、在其上形成用于防止Ti电极氧化的Pt电极的结构来使用。
如上所述，在优选的实施方式中，在上部电极3上形成肖特基势垒，下部电极4使用得到欧姆特性或接近欧姆特性的电极，也可以在上部电极3以及下部电极4的任一个上形成肖特基势垒。
另外，电阻记忆元件1也可以是在作为元件体2的(Ba，Sr)TiO3系薄膜上并列形成二个电极3和4的平面型(プレ一ナ型)结构，而不形成图示的实施方式的电容器结构。另外，元件体2可以通过体材料(bulkbody)提供，而不是薄膜。
另外，本发明中，通过控制制膜时的氧分压来控制电子，根据工序条件、方法，如果需要，则添加作为供体发挥作用的元素，从而能够控制载体浓度。
下面，对于为了考察由本发明的电阻记忆元件带来的效果而实施的实验例进行说明。
[实验例1]
通过固相反应法制作通式：(Ba1-xSrx)Ti1-yMyO3(M为Cr、Mn、Co、Fe、Ni以及Cu中的任意一种)表示的陶瓷靶(直径：20mm、厚度5mm)。作为原料，使用高纯度的SrCO3、BaCO3、TiO2、Mn3O4、Cr2O3、Co3O4、Fe2O3、NiO以及CuO的各粉末，进行称量以达到表1～5所示的规定组成后，在玛瑙研钵中加入乙醇，充分进行混合。接着，使其干燥后，添加粘合剂，使用高压机以及模具进行煅烧后，以达到直径约20mm、厚度约5mm的方式进行成形。将该成形体脱脂后，在1300℃的温度、大气中煅烧4小时，得到靶。
另一方面，作为要形成与作为元件体的(Ba，Sr)TiO3系薄膜得到接近欧姆接触的下部电极的材料，准备掺杂Nb0.5原子％的SrTiO3(100)单晶基板(FuruuchiChemical制)。
接着，使用上述靶，在上述基板上通过PLD法制作作为元件体的膜厚约100nm的(Ba，Sr)TiO3系薄膜。在此，作为激光器，使用LambdaPhysics制「Compex110」ArF受激准分子激光器，将所产生的激光集光，入射到靶中，制作薄膜。对于成膜时的激光的条件，使能量为1J/cm2、频率为10Hz、温度为750℃、真空度为1×10-4Torr(O2流动)。
需要说明的是，用荧光X射线测定等进行如上所述制作的薄膜的组成分析，结果确认，在所有的试样中，薄膜与用于其制作的靶实质上为相同组成。
接着，在上述薄膜上使用金属掩模，通过DC溅射法形成由直径300μm的Pt构成的上部电极。
对于由此得到的试样中的电阻记忆元件1，如图1所示，在下部电极4上形成由In-Ga构成的引出电极5，使W探针6与该引出电极5接触的同时，在引出电极5与上部电极3之间连接电流电压产生器7，评价电流-电压特性，并且评价室温以及100℃下的电阻保持特性。作为电流电压产生器7，使用Advantest公司制造的“R6246A”电流电压产生器。
需要说明的是，表1中试样32为比较例。试样1～31以及表2～表5所示的试样33～111中，具有Pt/(Ba，Sr)TiO3/Nb:SrTiO3/In-Ga的结构，但作为试样32，制作具有Pt/Nb:SrTiO3/In-Ga的结构而不存在(Ba，Sr)TiO3系薄膜的试样。因此，试样1～31以及试样33～111中，评价在Pt与(Ba，Sr)TiO3的界面处的特性，试样32中，评价在Pt与Nb:SrTiO3的界面处的特性。
电流-电压特性评价中，如(X以及Y为任意的电压值)所示，清除对电阻记忆元件施加的电压，同时测定电阻记忆元件中流过的电流。另外，如图2所示，对于电流-电压特性，将从低电阻状态切换为高电阻状态的极性下得到最大变化的电压作为“估计电压”，并基于
电阻变化率[％]＝(高电阻状态的电阻值-低电阻状态的电阻值)/低电阻状态的电阻值×100
的式子计算出该“估计电压”下的电阻变化率。其结果示于表1～5的“电阻变化率”项下。
需要说明的是，图2所示的电流-电压特性为表1的试样1。
另外，作为电阻记忆效果的指标的电阻保持特性评价中，在切换为高电阻状态以及低电阻状态的各状态后，在1V的电压下每10秒测定电阻10小时，在室温以及100℃下分别测定电阻的时间变化，评价电阻的稳定性。更具体而言，对于试样32如图3所示，从电阻值以及时间的对数图(Logvs.Log)中引出直线，将低电阻状态的电阻值与高电阻状态的电阻值一致的时间定义为电阻保持时间，求出该电阻保持时间。
在表1～5的“电阻保持特性”项下，仅对于上述电阻变化率达到1000％以上的试样示出基于100℃下测定的电阻值的电阻保持时间的评价结果。即，将电阻保持时间达到200天以上的试样判定为良好，在“电阻保持特性”项下表示为“○”，另一方面，将低于200天的试样判定为不良，在“电阻保持特性”项下表示为“×”。
另外，关于基于室温下测定的电阻值的电阻保持时间的评价结果，在表1～5中没有示出，但基于100℃下测定的电阻值的电阻保持时间，在所有的试样中均比基于室温下测定的电阻值的电阻保持时间短。
图3中，“LRS”表示低电阻状态，“HRS”表示高电阻状态，“RT”表示室温。另外，后述的图5中，“100C”表示100℃。这些也适用于其他的附图以及表1。
另外，如上所述求出的电阻保持时间是用于查看电阻记忆效果的倾向的评价因素，而不表示实际的电阻记忆效果时间，但在进行相对比较的方面，可以认为是充分的评价因素。
[表1]
表1以及后述的表2～表10中，在试样编号中带*的试样表示本发明的范围以外的试样。
上述表1所示的试样为(Ba1-xSrx)Ti1-yMyO3中满足x＝0即Sr/Ba＝0/1.0的条件的试样。
[表2]
上述表2所示的试样为(Ba1-xSrx)Ti1-yMyO3中满足x＝1即Sr/Ba＝1.0/0的条件的试样。
[表3]
上述表3所示的试样为(Ba1-xSrx)Ti1-yMyO3中满足x＝0.75即Sr/Ba＝0.75/0.25的条件的试样。另外，表3所示的试样中，在添加添加元素的情况下，作为添加元素，仅添加Mn、Co以及Fe中的任一种。
[表4]
上述表4所示的试样为(Ba1-xSrx)Ti1-yMyO3中满足x＝0.5即Sr/Ba＝0.5/0.5的条件的试样。另外，表4所示的试样中，在添加添加元素的情况下，作为添加元素，仅添加Mn、Co以及Fe中的任一种。
[表5]
上述表5所示的试样为(Ba1-xSrx)Ti1-yMyO3中满足x＝0.25即Sr/Ba＝0.25/0.75的条件的试样。另外，表5所示的试样中，在添加添加元素的情况下，作为添加元素，仅添加Mn、Co以及Fe中的任一种。由表1～表5可知，在具有不添加任何过渡金属的(Ba，Sr)TiO3薄膜的试样1、33、64、80以及96中，分别得到290000％、350000％、343000％、284000％以及275800％这样10000％以上的大电阻变化率。但是，电阻保持特性变差。
对于上述试样1，考察在室温下向高电阻状态以及低电阻状态的各状态切换后的电阻状态随时间的经过如何变化时，如图4所示，即使在室温下，随时间的经过低电阻状态的电阻也发生高电阻化，经过5小时后达到与高电阻状态的电阻值几乎相同的值。另外，从上述图2所示的电流-电压特性可知，试样1中显示出接近4位数的大电阻变化，但由于低电阻状态的电阻值随时间的经过发生高电阻化，在图4中高电阻状态与低电阻状态下的电阻差仅得到2位的程度。
由此可知，在未添加过渡金属时，关于电流-电压特性可以实现大电阻变化，但电阻保持特性变差。
另外，即使在作为比较例的试样32的Pt/Nb:SrTiO3元件中，如表1所示，可以实现8500％的比较大的电阻变化率，但关于电阻保持特性，与具有未添加(Ba，Sr)TiO3薄膜的试样1、33、64、80以及96同样。
另外，试样32中，该倾向如图5所示，将温度从室温提高至100℃时，低电阻状态的电阻变化的时间依赖性增大。虽然表1没有示出，但电阻保持时间在100℃下达到91天，室温下达到8×10+9天，100℃下的电阻保持时间与室温下的电阻保持时间比较，变得极短。在考虑向不挥发性电阻存储器中应用的情况下，随着温度上升电阻保持时间变化大即缩短成为大问题。
另外，作为过渡金属即添加元素M添加了Cr、Ni以及Cu中的任一种的试样2～6、22～26、27～31、34～38、54～58以及59～63中，关于电阻变化率，在规定范围内得到10000％以上的大值，但电阻保持特性变差，不能得到电阻保持特性的改善效果。
相对于此，关于具有作为过渡金属即添加元素M添加了Mn、Co以及Fe中的任一种的(Ba1-xSrx)Ti1-yMyO3薄膜的试样7～21、39～53、65～79、81～95以及97～111，在满足y≤0.05的条件的试样7～10、12～15、17～20、39～42、44～47、49～52、65～68、70～73、75～78、81～84、86～89、91～94、97～100、102～105以及107～110中，显示出10000％以上的电阻变化率。
代表上述，将关于试样14的电流-电压特性示于图6。可知，试样14与上述图2所示的具有未添加BaTiO3薄膜的试样1相比时更小。在电流-电压特性中可以确认大的滞后现象，显示出电阻切换特性。
接着，着眼于表1～表5时，随着添加量y的增加，电阻变化率大体上具有减小的倾向，可以认为这是由于，添加的过渡金属作为受体起作用，使载体浓度过度降低。另外，如试样11、16、21、43、48、53、69、74、79、85、90、95、101、106以及111所示，添加量y为0.1这样的过剩量时，电阻变化率低于10000％。
下面，将试样14的室温以及100℃下的电阻保持特性示于图7。与上述图4所示的具有未添加BaTiO3薄膜的试样1的情况比较，可知，试样14抑制室温下的低电阻状态的电阻缓和速度(抵抗緩和速度)，即使5小时后也能够实现约2位数的电阻变化。
另外，如图7所示可知，关于试样14的低电阻状态的电阻缓和速度，室温与100℃下几乎不变，与图5所示的试样32的低电阻状态的电阻缓和速度在室温与100℃之间的差进行比较，能够得到显著改善。这推测是由于添加规定量的Co、Mn以及Fe中的任一种。
另外，在上述说明中，作为本发明的范围内的试样的代表，对试样14进行具体地说明，关于本发明的范围内的试样8～10、13～15、18～20、40～42、45～47、50～52、66～68、71～73、76～78、82～84、87～89、92～94、98～100、103～105以及108～110中的任一种，也得到同样的结果。
由上可知，作为元件体的薄膜的组成为含有作为过渡金属的Mn、Fe以及Co中的至少一种的(Ba，Sr)TiO3，由通式(Ba1-xSrx)Ti1-yMyO3表示的情况下满足0.005≤y≤0.05时，电阻变化率大，达到10000％以上，100℃下的电阻保持时间为200天以上，可以得到优良的电阻变化/保持特性。
因此，如果利用本发明的电阻记忆元件，则由表1～表5可明确，在实际操作温度区域(室温以上)中能够实现优良的电阻保持特性，能够显著改善作为肖特基势垒型电阻切换元件的课题的低电阻状态的电阻保持特性。
需要说明的是，关于机理不明确的地方很多，尚不完全明确，但可以认为由于低电阻状态的电阻值的时间依赖性，能够逐渐地引起一些缓和(俘获或释放的电子的再释放或再俘获、缺陷的迁移等)，对于添加了有效的过渡金属的(Ba，Sr)TiO3薄膜，推测在过渡金属或电极界面或体材料上形成能级，可以使准稳定状态(即低电阻状态)更加稳定，从而能够显著改善电阻保持特性即电阻记忆效果。
本发明的电阻记忆元件如上所述由于得到大电阻变化率，因此可以作为例如阻抗切换元件有利地利用。对于使用本发明的电阻记忆元件作为阻抗切换元件的情况下的实施方式，以下进行说明。
作为RF信号电路的切换元件，通常使用PIN二极管型的切换元件、或FET晶体管型的切换元件。
在PIN二极管型的切换元件的情况下，将施加正向偏压时的低电阻状态作为开状态，将施加反向偏压时的高电阻状态作为关状态，由此，实现RF信号电路的开/关。另一方面，FET晶体管型的开关的情况下，将施加栅电压时的低电阻状态作为开状态，将未施加栅电压时的高电阻状态作为关状态，由此，实现RF信号电路的开/关。
但是，在PIN二极管型的切换元件中，为了成为开状态，需要在PIN二极管的正向上施加电压，另外，为了维持开状态，需要在正向上持续施加电压，但由于在该状态下为低电阻状态，因此，相当多的电流流过，具有耗电非常大的问题。
另一方面，在FET晶体管型的切换元件的情况下，由于在施加栅电压状态下在栅极上没有太大的电流流过，因此耗电小，但存在为了维持开状态需要持续施加栅电压的问题。另外，与PIN二极管型的切换元件的情况比较，还存在结构复杂因而成本高的问题。
相对于这些，在利用作为本发明的肖特基结装置的电阻记忆元件的情况下，随着电阻变化，可以同时使阻抗发生变化，与PIN二极管的情况相同，可以作为阻抗切换元件使用。另外，本发明的电阻记忆元件具有电阻记忆功能，因此，在向低电阻状态切换后不需要持续施加电压，从而可以减小耗电。因此，可以解决作为PIN二极管型缺点的耗电的问题、以及作为PIN二极管型和FET晶体管型二者的缺点的为了维持开状态而需要持续施加电压的问题。
需要说明的是，为了实现能够解决上述问题的装置，一直以来已知的、例如SrTiO3/SrRuO3等的接触电阻变化元件(接合抵抗変化素子)中，电阻变化率以及电阻记忆特性不充分。
本发明的电阻记忆元件所示，在(Ba，Sr)TiO3中添加过渡金属，在(Ba，Sr)TiO3的能带隙内形成能级，由此，电阻变化率大，能够实现电阻记忆特性优良的阻抗切换元件。关于为了对此进行确认而实施的实验例，以下进行说明。
[实验例2]
实验例2中，使用上述实验例1中制作的试样，进行高电阻状态和低电阻状态下的阻抗频率特性评价。
该评价试验中，使用与实验例1的情况相同的电流电压产生器，对试样施加电压脉冲，由此，使电阻状态分别切换为高电阻状态以及低电阻状态，然后，使用LCR测试仪(Hewlett-Packard公司制“HP4284”)在100Hz～1MHz的频率带域进行阻抗频率特性的评价。然后，由所求出的频率特性分别求出1kHz下的高电阻状态的阻抗和低电阻状态的阻抗，并基于
阻抗变化率[％]＝(高电阻状态的阻抗-低电阻状态的阻抗)/低电阻状态的阻抗×100
的式子计算出阻抗变化率。其结果示于表6～表10。需要说明的是，表6～表10中，再次记载了表1～表5所示的“添加元素”、“添加量”以及“电阻变化率”，以便容易理解特别是电阻变化率与阻抗变化率的相关性。另外，表6～表10中，阻抗变化率为0％的情况是指几乎为0％，准确地说是5％以下。另外，关于实验例1中的作为比较例的试样32，在表6～表10中均没有再次记载。
[表6]
[表7]
[表8]
[表9]
[表10]
如实验例1所示，本发明的范围外的试样1中，电阻记忆特性不良，电阻变化率为290000％，可以实现非常大的电阻变化特性。该试样1的阻抗特性评价结果示于图8。根据试样1，如上所述，由于显示出非常大的电阻变化现象，因此向高电阻状态和低电阻状态各状态切换后立刻，以1kHz得到约1位(600％)的变化率，但在切换成低电阻状态后，放置1小时后再次进行测定时，如图8所示，显示出与高电阻状态几乎相同的阻抗特性，没有得到变化。这是由于如实验例1所示电阻保持特性差，表示其不适于用作具有电阻记忆功能的阻抗切换元件。另一方面，代表本发明的范围内的试样8～10、13～15、18～20、40～42、45～47、50～52、66～68、71～73、76～78、82～84、87～89、92～94、98～100、103～105以及108～110，将试样14的阻抗特性示于图9。由图9所示可知，根据试样14，向低电阻状态切换后，即使在放置1小时后进行测定，在高电阻状态与低电阻状态下对于阻抗特性也观察到不同，以1kHz得到约2位(5000％)的变化率。
由表6～表10所示，对于其他的在本发明的范围内的试样也可以说是同样的。
即，关于本发明的范围内的试样8～10、13～15、18～20、40～42、45～47、50～52、66～68、71～73、76～78、82～84、87～89、92～94、98～100、103～105以及108～110，实现大电阻变化率的同时，在电阻切换后经过1小时后的频率1kHz下的阻抗变化率也超过3000％，可以实现非常大的阻抗变化率。
相对于此，本发明的范围外的试样中，与本发明的范围内的试样比较，即使得到几乎同等大的电阻变化率，关于试样1如上所述，阻抗变化率也非常小。
推测这是由于：本发明的范围外的试样中，主要是受到电阻保持特性(电阻记忆效果)差的影响大，实质上向低电阻状态切换后放置时，由实验例1可明确，从低电阻状态至高电阻状态缓和，因此，不仅电阻变化率、而且阻抗变化率也降低。因而，为了实现具有电阻记忆功能的电阻切换元件或阻抗切换元件，认为实现在直流下的大电阻变化率和优良的电阻保持特性是必要条件。
由上，根据本发明的电阻记忆元件，不仅能够实现大电阻变化率、优良的电阻记忆特性，而且也能够实现大阻抗变化率，不仅可以作为利用电阻变化的电阻记忆装置，而且可以作为阻抗切换元件有效地使用。
另外，该实验例中制作的电阻记忆元件，限制使阻抗变化的频率带，但通过由构成元件体的氧化物半导体的微细结构化而引起的低容量化等，期待在高频率侧可以改善特性，认为在更宽的频率带中能够作为低耗电的阻抗切换元件使用。
另外，通过使用本发明的电阻记忆元件，不仅可以实现高电阻状态以及低电阻状态的二个状态、即“0”以及“1”这二个值，而且可以实现在高电阻状态与低电阻状态之间至少一个的中间电阻状态，优选多个中间电阻状态。
本发明的电阻记忆元件中，关于如上所述的能够进行优良的多值化的机理，不明确的地方很多，但在电极附近的界面能级上电子的俘获以及再释放、或者氧缺陷等的迁移也被认为是作为电阻变化的起因的原因。如构成本发明的电阻记忆元件中具备的元件体的化合物半导体的情况所示，可以认为，在添加过渡金属时，其形成界面和体材料能级，因此，能够俘获电子的状态数增加，或引起价数变化，这消除由迁移的缺陷而产生的电荷的不平衡，其结果，实现优良的记忆特性。认为通过施加电压脉冲，改变电子的俘获或迁移的程度，由此实现多值化。
[实验例3]
实验例3中，对于使用实验例1中制作的试样14的电阻记忆元件进行多值化，进行评价。
更详细而言，在切换成高电阻状态后，施加用于切换成低电阻状态的电压脉冲时，如图10所示，将切换电压的大小、即脉冲振幅固定为-5V，另一方面，将脉冲宽度在100ns～100μs的范围内缓慢延长，同时进行电阻值的测定。测定时的电压在图10中示作“读出电压(Readvoltage)”。
更具体如图11所示，
(1)测定3次初期电阻状态(HRS)，
(2)然后，在施加1次脉冲振幅为-5V、脉冲宽度为100ns的脉冲电压后，测定3次第一中间电阻状态(MRS1)的电阻值，
(3)然后，在施加1次脉冲宽度更长为1μs的脉冲电压后，测定3次第二中间电阻状态(MRS2)的电阻值，
(4)然后，在施加1次脉冲宽度更长为10μs的脉冲电压后，测定3次第三中间电阻状态(MRS3)的电阻值，
(5)然后，在施加1次脉冲宽度更长为100μs的脉冲电压后，测定3次低电阻状态(LRS)的电阻值。
由图11可知，通过改变切换电压的脉冲宽度，能够设定多个在从高电阻状态(HRS)至低电阻状态(LRS)之间具有中间值的状态(MRS)。
接着，与上述相反，在切换为低电阻状态后，施加用于切换为高电阻状态的电压脉冲时，如图12所示，将脉冲振幅固定为+5V，另一方面，将脉冲宽度在100ns～100μs的范围内缓慢延长，同时进行电阻值的测定。更具体而言，如图13所示，
(6)测定3次初期电阻状态(LRS)，
(7)然后，在施加1次脉冲振幅为+5V、脉冲宽度为100ns的脉冲电压后，测定3次第一中间电阻状态(MRS1)的电阻值，
(8)然后，在施加1次脉冲宽度更长为1μs的脉冲电压后，测定3次第二中间电阻状态(MRS2)的电阻值，
(9)然后，在施加1次脉冲宽度更长为10μs的脉冲电压后，测定3次第三中间电阻状态(MRS3)的电阻值，
(10)然后，在施加1次脉冲宽度更长为100μs的脉冲电压后，测定3次高电阻状态(HRS)的电阻值。
由图13可知，通过改变切换电压的脉冲宽度，能够设定多个在从低电阻状态(LRS)至高电阻状态(HRS)之间具有中间值的状态(MRS)。
[实验例4]
实验例4中，与实验例3的情况同样，对于使用实验例1中制作的试样14的电阻记忆元件进行多值化，进行评价。与实验例3不同的是脉冲电压的施加方式。
即，在切换为高电阻状态后，施加用于切换为低电阻状态的电压脉冲时，如图14所示，将切换电压的脉冲宽度固定为100μs，另一方面，将脉冲振幅在-1V～-5V的范围内以绝对值计缓慢增大，同时进行电阻值的测定。测定时的电压在图14中示作“读出电压”。
更具体而言，如图15所示，
(1)测定3次初期电阻状态(HRS)，
(2)然后，在施加1次脉冲宽度为100μs、脉冲振幅为-1V的脉冲电压后，测定3次第一中间电阻状态(MRS1)的电阻值，
(3)然后，在施加1次将脉冲振幅以绝对值计增大至-2V的脉冲电压后，测定3次第二中间电阻状态(MRS2)的电阻值，
(4)然后，在施加1次将脉冲振幅以绝对值计增大至-3V的脉冲电压后，测定3次第三中间电阻状态(MRS3)的电阻值，
(5)然后，在施加1次将脉冲振幅以绝对值计增大至-4V的脉冲电压后，测定3次低电阻状态(LRS)的电阻值。
由图15可知，通过改变切换电压的脉冲振幅，能够设定多个在从高电阻状态(HRS)至低电阻状态(LRS)之间具有中间值的状态(MRS)。
接着，与上述相反，在切换为低电阻状态后，施加用于切换为高电阻状态的电压脉冲时，如图16所示，将脉冲宽度固定为100μs，另一方面，将脉冲振幅在+2V～+5V的范围内缓慢增大，同时进行电阻值的测定。更具体而言，如图17所示，
(6)测定3次初期电阻状态(LRS)，
(7)然后，在施加1次脉冲宽度为100μs、脉冲振幅为+2V的脉冲电压后，测定3次第一中间电阻状态(MRS1)的电阻值，
(8)然后，在施加1次将脉冲振幅增大至+3V的脉冲电压后，测定3次第二中间电阻状态(MRS2)的电阻值，
(9)然后，在施加1次将脉冲振幅增大+4V的脉冲电压后，测定3次第三中间电阻状态(MRS3)的电阻值，
(10)然后，在施加1次将脉冲振幅增大至+5V的脉冲电压后，测定3次高电阻状态(HRS)的电阻值。
由图17可知，通过改变切换电压的脉冲振幅，能够设定多个在从低电阻状态(LRS)至高电阻状态(HRS)之间具有中间值的状态(MRS)。
以上，由实验例3以及4可知，根据本发明的电阻记忆元件，能够实现大电阻变化，因此，可以得到即使取多个中间值也能够识别的电阻差，另外，由于电阻保持特性优良，因此能够实现稳定的多值化。
需要说明的是，实验例3以及4中，通过分别改变要施加的电压脉冲的脉冲宽度以及脉冲振幅，实现多种电阻状态，但即使改变电压脉冲的施加次数，也能够实现多种电阻状态。
另外，实验例3以及4中，阶段性地改变电阻值，但也可以是施加具有规定的脉冲宽度、脉冲振幅或脉冲施加次数的脉冲电压、用于一次切换成所期望的电阻值而不是阶段性地改变电阻值的使用方式。
另外，如果使要施加的电压脉冲为相反极性，则即使在从低电阻状态向高电阻状态的过程中，也可以返回至低电阻状态，或相反即使在从高电阻状态向低电阻状态的过程中，也可以返回至高电阻状态。
符号说明
1电阻记忆元件
2元件体
3，4电极

Claims (7)

1.一种电阻记忆元件，其具备元件体和隔着所述元件体的至少一部分对置的至少一对电极，
在所述一对电极之间施加第一方向的切换电压时，所述元件体中位于所述一对电极之间的至少一部分发生低电阻化，之后，即使除去所述第一方向的切换电压，位于所述一对电极之间的至少一部分也保持低电阻状态，
另一方面，在所述一对电极之间施加与第一方向相反的第二方向的切换电压时，所述元件体中位于所述一对电极之间的至少一部分发生高电阻化，之后，即使除去所述第二方向的切换电压，位于所述一对电极之间的至少一部分也保持高电阻状态，其中，
所述元件体是由具有通式(Ba1-xSrx)Ti1-yMyO3所示组成的氧化物半导体构成的，所述通式中，M为Mn、Fe以及Co中的至少一种，并满足0≤x≤1.0且0.005≤y≤0.05，
其中，所述一对电极的至少一个是由与所述元件体消特基接触的材料构成的。
2.根据权利要求1所述的电阻记忆元件，其用于阻抗匹配。
3.一种电阻记忆元件，其具备元件体以及以与所述元件体接触的方式设置的第一及第二电极，
所述第一电极是由在与所述元件体的界面区域能形成可显示出整流性和电阻变化特性的肖特基势垒的材料构成的，
所述第二电极是由与所述第一电极相比对所述元件体更得到欧姆接触的材料构成的，
所述元件体是由具有通式(Ba1-xSrx)Ti1-yMyO3所示组成的氧化物半导体构成的，所述通式中，M为Mn、Fe以及Co中的至少一种，并满足0≤x≤1.0且0.005≤y≤0.05。
4.一种权利要求3所述的电阻记忆元件的使用方法，其中，包括：
通过在所述第一及第二电极之间施加第一极性的第一电压脉冲而实现该电阻记忆元件的低电阻状态的步骤、和
通过在所述第一及第二电极之间施加与所述第一极性相反的第二极性的第二电压脉冲而实现该电阻记忆元件的高电阻状态的步骤。
5.根据权利要求4所述的电阻记忆元件的使用方法，还包括如下步骤：通过在所述第一及第二电极之间施加至少一种中间电压脉冲，实现显示出所述低电阻状态与所述高电阻状态之间的电阻值的至少一种中间电阻状态，所述中间电压脉冲为所述第一极性或所述第二极性且具有所述第一电压脉冲和所述第二电压脉冲之间的能量。
6.根据权利要求5所述的电阻记忆元件的使用方法，其中，对于选自脉冲宽度、脉冲振幅以及脉冲施加次数中的至少一种而言，所述中间电压脉冲具有所述第一电压脉冲与所述第二电压脉冲的中间值。
7.根据权利要求5或6所述的电阻记忆元件的使用方法，其中，所述电阻记忆元件作为多值存储器使用。
CN200980157168.0A 2009-02-20 2009-09-08 电阻记忆元件及其使用方法 Expired - Fee Related CN102334187B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-038153 2009-02-20
JP2009038153 2009-02-20
PCT/JP2009/065634 WO2010095296A1 (ja) 2009-02-20 2009-09-08 抵抗記憶素子およびその使用方法

Publications (2)

Publication Number Publication Date
CN102334187A CN102334187A (zh) 2012-01-25
CN102334187B true CN102334187B (zh) 2016-01-20

Family

ID=42633590

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980157168.0A Expired - Fee Related CN102334187B (zh) 2009-02-20 2009-09-08 电阻记忆元件及其使用方法

Country Status (4)

Country Link
US (1) US8462539B2 (zh)
JP (1) JP5459516B2 (zh)
CN (1) CN102334187B (zh)
WO (1) WO2010095296A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064277A (ja) * 2010-09-17 2012-03-29 Sharp Corp 不揮発性半導体記憶装置
WO2013125421A1 (ja) * 2012-02-21 2013-08-29 株式会社村田製作所 抵抗スイッチングデバイスおよびその製造方法
FR3021151B1 (fr) * 2014-05-15 2017-09-15 Commissariat Energie Atomique Procede de determination de parametres de programmation servant a programmer une memoire vive resistive
JP6356486B2 (ja) * 2014-05-21 2018-07-11 国立大学法人金沢大学 抵抗変化型メモリ及び抵抗変化型メモリの製造方法
US20190131384A1 (en) * 2017-10-27 2019-05-02 National University Of Singapore Ferroelectric tunnel junction structure and method of fabricating the same
JP7150787B2 (ja) 2020-07-31 2022-10-11 ウィンボンド エレクトロニクス コーポレーション 抵抗変化型クロスバーアレイ装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2617655B1 (fr) 1987-06-30 1994-05-20 Telecommunicat Radioelect Teleph Dispositif d'attenuation variable destine a etre insere entre un circuit emetteur et un circuit de charge
US6639262B2 (en) * 1993-12-10 2003-10-28 Symetrix Corporation Metal oxide integrated circuit on silicon germanium substrate
JPH10135715A (ja) * 1996-11-01 1998-05-22 Matsushita Electric Ind Co Ltd 超伝導信号処理装置
US6693821B2 (en) 2001-06-28 2004-02-17 Sharp Laboratories Of America, Inc. Low cross-talk electrically programmable resistance cross point memory
JP2004297072A (ja) 2003-03-27 2004-10-21 Sharp Corp スピントランジスタ磁性ランダムアクセスメモリデバイス
KR100822771B1 (ko) 2003-12-10 2008-04-17 쇼와 덴코 가부시키가이샤 질화갈륨계 화합물 반도체 발광소자 및 그 음극
JP2005197670A (ja) 2003-12-10 2005-07-21 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子およびその負極
JP2005236003A (ja) * 2004-02-19 2005-09-02 Sony Corp 抵抗変化型不揮発性メモリ、抵抗変化型不揮発性メモリの製造方法、記録方法、再生方法、消去方法、抵抗変化材料微細構造体および抵抗変化材料微細構造体の製造方法
ATE472157T1 (de) * 2004-05-03 2010-07-15 Unity Semiconductor Corp Nichtflüchtiger programmierbarer speicher
JP4365737B2 (ja) 2004-06-30 2009-11-18 シャープ株式会社 可変抵抗素子の駆動方法及び記憶装置
US7378286B2 (en) 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
JP4880894B2 (ja) 2004-11-17 2012-02-22 シャープ株式会社 半導体記憶装置の構造及びその製造方法
JP4575837B2 (ja) 2005-05-19 2010-11-04 シャープ株式会社 不揮発性記憶素子及びその製造方法
US7883905B2 (en) * 2005-07-29 2011-02-08 Tdk Corporation Process for producing a BST thin-film capacitor having increased capacity density and reduced leakage current density
KR100718155B1 (ko) * 2006-02-27 2007-05-14 삼성전자주식회사 두 개의 산화층을 이용한 비휘발성 메모리 소자
WO2007138646A1 (ja) * 2006-05-25 2007-12-06 Hitachi, Ltd. 不揮発性メモリ素子およびその製造方法ならびに不揮発性メモリ素子を用いた半導体装置
JP5251506B2 (ja) 2006-07-14 2013-07-31 株式会社村田製作所 抵抗記憶素子
JP5012891B2 (ja) 2007-03-26 2012-08-29 株式会社村田製作所 抵抗記憶素子
JP4792010B2 (ja) * 2007-06-12 2011-10-12 株式会社東芝 情報記録再生装置
US8345462B2 (en) 2007-12-05 2013-01-01 Macronix International Co., Ltd. Resistive memory and method for manufacturing the same
US20110005817A1 (en) * 2008-03-31 2011-01-13 Mitsui Mining & Smelting Co., Ltd. Capacitor-forming material and printed wiring board provided with capacitor

Also Published As

Publication number Publication date
JPWO2010095296A1 (ja) 2012-08-16
US20120092920A1 (en) 2012-04-19
JP5459516B2 (ja) 2014-04-02
US8462539B2 (en) 2013-06-11
WO2010095296A1 (ja) 2010-08-26
CN102334187A (zh) 2012-01-25

Similar Documents

Publication Publication Date Title
CN102334187B (zh) 电阻记忆元件及其使用方法
Zhou et al. Voltage-triggered ultrafast phase transition in vanadium dioxide switches
CN102326253B (zh) 电阻记忆元件及其使用方法
US7955871B2 (en) Method of using a switchable resistive perovskite microelectronic device with multi-layer thin film structure
US9349947B2 (en) Methods of using a two terminal multi-layer thin film resistance switching device with a diffusion barrier
US8872246B1 (en) Memristor using a transition metal nitride insulator
Lee et al. Memristor resistance modulation for analog applications
RU2468471C1 (ru) Способ получения энергонезависимого элемента памяти
Yin et al. The role of Schottky barrier in the resistive switching of SrTiO 3: direct experimental evidence
US9035273B2 (en) Resistive switching memory device
US8531006B2 (en) Memory capacitor made from field configurable ion-doped materials
Wang et al. Resistance switching properties of Ag/ZnMn 2 O 4/p-Si fabricated by magnetron sputtering for resistance random access memory
JP6813844B2 (ja) トンネル接合素子及び不揮発性メモリ素子
Groppi et al. Electrode-dependent asymmetric conduction mechanisms in K0. 5Na0. 5NbO3 micro-capacitors
Sharma et al. Bipolar resistive switching in magnetostrictive Ni/PZT/Pt structure for non-volatile memory applications
Hu et al. Coexistence of memristive behaviors and negative capacitance effects in single-crystal $\hbox {TiO} _ {2} $ thin-film-based devices
US8409879B2 (en) Method of using a buffered electric pulse induced resistance device
Wang et al. Effects of electrode on resistance switching properties of ZnMn 2 O 4 films deposited by magnetron sputtering
Guerrero et al. Epitaxial ferroelectric PbZrxTi1–xO3 thin films for non-volatile memory applications
Zhang et al. Interfacial layer in La0. 95Tb0. 05MnO3/Nb-SrTiO3 heterojunction
Kang Trap-density dependent leakage current behavior of lead zirconate titanite thin film
Long et al. Understanding the Role of Process Parameters on the Characteristics of Transition Metal Oxide RRAM/Memristor Devices
Pan et al. The Interfacial Layer Between Pt/PCMO and the Bi-Stable Resistive States
Chen et al. A study of apparent symmetry breakdown in perovskite oxide-based symmetric RRAM devices
Dalfsen et al. The applicability of SrTiO3 in memristive devices: a preliminary investigation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160120

Termination date: 20210908