CN102326239B - 半导体芯片层叠体的制造方法及半导体装置 - Google Patents

半导体芯片层叠体的制造方法及半导体装置 Download PDF

Info

Publication number
CN102326239B
CN102326239B CN2010800081757A CN201080008175A CN102326239B CN 102326239 B CN102326239 B CN 102326239B CN 2010800081757 A CN2010800081757 A CN 2010800081757A CN 201080008175 A CN201080008175 A CN 201080008175A CN 102326239 B CN102326239 B CN 102326239B
Authority
CN
China
Prior art keywords
semiconductor chip
agent
glue
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010800081757A
Other languages
English (en)
Other versions
CN102326239A (zh
Inventor
早川明伸
石泽英亮
竹田幸平
增井良平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sekisui Chemical Co Ltd
Original Assignee
Sekisui Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sekisui Chemical Co Ltd filed Critical Sekisui Chemical Co Ltd
Publication of CN102326239A publication Critical patent/CN102326239A/zh
Application granted granted Critical
Publication of CN102326239B publication Critical patent/CN102326239B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

本发明提供一种半导体芯片层叠体的制造方法，其具有：在基板或其它半导体芯片上涂敷半导体部件用胶粘剂的涂敷工序(1)；隔着已涂敷的半导体部件用胶粘剂层叠半导体芯片的半导体芯片层叠工序(2)；在基板或其它半导体芯片上的使半导体芯片接合的整个区域，使半导体部件用胶粘剂均匀地润湿扩展的工序(3)；和、使半导体部件用胶粘剂固化的固化工序(4)，在涂敷工序(1)中，涂敷半导体部件用胶粘剂的区域为使半导体芯片接合的区域的40～90％，刚完成半导体芯片层叠工序(2)之后的半导体部件用胶粘剂润湿扩展的区域为使半导体芯片接合的区域的60％以上且小于100％，在润湿扩展的工序(3)中，半导体部件用胶粘剂的在用E型粘度计测定的0.5rpm下的粘度为1～30Pa·s。

Description

半导体芯片层叠体的制造方法及半导体装置
技术领域
本发明涉及一种半导体芯片层叠体的制造方法，其调节从半导体芯片的接合区域溢出的半导体部件用胶粘剂的量，即使小型化也可得到高精度且可靠性高的半导体芯片层叠体。另外，本发明涉及一种使用该半导体芯片层叠体的制造方法得到的半导体装置。
背景技术
近年来，随着对半导体封装小型化的要求，将半导体芯片做成极薄的薄膜，并且与半导体芯片连接的压焊丝也正在微细化。另外，由于可形成极薄的半导体芯片，因此将多个半导体芯片层叠而形成多层的半导体芯片层叠体的三维安装的动态也得以推进。
在多层半导体芯片层叠体中，若只是简单地层叠相同尺寸的半导体芯片，连接在下层的半导体芯片上的压焊丝和上层的半导体芯片可能接触，有时不能进行引线接合。因此，层叠大小不同的半导体芯片的方法及在半导体芯片之间形成空隙的方法等盛行起来，但在，难以做到不损伤各半导体芯片、且保持水平进行层叠。
对于这一点，正在研究以得到可靠性高的半导体芯片层叠体为目的，保护下层半导体芯片的金属丝的方法及以保持水平进行层叠为目的，使隔离芯片介于半导体芯片间的方法等。例如，在专利文献1中公开了如下的方法，即、在层叠多个半导体芯片时，在一个半导体芯片的层叠另一个半导体芯片的面上，将间隔件形成散点状，之后，再层叠另一个半导体芯片。另外，在专利文献2中公开了如下方法，即、在层叠多个半导体芯片时，使伪芯片及间隔件在相连接的半导体芯片之间层叠。
但是，近年来，由于随着半导体封装的小型化的逐渐推进，缩短了自半导体芯片至引线接合焊盘的距离，因而产生了利用专利文献1或专利文献2的方法不能应付的新问题。
即，目前，将半导体芯片与基板或其它半导体芯片接合的胶粘剂从半导体芯片溢出而到达引线接合焊盘，而随着从半导体芯片至引线接合焊盘的距离的缩短，因溢出的胶粘剂即被称为所谓胶瘤的部分而难以进行引线接合。另外，在为了防止胶粘剂的溢出而减小胶粘剂的使用量的情况下，胶粘剂不能润湿扩展至半导体芯片与基板或其它半导体芯片的整个接合面，在铸型密封后生成空洞，难以得到具有充分的可靠性的半导体芯片层叠体。
现有技术文献
专利文献
专利文献1：日本特开2003-179200号公报
专利文献2：日本特开2006-66816号公报
发明内容
发明要解决的问题
本发明的目的在于，提供一种半导体芯片层叠体的制造方法，其调整从半导体芯片的接合区域溢出的半导体部件用胶粘剂量，即使小型化也可得到高精度且可靠性高的半导体芯片层叠体。另外，本发明的目的在于提供一种使用该半导体芯片层叠体的制造方法的半导体装置。
用于解决问题的手段
本发明提供一种半导体芯片层叠体的制造方法，所述半导体芯片层叠体是半导体芯片隔着半导体部件用胶粘剂与基板或其它半导体芯片接合而成的，所述制造方法具有：在基板或其它半导体芯片上涂敷半导体部件用胶粘剂的涂敷工序(1)；隔着所述已涂敷的半导体部件用胶粘剂，在所述基板或其它半导体芯片上层叠半导体芯片的半导体芯片层叠工序(2)；在所述基板或其它半导体芯片上的使所述半导体芯片接合的整个区域，使所述半导体部件用胶粘剂均匀地润湿扩展的工序(3)；和、使所述半导体部件用胶粘剂固化的固化工序(4)，在所述涂敷工序(1)中，涂敷所述半导体部件用胶粘剂的区域为所述基板或其它半导体芯片上的使所述半导体芯片接合的区域的40～90％，刚完成所述半导体芯片层叠工序(2)之后，所述半导体部件用胶粘剂的润湿扩展的区域为所述基板或其它半导体芯片上的使所述半导体芯片接合的区域的60％以上且小于100％，在使所述半导体部件用胶粘剂均匀地润湿扩展的工序(3)中，所述基板或其它半导体芯片和半导体芯片之间的半导体部件用胶粘剂的在用E型粘度计测定时的0.5rpm下的粘度为1～30Pa·s。
下面，详细说明本发明。
本发明人等发现，半导体芯片隔着半导体部件用胶粘剂与基板或其它半导体芯片接合的半导体芯片层叠体的制造方法，具有：规定的涂敷工序(1)、半导体芯片层叠工序(2)、使半导体部件用胶粘剂均匀地润湿扩展的工序(3)及固化工序(4)，其中，将涂敷工序(1)中的半导体部件用胶粘剂的涂敷区域设定在规定的范围内，刚完成半导体芯片层叠工序(2)之后，将半导体部件用胶粘剂润湿扩展的区域设定在规定的范围内，此外，通过在规定的条件下进行使半导体部件用胶粘剂均匀地润湿扩展的工序(3)，可调整从半导体芯片的接合区域溢出的半导体部件用胶粘剂的量，即使在小型化的半导体芯片层叠体中，也可进行良好的引线接合，能够制造高精度且可靠性高的半导体芯片层叠体，直至完成了本发明。
本发明的半导体芯片层叠体的制造方法是半导体芯片隔着半导体部件用胶粘剂与基板或其它半导体芯片接合的半导体芯片层叠体的制造方法。
另外，在本发明的半导体芯片层叠体的制造方法中，可以对基板接合半导体芯片而制造半导体芯片层叠体，另外，例如，也可以对与基板接合的半导体芯片等其它半导体芯片再接合半导体芯片而制造多层半导体芯片层叠体。
在本发明的半导体芯片层叠体的制造方法中，首先进行在基板或其它半导体芯片上涂敷半导体部件用胶粘剂的涂敷工序(1)。
上述涂敷工序(1)中的涂敷方法无特别限定，可列举例如组合使用安装有精密喷嘴的注射器等和分配器等进行涂敷的方法等。
在上述涂敷工序(1)中，涂敷上述半导体部件用胶粘剂的区域为上述基板或其它半导体芯片上的、在后述的半导体芯片层叠工序(2)中使半导体芯片接合的区域(在本说明书中也称为接合区域)的40～90％。另外，本说明书中所谓的涂敷上述半导体部件用胶粘剂的区域，是指用直线画出所涂敷的半导体部件用胶粘剂的最外部，由该直线形成的一个以上的多边形的内部的面积及其面积之和。
当涂敷上述半导体部件用胶粘剂的区域不足接合区域的40％时，由于在经过后述的使半导体部件用胶粘剂均匀地润湿扩展的工序(3)时，上述半导体部件用胶粘剂未在整个接合区域均匀地润湿扩展，而在铸型密封后产生空洞，因此所得到的半导体芯片层叠体的可靠性不足。当涂敷上述半导体部件用胶粘剂的区域超过接合区域的90％时，经过后述的使半导体部件用胶粘剂均匀地润湿扩展的工序(3)时，从接合区域溢出的半导体部件用胶粘剂的量变多，难以对得到的半导体芯片层叠体进行引线接合。优选涂敷上述半导体部件用胶粘剂的区域为接合区域的60～90％。
优选上述半导体部件用胶粘剂含有具有固化性化合物及固化剂的胶粘组合物。
上述固化性化合物没有特别限定，可以使用通过加成聚合、缩聚、加聚、加成缩合、开环聚合反应而固化的化合物。作为上述固化性化合物，具体而言，可列举例如脲醛树脂、三聚氰胺树脂、酚醛树脂、间苯二酚树脂、环氧树脂、丙烯酸树脂、聚酯树脂、聚酰胺树脂、聚苯并咪唑树脂、邻苯二甲酸二烯丙基酯树脂、二甲苯树脂、烷基苯树脂、环氧丙烯酸酯树脂、硅树脂、聚氨酯树脂等热固化性化合物。其中，由于所得到的半导体芯片层叠体的可靠性及接合强度优异，因而优选环氧树脂、丙烯酸树脂，更优选具有酰亚胺骨架的环氧树脂。
上述环氧树脂无特别限定，可列举例如双酚A型、双酚F型、双酚AD型、双酚S型等双酚型环氧树脂、苯酚酚醛清漆型、甲酚酚醛清漆型等酚醛清漆型环氧树脂、间苯二酚型环氧树脂、三苯酚甲烷三缩水甘油醚等芳香族环氧树脂、萘型环氧树脂、芴型环氧树脂、双环戊二烯型环氧树脂、聚醚改性环氧树脂、NBR改性环氧树脂、CTBN改性环氧树脂及它们的氢化物等。其中，由于可得到粘度低的半导体部件用胶粘剂，因而优选双酚F型环氧树脂、间苯二酚型环氧树脂、聚醚改性环氧树脂。
上述双酚F型环氧树脂中，作为市售品可列举例如EXA-830-LVP、EXA-830-CRP(以上由DIC株式会社制造)等。另外，上述间苯二酚型环氧树脂中，作为市售品可列举EX-201(nagasechemteX株式会社制造)等。另外，上述聚醚改性环氧树脂中，作为市售品可列举EX-931(nagasechemteX株式会社制造)、EXA-4850-150(DIC株式会社制造)、EP-4005(ADEKA株式会社制造)等。
上述固化性化合物的吸湿率优选的上限为1.5％，更优选的上限为1.1％。具有这种吸湿率的固化性化合物可列举例如萘型环氧树脂、芴型环氧树脂、双环戊二烯型环氧树脂、苯酚酚醛清漆型环氧树脂、甲酚酚醛清漆型环氧树脂等。
上述固化剂无特别限定，可将现有公知的固化剂与上述固化性化合物合在一起适宜选择。作为上述固化性化合物使用环氧树脂时，作为上述固化剂可列举例如三烷基四氢邻苯二甲酸酐等加热固化型酸酐系固化剂、酚系固化剂、胺系固化剂、双氰胺等潜在性固化剂、阳离子系催化剂型固化剂等。这些固化剂既可以单独使用，也可以并用两种以上。
上述固化剂的配合量无特别限定，但在使用与上述固化性化合物的官能团进行等量反应的固化剂时，优选相对于上述固化性化合物的官能团量为60～100当量。另外，在使用作为催化剂发挥作用的固化剂时，上述固化剂的配合量相对于上述固化性化合物100重量份，优选的下限为1重量份，优选的上限为20重量份。
在上述胶粘组合物中，为了调整固化速度或固化物的物性等，除上述固化剂外也可以添加固化促进剂。
上述固化促进剂无特别限定，可列举例如咪唑系固化促进剂、叔胺系固化促进剂等。其中，由于易于控制用于调整固化速度或固化物的物性等的反应体系，因而优选咪唑系固化促进剂。这些咪唑系固化促进剂既可以单独使用，也可以并用两种以上。
上述咪唑系固化促进剂无特别限定，可列举例如用氰乙基保护咪唑的1位的1-氰乙基-2-苯基咪唑及用三聚异氰酸保护碱性的咪唑系固化促进剂(商品名称“2MA-OK”、(日本)四国化成工业株式会社制造)等。这些咪唑系固化促进剂既可以单独使用，也可以并用两种以上。
上述固化促进剂的配合量无特别限定，相对于上述固化性化合物100重量份，优选的下限为1重量份，优选的上限为10重量份。
作为上述固化促进剂，可列举例如2MZ、2MZ-P、2PZ、2PZ-PW、2P4MZ、C11Z-CNS、2PZ-CNS、2PZCNS-PW、2MZ-A、2MZA-PW、C11Z-A、2E4MZ-A、2MA-OK、2MAOK-PW、2PZ-OK、2MZ-OK、2PHZ、2PHZ-PW、2P4MHZ、2P4MHZ-PW、2E4MZ·BIS、VT、VT-OK、MAVT、MAVT-OK(以上由(日本)四国化成工业株式会社制造)等。
作为上述固化性化合物使用环氧树脂且并用上述固化剂和上述固化促进剂时，优选所使用的固化剂的配合量相对于所使用的环氧树脂中的环氧基，设定为理论上需要的当量以下。若上述固化剂的配合量超过理论上需要的当量，则有时因水分的作用，氯离子容易从使半导体部件用胶粘剂固化而得到的固化物溶出。即，若固化剂过剩，则例如用热水从得到的半导体部件用胶粘剂的固化物中提取溶出成分时，由于提取水的pH达到4～5，因而有时氯离子从环氧树脂大量溶出。因此，优选将得到的半导体部件用胶粘剂的固化物1g用100℃的纯水10g浸泡2个小时后的纯水的pH为6～8，更优选pH为6.5～7.5。
为降低粘度，上述胶粘组合物也可以含有稀释剂。
优选上述稀释剂具有环氧基，1分子中的环氧基数优选的下限为2，优选的上限为4。若1分子中的环氧基数不足2，在半导体部件用胶粘剂固化后，有时体现不出充分的耐热性。若1分子中的环氧基数超过4，则有时因固化而发生变形，或者残留未固化的环氧基，由此，有时发生接合强度的降低或反复的热应力造成的接合不良。上述稀释剂的1分子中的环氧基数更优选的上限为3。
另外，优选上述稀释剂具有芳香环及/或双环戊二烯结构。
上述稀释剂在120℃下的重量减少量及在150℃下的重量减少量优选的上限为1％。若在120℃下的重量减少量及在150℃下的重量减少量超过1％，则在半导体部件用胶粘剂的固化中及固化后，未反应物有可能挥发，有时对生产性或得到的半导体芯片层叠体的性能带来不利影响。
另外，还优选上述稀释剂的固化起始温度低于其它固化性化合物，且其固化速度快。
上述胶粘组合物中的稀释剂配合量的优选下限为1重量％，优选上限为20重量％。若上述稀释剂的配合量为上述范围外，则有时不能充分降低胶粘组合物的粘度。
优选上述半导体部件用胶粘剂含有CV值为10％以下的间隔粒子。
通过含有上述CV值为10％以下的间隔粒子，例如在使用本发明的半导体芯片层叠体的制造方法制造多层半导体芯片层叠体的情况下，不插入伪芯片等就能够保持芯片间距离恒定。
若上述间隔粒子的CV值超过10％，则由于粒子直径的偏差大，而难以保持芯片间距离恒定，有时难以充分发挥作为间隔粒子的功能。上述间隔粒子的CV值更优选的上限为6％，最优选的上限为4％。
此外，在本说明书中，所谓CV值是指通过下述式(1)求得的数值。
粒子直径的CV值(％)＝(σ2/Dn2)×100   (1)
式(1)中，σ2表示粒子直径的标准偏差，Dn2表示数均粒子直径。
另外，在本说明书中，所谓芯片间距离是指基板和半导体芯片的距离与半导体芯片彼此的距离这两者。
上述CV值为10％以下的间隔粒子(以下也简称为间隔粒子)的平均粒子直径无特别限定，可以选择能够实现所期望的芯片间距离的粒子直径，但优选的下限为5μm，优选的上限为200μm。若上述间隔粒子的平均粒子直径不足5μm，则例如在使用本发明的半导体芯片层叠体的制造方法制造多层半导体芯片层叠体的情况下，有时难以将芯片间距离缩短至间隔粒子的粒子直径程度。若上述间隔粒子的平均粒子直径超过200μm，则例如在使用本发明的半导体芯片层叠体的制造方法制造多层半导体芯片层叠体的情况下，有时芯片间距离增大到所需以上。上述间隔粒子的平均粒子直径更优选的下限为9μm，更优选的上限为50μm。
优选上述间隔粒子的平均粒子直径为半导体部件用胶粘剂中添加的间隔粒子以外的固体成分的平均粒子直径的1.2倍以上。若上述间隔粒子的平均粒子直径不足间隔粒子以外的固体成分的平均粒子直径的1.2倍，则例如在使用本发明的半导体芯片层叠体的制造方法制造多层半导体芯片层叠体的情况下，有时难以将芯片间距离确实地缩小至间隔粒子的粒子直径程度。更优选上述间隔粒子的平均粒子直径为间隔粒子以外的固体成分的平均粒子直径的1.3倍以上。
优选上述间隔粒子的粒子直径分布的标准偏差为间隔粒子的平均粒子直径的10％以下。由此，例如在使用本发明的半导体芯片层叠体的制造方法制造多层半导体芯片层叠体的情况下，可以更稳定地水平层叠半导体芯片。
上述间隔粒子用下述式(2)表示的K值优选的下限为980N/mm2，优选的上限为4900N/mm2。
K = ( 3 / 2 ) · F · S - 3 / 2 · R - 1 / 2 - - - ( 2 )
式(2)中，F、S分别表示间隔粒子的10％压缩变形中的负荷值(kgf)、压缩位移(mm)，R表示该间隔粒子的半径(mm)。
此外，上述K值可通过以下的测定方法进行测定。
首先，将间隔粒子散布在具有平滑表面的钢板上，之后，从其中选择1个间隔粒子，使用微小压缩试验机通过金刚石制的直径50μm的圆柱的平滑端面对间隔粒子进行压缩。此时，设压缩负荷为电磁力进行电性检测，设压缩位移为工作变压器引起的变位而进行电性检测。而且，根据得到的压缩位移-负荷的关系分别求出10％压缩变形中的负荷值、压缩位移，根据得到的结果计算出K值。
上述间隔粒子从20℃、10％的压缩变形状态开始释放时的压缩恢复率优选的下限为20％。通过使用具有这样的压缩恢复率的间隔粒子，例如在使用本发明的半导体芯片层叠体的制造方法制造多层半导体芯片层叠体的情况下，且在层叠后的半导体芯片间存在大于平均粒子直径的间隔粒子的情况下，都可以通过压缩变形使形状恢复而作为间隔调节材料发挥作用。因此，可以以更稳定的恒定间隔水平层叠半导体芯片。
此外，上述压缩恢复率可通过以下的测定方法进行测定。
利用与测定上述K值的情况同样的方法，以压缩位移为工作变压器的变位进行电性检测，在压缩至反转负荷值后减小负荷，测定此时的负荷和压缩位移的关系。根据得到的测定结果计算出压缩恢复率。其中，除负荷的终点的负荷值不是零，而是0.1g以上的原点负荷值。
上述间隔粒子的材质无特别限定，但优选为树脂粒子。
构成上述树脂粒子的树脂无特别限定，可列举例如聚乙烯、聚丙烯、聚甲基戊烯、聚氯乙烯、聚四氟乙烯、聚苯乙烯、聚甲基丙烯酸甲酯、聚对苯二甲酸乙二醇酯、聚对苯二甲酸丁二醇酯、聚酰胺、聚酰亚胺、聚砜、聚苯醚、聚缩醛等。其中，从易于调节间隔粒子的硬度和压缩恢复率且可提高耐热性方面，优选使用交联树脂。
上述交联树脂无特别限定，可列举例如环氧树脂、酚醛树脂、三聚氰胺树脂、不饱和聚酯树脂、二乙烯基苯聚合物、二乙烯基苯-苯乙烯共聚物、二乙烯基苯-(甲基)丙烯酸酯共聚物、邻苯二甲酸二烯丙基酯聚合物、三烯丙基三聚异氰酸酯聚合物、苯鸟粪胺等具有网状结构的树脂。其中，优选二乙烯基苯聚合物、二乙烯基苯-苯乙烯共聚物、二乙烯基苯-(甲基)丙烯酸酯共聚物、邻苯二甲酸二烯丙酯聚合物等。在使用这些交联树脂的情况下，将半导体芯片焊接之后，对固化工艺、钎焊软溶工艺等热处理工艺的耐性优异。
优选对上述间隔粒子根据需要进行表面处理。通过对上述间隔粒子实施表面处理，在得到的半导体部件用胶粘剂中可实现后述的粘度特性。
上述表面处理的方法无特别限定，例如，在上述胶粘组合物作为整体表现出疏水性的情况下，优选对表面赋予亲水基。对上述表面赋予亲水基的方法无特别限定，例如可列举在作为间隔粒子使用上述树脂粒子的情况下，用具有亲水基的偶联剂对树脂粒子的表面进行处理的方法等。
优选上述间隔粒子为球状。另外，上述间隔粒子的纵横比优选的上限为1.1。通过将纵横比设定为1.1以下，例如，在使用本发明的半导体芯片层叠体的制造方法制造多层半导体芯片层叠体的情况下，可保持芯片间距离稳定且恒定。此外，在本说明书中，所谓纵横比与粒子的长径和短径有关，是指长径的长度相对于短径的长度之比(长径长度除以短径长度的值)。该纵横比的值越接近1，间隔粒子的形状越接近圆球。
上述半导体部件用胶粘剂中的上述间隔粒子的配合量优选的下限为0.01重量％，优选的上限为5重量％。若上述间隔粒子的配合量不足0.01重量％，则例如在使用本发明的半导体芯片层叠体的制造方法制造多层半导体芯片层叠体的情况下，有时难以保持芯片间距离稳定且恒定。若上述间隔粒子的配合量超过5重量％，则有时会降低得到的半导体部件用胶粘剂作为胶粘剂的功能。
另外，上述半导体部件用胶粘剂除上述间隔粒子以外还包含具有上述间隔粒子的平均粒子直径以上的粒子直径的固形成分时，这种固形成分的配合量优选的上限为1重量％。
优选具有上述间隔粒子的平均粒子直径以上的粒子直径的固形成分的融点为上述半导体部件用胶粘剂的固化温度以下。
优选具有上述间隔粒子的平均粒子直径以上的粒子直径的固形成分的最大粒子直径，为上述间隔粒子的平均粒子直径的1.1～1.5，更优选1.1～1.2。
优选上述半导体部件用胶粘剂还含有触变性赋予剂。通过含有上述触变性赋予剂，可使得到的半导体部件用胶粘剂实现所期望的粘度性能。
上述触变性赋予剂无特别限定，可列举例如金属微粒子、碳酸钙、热解二氧化硅、氧化铝、氮化硼、氮化铝、硼酸铝等无机微粒子等。其中，优选热解二氧化硅。
另外，作为上述触变性赋予剂，可根据需要使用进行了表面处理的触变性赋予剂。特别是作为上述触变性赋予剂，优选使用表面具有亲水基的粒子。作为上述表面具有亲水基的粒子，具体而言，可列举例如表面具有亲水基的热解二氧化硅等。
在作为上述触变性赋予剂使用粒子状触变性赋予剂时，平均粒子直径优选的上限为1μm。若上述触变性赋予剂的平均粒子直径超过1μm，则有时所得到的半导体部件用胶粘剂难以表现出所期望的触变性。
上述半导体部件用胶粘剂中的上述触变性赋予剂的配合量无特别限定，但在没有对上述间隔粒子进行表面处理的情况下，优选的下限为0.5重量％，优选的上限为20重量％。若上述触变性赋予剂的配合量不足0.5重量％，则有时难以对得到的半导体部件用胶粘剂赋予足够的触变性。若上述触变性赋予剂的配合量超过20重量％，则在使用本发明的半导体芯片层叠体的制造方法制造半导体芯片层叠体时，有时半导体部件用胶粘剂的排除性降低。上述触变性赋予剂的配合量更优选的下限为3重量％，更优选的上限为10重量％。
优选上述半导体部件用胶粘剂还包含具有可与上述固化性化合物反应的官能团的高分子化合物。通过含有这种高分子化合物，发生因热而引起的变形时的接合可靠性提高。
作为具有可与上述固化性化合物反应的官能团的高分子化合物，在使用环氧树脂作为上述固化性化合物的情况下，可列举例如具有氨基、氨基甲酸酯基、酰亚胺基、羟基、羧基、环氧基等的高分子化合物等。其中，优选具有环氧基的高分子化合物。通过添加具有上述环氧基的高分子化合物，半导体部件用胶粘剂的固化物表现出优良的挠性。即，由于上述半导体部件用胶粘剂的固化物兼备起因于作为上述固化性化合物的在主链上具有多环式烃骨架的环氧树脂的优良的机械强度、耐热性及耐湿性，和起因于具有上述环氧基的高分子化合物的优良的挠性，所以成为耐冷热循环性、耐软溶钎焊性、尺寸稳定性等优良的固化物，可实现高的胶粘可靠性及高的导通可靠性。
具有上述环氧基的高分子化合物只要是末端及/或侧链(侧基位)具有环氧基的高分子化合物就无特别限定，可列举例如含环氧基的丙烯酸橡胶、含环氧基的丁二烯橡胶、双酚型高分子量环氧树脂、含环氧基的苯氧基树脂、含环氧基的丙烯酸树脂、含环氧基的氨基甲酸酯树脂、含环氧基的聚酯树脂等。其中，从可得到含有许多环氧基的高分子化合物，且固化物的机械强度及耐热性更为优良方面，优选含环氧基的丙烯酸树脂。含有这些环氧基的高分子化合物既可以单独使用，也可以并用两种以上。
在作为具有可与上述固化性化合物反应的官能团的高分子化合物，使用具有上述环氧基的高分子化合物特别是使用含环氧基的丙烯酸树脂时，具有上述环氧基的高分子化合物的重量平均分子量优选的下限为1万。若重量平均分子量不足1万，则有时造成半导体部件用胶粘剂的造膜性不充分，难以充分提高半导体部件用胶粘剂固化物的挠性。
在作为具有可与上述固化性化合物反应的官能团的高分子化合物，使用具有上述环氧基的高分子化合物特别是使用含有环氧基的丙烯酸树脂时，具有上述环氧基的高分子化合物的环氧当量优选的下限为200，优选的上限为1000。若环氧当量不足200，则有时难以充分提高半导体部件用胶粘剂固化物的挠性。若环氧当量超过1000，则有时半导体部件用胶粘剂固化物的机械强度及耐热性不充分。
上述半导体部件用胶粘剂中的具有可与上述固化性化合物反应的官能团的高分子化合物的配合量无特别限定，但是，相对于上述固化性化合物100重量份，优选的下限为1重量份，优选的上限为30重量份。若具有可与上述固化性化合物反应的官能团的高分子化合物的配合量不足1重量份，则半导体部件用胶粘剂有时得不到对热应变足够的可靠性。若具有可与上述固化性化合物反应的官能团的高分子化合物的配合量超过30重量份，则有时半导体部件用胶粘剂的耐热性下降。
优选上述半导体部件用胶粘剂还包含进行了表面处理的二氧化硅填料。进行了上述表面处理的二氧化硅填料无特别限定，但是优选用苯基硅烷偶联剂进行了表面处理的二氧化硅填料。
上述半导体部件用胶粘剂中的进行了上述表面处理的二氧化硅填料的配合量无特别限定，但是，相对于上述固化性化合物100重量份，优选的下限为30重量份，优选的上限为400重量份。若进行了上述表面处理的二氧化硅填料的配合量不足30重量份，则有时所得到的半导体部件用胶粘剂不能保持充分的可靠性。若进行了上述表面处理的二氧化硅填料的配合量超过400重量份，则有时所得到的半导体部件用胶粘剂的粘度过高，涂敷稳定性降低。
上述半导体部件用胶粘剂根据需要也可以含有溶剂。
上述溶剂无特别限定，可列举例如芳香族烃类、氯化芳香族烃类、氯化脂肪族烃类、醇类、酯类、醚类、酮类、二醇醚(溶纤剂)类、脂环式烃类、脂肪族烃类等。
上述半导体部件用胶粘剂根据需要也可以含有无机离子交换体。
上述无机离子交换体中，作为市售品可列举例如IXE系列(日本东亚合成株式会社制造)等。上述半导体部件用胶粘剂的上述无机离子交换体的配合量优选的上限为10重量％，优选的下限为1重量％。
上述半导体部件用胶粘剂根据需要也可以含有防渗剂、咪唑硅烷偶联剂等胶粘性赋予剂等其它添加剂。
上述半导体部件用胶粘剂优选使用E型粘度计在25℃下测定粘度时，0.5rpm下的粘度为150Pa·s以下，10rpm下的粘度为20Pa·s以下。若0.5rpm下的粘度超过150Pa·s或10rpm下的粘度超过20Pa·s，则有时难以按所期望的形状涂敷半导体部件用胶粘剂，或者在经过后述的使半导体部件用胶粘剂均匀地润湿扩展的工序(3)时，由于半导体部件用胶粘剂不能均匀地润湿扩展到整个接合区域，而在铸型密封后产生空洞，有时所得到的半导体芯片层叠体的可靠性不足。另外，例如在使用本发明的半导体芯片层叠体的制造方法制造多层半导体芯片层叠体的情况下，在后述的半导体芯片层叠工序(2)中，有时即使对层叠后的半导体芯片进行加压，也不能使芯片间距离达到与间隔粒子的粒子直径实质上相等的距离。
上述半导体部件用胶粘剂优选使用E型粘度计在25℃下测定粘度时，0.5rpm下的粘度为100Pa·s以下，10rpm下的粘度为15Pa·s以下。
另外，上述半导体部件用胶粘剂使用E型粘度计在25℃下测定粘度时，0.5rpm下的粘度为10Pa·s以上，10rpm下的粘度为0.1Pa·s以上。若0.5rpm下的粘度不足10Pa·s或10rpm下的粘度不足0.1Pa·s，则涂敷后至后述的半导体芯片层叠工序(2)之间，难以维持涂敷时的形状，或者在经过后述的使半导体部件用胶粘剂均匀地润湿扩展的工序(3)时，从接合区域溢出的半导体部件用胶粘剂量增多，难以对得到的半导体芯片层叠体进行引线接合。
上述半导体部件用胶粘剂优选使用E型粘度计在25℃下测定粘度时，1rpm下的粘度为10rpm下的粘度的2～5倍。若1rpm下的粘度达不到10rpm下的粘度的2倍，则有可能在涂敷后难以维持描绘形状。若1rpm下的粘度超过10rpm下的粘度的5倍，则在经过后述的使半导体部件用胶粘剂均匀地润湿扩展的工序(3)时，由于半导体部件用胶粘剂难以均匀地润湿扩展到整个接合区域，铸型密封后产生空洞，因此有时所得到的半导体芯片层叠体可靠性欠佳。
更优选上述半导体部件用胶粘剂使用E型粘度计在25℃下测定粘度时，1rpm下的粘度为10rpm下的粘度的4倍以下。
此外，上述半导体部件用胶粘剂优选使用E型粘度计在80℃下测定粘度时，0.5rpm下的粘度为1Pa·s以上、30Pa·s以下。若0.5rpm下的粘度不足1Pa·s，则在经过后述的使半导体部件用胶粘剂均匀地润湿扩展的工序(3)时，从接合区域溢出的半导体部件用胶粘剂量增多，或者难以对得到的半导体芯片层叠体进行引线接合。若0.5rpm下的粘度超过30Pa·s，则在经过后述的使半导体部件用胶粘剂均匀地润湿扩展的工序(3)时，由于半导体部件用胶粘剂不能均匀地润湿扩展到整个接合区域，铸型密封后产生空洞，因而有时所得到的半导体芯片层叠体可靠性欠佳。
上述半导体部件用胶粘剂更优选使用E型粘度计在80℃下测定粘度时，0.5rpm下的粘度为3Pa·s以上、25Pa·s以下，更优选5Pa·s以上、20Pa·s以下，更优选6Pa·s以上、15Pa·s以下。
上述半导体部件用胶粘剂在固化后的-55～125℃下的弹性模量E优选的下限为1GPa，优选的上限为8GPa。若弹性模量E不足1GPa，则有时得不到充分的耐热性。若弹性模量E超过8GPa，则有时因温度的变化造成的变形而产生的应力集中，对接合可靠性带来不利影响。上述半导体部件用胶粘剂在固化后的-55～125℃下的弹性模量E更优选的下限为2GPa，更优选的上限为7GPa。
上述半导体部件用胶粘剂优选在20～120℃条件下经过5分钟后的反应率不足5％。若上述反应率为5％以上，则在使用本发明的半导体芯片层叠体的制造方法制造半导体芯片层叠体的情况下，有时半导体部件用胶粘剂的润湿扩展不充分，或者难以得到作为目标的空间达到率。
制造上述半导体部件用胶粘剂的方法无特别限定，可列举例如对具有上述固化性化合物及固化剂的胶粘组合物，根据需要按规定量配合而混合上述固化促进剂、具有可与上述固化性化合物反应的官能团的高分子化合物、上述触变性赋予剂、其它添加剂等后，配合上述间隔粒子的方法。
上述混合的方法无特别限定，可列举使用例如高速分散机、万能搅拌机、班伯里混炼机、捏和机等的方法。
在本发明的半导体芯片层叠体的制造方法中，经由如上所述涂敷的半导体部件用胶粘剂，进行在上述基板或其它半导体芯片上层叠半导体芯片的半导体芯片层叠工序(2)。
在上述半导体芯片层叠工序(2)中，通过经由涂敷的半导体部件用胶粘剂，相对于上述基板或其它半导体芯片使上述半导体芯片对位而进行层叠。
刚完成上述半导体芯片层叠工序(2)之后，上述半导体部件用胶粘剂的润湿扩展区域为接合区域的60％以上且小于100％。
若上述半导体部件用胶粘剂的润湿扩展区域不足接合区域的60％，则在经过后述的使半导体部件用胶粘剂均匀地润湿扩展的工序(3)时，上述半导体部件用胶粘剂难以均匀地润湿扩展到整个接合区域，所得到的半导体芯片层叠体可靠性欠佳。若上述半导体部件用胶粘剂的润湿扩展区域为接合区域的100％以上，则在经过后述的使半导体部件用胶粘剂均匀地润湿扩展的工序(3)时，从接合区域溢出的半导体部件用胶粘剂量增多，难以对所得到的半导体芯片层叠体进行引线接合。
此外，在本发明的半导体芯片层叠体的制造方法中，图1示意性表示刚完成上述半导体芯片层叠工序(2)之后的状态。在图1中，半导体芯片2经由涂敷的半导体部件用胶粘剂3层叠于基板或其它半导体芯片1上。
在上述半导体芯片层叠工序(2)中，优选对层叠于上述基板或其它半导体芯片上的半导体芯片进行按压。通过按压使上述半导体部件用胶粘剂均匀地润湿扩展到接合区域的规定范围，另外，在上述半导体部件用胶粘剂含有上述间隔粒子的情况下，可以按照利用间隔粒子支承半导体芯片间的间隔的方式进行层叠。
上述按压优选以0.01～1.0MPa的压力进行0.1～5秒钟。通过按上述范围内的压力及时间进行按压，上述半导体部件用胶粘剂能够均匀地润湿扩展到接合区域的60％以上且小于100％。优选以0.05～0.5MPa的压力进行上述按压。
另外，在上述半导体芯片层叠工序(2)中，例如在使用本发明的半导体芯片层叠体的制造方法制造多层半导体芯片层叠体时，优选通过上述按压将芯片间距离缩小至所期望的芯片间距离的1～3倍。此时，优选在上述半导体部件用胶粘剂含有上述间隔粒子且芯片间距离大于间隔粒子的粒子直径的情况下，在后述的使半导体部件用胶粘剂均匀地润湿扩展的工序(3)中，通过使半导体部件用胶粘剂均匀地润湿扩展到整个接合区域，使芯片间距离和间隔粒子的粒子直径之差为10μm以下。
在本发明的半导体芯片层叠体的制造方法中，接着进行使上述半导体部件用胶粘剂均匀地润湿扩展到上述基板或其它半导体芯片上的使上述半导体芯片接合的区域即整个接合区域的工序(3)。
在使上述半导体部件用胶粘剂均匀地润湿扩展的工序(3)中，上述基板或其它半导体芯片和半导体芯片之间的半导体部件用胶粘剂，在使用E型粘度计进行测定时的0.5rpm下的粘度为1～30Pa·s。
通过将上述半导体部件用胶粘剂的粘度设为上述范围内，可使上述半导体部件用胶粘剂均匀地润湿扩展到整个接合区域。此时，上述半导体部件用胶粘剂利用表面张力被保持在上述基板或其它半导体芯片和上述半导体芯片之间。通过在这样保持的状态下，使上述半导体部件用胶粘剂在后述的固化工序(4)中固化，能够调节从接合区域溢出的半导体部件用胶粘剂的量。
此外，在本发明的半导体芯片层叠体的制造方法中，图2示意性表示刚完成使上述半导体部件用胶粘剂均匀地润湿扩展的工序(3)之后的状态。在图2中，半导体部件用胶粘剂3润湿扩展到整个接合区域，利用表面张力被保持在基板或其它半导体芯片1和半导体芯片2之间。另外，图3中示意性地表示未妥善进行使上述半导体部件用胶粘剂均匀地润湿扩展的工序(3)，半导体部件用胶粘剂3没有根据表面张力被保持而从半导体芯片2的接合区域溢出的状态。若从接合区域溢出的半导体部件用胶粘剂量增多，则难以对得到的半导体芯片层叠体进行引线接合。
在使上述半导体部件用胶粘剂均匀地润湿扩展的工序(3)中，若使用E型粘度计进行测定时的0.5rpm下的、上述半导体部件用胶粘剂的粘度不足1Pa·s，则从接合区域溢出的半导体部件用胶粘剂量增多，难以对得到的半导体芯片层叠体进行引线接合。在使上述半导体部件用胶粘剂均匀地润湿扩展的工序(3)中，若使用E型粘度计进行测定时的0.5rpm下的、上述半导体部件用胶粘剂的粘度超过30Pa·s，则由于上述半导体部件用胶粘剂难以均匀地润湿扩展到整个接合区域，铸型密封后产生空洞，因此所得到的半导体芯片层叠体可靠性欠佳。
在使上述半导体部件用胶粘剂均匀地润湿扩展的工序(3)中，优选在接合区域的2个以上的部位局部性地形成胶瘤。
此外，在本说明书中，所谓胶瘤是指从接合区域溢出的半导体部件用胶粘剂较厚的部分。另外，本说明书中，所谓在接合区域的2个以上的部位局部性地形成胶瘤，是指不是接合区域的整个周围，而是例如角或边等接合区域的一部分中，在2个以上的部位局部性地形成胶瘤。
在使上述半导体部件用胶粘剂均匀地润湿扩展的工序(3)中，可以通过使上述半导体部件用胶粘剂均匀地润湿扩展到整个接合区域，调节从接合区域溢出的半导体部件用胶粘剂量即胶瘤的量。但是，在上述半导体部件用胶粘剂向整个接合区域润湿扩展的过程中，有时产生上述半导体芯片的位置偏移即芯片移位。
针对该问题，在使上述半导体部件用胶粘剂均匀地润湿扩展的工序(3)中，通过边在接合区域的2个以上的部位局部性地形成胶瘤，边使上述半导体部件用胶粘剂均匀地润湿扩展，即使在调节胶瘤的量而使其小型化的半导体芯片层叠体中，也可既可以进行良好的引线接合，又可抑制芯片移位，从而可进一步提高得到的半导体芯片层叠体的可靠性。
另外，在局部性地形成胶瘤的部位为接合区域中的1个部位的情况下，有时上述半导体芯片在上述半导体部件用胶粘剂上旋转，而不能充分地抑制芯片移位。
由于上述接合区域的2个以上的部位可以更好地抑制芯片移位，因而，优选其为处于彼此对称的位置的角、边、边的一部分等及其组合。
另外，在半导体芯片上以阶梯状层叠半导体芯片时，通过在第一级半导体芯片上和第二级半导体芯片突出的部分的下侧的2个以上的部位局部形成胶瘤，可有效地抑制芯片移位。
在使上述半导体部件用胶粘剂均匀地润湿扩展的工序(3)中，为了在接合区域的2个以上的部位局部性地形成胶瘤，优选例如在上述涂敷工序(1)中，以对称的形状涂敷上述半导体部件用胶粘剂。
上述对称的形状无特别限定，可列举例如图4、6、8、10、12及14所示的形状。例如，在上述涂敷工序(1)中，在将上述半导体部件用胶粘剂涂敷成图4所示的形状的情况下，在刚完成上述半导体芯片层叠工序(2)之后，上述半导体部件用胶粘剂的润湿扩展区域的形状成为图5所示的形状，然后，在使上述半导体部件用胶粘剂均匀地润湿扩展的工序(3)中，可边在接合区域的2个以上的部位局部性地形成胶瘤，边使上述半导体部件用胶粘剂均匀地润湿扩展。同样地，例如，在上述涂敷工序(1)中，将上述半导体部件用胶粘剂涂敷成图6、图8、图10、图12及图14所示的形状的情况下，在刚完成上述半导体芯片层叠工序(2)之后，上述半导体部件用胶粘剂润湿扩展区域的形状分别成为图7、图9、图11、图13及图15所示的形状。
上述胶瘤的大小无特别限定，但胶瘤距接合区域的距离(胶瘤距离)优选的下限为50μm，优选的上限为300μm。若胶瘤距上述接合区域的距离不足50μm，则不能充分获得形成胶瘤的效果。若胶瘤距上述接合区域的距离超过300μm，则有时胶瘤将引线接合焊盘污染而引起引线接合不良。
胶瘤距上述接合区域的距离更优选的下限为100μm，更优选的上限为300μm，更优选的下限为150μm，更优选的上限为300μm。
使上述半导体部件用胶粘剂均匀地润湿扩展的工序(3)只要是可使上述半导体部件用胶粘剂均匀地润湿扩展就无特别限定。
作为使上述半导体部件用胶粘剂均匀地润湿扩展的工序(3)，例如也可以进行对上述基板或其它半导体芯片和半导体芯片之间的半导体部件用胶粘剂进行常温处理的常温工序。
此外，本说明书中，所谓常温处理是指用规定的时间维持为常温的处理，另外，所谓常温是指不需另外加热的温度，具体而言，可列举例如0～40℃范围的温度等。
另外，作为使上述半导体部件用胶粘剂均匀地润湿扩展的工序(3)，例如也可以进行下述两个工序，即，对上述基板或其它半导体芯片和半导体芯片之间的半导体部件用胶粘剂进行加温处理的加温工序(3-1)、和对上述加温处理后的半导体部件用胶粘剂进行保温处理的保温工序(3-2)。
此外，本说明书中，所谓加温处理是指在规定的温度、时间、加温速度等条件下慢慢进行加热的处理。
进行上述加温处理的方法无特别限定，可列举例如自常温至80℃用时30分钟使其升温的方法等。
在进行上述保温工序(3-2)的情况下，可以在上述半导体部件用胶粘剂向整个接合区域均匀地润湿扩展，且利用表面张力被保持在上述基板或其它半导体芯片和上述半导体芯片之间的状态，使上述半导体部件用胶粘剂凝胶化。
此外，本说明书中，所谓保温处理是指在上述加温工序(3-1)中所达到的温度条件下维持规定的时间的处理。
上述保温处理的方法无特别限定，可列举例如在80℃的烘箱中保持60分钟的方法等。
为了进行使上述半导体部件用胶粘剂均匀地润湿扩展的工序(3)，优选预先使用E型粘度计测定0.5rpm下的上述半导体部件用胶粘剂的粘度，调节达到1～30Pa·s范围的温度。
在本发明的半导体芯片层叠体的制造方法中，接着进行使上述半导体部件用胶粘剂固化的固化工序(4)。通过进行上述固化工序(4)，可使上述半导体部件用胶粘剂固化而得到半导体芯片层叠体。
上述固化工序(4)中的固化方法无特别限定，可以适当选择符合上述半导体部件用胶粘剂的固化特性的固化条件，可列举例如在120℃条件下加热30分钟、在170℃条件下加热30分钟的方法等。
在使用本发明的半导体芯片层叠体的制造方法制造多层半导体芯片层叠体的情况下，从使上述半导体部件用胶粘剂均匀地润湿扩展的工序(3)至上述固化工序(4)的工序，既可以每次层叠一层半导体芯片时进行，也可以重复进行半导体芯片的层叠，直至所期望的层数之后，一次进行。
另外，在使用本发明的半导体芯片层叠体的制造方法制造多层半导体芯片层叠体的情况下，优选在上述固化工序(4)后所得到的半导体芯片层叠体的芯片间距离的偏差以3σ计为小于5μm。若偏差以3σ计为5μm以上，则所得到半导体芯片层叠体有时产生引线接合不良、倒装式接合不良。σ表示标准偏差。
在本发明的半导体芯片层叠体的制造方法中，关于使上述半导体部件用胶粘剂均匀地润湿扩展的工序(3)及上述固化工序(4)，例如，可以将这些工序作为一系列的工序进行，也可以将各个工序分开进行。另外，关于上述加温工序(3-1)和上述保温工序(3-2)，例如，可以将这些工序作为一系列的工序进行，也可以将各个工序分开进行。不论哪种情况，至关重要的是，通过在各工序中适当地选择温度、时间、加温速度等，以上述半导体部件用胶粘剂均匀地润湿扩展到整个接合区域的状态，或者在接合区域的2个以上的部位局部性地形成胶瘤，且上述半导体部件用胶粘剂均匀地润湿扩展到整个接合区域的状态，使其固化。
在本发明的半导体芯片层叠体的制造方法中，可以对基板接合半导体芯片而制造半导体芯片层叠体，另外，例如，也可以对与基板接合的半导体芯片等其它半导体芯片进一步接合半导体芯片而制造多层半导体芯片层叠体。另外，本发明的半导体芯片层叠体的制造方法特别适合将半导体芯片层叠成十字状的情况。
通过使用本发明的半导体芯片层叠体的制造方法制造半导体芯片层叠体，再用密封剂等将得到的半导体芯片层叠体密封，可制造半导体装置。这种半导体装置也是本发明之一。
发明效果
根据本发明，可提供一种半导体芯片层叠体的制造方法，其对从半导体芯片的接合区域溢出的半导体部件用胶粘剂的量进行调整，即使小型化也可得到高精度且可靠性高的半导体芯片层叠体。另外，根据本发明，还可提供一种使用该半导体芯片层叠体的制造方法的半导体装置。
附图说明
图1是示意性地表示在本发明的半导体芯片层叠体的制造方法中，刚完成半导体芯片层叠工序(2)之后的状态的剖面图；
图2是示意性地表示在本发明的半导体芯片层叠体的制造方法中，刚完成使半导体部件用胶粘剂均匀地润湿扩展的工序(3)之后的状态的剖面图；
图3是示意性地表示半导体部件用胶粘剂从半导体芯片的接合区域溢出的状态的剖面图；
图4是示意性地表示在本发明的半导体芯片层叠体的制造方法中，在涂敷工序(1)中，在接合区域涂敷半导体部件用胶粘剂的形状之一例的俯视图；
图5是示意性地表示在本发明的半导体芯片层叠体的制造方法中，刚完成半导体芯片层叠工序(2)之后，接合区域的半导体部件用胶粘剂的润湿扩展区域的形状之一例的俯视图；
图6是示意性地表示在本发明的半导体芯片层叠体的制造方法中，在涂敷工序(1)中，在接合区域涂敷半导体部件用胶粘剂的形状之一例的俯视图；
图7是示意性地表示在本发明的半导体芯片层叠体的制造方法中，刚完成半导体芯片层叠工序(2)之后，接合区域的半导体部件用胶粘剂润湿扩展区域的形状之一例的俯视图；
图8是示意性地表示在本发明的半导体芯片层叠体的制造方法中，在涂敷工序(1)中，在接合区域涂敷半导体部件用胶粘剂的形状之一例的俯视图；
图9是示意性地表示在本发明的半导体芯片层叠体的制造方法中，刚完成半导体芯片层叠工序(2)之后，接合区域的半导体部件用胶粘剂润湿扩展区域的形状之一例的俯视图；
图10是示意性地表示在本发明的半导体芯片层叠体的制造方法中，在涂敷工序(1)中，在接合区域涂敷半导体部件用胶粘剂的形状之一例的俯视图；
图11是示意性地表示在本发明的半导体芯片层叠体的制造方法中，刚完成半导体芯片层叠工序(2)之后，接合区域的半导体部件用胶粘剂润湿扩展区域的形状之一例的俯视图；
图12是示意性地表示在本发明的半导体芯片层叠体的制造方法中，在涂敷工序(1)中，在接合区域涂敷半导体部件用胶粘剂的形状之一例的俯视图；
图13是示意性地表示在本发明的半导体芯片层叠体的制造方法中，刚完成半导体芯片层叠工序(2)之后，接合区域的半导体部件用胶粘剂润湿扩展区域的形状之一例的俯视图；
图14是示意性地表示在本发明的半导体芯片层叠体的制造方法中，在涂敷工序(1)中，在接合区域涂敷半导体部件用胶粘剂的形状之一例的俯视图；
图15是示意性地表示在本发明的半导体芯片层叠体的制造方法中，刚完成半导体芯片层叠工序(2)之后，接合区域的半导体部件用胶粘剂润湿扩展区域的形状之一例的俯视图；
图16是示意性地表示在本发明的半导体芯片层叠体的制造方法中，在涂敷工序(1)中，在接合区域涂敷半导体部件用胶粘剂的形状之一例的俯视图；
图17是示意性地表示在本发明的半导体芯片层叠体的制造方法中，刚完成半导体芯片层叠工序(2)之后，接合区域的半导体部件用胶粘剂润湿扩展区域的形状之一例的俯视图；
图18是示意性地表示在本发明的半导体芯片层叠体的制造方法中，在涂敷工序(1)中，在接合区域涂敷半导体部件用胶粘剂的形状之一例的俯视图；
图19是示意性地表示在本发明的半导体芯片层叠体的制造方法中，刚完成半导体芯片层叠工序(2)之后，接合区域的半导体部件用胶粘剂润湿扩展区域的形状之一例的俯视图。
具体实施方式
下面，参照实施例更详细地说明本发明，但是，本发明不仅仅限定于这些实施例。
此外，在以下的实施例及比较例中记载的粒子直径的测定中，使用粒子尺寸测定机(Coulter counter库尔特颗粒计数仪ZB/C-1000、CoulterElectronics公司制造)
(实施例1)
(1)半导体部件用胶粘剂的制造
按照表1的实施例1的组成，使用高速分散机将如下所述的间隔粒子以外的各材料进行搅拌混合，制作胶粘组合物。按照表1的组成在得到的胶粘组合物中配合间隔粒子，再使用高速分散机进行搅拌混合，由此制造了半导体部件用胶粘剂。
1.环氧树脂
双酚F型环氧树脂(EXA-830-CRP，DIC公司制造)
间苯二酚型环氧树脂(EX-201，nagasechemteX株式会社制造)
聚醚型环氧树脂(エポゴ一セ一PT，四日市合成株式会社制造)
2.具有环氧基的高分子化合物
环氧基含有丙烯酸树脂(ブレンマ一CP-30，日油株式会社制造)
3.橡胶改性环氧树脂
NBR改性环氧树脂(EPR-4033，ADEKA公司制造)
4.固化剂
酸酐(YH-306，日本环氧树脂株式会社制造)
5.固化促进剂
咪唑化合物(2MA-OK，四国化成工业株式会社制造)
6.胶粘性赋予剂
咪唑硅烷偶联剂(SP-1000，日矿材料株式会社制造)
7.触变性赋予剂
热解二氧化硅(含表面亲水基的触变性赋予剂、QS-40，tokuyama株式会社制造)
8.间隔粒子
树脂粒子(ミクロパ一ルSP-210，积水化学工业株式会社制造，平均粒子直径10μm，CV值＝4％)
9.二氧化硅填料
球状二氧化硅(SE-4050-SPE、Admatechs株式会社制造，平均粒子直径1μm、最大粒子直径5μm)
(2)半导体芯片层叠体的制造
将得到的半导体部件用胶粘剂填充到10mL注射器(岩下Engineering株式会社制造)，在注射器前端安装精密喷嘴(岩下Engineering株式会社制造，喷嘴前端直径0.3mm)，使用分配器装置(SHOT MASTER300，武蔵Engineering株式会社制造)，以喷出压0.4MPa、半导体芯片和针的间隔200μm、涂敷量3.3μL，且以如图16所示的形状涂敷于玻璃基板上。
此时，涂敷有半导体部件用胶粘剂的区域为接合区域的50％。
隔着已涂敷的半导体部件用胶粘剂，使用倒装式接合器(DB-100、涩谷工业株式会社制造)，用0.3MPa的压力，将外围状地具有172个110μm的焊盘(pad)开口部的半导体芯片(芯片1)(厚度80μm，8mm×12mm见方，网格状图案，铝配线(厚度0.7μm)，L/S＝15/15，表面的氮化硅膜的厚度1.0μm)按压0.5秒钟，使其层叠于玻璃基板上。
此时，半导体部件用胶粘剂的润湿扩展区域为接合区域的70％，为图17所示的形状。
其后，通过在热风干燥炉内自常温至80℃花30分钟升温而进行加温处理，通过在80℃下放置60分钟而进行保温处理，之后，在150℃下进行60分钟加热，使半导体部件用胶粘剂固化，由此得到半导体芯片层叠体。
(实施例2)
在涂敷有半导体部件用胶粘剂的区域为接合区域的90％的区域，涂敷形状为图18所示的形状，且隔着已涂敷的半导体部件用胶粘剂将半导体芯片(芯片1)层叠于玻璃基板上之后不久，半导体部件用胶粘剂的润湿扩展区域为接合区域的95％，润湿扩展区域的形状为图19所示的形状，除此之外，与实施例1同样地操作，得到半导体部件用胶粘剂及半导体芯片层叠体。
(实施例3)
根据表1的实施例3的组成制作胶粘组合物，除此之外，与实施例1同样地操作，得到半导体部件用胶粘剂及半导体芯片层叠体。
(实施例4)
按照表1的实施例4的组成，制作胶粘组合物，除此之外，与实施例2同样地操作，得到半导体部件用胶粘剂及半导体芯片层叠体。
(实施例5)
按照表1的实施例5的组成，制作胶粘组合物，替代加热处理及保温处理而进行30分钟常温处理，除此之外，与实施例1同样地操作，得到半导体部件用胶粘剂及半导体芯片层叠体。
(实施例6)
按照表1的实施例6的组成，制作胶粘组合物，替代加热处理及保温处理而进行30分钟常温处理，除此之外，与实施例1同样地操作，得到半导体部件用胶粘剂及半导体芯片层叠体。
(实施例7)
在将半导体部件用胶粘剂涂敷于玻璃基板上时，按图4所示的形状涂敷半导体部件用胶粘剂，除此之外，与实施例3同样地操作，得到半导体芯片层叠体。在将半导体芯片(芯片1)层叠于玻璃基板上之后不久，接合区域的半导体部件用胶粘剂润湿扩展区域为图5所示的形状，形成有胶瘤。
(实施例8～10)
在将半导体部件用胶粘剂涂敷于玻璃基板上时，按与表2所示的附图相对应的形状涂敷半导体部件用胶粘剂，使用10mm×10mm见方大小的半导体芯片(芯片1)，除此之外，与实施例7同样地操作，得到半导体芯片层叠体。在将半导体芯片(芯片1)层叠于玻璃基板上之后不久，接合区域的半导体部件用胶粘剂润湿扩展区域为与表2所示的附图相对应的形状，形成了胶瘤。
(实施例11～12)
在将半导体部件用胶粘剂涂敷于玻璃基板上时，按与表2所示的附图相对应的形状涂敷半导体部件用胶粘剂，除此之外，与实施例7同样地操作，得到半导体芯片层叠体。在将半导体芯片(芯片1)层叠于玻璃基板上之后不久，接合区域的半导体部件用胶粘剂润湿扩展区域为与表2所示的附图相对应的形状，形成了胶瘤。
(比较例1)
涂敷有半导体部件用胶粘剂的区域为接合区域的20％的区域，且经由涂敷的半导体部件用胶粘剂将半导体芯片(芯片1)层叠于玻璃基板上之后不久，半导体部件用胶粘剂润湿扩展区域为接合区域的40％，除此之外，与实施例1同样地操作，得到半导体部件用胶粘剂及半导体芯片层叠体。
(比较例2)
涂敷有半导体部件用胶粘剂的区域为接合区域的95％的区域，且经由已涂敷的半导体部件用胶粘剂将半导体芯片(芯片1)层叠于玻璃基板上之后不久，半导体部件用胶粘剂润湿扩展区域为接合区域的110％，除此之外，与实施例1同样地操作，得到半导体部件用胶粘剂及半导体芯片层叠体。
(比较例3)
按照表3的比较例3的组成制作胶粘组合物，除此之外，与实施例1同样地操作，得到半导体部件用胶粘剂及半导体芯片层叠体。
(比较例4)
按照表3的比较例4的组成制作胶粘组合物，除此之外，与实施例1同样地操作，得到半导体部件用胶粘剂及半导体芯片层叠体。
(比较例5)
按照表3的比较例5的组成制作胶粘组合物，替代加热处理及保温处理而进行了30分钟常温处理，除此之外，与实施例1同样地操作，得到半导体部件用胶粘剂及半导体芯片层叠体。
(比较例6)
按照表3的比较例6的组成制作胶粘组合物，替代加热处理及保温处理而进行了30分钟常温处理，除此之外，与实施例1同样地操作，得到半导体部件用胶粘剂及半导体芯片层叠体。
(评价)
对在实施例及比较例中得到的半导体部件用胶粘剂及半导体芯片层叠体，通过以下的方法进行了评价。将结果示于表1、2、3。
(1)粘度的测定
使用E型粘度测定装置(商品名称“VISCOMETER TV-22”，TOKISANGYO CO.LTD公司制造，使用转子φ15mm、设定温度25℃)，测定了得到的半导体部件用胶粘剂的转速0.5rpm下的粘度(A)、1rpm下的粘度(B)及10rpm下的粘度(C)。另外，作为1rpm下的粘度(B)和10rpm下的粘度(C)的比求出(B/C)。
另外，使用E型粘度测定装置(商品名称“VISCOMETER TV-22”，TOKI SANGYO CO.LTD公司制造，使用转子φ15mm、设定温度80℃)，求出了得到的半导体部件用胶粘剂的转速0.5rpm下的粘度。
(2)半导体部件用胶粘剂的填充性
对于玻璃基板-半导体芯片(芯片1)间，按下述的基准评价接合区域的半导体部件用胶粘剂的填充性。
○从玻璃基板上看，整个接合区域填充有半导体部件用胶粘剂。
×从玻璃基板上看，接合区域有未填充半导体部件用胶粘剂的部分。
(3)半导体部件用胶粘剂的溢出(胶瘤距离)
对于玻璃基板-半导体芯片(芯片1)间，测定从接合区域溢出的半导体部件用胶粘剂的溢出距离(胶瘤距离)的最大值，按下述的基准进行了评价。
◎溢出距离的最大值为1～100μm。
○溢出距离的最大值为101～200μm。
△溢出距离的最大值为201～300μm。
×溢出距离的最大值为301μm以上，或在整个接合区域未填充半导体部件用胶粘剂的，溢出距离的最大值为0μm。
(4)芯片间距离的偏差、空间达到率
对得到的半导体芯片层叠体，制作10个样品，使用激光变位计(KS-1100、KEYENCE公司制造)测定各半导体芯片层叠体的层叠状态。具体而言，通过测定芯片1和玻璃上面的段差，从测定值中减去芯片厚度，求出芯片1和玻璃之间的芯片间距离后，设芯片间距离的偏差为3σ(μm)(σ＝标准偏差)进行计算。此外，在本说明书中，所谓芯片间距离是指基板和半导体芯片的距离及各半导体芯片彼此的距离这两层意思。
另外，作为空间达到率计算出(芯片间距离/间隔粒子的平均粒子直径)。
(5)耐软溶性试验
对得到的半导体芯片层叠体在125℃下进行6小时干燥，接着，在85℃、85％的湿润条件下进行48小时处理，之后，在与钎焊软溶时同样的260℃、30秒钟的条件下进行了加热处理。而且，对进行了3次这样的加热处理后的半导体芯片层叠体，观察是否发生了层间剥离。层间剥离的观察使用超声波探测映像装置(mi-scope hyper II、日立建机精密探测株式会社制造)进行。
对层间剥离，按下述的基准进行评价，由此进行半导体芯片层叠体的耐软溶性评价。
○几乎未观测到层间剥离。
△观察到少许的层间剥离。
×观察到层间有明显的剥离。
(6)芯片移位距离的测定
经由已涂敷的半导体部件用胶粘剂将半导体芯片层叠于玻璃基板上之后不久，测定从半导体芯片的角到玻璃基板的角的距离，其后，对于结束固化过程而得到的半导体芯片层叠体，测定从半导体芯片的角到玻璃基板的角的距离，以这些距离的差为芯片移位距离，按下述的基准进行了评价。
◎芯片移位距离为1～10μm。
○芯片移位距离为11～20μm。
△芯片移位距离为21～50μm。
×芯片移位距离为51μm以上。
Figure BDA0000084250700000291
Figure BDA0000084250700000301
Figure BDA0000084250700000311
产业上的可利用性
根据本发明，可提供一种半导体芯片层叠体的制造方法，其调节从半导体芯片的接合区域溢出的半导体部件用胶粘剂的量，即使小型化也可得到高精度且可靠性高的半导体芯片层叠体。另外，根据本发明，还可提供一种使用该半导体芯片层叠体的制造方法的半导体装置。
符号说明
1：基板或其它半导体芯片
2：半导体芯片
3：半导体部件用胶粘剂

Claims (8)

1.一种半导体芯片层叠体的制造方法，其特征在于，
所述半导体芯片层叠体是半导体芯片隔着半导体部件用胶粘剂与基板或其它半导体芯片接合而成的，
所述制造方法具有：
在基板或其它半导体芯片上涂敷半导体部件用胶粘剂的涂敷工序(1)；
隔着所述已涂敷的半导体部件用胶粘剂，通过以0.01～1.0MPa的压力按压0.1～5秒钟而在所述基板或其它半导体芯片上层叠半导体芯片的半导体芯片层叠工序(2)；
在所述基板或其它半导体芯片上的使所述半导体芯片接合的整个区域，使所述半导体部件用胶粘剂均匀地润湿扩展的工序(3)；和
使所述半导体部件用胶粘剂固化的固化工序(4)，
在所述涂敷工序(1)中，涂敷所述半导体部件用胶粘剂的区域为所述基板或其它半导体芯片上的使所述半导体芯片接合的区域的40～90％，
刚完成所述半导体芯片层叠工序(2)之后，所述半导体部件用胶粘剂的润湿扩展的区域为所述基板或其它半导体芯片上的使所述半导体芯片接合的区域的60％以上且小于100％，
使所述半导体部件用胶粘剂均匀地润湿扩展的工序(3)具有：对基板或其它半导体芯片和半导体芯片之间的半导体部件用胶粘剂进行加温处理的加温工序(3-1)；和对所述加温处理后的半导体部件用胶粘剂进行保温处理的保温工序(3-2)，
对于所述半导体部件用胶粘剂而言，使用E型粘度计在25℃下测定粘度时，0.5rpm下的粘度为10～150Pa·s，10rpm下的粘度为0.1～20Pa·s，1rpm下的粘度为10rpm下的粘度的2～5倍，并且在所述加温工序(3-1)中的加温温度和所述保温工序(3-2)中的保温温度下，用E型粘度计测定时的0.5rpm下的粘度为1～30Pa·s。
2.根据权利要求1所述的半导体芯片层叠体的制造方法，其特征在于，
在使半导体部件用胶粘剂均匀地润湿扩展的工序(3)中，在基板或其它半导体芯片上的使半导体芯片接合的区域的两个以上部位，局部地形成胶瘤。
3.根据权利要求1所述的半导体芯片层叠体的制造方法，其特征在于，
半导体部件用胶粘剂含有具有固化性化合物及固化剂的胶粘组合物和CV值为10％以下的间隔粒子。
4.根据权利要求1所述的半导体芯片层叠体的制造方法，其特征在于，
半导体部件用胶粘剂还含有触变性赋予剂。
5.根据权利要求4所述的半导体芯片层叠体的制造方法，其特征在于，
触变性赋予剂为在表面具有亲水基的粒子。
6.根据权利要求3所述的半导体芯片层叠体的制造方法，其特征在于，
半导体部件用胶粘剂还含有：具有能够与固化性化合物进行反应的官能团的高分子化合物。
7.根据权利要求1所述的半导体芯片层叠体的制造方法，其特征在于，
半导体部件用胶粘剂还含有用苯基硅烷偶联剂进行了表面处理的二氧化硅填料。
8.一种半导体装置，其特征在于，
使用权利要求1、2、3、4、5、6或7所述的半导体芯片层叠体的制造方法进行制造的。
CN2010800081757A 2009-03-10 2010-03-10 半导体芯片层叠体的制造方法及半导体装置 Expired - Fee Related CN102326239B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-056400 2009-03-10
JP2009056400 2009-03-10
PCT/JP2010/054026 WO2010104125A1 (ja) 2009-03-10 2010-03-10 半導体チップ積層体の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
CN102326239A CN102326239A (zh) 2012-01-18
CN102326239B true CN102326239B (zh) 2013-12-11

Family

ID=42728413

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800081757A Expired - Fee Related CN102326239B (zh) 2009-03-10 2010-03-10 半导体芯片层叠体的制造方法及半导体装置

Country Status (5)

Country Link
US (1) US8563362B2 (zh)
JP (5) JP4638556B2 (zh)
CN (1) CN102326239B (zh)
TW (1) TWI489565B (zh)
WO (1) WO2010104125A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013038123A (ja) * 2011-08-04 2013-02-21 Showa Denko Kk 絶縁回路基板の製造方法
US9975970B2 (en) 2011-09-27 2018-05-22 Sekisui Plastics Co., Ltd. Spacer particle for resin composition layer and use thereof
US9607916B2 (en) 2012-04-05 2017-03-28 Mektec Manufacturing Corporation (Thailand) Ltd Encapsulant materials and a method of making thereof
JP6152248B2 (ja) * 2012-04-19 2017-06-21 ファスフォードテクノロジ株式会社 ペースト塗布装置及びペースト塗布方法並びにダイボンダ
JP6335610B2 (ja) * 2014-04-23 2018-05-30 キヤノン株式会社 液体吐出ヘッド
AT523072B1 (de) * 2014-06-26 2021-05-15 Ev Group E Thallner Gmbh Verfahren zum Bonden von Substraten
JP6232167B1 (ja) 2016-03-30 2017-11-15 積水化学工業株式会社 インダクタ用接着剤及びインダクタ
CN215729821U (zh) * 2018-10-15 2022-02-01 株式会社村田制作所 无线通信器件制造装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1971888A (zh) * 2000-10-06 2007-05-30 索尼化学株式会社 粘接剂及电气装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5737839A (en) 1980-08-18 1982-03-02 Nec Corp Manufacture of hybrid integrated circuit
JP3453075B2 (ja) * 1998-11-13 2003-10-06 武蔵エンジニアリング株式会社 ペーストの形成方法
JP3456179B2 (ja) * 1999-11-12 2003-10-14 松下電器産業株式会社 ボンディングペーストの塗布方法
DE10139132A1 (de) * 2001-08-09 2003-02-27 Consortium Elektrochem Ind Alkoxyvernetzende einkomponentige feuchtigkeitshärtende Massen
US7323360B2 (en) * 2001-10-26 2008-01-29 Intel Corporation Electronic assemblies with filled no-flow underfill
JP2003179200A (ja) 2001-12-10 2003-06-27 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP2003188192A (ja) * 2001-12-18 2003-07-04 Nec Corp ダイマウント方法およびダイマウント装置
TW200718769A (en) * 2002-11-29 2007-05-16 Hitachi Chemical Co Ltd Adhesive composition, adhesive composition for circuit connection, connected body semiconductor device
JP4688443B2 (ja) * 2004-07-15 2011-05-25 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2006066816A (ja) 2004-08-30 2006-03-09 Toshiba Corp 半導体装置の製造方法及び半導体装置
WO2008010555A1 (fr) * 2006-07-20 2008-01-24 Sekisui Chemical Co., Ltd. Adhésif pour composants électroniques, procédé de fabrication d'un laminé de puce semi-conductrice, et dispositif semi-conducteur
US7851930B1 (en) * 2008-06-04 2010-12-14 Henkel Corporation Conductive adhesive compositions containing an alloy filler material for better dispense and thermal properties

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1971888A (zh) * 2000-10-06 2007-05-30 索尼化学株式会社 粘接剂及电气装置
CN1970671A (zh) * 2000-10-06 2007-05-30 索尼化学株式会社 粘接剂及电气装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2003-188192A 2003.07.04
JP特开2006-32625A 2006.02.02

Also Published As

Publication number Publication date
JP2011009764A (ja) 2011-01-13
JPWO2010104125A1 (ja) 2012-09-13
JP2011009765A (ja) 2011-01-13
CN102326239A (zh) 2012-01-18
JP2010283376A (ja) 2010-12-16
JP2011009766A (ja) 2011-01-13
TW201036076A (en) 2010-10-01
TWI489565B (zh) 2015-06-21
US20120021233A1 (en) 2012-01-26
JP4705192B2 (ja) 2011-06-22
US8563362B2 (en) 2013-10-22
JP4638556B2 (ja) 2011-02-23
WO2010104125A1 (ja) 2010-09-16

Similar Documents

Publication Publication Date Title
CN102326239B (zh) 半导体芯片层叠体的制造方法及半导体装置
CN101490829B (zh) 电子部件用粘合剂、半导体芯片层叠体的制造方法及半导体装置
KR100946606B1 (ko) 전자 부품용 접착제
CN105555848B (zh) 半导体芯片密封用热固化性树脂片及半导体封装体的制造方法
CN104204084B (zh) 固化性树脂组合物及其制造方法、高导热性树脂组合物及高导热性层叠基板
KR20000062333A (ko) 반도체 장치의 제법
KR102305674B1 (ko) 필름용 수지 조성물, 필름, 기재 부착 필름, 금속/수지 적층체, 수지 경화물, 반도체 장치 및 필름 제조 방법
KR20070084607A (ko) 인쇄 회로 기판에 반도체 패키지를 접속하는 방법
JP4339927B2 (ja) 半導体チップの積層方法
KR102513134B1 (ko) 실장 구조체의 제조 방법 및 이것에 이용되는 시트
KR20120106995A (ko) 에폭시 수지 조성물 및 그것을 사용한 접합체의 제조 방법, 그리고 접합체
JP2011198953A (ja) 電子部品積層体の製造方法
CN101578345A (zh) 电子部件用粘合剂
CN107207923B (zh) 多层粘接膜和连接结构体
JP5629168B2 (ja) 半導体チップ実装体の製造方法及び半導体装置
JP2012060020A (ja) 半導体チップ実装体の製造方法及び半導体装置
JP2012069893A (ja) 半導体チップの実装方法
JP2012004224A (ja) 電子部品接合体の製造方法及び電子部品接合体
JP6009743B2 (ja) 半導体パッケージの製造方法
JP2014181257A (ja) 熱硬化性樹脂組成物、及び、半導体装置の製造方法
JP2012134383A (ja) 電子部品の接続方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131211