CN102299174B - 用于高功率的、基于GaN的FET的布图设计 - Google Patents
用于高功率的、基于GaN的FET的布图设计 Download PDFInfo
- Publication number
- CN102299174B CN102299174B CN201110172447.3A CN201110172447A CN102299174B CN 102299174 B CN102299174 B CN 102299174B CN 201110172447 A CN201110172447 A CN 201110172447A CN 102299174 B CN102299174 B CN 102299174B
- Authority
- CN
- China
- Prior art keywords
- source
- finger
- gate
- array
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013461 design Methods 0.000 title abstract description 5
- 230000004888 barrier function Effects 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000011248 coating agent Substances 0.000 claims description 12
- 238000000576 coating method Methods 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 22
- 229910002601 GaN Inorganic materials 0.000 description 21
- 230000005669 field effect Effects 0.000 description 11
- 238000000034 method Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910002704 AlGaN Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000007634 remodeling Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
用于高功率的、基于GaN的FET的布图设计。FET，包括衬底、衬底上的缓冲层、缓冲层上的沟道层和沟道层上的阻挡层。源电极、栅电极和漏电极，在阻挡层上并纵向延伸。沟道层和阻挡层的一部分限定纵向延伸的台面结构，源电极和漏电极延伸越过台面结构的边缘。栅电极沿台面结构的边缘侧壁延伸。导电源极互连部在缓冲层上，具有电连接至源电极的第一端。第一介电层在缓冲层上，在源极互连部上。栅极通路在第一介电层中。导电栅极节点沿缓冲层延伸，电连接沿台面结构的侧壁延伸的栅电极的部分。栅极衬垫在邻近台面结构的第一介电层上。导电栅极连接带在栅极节点上并接触。栅极带与栅极衬垫电接触。源极通路在第一介电层中，源极衬垫在源极通路中。导电源极互连部有与源极衬垫电接触的第二端。
Description
技术领域
本发明涉及高压场效应晶体管(FET)，以及更具体地涉及使用基于氮化镓(GaN)的化合物的半导体的FET的布图。
背景技术
场效应晶体管(也被称为“FET”)，是一种常规的半导体器件，它可用于供数据处理和通信系统使用的开关模式电源中，此外还可用于使用受限功率以使灵敏电子电路工作的其他应用中。场效应晶体管已经基本上普遍取代了先前用于逆变器(一类电源或电源的一部分)的双极性晶体管以及用于整流的p-n二极管和肖特基二极管。场效应晶体管的普及至少部分是由如下因素推动的，即，需要提供具有在较高电流电平下的低dc输出电压诸如五伏或更低电压的高效率电源。上述应用广泛接受场效应晶体管是出于以下原因：较低的正向电压降、较快的切换速度，以及用于导通和截止所需的较低的功率消耗。因此，使用场效应晶体管有助于实现能够以低成本制造紧凑和高效的电源。
由于电源的负载通常被设计成使用缩小特征尺寸的电路元件的集成电路，因此不断需要发展出在更高电流电平(例如，50到100安培或更多)下具有更低输出电压(例如，一伏或更小)的新设计。现有开关模式电源，提供输入-输出电路隔离(通过变压器)、采用硅基场效应晶体管作为其中的同步整流器以及具有最佳电流应用设计，通常可在仅最高至数百千赫(“kHz”)的切换频率下运行，至少部分原因在于硅基场效应晶体管的较慢切换速度。但是，为了适应集成电路技术的持续发展，需要一兆赫兹(“MHz”)以上的电源切换频率以减小电源中的磁器件和电容性过滤元件的尺寸而不损害功率转换效率。与之相应，为满足这些条件，具有现有技术无法实现的特征的场效应晶体管不仅是需要的而且是必要的。
为了提供增大的功率处理能力，已经开发了具有更大有效区域的晶体管。但是，随着晶体管的有效区域的增加，晶体管可能会变得不太适合于高频运行，因为高频运行通常需要较小的源极到漏极距离以限制载流子渡越时间(carrier transit time)。一种用于增加晶体管的有效区域并仍然提供高频运行的技术是使用并联连接的多个晶体管单元。这样的结构包括多个细长的栅极“指状物(finger)”，用于控制通过多个单位单元中的每一个的电流。由此，每个单元的源极到漏极的距离可以被保持相对较小，同时仍然为晶体管提供增大的功率处理能力。
用于高性能场效应晶体管的一种选择材料为如下具有高电子迁移率以及产生高击穿电压的宽带隙的半导体，所述半导体能够使用那些与目前针对硅和当前这一代化合物半导体已经开发出的设备和方法没有显著不同的常规的设备和方法进行处理。一种尤其合意的材料是被称为氮化镓(“GaN”)的化合物半导体，其已被用于在一千兆赫以上的频率下运行良好的集成电路，并被用于制造具有高性能特征的功率场效应晶体管。基于GaN的FET器件，能够通过在AlGaN阻挡层(其具有较大带隙)和GaN层(其具有较窄带隙)之间的异质结界面上形成量子阱而最大化电子迁移率。因此，电子被俘获在量子阱中。所俘获的电子被表示为在未掺杂的GaN层中的二维电子气。电流的量是通过向栅电极施加电压来控制的，所述栅电极与半导体处于肖特基接触以使得电子沿源电极和漏电极之间的沟道流动。
随着对基于GaN的FET的市场需求持续增长，仍然需要许多改进以提高各种运行特征，诸如击穿电压Vbr、接通电阻以及截止频率。
发明内容
根据本发明，提供了一种FET，包括衬底、布置在所述衬底上的缓冲层、布置在所述缓冲层上的沟道层、以及布置在所述沟道层上的阻挡层。源电极、栅电极和漏电极都位于所述阻挡层上，并延纵向方向在其上延伸。沟道层和阻挡层它们的一部分限定了一个沿纵向延伸的台面结构(mesa)，以及所述源电极和所述漏电极延伸越过所述台面结构的边缘。所述栅电极沿台面结构的边缘侧壁延伸。导电源极互连部被布置在缓冲层上，并具有电连接至源电极的第一端。第一介电层被布置在缓冲层上，并位于源极互连部的上方。在第一介电层中形成栅极通路。导电栅极节点沿缓冲层延伸，并与沿台面结构的侧壁延伸的栅电极的部分电连接。栅极衬垫(pad)被布置在邻近台面结构的第一介电层上。导电栅极连接带位于栅极节点上，并与之接触。栅极带与栅极衬垫电接触。源极通路形成在第一介电层中，以及源极衬垫形成在源极通路中。导电源极互连部具有与源极衬垫电接触的第二端。
根据本发明的另一方面，提供了一种FET，包括第一组指状阵列和第二组指状阵列，每一组指状阵列都包括源极、栅极和漏极。第一源极衬垫电连接至第一组指状阵列中的源电极。第二源极衬垫电连接至第二组指状阵列中的源电极。公共的漏极衬垫电连接至第一组指状阵列和第二组指状阵列中的漏电极。第一栅极衬垫电连接至第一组指状阵列中的栅电极。第二栅极衬垫电连接至第二组指状阵列中的栅电极。还提供了衬底，其上布置了所述第一组指状阵列、所述第二组指状阵列、所述第一源极衬垫、所述第二源极衬垫、所述公共的漏极衬垫、所述第一栅极衬垫和所述第二栅极衬垫。
附图说明
图1是根据本发明构造的两个基于GaN的FET单元的截面图。
图2是图1示出的基于GaN的FET的平面图。
图3是沿图2中的线A-A截取的截面图。
图4是示出了多个指状物的基于GaN的FET的扩展平面图。
图5是图4示出的基于GaN的FET的更大的扩展平面图。
图6是图4中的FET的截面图。
图7是图4中的FET的截面图。
图8是其中栅极衬垫和源极衬垫相重叠的基于GaN的FET的扩展平面图。
图9是图8示出的FET的细节平面图。
图10是图9中的FET的截面图。
图11是图9中的FET的截面图。
图12(a)示出了对于两个不同的栅极长度Lg，具体的导通电阻与栅极到漏极间隔Lgd的相关性。
图12(b)示出了击穿电压与栅极到漏极间隔Lgd的相关性。
图13示出了对于两个不同的栅极长度Lg，器件的截止频率与栅极到漏极间隔Lgd的相关性。
图14是FET布图的另一实施方案的平面图，其中具有两组指状阵列。
图15示出类似于图14的另一实施方案，但其中栅极衬垫重叠于源极衬垫。
具体实施方式
图1是根据本发明构造的两个基于GaN的FET单元的截面图。如所示，在诸如蓝宝石衬底之类的半绝缘衬底10上，形成异质结结构(heterojunction structure)。该异质结结构包括，例如形成在衬底10上的GaN的缓冲层20。台面结构90形成在缓冲层20上。该台面结构90包括未掺杂的GaN层30和未掺杂的阻挡层40(例如AlGaN)，该未掺杂的阻挡层40通常远薄于未掺杂的GaN层30。未掺杂的GaN层30充当沟道层。源电极50和漏电极70布置在未掺杂的阻挡层40上。栅电极60也形成在未掺杂的AlGaN层40上，并位于源电极50和漏电极70之间。
图2是其中示出了两个栅极“指状物”的基于GaN的FET的平面图。应注意到，在图1和图2以及其后的附图中，类似的元件由类似的附图标记表示。源电极50、栅电极60和漏电极70相互交叉。电极(指状物)在纵向方向上延伸，其宽度为W，长度为L。图1的截面图是沿图2中的线B-B穿过台面结构90的中心截取的。如图2所示，栅电极60在纵方向上延伸越过台面结构90的边缘。此外，沟道30、阻挡层40、源电极50和漏电极70也在纵方向上延伸越过台面结构90的边缘。这在图3中最清晰地示出，图3是沿图2的线A-A截取的截面图。在本发明的一些实施方案中，源电极50和漏电极70延伸越过台面结构的边缘约2-3微米。栅电极60从台面结构90的上表面延伸出并沿台面结构侧壁92向下到在此接触缓冲层20，如图1到图4的结合所示出的。
图4是基于GaN的FET的扩展平面图，其示出了多个指状物以及位于缓冲层20上的栅极衬垫120和源极衬垫150。图5是更大的基于GaN的FET的扩展平面图，其示出了两个栅极衬垫120、一个源极衬垫150和一个漏极衬垫162。图4是关于图5中的表示在圈15内的部分的细节图。如图4所最佳示出的，沿台面结构侧壁92的栅电极60每个都连接至导电栅极互连部130。如所示，相邻的导电栅极互连部130在导电栅极节点145处交汇。导电栅极节点145每个都连接至导电栅极连接带110，该连接带则连接至栅极衬垫120。通过这种方式，栅电极60与栅极衬垫120电通信。类似地，源电极50连接至导电源极互连部140，该互连部则连接至源极衬垫150，从而在源电极50和源衬垫150之间提供电通信。如图5所示，漏极衬垫162被类似地构造。图4和5示出的互连布图布置的一个优势在于，它避免了使用空气桥，空气桥通常用于连接源极触点和漏极触点但隔离栅极触点。这样的布置是有利的，因为空气桥通常需要复杂的处理步骤且会降低器件的总体可靠性。
图6是图4的截面图。源极互连部140位于缓冲层20之上。或者，介电层152(例如，氮化硅、二氧化硅)可以被提供在缓冲层120上。在这一情况下，源极互连部140(和源极衬垫150)以及栅极互连部130(以及栅极衬垫120)都形成在介电层152上。介电层152用于降低栅极衬垫、源极衬垫和漏极衬垫之间的电流传导，在缓冲层20并不具有高阻抗时，这样的电流传导将尤其成问题。介电层155形成在源互连部140上。栅极通路156形成在栅极节点145上，并被填充导电材料从而形成栅极互连部130。最后，如图6进一步示出的，栅极连接带110和栅极衬垫120形成在栅极互连部130上。
图7是图4的截面图。源极衬垫通路158形成在介电层155中。源极衬垫150形成在源极衬垫通路158之中和上方，并且所述源极衬垫与图4中示出的源极互连部140电接触。
在图4-7中示出的本发明的实施方案中，栅极连接带110——其连接穿过栅极通路156的所有栅极互连部130——不与源极衬垫150重叠。但是，栅极连接带110与源极互连部140部分重叠。本发明的这些实施方案的一个优势在于，栅极衬垫120和源极衬垫150不重叠，从而使得器件的总电容降低。
在本发明的其他实施方案中，栅极衬垫120和源极衬垫150重叠。这样一个布置被示出在图8的平面图中(与图5相比)，并在图9中被详细示出，图9示出了图8的圆圈18中示出的区域。图10是图9的截面图，以及图11是图9的截面图。图8-11中示出的本发明的实施方案的一个优势在于，在电极和衬垫之间可以实现相对较低的扩散电阻。但是，栅极衬垫和源极衬垫之间的重叠区域需要被谨慎地布置，以避免过多的电容。
附图中示出的以及上述的各种特征的尺寸，可由本领域技术人员根据包括在各种运行参数中进行权衡的众所周知的原则进行选择。但是，出于对本发明进行阐释而非限制的目的，下述的尺寸已被发现适合于多种不同的器件应用。例如，在本发明的一个实施方案中，栅电极长度为约3微米或更小，这确保了导通电阻相对较小且同时仍然实现相对快的切换速度。如果栅极长度更小的话，则由于栅极的充电和放电，栅极电阻将在切换过程中增加。在本发明的一些实施方案中，源电极的长度和漏电极的长度为约10微米，且每一指状物为约1000微米长。在其它实施方案中，每一指状物的长度在约250微米和1毫米之间。如果源电极和漏电极的长度被显著减小，则可能无法实现良好的电流扩散，因此欧姆接触将受到影响。另一方面，如果电极过大，则器件将占用过大空间，制造成本也将增加。栅极连接带110的长度可以被选择为约40微米，以实现合理的栅极电阻，以及允许充分的制造公差。栅极到漏极距离大体为约15微米或更小，通常的值为约10微米。各种其他的尺寸在图中被以微米为单位示出。栅极到源极间隔通常由所采用的工艺的限制决定，但在一些情况下将优选为亚微米级。
图12(a)示出了对于两个不同的栅极长度Lg，具体的导通电阻与栅极到漏极间隔Lgd的相关性。类似地，图12(b)示出了击穿电压与栅极到漏极间隔Lgd的相关性。这些基于仿真的结果示出了可以通过降低栅极长度和增加栅极到漏极间隔Lgd，来获得低导通电阻和高击穿电压。
图13示出了对于两个不同的栅极长度Lg，器件的截止频率与栅极到漏极间隔Lgd的相关性。这些仿真结果示出了截止频率随栅极到漏极间隔Lgd的增加而减少。与图12(a)和12(b)相一致地，它们也示出了较长的栅极长度并不会增强器件性能。
图14是FET布图的另一实施方案的平面图，其中具有两组指状物145，而非前述实施方案中的一组指状物(与图5相比)。也即，在图14中，指状物的总数加倍，而它们的宽度减半(即，存在400个指状物，每组200个，每个指状物为500微米长)。该器件包括两个源极衬垫150、一个漏极衬垫162和四个栅极衬垫120。所述漏极衬垫位于每组指状物之间。在图14中，栅极衬垫120未与源极衬垫重叠。图15示出了与图14类似的另一实施方案，但是其中栅极衬垫120与源极衬垫重叠。图14和15中示出的布置的一个优势在于，源极衬垫和漏极衬垫现在彼此靠得更近，从而降低了金属互连部的扩散阻抗。
虽然本文具体阐释和描述了各种实施方案，但是应认识到，只要不背离本发明的宗旨和意向范围，本发明的改型和变体已被上述教导覆盖，并处于所附权利要求的范围内。例如，尽管耗尽型FET被描述为基于GaN的器件，但本发明较普遍包括了由任意第Ⅲ族氮化物半导体形成的耗尽型FET，其中第Ⅲ族元素可以是镓(Ga)、铝(Al)、硼(B)或铟(In)。
Claims (7)
1.一种FET，包括：
第一组指状阵列和第二组指状阵列，每一组指状阵列都包括源极、栅极和漏极；
第一源极衬垫，电连接至所述第一组指状阵列中的源电极；
第二源极衬垫，电连接至所述第二组指状阵列中的源电极；
公共的漏极衬垫，电连接至所述第一组指状阵列和所述第二组指状阵列中的漏电极，其中所述公共的漏极衬垫布置在所述第一组指状阵列和所述第二组指状阵列之间，其中各个指状物均沿一个共同方向延伸；
第一栅极衬垫，电连接至所述第一组指状阵列中的栅电极；
第二栅极衬垫，电连接至所述第二组指状阵列中的栅电极；以及
衬底，其上布置了所述第一组指状阵列、所述第二组指状阵列、所述第一源极衬垫、所述第二源极衬垫、所述公共的漏极衬垫、所述第一栅极衬垫和所述第二栅极衬垫。
2.根据权利要求1所述的FET，其中所述指状阵列中的至少一个包括：
布置在所述衬底上的缓冲层、布置在所述缓冲层上的沟道层、以及布置在所述沟道层上的阻挡层，其中所述源电极、所述栅电极和所述漏电极布置在所述阻挡层之上并在其上以纵向方向延伸，其中，所述沟道层和所述阻挡层它们的一部分限定了一个纵向延伸的台面结构，以及所述源电极和所述漏电极延伸越过该台面结构的边缘，以及其中所述栅电极沿所述台面结构的边缘侧壁延伸。
3.根据权利要求1所述的FET，其中所述栅极衬垫和所述源极衬垫彼此不重叠。
4.根据权利要求1所述的FET，其中所述栅极衬垫和所述源极衬垫至少部分重叠。
5.根据权利要求2所述的FET，其中所述源电极和所述漏电极延伸越过所述台面结构的边缘约2-3微米。
6.根据权利要求2所述的FET，其中所述沟道层包括第Ⅲ族氮化物半导体材料。
7.根据权利要求6所述的FET，其中所述沟道层包括GaN。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/821,492 | 2010-06-23 | ||
| US12/821,492 US8319256B2 (en) | 2010-06-23 | 2010-06-23 | Layout design for a high power, GaN-based FET |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102299174A CN102299174A (zh) | 2011-12-28 |
| CN102299174B true CN102299174B (zh) | 2015-06-10 |
Family
ID=44583591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110172447.3A Active CN102299174B (zh) | 2010-06-23 | 2011-06-23 | 用于高功率的、基于GaN的FET的布图设计 |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US8319256B2 (zh) |
| EP (1) | EP2400553A3 (zh) |
| JP (1) | JP2012009863A (zh) |
| CN (1) | CN102299174B (zh) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8319256B2 (en) * | 2010-06-23 | 2012-11-27 | Power Integrations, Inc. | Layout design for a high power, GaN-based FET |
| US8519916B2 (en) * | 2010-08-11 | 2013-08-27 | Sarda Technologies, Inc. | Low interconnect resistance integrated switches |
| US8896034B1 (en) * | 2010-08-11 | 2014-11-25 | Sarda Technologies, Inc. | Radio frequency and microwave devices and methods of use |
| US9236378B2 (en) | 2010-08-11 | 2016-01-12 | Sarda Technologies, Inc. | Integrated switch devices |
| JP2012084743A (ja) * | 2010-10-13 | 2012-04-26 | Fujitsu Semiconductor Ltd | 半導体装置及び電源装置 |
| JP5985282B2 (ja) * | 2012-07-12 | 2016-09-06 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR102034712B1 (ko) * | 2013-03-12 | 2019-10-21 | 엘지이노텍 주식회사 | 전력 반도체 소자 및 패키지 |
| JP5948500B2 (ja) * | 2013-06-13 | 2016-07-06 | シャープ株式会社 | ヘテロ接合電界効果トランジスタ |
| KR102100928B1 (ko) | 2013-10-17 | 2020-05-15 | 삼성전자주식회사 | 고전자 이동도 트랜지스터 |
| US9048838B2 (en) * | 2013-10-30 | 2015-06-02 | Infineon Technologies Austria Ag | Switching circuit |
| US9525063B2 (en) | 2013-10-30 | 2016-12-20 | Infineon Technologies Austria Ag | Switching circuit |
| CN104201253B (zh) * | 2014-07-10 | 2017-08-25 | 中航（重庆）微电子有限公司 | 一种氮化镓器件及其制造方法 |
| JP6555082B2 (ja) * | 2015-10-30 | 2019-08-07 | 富士通株式会社 | 半導体装置 |
| US9786660B1 (en) * | 2016-03-17 | 2017-10-10 | Cree, Inc. | Transistor with bypassed gate structure field |
| US9774322B1 (en) | 2016-06-22 | 2017-09-26 | Sarda Technologies, Inc. | Gate driver for depletion-mode transistors |
| WO2018096537A1 (en) | 2016-11-24 | 2018-05-31 | Visic Technologies Ltd. | Transistor cell |
| US10545055B2 (en) | 2017-06-13 | 2020-01-28 | Semiconductor Components Industries, Llc | Electronic device including a temperature sensor |
| CN107546265B (zh) * | 2017-08-09 | 2020-11-03 | 苏州捷芯威半导体有限公司 | 半导体器件及其制造方法 |
| US10529802B2 (en) * | 2017-09-14 | 2020-01-07 | Gan Systems Inc. | Scalable circuit-under-pad device topologies for lateral GaN power transistors |
| CN107799590B (zh) * | 2017-11-21 | 2024-05-24 | 华南理工大学 | 一种大栅宽的GaN基微波功率器件及其制造方法 |
| CN111400848A (zh) * | 2018-12-27 | 2020-07-10 | 中国科学院半导体研究所 | 基于场效应晶体管的太赫兹波探测器的天线设计方法 |
| US11482600B1 (en) | 2019-09-05 | 2022-10-25 | United States of America as represented by Wright-Patterson the Secretary of the Air Force | Alignment-tolerant gallium oxide device |
| US11801003B2 (en) | 2020-02-12 | 2023-10-31 | Hi Llc | Estimating the magnetic field at distances from direct measurements to enable fine sensors to measure the magnetic field from the brain using a neural detection system |
| US11980466B2 (en) | 2020-02-12 | 2024-05-14 | Hi Llc | Nested and parallel feedback control loops for ultra-fine measurements of magnetic fields from the brain using a neural detection system |
| US11604236B2 (en) | 2020-02-12 | 2023-03-14 | Hi Llc | Optimal methods to feedback control and estimate magnetic fields to enable a neural detection system to measure magnetic fields from the brain |
| US11872042B2 (en) | 2020-02-12 | 2024-01-16 | Hi Llc | Self-calibration of flux gate offset and gain drift to improve measurement accuracy of magnetic fields from the brain using a wearable neural detection system |
| CN111490162B (zh) * | 2020-04-14 | 2023-05-05 | 中国科学院重庆绿色智能技术研究院 | 一种基于微纳结构力敏薄膜的柔性人工传入神经系统及其制备方法 |
| WO2022148553A1 (en) * | 2021-01-11 | 2022-07-14 | Huawei Technologies Co., Ltd. | Multi-terminal gallium nitride power transistor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2161754A2 (en) * | 2008-09-03 | 2010-03-10 | Kabushiki Kaisha Toshiba | A semiconductor device and fabrication method for the same |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5168329A (en) | 1989-11-06 | 1992-12-01 | Sumitomo Electric Industries, Ltd. | Microwave semiconductor device capable of controlling a threshold voltage |
| US6448590B1 (en) | 2000-10-24 | 2002-09-10 | International Business Machines Corporation | Multiple threshold voltage FET using multiple work-function gate materials |
| US6576927B2 (en) | 2001-03-06 | 2003-06-10 | The Furukawa Electric Co., Ltd. | Semiconductor device and GaN-based field effect transistor for use in the same |
| JP2003101017A (ja) * | 2001-09-27 | 2003-04-04 | Mitsubishi Electric Corp | 半導体装置 |
| JP2003168736A (ja) * | 2001-11-30 | 2003-06-13 | Hitachi Ltd | 半導体素子及び高周波電力増幅装置並びに無線通信機 |
| US6963140B2 (en) * | 2003-03-17 | 2005-11-08 | Analog Power Intellectual Properties | Transistor having multiple gate pads |
| US7250642B2 (en) * | 2004-07-29 | 2007-07-31 | Matsushita Electric Industrial Co., Ltd. | Field-effect transistor |
| JP5087818B2 (ja) | 2005-03-25 | 2012-12-05 | 日亜化学工業株式会社 | 電界効果トランジスタ |
| US7439556B2 (en) | 2005-03-29 | 2008-10-21 | Coldwatt, Inc. | Substrate driven field-effect transistor |
| US8203185B2 (en) | 2005-06-21 | 2012-06-19 | Cree, Inc. | Semiconductor devices having varying electrode widths to provide non-uniform gate pitches and related methods |
| EP2088620B1 (en) * | 2006-11-02 | 2016-03-16 | Kabushiki Kaisha Toshiba | Semiconductor device |
| WO2009066434A1 (ja) * | 2007-11-19 | 2009-05-28 | Nec Corporation | 電界効果トランジスタおよびその製造方法 |
| JP2010028029A (ja) * | 2008-07-24 | 2010-02-04 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
| US8319256B2 (en) * | 2010-06-23 | 2012-11-27 | Power Integrations, Inc. | Layout design for a high power, GaN-based FET |
-
2010
- 2010-06-23 US US12/821,492 patent/US8319256B2/en active Active
-
2011
- 2011-06-16 EP EP11170153.8A patent/EP2400553A3/en not_active Withdrawn
- 2011-06-23 JP JP2011139298A patent/JP2012009863A/ja not_active Withdrawn
- 2011-06-23 CN CN201110172447.3A patent/CN102299174B/zh active Active
-
2012
- 2012-10-19 US US13/655,979 patent/US8530903B2/en not_active Expired - Fee Related
-
2013
- 2013-08-13 US US13/965,871 patent/US8729565B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2161754A2 (en) * | 2008-09-03 | 2010-03-10 | Kabushiki Kaisha Toshiba | A semiconductor device and fabrication method for the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US8530903B2 (en) | 2013-09-10 |
| JP2012009863A (ja) | 2012-01-12 |
| US20110316045A1 (en) | 2011-12-29 |
| US8729565B2 (en) | 2014-05-20 |
| US8319256B2 (en) | 2012-11-27 |
| EP2400553A3 (en) | 2013-08-28 |
| EP2400553A2 (en) | 2011-12-28 |
| CN102299174A (zh) | 2011-12-28 |
| US20130043487A1 (en) | 2013-02-21 |
| US20130328060A1 (en) | 2013-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102299174B (zh) | 用于高功率的、基于GaN的FET的布图设计 | |
| KR100868103B1 (ko) | 집적 ⅲ-질화물 파워 디바이스 | |
| US8928039B2 (en) | Semiconductor device including heterojunction field effect transistor and Schottky barrier diode | |
| CN111095531A (zh) | 具有辅助栅极结构的功率半导体器件 | |
| CN102893392B (zh) | 采用孤岛拓扑结构的高密度氮化镓器件 | |
| CN110047910B (zh) | 一种高耐压能力的异质结半导体器件 | |
| WO2009039028A2 (en) | Gallium nitride diodes and integrated components | |
| CN104201201B (zh) | 一种用于GaN基HEMT器件的自适应偏置场板 | |
| US10135337B2 (en) | Semiconductor device | |
| KR20140070663A (ko) | 리세스 전극 구조를 갖는 반도체 장치 | |
| CN100521207C (zh) | 具有igbt和二极管的半导体器件 | |
| CN106920844A (zh) | 一种具有n型浮空埋层的resurf hemt器件 | |
| CN110649096A (zh) | 一种高压n沟道HEMT器件 | |
| CN104538440A (zh) | 一种缓冲层荷电resurf hemt器件 | |
| Hower et al. | Current status and future trends in silicon power devices | |
| CN110649097B (zh) | 一种高压p沟道HFET器件 | |
| CN113054016B (zh) | 一种碳化硅mosfet器件的元胞结构及功率半导体器件 | |
| CN209119109U (zh) | 一种具有倒流纵向沟道的mos器件 | |
| CN113053991A (zh) | 逆导型igbt的元胞结构及逆导型igbt | |
| KR102241012B1 (ko) | 다이오드 내장형 반도체 소자 | |
| CN114613856B (zh) | 一种双异质结GaN RC-HEMT器件 | |
| CN111293176B (zh) | 一种GaN纵向逆导结场效应管 | |
| CN113327923B (zh) | 一种静电泄放自保护的异质结半导体器件 | |
| CN112885896B (zh) | 一种hemt器件 | |
| CN116825785A (zh) | 一种横向功率半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |