CN102290528B - 存储装置及其制造方法 - Google Patents

存储装置及其制造方法 Download PDF

Info

Publication number
CN102290528B
CN102290528B CN201110154803.9A CN201110154803A CN102290528B CN 102290528 B CN102290528 B CN 102290528B CN 201110154803 A CN201110154803 A CN 201110154803A CN 102290528 B CN102290528 B CN 102290528B
Authority
CN
China
Prior art keywords
layer
lower electrode
storage device
metal
memory element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110154803.9A
Other languages
English (en)
Other versions
CN102290528A (zh
Inventor
大塚涉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN102290528A publication Critical patent/CN102290528A/zh
Application granted granted Critical
Publication of CN102290528B publication Critical patent/CN102290528B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种存储装置及其制造方法，所述存储装置包括：为每个存储单元单独形成的下部电极；在下部电极上形成并且能够根据电阻值变化而记录信息的存储层；和形成于存储层上的上部电极，其中，所述下部电极包括由金属或金属硅化物制成的第一层和在第一层上形成并且由金属氮化物制成的第二层，下部电极由第一层和第二层层叠而成，并且下部电极形成为使得仅第一层与其下方的层接触，并且仅第二层与作为其上方的层的存储层接触，存储层和上部电极形成为被多个存储单元共用。根据本发明，可对存储单元施加期望的电流和电压，并且获得良好的开关特性；可在存储单元中准确地且稳定地记录信息，并实现高度可靠的存储装置。

Description

存储装置及其制造方法
相关申请的交叉引用
本发明包含与2010年6月15日向日本专利局提交的日本专利申请JP2010-136460中公开的相关主题并要求其优先权，将其全部内容通过引用并入此处。
技术领域
本发明涉及包括可变电阻型存储元件的存储装置以及制造该存储装置的方法。
背景技术
过去，已有人提出了一种可变电阻型非易失性存储元件。
在可变电阻型非易失性存储元件中，使用其电阻值变化的材料(下文中称作可变电阻材料)形成用于根据电阻值而存储信息的存储层。
例如，以绝缘膜(高阻膜)作为存储层。存储层位于下部电极和上部电极之间，以形成存储元件。使用存储元件构成高速运行的存储装置(所谓的ReRAM)。
作为一种可变电阻型非易失性存储元件，有人提出了一种由存储层和离子源层层叠而成的存储元件，所述存储层根据存储层的电阻值的变化而存储信息，所述离子源层含有可作为离子移动的元素。
具有该配置的存储元件采用了一种结构，例如，其中存储层和离子源层位于下部电极和上部电极之间。离子源层含有例如Cu、Ag、Zn和Al等元素，以作为可变成离子的元素。在存储层中，可使用氧化钽、氧化铌、氧化铝、氧化铪和氧化锆之任一种或所述氧化物的混合材料。
例如，存储层布置于下部电极侧，而离子源层布置于上部电极侧，从而形成存储元件。如果相对于下部电极而对上部电极施加正电压，则离子源层中的诸如Cu等元素被电离，通过电场侵入存储层中，并在存储层中形成丝状物。因此，存储层变为低阻态。如果在存储层处于低阻态时，相对于下部电极而将负电压施加给上部电极，则在存储层中形成的丝状物被氧化，并且存储层返回初始的绝缘状态(高阻态)。
在可变电阻型非易失性存储元件中，下部电极是决定存储元件的开关特性的重要元件。
下部电极不能单独决定所述特性。与存储层(开关层)的一致性很重要(例如参见，Z.Wei等，“Highly Reliable TaOx ReRAM and Direct Evidence of Redox ReactionMechanism”，12-2，IEDM2008)。
图15图示了各种金属元素的电极电位(标准电极电位)和功函数之间的关系。在图15中，由虚线围绕的金属元素具有正电极电位。
如果在下部电极中使用了易于氧化或还原的材料，则存储层的特性恶化。
为实际上高速控制包含可变电阻材料的存储元件，必需在存储单元的存储元件中增设用于选择存储元件的晶体管，从而形成存储单元阵列。
当以高密度使用晶体管T和存储元件R制造1T1R存储单元阵列时，因为1T1R存储单元阵列的结构类似于所谓的DRAM的1T1C结构，故可通过以存储元件R来替代DRAM的电容器C，从而非常容易地实现高密度。
因此，当使用可变电阻型非易失性存储元件时，例如，只须如图16中的电路图所示地那样形成存储单元阵列即可。
如图16所示，存储单元包括存储元件101和晶体管102。
在图中，附图标记103表示用于选择存储单元的行并且控制晶体管102的导通和截止的布线，104表示用于选择存储单元的列的布线，并且105表示用于对存储元件101提供电位(地电位、电源电位等)的布线。
在通常的DRAM结构中，一般来说，在存储节点接触部(使电容器与基板连接的连接孔)中使用多晶硅(一般为N型掺杂)(例如参见，Y.K.Park等，“Fully Integrated 56nmDRAM Technology for 1Gb DRAM”，10B-4，VLSI tech 2007)。
另一方面，如上所述，在所谓的ReRAM中，下部电极是决定开关特性的非常重要的元件。在连接孔的多晶硅(所谓的多晶硅插塞)和存储层之间必须制造合适的下部电极。
例如，在由存储层和离子源层层叠而成的存储元件中，因为原理是通过可逆电场(电压)产生和消除金属丝，故期望下部电极的材料为不易氧化的稳定电极材料。
这种电极材料的可选项包括例如TiN、WN、TaN和ZrN等金属氮化物或者TiSi、NiSi、TaSi、WSi、CoSi等金属硅化物膜。
在包括可变电阻型非易失性存储元件的存储装置(存储器)中，为实现存储装置尺寸的减小和存储容量的增大，要求减小包括在存储装置中的存储单元的尺寸，并集成更大量的存储单元。
过去，已经提出了通过蚀刻等而将每个存储单元的存储层的可变电阻材料隔离。
参照图17A～图17D说明了制造此情况中的存储装置的方法的例子。
首先，如图17A所示，在绝缘层51中以多晶硅形成插塞(plug)层52。
此后，如图17B所示，在插塞层52的整个表面上依次形成下部电极53、存储层54和上部电极55。
如图17C所示，形成抗蚀剂图形。
使用抗蚀剂图形作为掩模，通过干式蚀刻而进行图形化。因此，如图17D所示，在插塞层52上，以每个存储单元隔离的图形形成包括下部电极53、存储层54和上部电极55的存储元件60。
在该结构的情况中，需要针对每一位或每一位线而对在存储层54中所使用的新材料或在半导体装置中很少使用的材料进行蚀刻和处理。
一般来说，难以对包含诸如Cu等耐蚀刻材料的高阻膜进行微处理(micro-process)。因此，以宽松的间距进行处理，且存储单元的尺寸增大。因此，难以增大存储器的密度。
另一方面，包含诸如氧化物等可变电阻材料的存储层具有充分高于其他层的电阻值。因此，即使每一位中仅隔离下部电极或上部电极，在存储层中仍不会发生与邻近存储单元的短路。
因此，构想了一种结构，其中，仅为每个存储单元隔离下部电极，并且在下部电极上形成存储层。
发明内容
在存储层中使用了可变电阻材料的存储元件中，当为每个存储单元仅隔离下部电极并在下部电极上形成存储层时，可构想下述制造方法。
下面说明第一制造方法。
如图18A所示，在绝缘层51中以多晶硅形成插塞层52。插塞层52的形成与图17A所示相同。
接下来，形成层间绝缘层56(通常为SiO2、SiN等)，层间绝缘层56用于隔离后来形成的下部电极。
在层间绝缘层56上涂敷抗蚀剂62，并如图18B所示，通过光刻去除抗蚀剂62的一部分，从而使插塞层52上的下部电极的图形形成开口。
如图18C所示，执行对层间绝缘层56干式蚀刻的步骤和去除抗蚀剂62的步骤，从而形成用于在插塞层52上嵌入下部电极的连接孔。
如图19D所示，在表面上，形成厚度比层间绝缘层56中的连接孔的深度小的Ti膜57。因此，在连接孔中，Ti膜57形成为与插塞层52接触。
而且，如图19E所示，在表面上，形成厚度完全填充连接孔的TiN层58。
通过CMP(化学机械研磨)法使表面平坦化。因此，如图19F所示，去除了层间绝缘层56上的Ti膜57和TiN层58，并且仅在插塞层52上的连接孔中保留有Ti膜57和TiN层58。
此后，依次形成存储层54和上部电极55。如图19G所示，形成包括下部电极53、存储层54和上部电极55的存储元件60。
在该结构的情况中，下部电极53包括Ti膜57以及在Ti膜57上的TiN膜58。
在该结构中，在由多晶硅制成的插塞层52与下部电极53之间的界面仅为Ti膜57。因此，可在界面处发生欧姆接合(ohmic junction)，且接触电阻减小。
然而，在以该第一制造方法得到的结构中，在与存储层54接触的下部电极53的一部分中存在纯金属(Ti)。因为金属Ti是易于氧化的材料，故金属Ti易于通过开关操作的电场而侵入存储层54中，并且使开关特性显著恶化。
下面说明第二制造方法。
首先，执行与图18A～图18C所示的步骤相同的步骤。在插塞层52上形成连接孔。
接下来，如图20D所示，在表面上形成厚度完全填充连接孔的TiN层58。
通过CMP法使表面平坦化。因此，如图20E所示，去除层间绝缘层56上的TiN层58，并且仅在插塞层52上的连接孔中保留有TiN层58。
此后，依次形成存储层54和上部电极55。如图20F所示，形成包括下部电极53、存储层54和上部电极55的存储元件60。在该结构的情况中，下部电极53包括TiN层58。
在该结构中，因为下部电极53的表面上不存在纯金属(Ti等)，故可抑制金属侵入存储层54中。可解决以第一制造方法得到的结构的问题。
然而，在该结构中，在由多晶硅制成的插塞层52和下部电极53之间的界面仅为TiN层58。因此，在界面处可能无法发生欧姆接合，且接触电阻增大。
因此，工作时发生的缺陷例如在于难以施加期望的电流和电压。
因此，当试图为每个存储单元隔离存储元件的所有层(下部电极、存储层和上部电极)并处理各层时，由于在处理存储层等的材料方面存在的困难，而难以提高存储装置的密度。
在仅为每个存储单元隔离下部电极的结构的情况中，用于减小与多晶硅插塞的接触电阻的纯金属(Ti、Ni、W、Co等)与存储层接触。因此，开关特性恶化。
因此，期望提供一种存储装置和制造该存储装置的方法，所述存储装置可减小下部电极和所述下部电极下方的层之间的接触电阻，并获得良好的开关特性。
根据本发明的一个实施方式，提供了一种存储装置，其包括：下部电极，其为每个存储单元单独形成；存储层，其形成于下部电极上，并且能够根据电阻值的变化而记录信息；和上部电极，其形成于存储层上。
下部电极包括由金属或金属硅化物制成的第一层和形成于第一层上并且由金属氮化物制成的第二层。
存储装置包括下部电极，该下部电极由第一层和第二层层叠而成，并且形成为仅使第一层与所述第一层下方的层接触，并且仅使第二层与作为所述第二层上方的层的存储层接触。
存储装置还包括形成为被多个存储单元共用的存储层以及形成为被多个存储单元共用的上部电极。
根据本发明的另一实施方式，提供了一种存储装置，其包括：下部电极，其为每个存储单元单独形成；存储层，其形成于下部电极上，并且能够根据电阻值的变化而记录信息；和上部电极，其形成于存储层上。
存储装置包括：下部电极，其包括由金属硅化物制成的层；和插塞层，该插塞层形成为与下部电极下方的层接触，并且由多晶硅制成。
存储装置还包括形成为被多个存储单元共用的存储层以及形成为被多个存储单元共用的上部电极。
还根据本发明的另一实施方式，提供了一种制造存储装置的方法，该存储装置包括为每个存储单元单独形成的下部电极、形成于下部电极上并且能够根据电阻值的变化而记录信息的存储层以及形成于存储层上的上部电极。
所述方法包括：在绝缘层中形成用于连接至所述绝缘层下方的层的连接孔；在所述连接孔以及所述绝缘层的表面上形成厚度小于连接孔的深度的金属膜；以及填充连接孔，以在所述金属层表面上形成金属氮化物层。
所述方法包括：通过进行平坦化处理，以去除存在于绝缘层上的金属膜和金属氮化物层；使金属膜中的靠近所述平坦化后的表面的部分氮化，并且形成为金属氮化物层；在包括金属膜和金属氮化物层的下部电极上，形成被多个存储单元共用的存储层和上部电极。
根据本发明的又一实施方式，提供了一种制造存储装置的方法，该存储装置包括为每个存储单元单独形成的下部电极、形成于下部电极上并且能够根据电阻值的变化而记录信息的存储层以及形成于存储层上的上部电极。
所述方法包括：在绝缘层中形成用于连接至作为所述绝缘层下方的层的硅层的连接孔；在所述连接孔以及所述绝缘层的表面上形成厚度小于连接孔的深度的金属膜；以及使得硅层以及在与硅层接触的部分中的金属膜彼此反应，并形成金属硅化物层。
所述方法包括：去除未与硅层反应的金属膜；填充连接孔，并在所述连接孔以及所述绝缘层的表面上形成金属氮化物层；以及通过进行平坦化处理，以去除绝缘层上的金属氮化物层。
所述方法还包括：在包括金属硅化物层和金属氮化物层的下部电极上，形成被多个存储单元共用的存储层和上部电极。
根据本发明的再一实施方式，提供了一种制造存储装置的方法，该存储装置包括为每个存储单元单独形成的下部电极、形成于下部电极上并能够根据电阻值的变化而记录信息的存储层以及形成于存储层上的上部电极。
所述方法包括：在绝缘层中形成由多晶硅制成的插塞层；在所述连接孔以及插塞层的表面上形成金属膜；使得插塞层以及与插塞层接触的部分中的金属膜彼此反应，并形成金属硅化物层；以及去除未与插塞层反应的金属膜。
所述方法包括：在包括金属硅化物层的下部电极上，形成被多个存储单元共用的存储层和上部电极。
通过根据所述实施方式的存储装置的配置，下部电极由第一层和第二层层叠而成，所述第一层由金属或金属硅化物制成，所述第二层形成于第一层上并且由金属氮化物制成。仅第一层与下部电极下方的层接触，并且仅第二层与作为下部电极上方的层的存储层接触。
因为仅有以金属或金属硅化物制成的第一层与该第一层下方的层接触，故第一层与其下方的层的接触电阻减小。
因为仅有以金属氮化物制成的第二层与作为其上方的层的存储层接触，故可抑制金属侵入存储层中。
通过根据另一实施方式的存储装置的配置，下部电极包括由金属硅化物制成的层，并且由多晶硅制成的插塞层与下部电极下方的层接触。
因为下部电极的金属硅化物与作为其下方的层的由多晶硅制成的插塞层接触，故与插塞层的接触电阻减小。
因为下部电极的金属硅化物与作为其上方的层的存储层接触，故可抑制金属侵入存储层中。
通过制造根据另一实施方式的存储装置的方法，因为在绝缘层中形成连接孔，并且形成厚度小于连接孔的深度的金属膜，故金属膜沿连接孔的底面和侧壁面形成。
因为金属氮化物层形成于表面上以填充连接孔，故金属氮化物层形成为填充在连接孔中的金属膜上的空间。去除绝缘层上的金属膜和金属氮化物层，从而仅在连接孔中保留金属膜和金属氮化物层。
因为金属膜中靠近表面的部分被氮化而形成金属氮化物层，并且在包括金属膜和金属氮化物层的下部电极上形成存储层，故下部电极中只有金属氮化物层与存储层接触。因此，由于金属不与存储层接触，故可抑制金属侵入存储层中。
因为金属膜形成于连接孔的底面上，故金属膜与下部电极下方的层接触。因此，可良好地设定与其下方的层的接触电阻。
通过制造根据又一实施方式的存储装置的方法，因为在绝缘层中形成连接孔，并且形成厚度小于连接孔的深度的金属膜，故金属膜沿连接孔的底面和侧壁面形成。
由于作为下方的层的硅层以及在与硅层接触的部分中的金属膜彼此反应，从而形成金属硅化物层，故而金属硅化物层形成为与连接孔的底面上的硅层接触。
而且，因为去除了未与硅层反应的金属膜，填充了连接孔，并且在表面上形成金属氮化物层，故金属氮化物层形成为填充连接孔中的金属硅化物层上的空间。
去除了绝缘层上的金属氮化物层，从而在连接孔中保留金属硅化物层和金属氮化物层。
而且，因为存储层形成于包括金属硅化物层和金属氮化物层的下部电极上，故下部电极中仅金属氮化物层与存储层接触。于是，由于金属不与存储层接触，故可抑制金属侵入存储层中。
由于金属硅化物层形成于连接孔的底面上，故金属硅化物层与下部电极下方的层接触。因此，可良好地设定与下方的层的接触电阻。
通过制造根据再一实施方式的存储装置的方法，在绝缘层中形成由多晶硅制成的插塞层，在表面上形成金属膜，并随后使得与插塞层接触的部分中的金属膜与插塞层反应，从而形成金属硅化物层。因此，金属硅化物层形成为与插塞层自对准。
由于去除了未与插塞层反应的金属膜，故在表面上仅露出绝缘层和金属硅化物层。
而且，因为在包括金属硅化物层的下部电极上形成存储层，故存储层形成为与金属硅化物层接触。于是，由于金属未与存储层接触，故可抑制金属侵入存储层中。
由于金属硅化物层与插塞层接触，故可良好地设定金属硅化物层与插塞层的接触电阻。
通过根据所述实施方式的存储装置，因为可减小下部电极和其下方的层之间的接触电阻，故可对存储单元施加期望的电流和电压。
由于可抑制金属侵入存储层中，故可在存储单元中获得良好的开关特性。
通过制造根据所述实施方式的半导体装置的方法，可制造这样的存储装置，其结构可减小下部电极和其下方的层之间的接触电阻并抑制金属侵入存储层中。因此，可制造可对存储单元施加期望的电流和电压的存储装置，并且在存储单元中获得良好的开关特性。
根据所述实施方式，可对存储单元施加期望的电流和电压，并且获得良好的开关特性。
因此，可在存储单元中准确地且稳定地记录信息，并实现高度可靠的存储装置。
附图说明
图1是根据本发明的第一实施方式的存储装置的示意图(截面图)；
图2A～图2D是用于说明制造如图1所示的存储装置的方法的制造工艺图；
图3E～图3H是用于说明制造如图1所示的存储装置的方法的制造工艺图；
图4是根据本发明的第二实施方式的存储装置的示意图(截面图)；
图5E～图5G是用于说明制造如图4所示的存储装置的方法的制造工艺图；
图6H和图6I是用于说明制造如图4所示的存储装置的方法的制造工艺图；
图7是根据本发明的第三实施方式的存储装置的示意图(截面图)；
图8A～图8E是用于说明制造如图7所示的存储装置的方法的制造工艺图；
图9是根据本发明的第四实施方式的存储装置的示意图(截面图)；
图10A～图10D是用于说明制造如图9所示的存储装置的方法的制造工艺图；
图11E～图11G是用于说明制造如图9所示的存储装置的方法的制造工艺图；
图12是根据本发明的第五实施方式的存储装置的示意图(截面图)；
图13A～图13D是用于说明制造如图12所示的存储装置的方法的制造工艺图；
图14E～图14H是用于说明制造如图12所示的存储装置的方法的制造工艺图；
图15是各种金属元素的电极电位和功函数之间的关系的图；
图16是包括可变电阻型非易失性存储元件的存储单元阵列的电路图；
图17A～图17D是用于说明制造具有其中为每个存储单元隔离各层的结构的存储装置的方法的制造工艺图；
图18A～图18C是用于说明制造具有其中为每个存储单元仅隔离下部电极的结构的存储装置的第一方法的制造工艺图；
图19D～图19G是用于说明制造具有其中为每个存储单元仅隔离下部电极的结构的存储装置的第一方法的制造工艺图；并且
图20D～图20F是用于说明制造具有其中为每个存储单元仅隔离下部电极的结构的存储装置的第二方法的制造工艺图。
具体实施方式
下面，说明实施本发明的最佳方式(下文中称作实施方式)。以下列顺序说明实施方式。
1.第一实施方式
2.第二实施方式
3.第三实施方式
4.第四实施方式
5.第五实施方式
<1.第一实施方式>
图1图示了根据本发明的第一实施方式的存储装置的示意图(截面图)。
在根据本实施方式的存储装置(存储器)中，布置有大量包括存储元件的存储单元以形成存储单元阵列，所述存储元件具有能够根据电阻值的变化而记录信息的存储层。
在图1中，图示了在具备这种配置的存储装置中的两个存储单元的截面图。实际上，形成有大量的具有与图1中所示的存储单元的配置相同的配置的存储单元，以构成存储装置。
如图1所示，形成由多晶硅制成的插塞层12以填充过孔的内部，所述过孔形成于绝缘层11中。插塞层12连接于设置于插塞层12下面的未图示的布线层或半导体层。与插塞层12连接的半导体层的例子包括在半导体层中形成的MOS晶体管的源极/漏极区。
在插塞层12上形成有用于形成存储元件20的各层。
在本实施方式中，存储元件20包括下部电极13、能够根据电阻值的变化而记录信息的存储层14以及上部电极15。
存储元件20的存储层14和上部电极15在图中形成为从左至右延伸，并且由存储单元阵列的所有存储单元共用。
层间绝缘层16为每个存储单元隔离存储元件20中包括的各个下部电极13，并且下部电极13形成为与插塞层12连接。
下部电极13包括作为第一层的金属膜17以及作为金属膜17上的第二层的金属氮化物层18。该结构与图19G中所示的结构相同。
在一般的半导体装置中，将金属用于插塞层中。
然而，在具备如图1所示的配置的存储装置中，为了使存储单元小型化并提高存储容量，必需尽可能地减小过孔的宽度，在所述过孔中嵌入并形成有插塞层12。
在一般半导体装置的插塞层中使用的金属很难嵌入窄的过孔中。
因此，在根据该实施方式的存储装置中，在插塞层12中使用了多晶硅，所述多晶硅用于DRAM的节点接触部，并且容易嵌入窄的过孔中。
在插塞层12中可使用不同于多晶硅的材料，只要所述材料为容易嵌入窄的过孔中的导电材料即可。
可使用例如选自Ti、Co、Ni、W和Ta的一种以上金属以及包含所述金属作为主要成分的合金作为金属膜17的材料。
可使用金属膜17中的金属的氮化物作为金属氮化物层18的材料。例如，可使用TiN、CoN、NiN、WN或TaN。
在存储层14中，使用电阻值可变的材料，从而可根据电阻值的变化而记录信息。
当存储元件20形成为可单独改变存储层14的电阻值时，作为存储层14的材料，可使用其电阻值根据例如晶体和非晶体之间的相变或者化合物状态的变化而变化的材料。例如，可使用诸如GeSbTe的相变材料、具备例如Pr1-xCaxMnO3(PCMO)的钙钛矿结构的复合氧化物、其他复合氧化物、或者诸如氧化钴或氧化钽等氧化物。
具体来说，当离子源层设置为与存储层14接触以形成存储元件20时，优选地使用选自Ta、Nb、Al、Hf、Zr、Ni、Co和Ce的一种以上元素(金属元素)的氧化物作为存储层14的材料。
当存储元件20形成为可单独改变存储层14中的电阻值时，可使用一般的电极材料作为上部电极15的材料。
具体来说，当离子源层设置为与存储层14接触以形成存储元件20时，仅须将上部电极15配置为也用作离子源层，或者仅须将上部电极15布置在离子源层和电极材料层的层叠结构中。
作为在此情况中的离子源层的材料，可使用包含可变成离子且选自于Cu、Ag、Zn、Al和Zr的至少一种元素的材料。作为离子源层的材料，更期望使用含有这些元素以及选自Te、S和Se的至少一种元素的材料。
在本实施方式中，具体来说，作为下部电极13的第一层的金属膜17未形成于下部电极13的表面上的部分中，而是形成为从所述表面缩进。该结构不同于图19G所示的结构。
因此，金属膜17未与存储层14接触。在下部电极13中只有金属氮化物层18与存储层14接触。由于仅有金属氮化物层18与存储层14接触，故可抑制例如Ti等金属侵入存储层14中。
下部电极13中只有金属膜17与由多晶硅制成的插塞层12接触。由于仅有金属膜17与插塞层12接触，故可减小接触电阻。
在图1中，金属膜17形成于由多晶硅制成的插塞层12上。然而，在本发明的本实施方式中，靠近金属膜17与插塞层12的界面的部分可与由多晶硅制成的插塞层12反应而硅化。在此情况中，如同上述的情况，可通过硅化物来充分减小与插塞层12的接触电阻。
可例如下述地制造根据本实施方式的存储装置。
首先，如图2A所示，在绝缘层11中以多晶硅形成插塞层12。
随后，形成层间绝缘层16以覆盖表面，层间绝缘层16用于隔离后来形成的各个下部电极13。一般来说，可使用SiO2、SiN等作为层间绝缘层16的材料。
接下来，在层间绝缘层16的表面上涂敷抗蚀剂21。对抗蚀剂21进行光刻，从而如图2B所示，使下部电极13的图形在插塞层12上形成开口。
执行对层间绝缘层16干式蚀刻的步骤和用于去除抗蚀剂21的步骤，从而如图2C所示，在插塞层12上形成用于嵌入下部电极13的连接孔。
如图2D所示，在表面上，形成厚度比层间绝缘层16中的连接孔的深度小的金属膜17，金属膜17例如为诸如Ti膜的由选自Ti、Co、Ni、W和Ta的一种以上金属制成的膜。因此，在连接孔中，沿连接孔的底面和侧壁面形成金属膜17，并且使金属膜17与插塞层12接触。
如图3E所示，在表面上，形成厚度完全填充连接孔的例如TiN层的金属氮化物层18。因此，使金属氮化物层18形成为填充在连接孔中的金属膜17上的空间。
通过CMP(化学机械研磨)法使表面平坦化。因此，如图3F所示，去除了层间绝缘层16上的金属膜17和金属氮化物层18，并且只在插塞层12上的连接孔中保留金属膜17和金属氮化物层18。
通过氮等离子体处理22而使在靠近表面的部分中的金属膜17氮化，并且变成金属氮化物层18。因此，由纯金属制成的金属膜17未从表面露出。
还可通过在高温氮气氛下进行加热处理以替代氮等离子体处理22，而使靠近表面的金属膜17氮化。
在此情况中，将热处理的时间设定为相对较短的时间，以防止大部分金属膜17被氮化。
接下来，依次形成存储层14和上部电极15，从而形成包括下部电极13、存储层14和上部电极15的存储元件20。因此，在下部电极13中只有金属氮化物层18与存储层14接触。
此后，根据需要，形成例如覆盖并保护表面的绝缘层以及连接上部电极15的布线等部件。
以此方式，可制造如图1所示的存储装置。
通过根据本实施方式的存储装置的配置，因为在存储元件20的下部电极13中，金属膜17与相对于由多晶硅制成的插塞层12的界面接触，故金属膜17与插塞层12的接触电阻减小。因此，可对存储单元施加期望的电流和电压。
即使当与插塞层12接触的部分中的金属膜17通过加热处理而最终硅化时，由于硅化物层与相对于插塞层12的界面接触，故接触电阻减小。
由于在下部电极13中只有金属氮化物层18与存储层14接触，故可抑制例如Ti等金属侵入存储层14中。因此，在存储单元的存储元件20中可获得良好的开关特性。
因此，根据本实施方式，由于可对存储单元施加期望的电流和电压，并且可获得良好的开关特性，故可在存储单元中准确地且稳定地记录信息，并且实现高度可靠的存储装置。
<2.第二实施方式>
图4图示了根据本发明的第二实施方式的存储装置的示意图(截面图)。
在本实施方式中，如图4所示，在金属氮化物层18和由多晶硅制成的插塞层12之间形成有硅化物层(金属硅化物层，下文中称作“硅化物层”)19。
通过使作为第一层的硅化物层19和作为第二层的金属氮化物层18层叠，形成有存储元件20的下部电极13。
于是，由于只有在下部电极13中的硅化物层19与由多晶硅制成的插塞层12接触，故接触电阻减小。
由于在下部电极13中只有金属氮化物层18与存储层14接触，故可抑制例如Ti等金属侵入存储层14中。
其他部件与图1中所示的第一实施方式的部件相同。因此，以相同附图标记和符号来表示所述部件，并且省略了对所述部件的重复说明。
可使用TiSi、CoSi、WSi、TaSi等金属硅化物作为硅化物层19的材料。
例如，可如下所述地制造根据本实施方式的存储装置。
首先，执行与在第一实施方式中的图2A～图2D所示的步骤相同的步骤。具体来说，在连接孔中，沿连接孔的底面和侧壁面形成金属膜17，并且使金属膜17与插塞层12接触，金属膜17例如为诸如Ti膜的由选自Ti、Co、Ni、W和Ta的一种以上金属制成的膜。
接下来，通过进行退火处理，使在金属膜17中与由多晶硅制成的插塞层12接触的部分选择性地硅化。退火的条件例如为700℃和10秒。因此，如图5E所示，在与插塞层12接触的部分中形成硅化物层19。因为在其他部分中的金属膜17不与插塞层12反应，故这些部分的金属膜17不变化。
通过湿式处理而选择性地去除未与插塞层12反应的金属膜17。因此，如图5F所示，仅保留在与连接孔中的插塞层12接触的部分中形成的硅化物层19。
如图5G所示，在表面上，形成厚度完全填充连接孔的例如TiN层的金属氮化物层18。因此，金属氮化物层18形成为填充连接孔中的金属硅化物层19上的空间。
通过CMP法使表面平坦化。因此，如图6H所示，去除层间绝缘层16上的金属氮化物层18，并且仅在插塞层12上的连接孔中保留硅化物层19和金属氮化物层18。
接下来，依次形成存储层14和上部电极15。如图6I所示，形成包括下部电极13、存储层14和上部电极15的存储元件20。因此，在下部电极13中只有金属氮化物层18与存储层14接触。
此后，根据需要，形成诸如覆盖并保护表面的绝缘层以及连接上部电极15的布线等部件。
以此方式，可制造如图4所示的存储装置。
根据本实施方式的制造方法不包括通过在根据第一实施方式的制造方法中说明的氮等离子体处理而对金属膜17进行氮化的步骤。
因此，在本实施方式中，也可将与金属膜17的金属不同的金属的氮化物用于金属氮化物层18中。
通过根据本实施方式的存储装置的配置，因为在存储元件20的下部电极13中，只有硅化物层19与相对于由多晶硅制成的插塞层12的界面接触，故与插塞层12的接触电阻减小。因此，可对存储单元施加期望的电流和电压。
由于在下部电极13中只有金属氮化物层18与存储层14接触，故可抑制诸如Ti等金属侵入存储层14中。因此，在存储单元的存储元件20中可获得良好的开关特性。
因此，根据本实施方式，因为可对存储单元施加期望的电流和电压，并且可获得良好的开关特性，故可在存储单元中准确地且稳定地记录信息，并且实现高度可靠的存储装置。
<3.第三实施方式>
图7图示了根据本发明的第三实施方式的存储装置的示意图(截面图)。
在本实施方式中，如图7所示，在与由多晶硅制成的插塞层12的界面附近形成有硅化物层19。在硅化物层19上形成有存储层14。存储元件20的下部电极13包括硅化物层19。
于是，由于下部电极13的硅化物层19与由多晶硅制成的插塞层12接触，故接触电阻减小。
由于下部电极13中只有硅化物层19与存储层14接触，故可抑制诸如Ti等金属侵入存储层14中。
其他部件与图1所示的第一实施方式的部件相同。因此，以相同附图标记和符号表示所述部件，并且省略了所述部件的重复说明。
在本实施方式中，如同第二实施方式的情况，可使用TiSi、CoSi、WSi、TaSi等金属硅化物作为硅化物层19的材料。
例如，可如下所述地制造根据本实施方式的存储装置。
首先，如图8A所示，在绝缘层11中形成由多晶硅制成的插塞层12。
接下来，如图8B所示，在表面上形成金属膜17，金属膜17例如为诸如Ti膜的由选自Ti、Co、Ni、W和Ta的一种以上金属制成的膜。因此，金属膜17形成为与插塞层12接触。
通过进行退火处理，使在金属膜17中与由多晶硅制成的插塞层12接触的部分选择性地硅化。退火的条件例如为700℃和10秒。因此，如图8C所示，硅化物层19形成于与插塞层12接触的部分中，且与插塞层12自对准。因为在其他部分中的金属膜17不与插塞层12反应，故其他部分的金属膜17不变化。
通过湿式处理而选择性地去除未与插塞层12反应的金属膜17。因此，如图8D所示，仅保留了在与插塞层12接触的部分中形成的硅化物层19。在表面上，仅露出绝缘层11和硅化物层19，而未露出纯金属。
接下来，依次形成存储层14和上部电极15，从而形成包括下部电极13、存储层14和上部电极15的存储元件20。因此，下部电极13的硅化物层19与存储层14接触。
此后，根据需要，形成例如覆盖并保护表面的绝缘层以及连接上部电极15的布线等部件。
以此方式，可制造如图7所示的存储装置。
通过根据本实施方式的存储装置的配置，因为下部电极13的硅化物层19与相对于由多晶硅制成的插塞层12的界面接触，故与插塞层12的接触电阻减小。因此，可对存储单元施加期望的电流和电压。
由于下部电极13中仅硅化物层19与存储层14接触，故可抑制诸如Ti等金属侵入存储层14中。因此，在存储单元的存储元件20中可获得良好的开关特性。
因此，根据本实施方式，可对存储单元施加期望的电流和电压，并且可获得良好的开关特性。因此，可在存储单元中准确地且稳定地记录信息，并且实现高度可靠的存储装置。
<4.第四实施方式>
图9图示了根据本发明的第四实施方式的存储装置的示意图(截面图)。
在本实施方式中，如图9所示，存储元件20部分的配置与如图1所示的第一实施方式中的配置相同。而且，下部电极13不经插塞层而直接连接于形成在硅基板1上的MOS晶体管的源极/漏极区3。
在硅基板1中，在硅基板1的表面附近形成有装置隔离层2，装置隔离层2包括绝缘层并且用于隔离各装置。在硅基板1中由装置隔离层2隔开的部分中形成有MOS晶体管。
MOS晶体管包括形成于硅基板1中的源极/漏极区3、形成于硅基板1上的栅极4以及形成于硅基板1和栅极4之间的未图示的栅极绝缘膜。
在MOS晶体管的栅极4的侧壁上形成有包括绝缘层的侧壁5。覆盖着栅极4和侧壁5而形成有层间绝缘层6。
存储元件20的下部电极13形成为嵌入层间绝缘层6中。如同图1中所示的第一实施方式，下部电极13包括金属膜17和金属氮化物层18。下部电极13的金属膜17形成为与MOS晶体管的源极/漏极区3接触。下部电极13和源极/漏极区3电连接。
于是，由于在下部电极13中只有金属膜17与相对于硅基板1的界面接触，故接触电阻减小。
由于在下部电极13中只有金属氮化物层18与存储层14接触，故可抑制诸如Ti等金属侵入存储层14中。
例如可如下所述地制造根据本实施方式的存储装置。
首先，在硅基板1上预先形成装置隔离层2、MOS晶体管的栅极4和源极/漏极区3以及在栅极4的侧壁上的侧壁5。
接下来，如图10A所示，形成由SiO2等制成的层间绝缘层6，以便覆盖表面。
此后，对层间绝缘层6涂敷抗蚀剂。对抗蚀剂进行光刻，从而在层间绝缘层6中形成用于节点接触部(下部电极13)的图形的开口。
执行对层间绝缘层6干式蚀刻的步骤和用于去除抗蚀剂的步骤，从而如图10B所示，在MOS晶体管的源极/漏极区3上形成用于嵌入下部电极13的连接孔。
如图10C所示，在表面上，形成厚度比层间绝缘层6中的连接孔的深度小的金属膜17，金属膜17例如为诸如Ti膜的由选自Ti、Co、Ni、W和Ta的一种以上金属制成的膜。因此，在连接孔中，沿连接孔的底面和侧壁面形成金属膜17，并且金属膜17形成为与MOS晶体管的源极/漏极区3接触。
如图10D所示，在表面上，形成厚度完全填充连接孔的例如TiN层的金属氮化物层18。因此，金属氮化物层18形成为填充连接孔中的金属膜17上的空间。
通过CMP法使表面平坦化。因此，如图11E所示，去除层间绝缘层6上的金属膜17和金属氮化物层18，而仅在MOS晶体管的源极/漏极区3上的连接孔中保留金属膜17和金属氮化物层18。
通过氮等离子体处理22而使在靠近表面的部分中的金属膜17氮化，并且变成如图11F所示的金属氮化物层18。因此，由纯金属制成的金属膜17未从表面露出。
如同第一实施方式，还可通过在高温氮气氛中进行加热处理以替代氮等离子体处理22，而使表面附近的金属膜17氮化。
接下来，如图11G所示，依次形成存储层14和上部电极15，从而形成包括下部电极13、存储层14和上部电极15的存储元件20。因此，在下部电极13中仅金属氮化物层18与存储层14接触。
此后，根据需要，形成例如覆盖并保护表面的绝缘层以及连接上部电极15的布线等部件。
以此方式，可制造如图9所示的存储装置。
通过根据本实施方式的存储装置的配置，因为在存储元件20的下部电极13中，金属膜17与相对于MOS晶体管的源极/漏极区3的界面接触，故与源极/漏极区3的接触电阻减小。因此，可对存储单元施加期望的电流和电压。
即使当与源极/漏极区3接触的部分中的金属膜17通过加热处理而最终硅化时，由于硅化物层与相对于源极/漏极区3的界面接触，故接触电阻仍会减小。
由于在下部电极13中仅有金属氮化物层18与存储层14接触，故可抑制诸如Ti等金属侵入存储层14中。因此，可在存储单元的存储元件20中获得良好的开关特性。
因此，根据本实施方式，由于可对存储单元施加期望的电流和电压，并且可获得良好的开关特性，故可在存储单元中准确地且稳定地记录信息，并且实现高度可靠的存储装置。
<5.第五实施方式>
图12图示了根据本发明的第五实施方式的存储装置的示意图(截面图)。
在本实施方式中，如图12所示，存储元件20部分的配置与图4所示的第二实施方式中的配置相同。而且，下部电极13不经插塞层而直接连接于MOS晶体管的源极/漏极区3，所述MOS晶体管形成于硅基板1上。
存储元件20的下部电极13形成为嵌入层间绝缘层6中，层间绝缘层6形成为覆盖MOS晶体管的栅极4和侧壁5。如同图4所示的第二实施方式，下部电极13包括作为第一层的硅化物层19和作为第二层的金属氮化物层18。下部电极13的硅化物层19形成为与MOS晶体管的源极/漏极区3接触。下部电极13和源极/漏极区3电连接。
于是，由于下部电极13中仅有硅化物层19与相对于源极/漏极区3的界面接触，故接触电阻减小。
由于下部电极13中仅有金属氮化物层18与存储层14接触，故可抑制诸如Ti等金属侵入存储层14中。
其他部件与图9所示的第四实施方式和图4所示的第二实施方式中的部件相同。因此，以相同附图标记和符号表示所述部件，并且省略了对所述部件的重复说明。
在本实施方式中，如同第二实施方式，可使用TiSi、CoSi、WSi、TaSi等金属硅化物作为硅化物层19的材料。
例如，可如下所述地制造根据本实施方式的存储装置。
首先，在硅基板1中预先形成装置隔离层2、MOS晶体管的栅极4和源极/漏极区3以及在栅极4的侧壁上的侧壁5。
接下来，如图13A所示，由SiO2等形成层间绝缘层6，以覆盖表面。
此后，对层间绝缘层6涂敷抗蚀剂。对抗蚀剂进行光刻，从而在层间绝缘层6中形成用于节点接触部(下部电极13)的图形的开口。
执行对层间绝缘层6干式蚀刻的步骤和用于去除抗蚀剂的步骤，从而如图13B所示，在MOS晶体管的源极/漏极区3上形成用于嵌入下部电极的连接孔。
如图13C所示，在表面上，形成厚度比层间绝缘层6中的连接孔的深度小的金属膜17，金属膜17例如为诸如Ti膜的由选自Ti、Co、Ni、W和Ta的一种以上金属形成的膜。因此，在连接孔中，沿连接孔的底面和侧壁面形成金属膜17，并且金属膜17形成为与MOS晶体管的源极/漏极区3接触。
接下来，通过退火处理，使在金属膜17中与硅基板1(源极/漏极区3)接触的部分选择性地硅化。退火的条件例如为700℃和10秒。因此，如图13D所示，在与硅基板1(源极/漏极区3)接触的部分中形成硅化物层19。因为在其他部分中的金属膜17不与硅基板1(源极/漏极区3)反应，故其他部分的金属膜17未变化。
通过湿式处理，选择性地去除未与硅基板1(源极/漏极区3)反应的金属膜17。因此，如图14E所示，仅保留了在连接孔中与硅基板1(源极/漏极区3)接触的部分中形成的硅化物层19。
如图14F所示，在表面上，形成厚度完全填充连接孔的例如TiN层的金属氮化物层18。因此，金属氮化物层18形成为填充在连接孔中的金属硅化物层19上的空间。
通过CMP法使表面平坦化。因此，如图14G所示，去除了层间绝缘层6上的金属氮化物层18，并且仅在源极/漏极区3上的连接孔中保留有硅化物层19和金属氮化物层18。
接下来，依次形成存储层14和上部电极15。如图14H所示，形成了包括下部电极13、存储层14和上部电极15的存储元件20。因此，在下部电极13中仅金属氮化物层18与存储层14接触。
此后，根据需要，形成例如覆盖并保护表面的绝缘层以及连接上部电极15的布线等部件。
以此方式，可制造如图12所示的存储装置。
通过根据本实施方式的存储装置的配置，因为在存储元件20的下部电极13中，只有硅化物层19与相对于MOS晶体管的源极/漏极区3的界面接触，故与源极/漏极区3的接触电阻减小。因此，可对存储单元施加期望的电流和电压。
因为在下部电极13中只有金属氮化物层18与存储层14接触，故可抑制诸如Ti等金属侵入存储层14中。因此，可在存储单元的存储元件20中获得良好的开关特性。
因此，根据本实施方式，因为可对存储单元施加期望的电流和电压，并且可获得良好的开关特性，故可在存储单元中准确地且稳定地记录信息，并且实现高度可靠的存储装置。
在所述实施方式中，存储层14和上部电极15形成为被存储单元阵列的所有存储单元共用。
在本发明的实施方式中，存储层和上部电极仅须形成为由多个存储单元共用。例如，可形成被同一行中的存储单元或同一列中的存储单元共用的存储层和上部电极。
因为存储层和上部电极形成为被多个存储单元共用，故与为每个存储单元单独形成存储层和上部电极的情况下的图形化相比，进一步降低了图形化的难度。
当例如制造存储层和上部电极形成为被同一行中的存储单元或同一列中的存储单元共用的存储装置时，在形成被所有存储单元共用的存储层和上部电极之后，仅须为存储单元的每行或每列而图形化存储层和上部电极。
在第四实施方式和第五实施方式中，MOS晶体管的源极/漏极区3形成于硅基板1中。
在本发明的实施方式中，MOS晶体管的源极/漏极区可不形成于硅基板1中，而形成于在硅基板上所形成的硅外延层中，并且存储元件的下部电极可直接连接于源极/漏极区。
本发明不局限于所述实施方式。在不脱离本发明的精神的情况下，可采用其他各种配置。

Claims (15)

1.一种存储装置，其包括：
下部电极，其为每个存储单元单独形成；
存储层，其形成于所述下部电极上，并且能够根据电阻值的变化而记录信息，所述存储层的所述电阻值的变化是凭借设置为与所述存储层接触的离子源层而产生的；和
上部电极，其形成于所述存储层上，
其中，所述下部电极包括：
第一层，其由金属或金属硅化物制成；和
第二层，其形成于所述第一层上，并且由金属氮化物制成，
所述第一层的表面被所述第二层覆盖，并且仅使所述第二层与所述存储层接触，
其中，所述存储层形成为被多个存储单元共用，并且
所述上部电极形成为被所述多个存储单元共用。
2.如权利要求1所述的存储装置，
其中，所述第一层的所述金属选自于Ti、Co、Ni、W和Ta中的一种以上，且使用所述第一层中金属的氮化物作为所述第二层的材料。
3.如权利要求1所述的存储装置，其还包括与所述下部电极下方的层接触并且由多晶硅制成的插塞层。
4.一种存储装置，其包括：
下部电极，其为每个存储单元单独形成，所述下部电极包括第一层和第二层，所述第二层形成于所述第一层上，且所述第一层的表面被所述第二层覆盖；
存储层，其形成于所述下部电极上，并且能够根据电阻值的变化而记录信息，所述存储层的所述电阻值的变化是凭借设置为与所述存储层接触的离子源层而产生的；
上部电极，其形成于所述存储层上；和
插塞层，其形成为与所述下部电极的所述第一层接触，并且由多晶硅制成，
其中，所述下部电极包括由金属硅化物制成的层；
所述存储层形成为被多个存储单元共用；并且
所述上部电极形成为被所述多个存储单元共用。
5.如权利要求4所述的存储装置，
其中，所述第一层的金属选自于Ti、Co、Ni、W和Ta中的一种以上，且使用所述第一层中金属的氮化物作为所述第二层的材料。
6.一种制造存储装置的方法，该存储装置包括为每个存储单元单独形成的下部电极、形成于所述下部电极上并且能够根据电阻值的变化而记录信息的存储层以及形成于所述存储层上的上部电极，所述方法包括：
在绝缘层中形成用于连接至所述绝缘层下方的层的连接孔；
在所述连接孔以及所述绝缘层的表面上形成厚度小于所述连接孔的深度的金属膜；
填充所述连接孔，以在所述金属膜的表面上形成金属氮化物层；
进行平坦化处理，以去除存在于所述绝缘层上的所述金属膜和所述金属氮化物层；
使所述金属膜中的靠近所述平坦化后的表面的部分氮化并形成为所述金属氮化物层；并且
在包括所述金属膜和所述金属氮化物层的所述下部电极上，形成被多个存储单元共用的所述存储层和所述上部电极。
7.如权利要求6所述的制造存储装置的方法，还包括形成与所述绝缘层下方的层接触并且由多晶硅制成的插塞层的步骤。
8.如权利要求6所述的制造存储装置的方法，其中，在使所述金属膜中的靠近所述平坦化后的表面的部分氮化并形成为所述金属氮化物层的步骤中，通过氮等离子体处理进行所述氮化步骤。
9.如权利要求6所述的制造存储装置的方法，其中，在使所述金属膜中的靠近所述平坦化后的表面的部分氮化并形成为所述金属氮化物层的步骤中，通过加热处理进行所述氮化步骤。
10.如权利要求6至9的任一项所述的制造存储装置的方法，其中，将Ti、Co、Ni、W和Ta中的一种以上用于所述金属膜中。
11.一种制造存储装置的方法，该存储装置包括为每个存储单元单独形成的下部电极、形成于所述下部电极上并且能够根据电阻值的变化而记录信息的存储层以及形成于所述存储层上的上部电极，所述方法包括：
在绝缘层中形成用于连接至作为所述绝缘层下方的层的硅层的连接孔；
在所述连接孔以及所述绝缘层的表面上形成厚度小于所述连接孔的深度的金属膜；
使所述硅层以及在与所述硅层接触的部分中的所述金属膜彼此反应，并且形成金属硅化物层；
去除未与所述硅层反应的金属膜；
填充所述连接孔，并在所述连接孔以及所述绝缘层的表面上形成金属氮化物层；
进行平坦化处理，以去除所述绝缘层上的所述金属氮化物层；并且
在包括所述金属硅化物层和所述金属氮化物层的所述下部电极上，形成被多个存储单元共用的所述存储层和所述上部电极。
12.如权利要求11所述的制造存储装置的方法，还包括形成与所述绝缘层下方的层接触并且由多晶硅制成的插塞层的步骤。
13.如权利要求11或12所述的制造存储装置的方法，其中，将Ti、Co、Ni、W和Ta中的一种以上用于所述金属膜中。
14.一种制造存储装置的方法，该存储装置包括为每个存储单元单独形成的下部电极、形成于所述下部电极上并且能够根据电阻值的变化而记录信息的存储层以及形成于所述存储层上的上部电极，所述方法包括：
在绝缘层中形成由多晶硅制成的插塞层；
在所述绝缘层与所述插塞层的表面上形成金属膜；
使所述插塞层以及在与所述插塞层接触的部分中的所述金属膜彼此反应，并且形成金属硅化物层；
去除未与所述插塞层反应的金属膜；并且
在包括所述金属硅化物层的所述下部电极上，形成被多个存储单元共用的所述存储层和所述上部电极。
15.如权利要求14所述的制造存储装置的方法，其中，将Ti、Co、Ni、W和Ta中的一种以上用于所述金属膜中。
CN201110154803.9A 2010-06-15 2011-06-08 存储装置及其制造方法 Expired - Fee Related CN102290528B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-136460 2010-06-15
JP2010136460A JP5696378B2 (ja) 2010-06-15 2010-06-15 記憶装置の製造方法

Publications (2)

Publication Number Publication Date
CN102290528A CN102290528A (zh) 2011-12-21
CN102290528B true CN102290528B (zh) 2017-03-01

Family

ID=45095492

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110154803.9A Expired - Fee Related CN102290528B (zh) 2010-06-15 2011-06-08 存储装置及其制造方法

Country Status (3)

Country Link
US (3) US8575583B2 (zh)
JP (1) JP5696378B2 (zh)
CN (1) CN102290528B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236260B2 (en) * 2011-12-16 2016-01-12 HGST Netherlands B.V. System, method and apparatus for seedless electroplated structure on a semiconductor substrate
US8941089B2 (en) * 2012-02-22 2015-01-27 Adesto Technologies Corporation Resistive switching devices and methods of formation thereof
US8921821B2 (en) 2013-01-10 2014-12-30 Micron Technology, Inc. Memory cells
US9523969B2 (en) * 2013-02-20 2016-12-20 General Electric Company Systems and methods for tracking the quality and efficiency of machine instructions for operating an associated controller
KR102212393B1 (ko) * 2014-12-17 2021-02-04 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102274765B1 (ko) * 2014-12-17 2021-07-09 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US20180130707A1 (en) * 2015-06-18 2018-05-10 Intel Corporation Bottom-up fill (buf) of metal features for semiconductor structures
US10157963B1 (en) * 2017-09-22 2018-12-18 Macronix International Co., Ltd. Semiconductor device with memory structure
CN109659429B (zh) * 2017-10-12 2023-06-27 旺宏电子股份有限公司 具有存储器结构的半导体元件
CN109671736B (zh) * 2017-10-13 2022-09-27 联华电子股份有限公司 半导体结构及其制作方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053246A (ja) * 1999-06-02 2001-02-23 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
AU2002254222A1 (en) * 2002-02-22 2003-09-09 Ovonyx, Inc. Single level metal memory cell using chalcogenide cladding
US7323734B2 (en) * 2003-02-25 2008-01-29 Samsung Electronics Co., Ltd. Phase changeable memory cells
JP4634014B2 (ja) * 2003-05-22 2011-02-16 株式会社日立製作所 半導体記憶装置
KR100655796B1 (ko) * 2004-08-17 2006-12-11 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
KR100827653B1 (ko) * 2004-12-06 2008-05-07 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
JP2006324501A (ja) * 2005-05-19 2006-11-30 Toshiba Corp 相変化メモリおよびその製造方法
US7521705B2 (en) * 2005-08-15 2009-04-21 Micron Technology, Inc. Reproducible resistance variable insulating memory devices having a shaped bottom electrode
KR100695168B1 (ko) * 2006-01-10 2007-03-14 삼성전자주식회사 상변화 물질 박막의 형성방법, 이를 이용한 상변화 메모리소자의 제조방법
KR100717286B1 (ko) * 2006-04-21 2007-05-15 삼성전자주식회사 상변화 물질층의 형성 방법과, 그 방법을 이용한 상변화기억 소자의 형성 방법 및 상변화 기억 소자
KR100807223B1 (ko) * 2006-07-12 2008-02-28 삼성전자주식회사 상변화 물질층, 상변화 물질층 형성 방법 및 이를 이용한상변화 메모리 장치의 제조 방법
JP2008072031A (ja) * 2006-09-15 2008-03-27 Fujitsu Ltd 不揮発性半導体記憶装置
KR100780964B1 (ko) * 2006-11-13 2007-12-03 삼성전자주식회사 셀 다이오드를 구비하는 상변화 메모리 소자 및 그의제조방법
JP5091491B2 (ja) * 2007-01-23 2012-12-05 株式会社東芝 不揮発性半導体記憶装置
CN100573951C (zh) * 2007-01-25 2009-12-23 财团法人工业技术研究院 相变存储装置及其制造方法
US8410607B2 (en) * 2007-06-15 2013-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structures
KR100881055B1 (ko) * 2007-06-20 2009-01-30 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
US7884342B2 (en) * 2007-07-31 2011-02-08 Macronix International Co., Ltd. Phase change memory bridge cell
JP2009043873A (ja) * 2007-08-08 2009-02-26 Sony Corp 記憶素子および記憶装置
KR101490429B1 (ko) * 2008-03-11 2015-02-11 삼성전자주식회사 저항 메모리 소자 및 그 형성 방법
US8681536B2 (en) * 2010-01-15 2014-03-25 Qualcomm Incorporated Magnetic tunnel junction (MTJ) on planarized electrode

Also Published As

Publication number Publication date
US20140361237A1 (en) 2014-12-11
JP2012004243A (ja) 2012-01-05
US20140024196A1 (en) 2014-01-23
US20110303887A1 (en) 2011-12-15
US8575583B2 (en) 2013-11-05
JP5696378B2 (ja) 2015-04-08
US9048423B2 (en) 2015-06-02
CN102290528A (zh) 2011-12-21
US8847189B2 (en) 2014-09-30

Similar Documents

Publication Publication Date Title
CN102290528B (zh) 存储装置及其制造方法
US10374008B2 (en) Memory device and method of manufacturing the same
US8598564B2 (en) Nonvolatile semiconductor memory device and manufacturing method thereof
TWI450390B (zh) 使用電阻材料及內電極之非揮發性記憶體裝置及其相關之方法及處理系統
US8592798B2 (en) Non-volatile storage device and method for manufacturing the same
JP5422231B2 (ja) 不揮発性半導体記憶装置及びその製造方法
CN102104055B (zh) 可变电阻存储器
JP4880894B2 (ja) 半導体記憶装置の構造及びその製造方法
KR20150090472A (ko) 가변 저항 메모리 장치 및 그 제조 방법
KR20150135804A (ko) 가변 저항 메모리 장치 및 그 제조 방법
JP2008182227A (ja) 選択的に成長された相変化層を備える相変化メモリ素子及びその製造方法
CN103715353B (zh) 可变电阻存储结构及其形成方法
WO2008062688A1 (fr) Dispositif de stockage semiconducteur non volatile et son procédé de fabrication
US20130170281A1 (en) Variable resistance memory device and method for fabricating the same
TW200830545A (en) Phase-change material layer and phase-change memory device including the phase-change material layer
JP2006120707A (ja) 可変抵抗素子および半導体装置
JP5671413B2 (ja) 不揮発性半導体記憶装置及びその製造方法
JP2008153664A (ja) 相変化メモリ素子とその製造方法及び動作方法
US20130200328A1 (en) Phase change memory devices
US9006701B2 (en) Non-volatile memory device having bit lines and source lines arranged in parallel and manufacturing method thereof
US20210399100A1 (en) Self-aligned active regions and passivation layer and methods of making the same
US20140061572A1 (en) Semiconductor device and method of manufacturing the same
WO2020166073A1 (ja) 不揮発性半導体記憶装置及びその製造方法
KR20100000927A (ko) 상변화 메모리 장치의 제조 방법
JP4872429B2 (ja) 不揮発性記憶素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20161018

Address after: Kanagawa

Applicant after: SONY semiconductor solutions

Address before: Tokyo, Japan

Applicant before: Sony Corp.

GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170301

Termination date: 20210608

CF01 Termination of patent right due to non-payment of annual fee