CN102282768A - 加有抖动的放大器 - Google Patents

加有抖动的放大器 Download PDF

Info

Publication number
CN102282768A
CN102282768A CN2009801544166A CN200980154416A CN102282768A CN 102282768 A CN102282768 A CN 102282768A CN 2009801544166 A CN2009801544166 A CN 2009801544166A CN 200980154416 A CN200980154416 A CN 200980154416A CN 102282768 A CN102282768 A CN 102282768A
Authority
CN
China
Prior art keywords
signal path
shake
coupled
current source
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801544166A
Other languages
English (en)
Other versions
CN102282768B (zh
Inventor
R·A·卡普斯塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN102282768A publication Critical patent/CN102282768A/zh
Application granted granted Critical
Publication of CN102282768B publication Critical patent/CN102282768B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0636—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain
    • H03M1/0639—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms
    • H03M1/0641—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms the dither being a random signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45318—Indexing scheme relating to differential amplifiers the AAC comprising a cross coupling circuit, e.g. two extra transistors cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45352—Indexing scheme relating to differential amplifiers the AAC comprising a combination of a plurality of transistors, e.g. Darlington coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45504—Indexing scheme relating to differential amplifiers the CSC comprising more than one switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45644—Indexing scheme relating to differential amplifiers the LC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45726—Indexing scheme relating to differential amplifiers the LC comprising more than one switch, which are not cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
    • H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

一种模拟放大器，包括至少一条信号路径。至少一条信号路径中的每一条都延伸在输入端和输出端之间并且包括连接至输出端的负载设备和连接至输入端的晶体管。模拟放大器进一步包括选择性地耦合到至少一条信号路径之一的抖动电流源。抖动电流源能够通过旁路选定信号路径中的晶体管而为选定信号路径中的负载设备直接提供抖动电流。

Description

加有抖动的放大器
技术领域
本发明主要涉及模拟放大器。具体地，本发明涉及向输出信号中加入抖动以用于改善模拟-数字转换的模拟放大器。放大器可以被用作比较器或模拟-数字转换器的前置放大器。
背景技术
抖动是故意加入的噪声，通常被用于屏蔽电路系统中的非线性特性和非理想特性。生成抖动噪声的过程被称作“加抖动”。
模拟-数字转换期间的量化可能会造成输出信号中的非线性或非理想性。在模拟-数字转换器(ADC)中，加抖动可以被用于对连续的非线性量化误差进行去相关处理。换句话说，抖动可以被用于屏蔽或平滑ADC传递函数中的非线性例如尖峰或突变。加抖动背后的理论是混合信号处理领域内公知的。
图1示出了本领域中通常称为“长尾对(long tailed pair)”的常规差分放大器(100)。这种差分放大器具有共同连接在源极端处的一对晶体管(102、104)，例如是NMOS晶体管，其中每一个都可以通过晶体管漏极处的电阻负载R(106、108)耦合至参考电压VDD。放大器(100)还可以包括通过晶体管(102、104)提供偏置电流Ibias的共用电流源(110)。偏置电流可以为晶体管设定工作点。流过负载(106、108)的电流量可以由晶体管输入端处的相应的输入电压信号Vin+和Vin-控制。可以根据输出电流在输出端Vout+和Vout-处形成输出电压。
公知的是差分放大器以一个恒定的系数(被称为差分增益)放大两个输入电压之间的差值(Vin+-Vin-)以生成输出信号(Vout+-Vout-)。通常，长尾对内的Ibias给放大器提供近似恒定的电流以设定晶体管(102、104)的工作点。对于这样的常规模拟差分放大器，输出差值(Vout+-Vout-)可以是输入电压差值(Vin+-Vin-)的固定倍数。
授予Fetterman的第6172629号美国专利(′629专利)介绍了使用随机电压电平来加抖动流水线型ADC的方法和系统。例如，′629专利的图4示出了包括多个复合晶体管对(T1A/T2A、T1B/T2B、T1C/T2C以及T1D/T2D)的差分放大器。T1B/T2B、T1C/T2C以及T1D/T2D的打开和关闭由门电路对M11/M21、M12/M22以及M13/M23处的输入电压信号控制，其值可以由随机数发生器决定。通过随机地打开和关闭M11/M21、M12/M22以及M13/M23，T1A/T2A对的有效尺寸也可以被随机地改变。即使T1A/T2A的有效尺寸改变，电流源(110)也仍可保持恒定。为了实现加抖动的目标，′629专利使用了多个可以被切换打开和关闭的输入晶体管。但是，在切换打开和关闭输入晶体管时，放大器的输入和输出中可能会加载有寄生效应，这可能会造成不理想的效果。另外，对于低电源电压下的操作，如′629专利的图4中所示的结构可能只有有限的余量(headroom)。在低电源电压下，复合晶体管的漏极/源极两端足够的压降可能会成为用于将晶体管保持在饱和(也就是高增益)工作区域内的重要的设计参数。电压可能会在输入晶体管T和负载电阻R之间的插入的开关M两端下降并且留下更小的用于输入晶体管T的电压余量。
因此，与先前的尝试相比，需要具有更小的寄生效应以及具有更大的余量的加抖动装置或方法。
附图说明
图1是未加抖动的常规差分放大器。
图2示出了根据本发明的一个实施例的具有集成抖动源的差分放大器。
图3示出了根据本发明的一个实施例的具有2位抖动的前置放大器。
图4示出了根据本发明的一个实施例的加有抖动的锁存器。
图5示出了根据本发明的一个实施例的具有两个前置放大器级和一个锁存器的比较器结构。
图6示出了根据本发明的一个实施例的模拟-数字转换器，具有来自于比较器的加有抖动的输入。
具体实施方式
本发明的实施例包括一种包含至少一条信号路径的模拟放大器。至少一条信号路径中的每一条都延伸在输入端和输出端之间并且包括耦合至输出端的负载设备以及耦合至输入端的晶体管。模拟放大器进一步包括选择性地耦合到至少一条信号路径之一的抖动电流源。抖动电流源能够通过旁路选定信号路径中的晶体管从而为选定信号路径中的负载设备直接提供抖动电流。
图2示出了根据本发明的一个实施例的具有集成抖动电流源的差分放大器(200)。图2用于说明性目的。在不同的实施例中，放大器可以包括其他的结构，例如只有一条信号路径延伸在输入信号和输出信号之间(未示出)。参照图2，放大器(200)可以包括一对信号路径(从Vin+到Vout-的第一信号路径，从Vin-到Vout+的第二信号路径)，其中包括晶体管(202、204)，分别耦合至晶体管(202、204)的负载设备(206、208)。放大器(200)进一步可以包括偏置电流源(208)和抖动电流源(210)。抖动电流源可以通过三掷开关S1选择性地耦合至放大器电路内的节点N1、N2、N3。偏置电流源208可以在公共节点N3处被耦合至晶体管的源极。
偏置电流源208可以像在常规的差分放大器中一样为放大器(200)提供近似恒定的偏置电流Ibias。抖动电流源210可以为连接的节点N1、N2或N3提供抖动电流。当抖动电流源连接至节点N1时，抖动电流可以被直接提供给Vout的负载，这在输出端引入了差模信号。另一方面，当抖动电流源连接至N2时，抖动电流可以被直接提供给Vout+的负载，这在输出端沿相反的方向引入了差模信号。当抖动电流源连接至N3时，抖动电流与偏置电流Ibias一起被连接至公共节点N3，这引入了可以在随后的信号处理中被拒绝的共模信号。由源210提供的抖动电流与由源208提供的偏置电流相比可以较小，例如，Idither＝0.1＊Ibias。但是，在一定的条件下，Idither可以与Ibias一样大。
工作期间，开关S1可以在指定的时刻被连接至三个节点(N1、N2和N3)之一：连接至Vout+端(节点N1)，连接至Vout-端(节点N2)，或者连接至将晶体管(202、204)的漏极彼此耦合的公共节点N3。例如，当S1被切换至节点N3并且抖动电流Idither被连接至公共节点时，对任一输出侧都没有差分偏置。当S1被切换至节点N1时，抖动电流Idither被直接提供给负载设备206而不是负载设备208。除了由晶体管(202、204)处的差分输入信号(Vin+-Vin-)造成的差分输出信号(Vout+-Vout-)以外，附加的电流可以在Vout-处引入负的电压偏置。另一方面，当S1被切换至节点N2时，抖动电流Idither被直接提供给负载设备208而不是负载设备206。除了由晶体管(202、204)处的差分输入信号(Vin+-Vin-)造成的差分输出信号(Vout+-Vout-)以外，附加的电流会在Vout+处引入电压偏置。通过将开关S1连接至节点N1和N2引起的正负电压偏置是彼此相反的。因此，抖动电路(210、212)可以沿第一或第二方向在输出端Vout+和Vout之间引入偏置，或者可以被设置为根本不引入任何偏置。
在一个实施例中，放大器(200)可以包括抖动控制装置(214)，用于针对ADC的每一个采样周期控制S1在三个节点(N1、N2、N3)中随机切换。例如，在ADC的每一个采样周期开始时，抖动控制214可以生成随机数并且基于该随机数生成控制信号。控制信号可以促使S1随机连接至三个节点(N1、N2、N3)中的一个。
如图2中所示的Idither的幅值也可以由抖动控制(214)可变地控制。因此，所加抖动的幅值即可通过改变Idither的幅值进行控制。用这种方式，不仅可以向差分放大器的任意一侧施加偏置，而且偏置的幅值可以在抖动控制装置的控制下改变。
在本发明的一个实施例中，与Idither的幅值相关的抖动的幅值可以根据其中设有放大器的集成电路的工作状态而自适应地控制。例如，Idither的幅值可以被控制为与设备的时钟频率成比例。在更高的时钟频率下提供更大的抖动能够抵消电子设备中可能会在高时钟频率下增大的非线性组件特性的影响。在另一个实施例中，抖动的幅值可以与时钟频率的变化成比例。例如，时钟频率的变化越大，抖动的幅值就可以越高。在另一个实施例中，抖动的幅值也可以响应于工作温度而定。例如，Idither的幅值可以被控制为与温度或者温度变化的速率(例如温度随着时间而改变)成比例。而在还一个实施例中，抖动的幅值也可以响应于过程变量(例如单块集成电路内或通用集成电路的各制造批次之间的电容和电阻的变化而定)。
在一个实施例中，Idither可以是Ibias的一部分而不是单独的电流源。在此情况下，开关可以被用于将Ibias的一部分(作为Idither)引导至差分放大器的任意一侧，以生成用于输出端的抖动噪声。要禁用抖动，将用于抖动放大器的Ibias部分简单地保持为连接至公共源节点即可。
根据另一个实施例，差分放大器可以包括多个抖动源以生成多位的抖动。图3示出了根据本发明的一个实施例的具有2位抖动的放大器。图3中的差分放大器可以包括一对NMOS晶体管(302、304)，分别耦合至晶体管(302、304)的二极管负载(306、308)，耦合至与晶体管(302、304)漏极相连的公共节点的偏置电流源Ibias(310)以及多个抖动电流源310、312。第一抖动电流源Ibias(312)可以通过第一三掷开关S1(316)连接至负载(306、308)或公共节点N3之一。第二抖动电流源可以通过节点M1、M2、M3处的第二三掷开关S2(318)选择性地连接至负载(306、308)或公共节点之一。在一个实施例中，抖动源310、312可以根据二元权重确定比例(例如Idither，2＊Idither等)。
工作期间，第一开关S1可以在指定的时刻被连接至S1中的三个节点(N1、N2和N3)之一：连接至Vout+端(节点N1)，连接至Vout-端(节点N2)，或者连接至耦合晶体管(302、304)漏极的公共节点N3。图3中的开关S1可以分别为负载306或308提供与Idither成比例的负偏置或正偏置。类似地，第二开关S2可以在指定的时刻被连接至S2中的三个节点(M1、M2和M3)之一：连接至Vout+端(节点M1)，连接至Vout-端(节点M2)，或者连接至耦合晶体管(302、304)漏极的公共节点(M3)。当S2被切换至节点M1时，2＊Idither的抖动电流被直接提供给负载设备306而不是负载设备308。除了由晶体管(302、304)处的差分输入信号(Vin+-Vin-)造成的差分输出信号(Vout+-Vout-)以外，附加的抖动电流(2＊Idither)可以在Vout-端引入负的电压偏置。附加的偏置可以与抖动电流的幅值成比例。另一方面，当S2被切换至节点M2时，抖动电流Idither被直接提供给负载设备308而不是负载设备306。除了由晶体管(302、304)处的差分输入信号(Vin+-Vin-)造成的差分输出信号(Vout+-Vout-)以外，附加的电流(2＊Idither)会在Vout+端引入电压偏置。通过将开关S1和S2连接至节点N1和M1引起负电压偏置与通过将开关S1和S2连接至节点N2和M2引起的正电压偏置是相反的。因此，抖动电路(310、312、314、316)可以沿第一或第二方向在输出端Vout+和Vout之间引入偏置，或者可以被设置为根本不引入任何偏置。
表1是第一和第二抖动电流源根据S1和S2中的节点位置应用于负负载、正负载或公共节点时的真值表。负偏置和正偏置可以从0到3＊Idither变化。由此，表1示出了2位的抖动控制。
表1
  S1位置   S2位置   正偏置   负偏置   无偏置
  N1   M1   0   3＊Idither   0
  N1   M2   2＊Idither   Idither   0
  N1   M3   0   Idither   2＊Idither
  N2   M1   Idither   2＊Idither   0
  N2   M2   3＊Idither   0   0
  N2   M3   Idither   0   2＊Idither
  N3   M1   0   2＊Idither   Idither
  N3   M2   2＊Idither   0   Idither
  N3   M3   0   0   3＊Idither
在一个实施例中，放大器(300)可以包括抖动控制装置(320)，用于控制S1和S2处的切换，以使得在指定时刻可以将S1随机连接至节点N1、N2、N3之一并且可以将S2随机连接至节点M1、M2、M3之一。在一个实施例中，S1和S2处的随机切换可以针对ADC的每一个采样周期进行。抖动控制装置可以包括两个独立的随机数生成器用于为S1和S2生成两个独立的控制信号。在一个实施例中，随机数可以利用线性反馈移位寄存器(LFSR)实现。
通过随机地切换S1和S2，可以生成用于差分放大器任意一侧的总共2位的抖动电流，而偏置基于表1中的抖动电流。应该意识到，尽管图3中的电路使用连接至PMOS器件的二极管作为负载，但是对放大器的抖动效果仍然可以基本类似于电阻负载或其他类型的负载设备。类似于图2中的差分放大器，Idither的幅值也可以根据环境因素例如时钟频率、温度和/或过程变量而改变。
本发明的原理可以扩展至多于两位。例如，可以通过增加额外的扩展了二元权重的抖动电流源来提供3位和4位的抖动(分别为4＊Idither和8＊Idither)。因此，本发明的原理包含了N位的抖动，其中N可以加以调整以满足个体需要。两个抖动电流源对于大多数使用来说可能就足够了。
抖动电流Idither也可以被加至差分放大器中的其他部分(除输出端以外)。例如，如果放大器包括级联设备，那么不仅可以在输出端而且也可以在其他位置例如级联设备的源节点处将抖动电流加入信号路径中。
类似于图2和3中所示的抖动电流源也可以被加入其他类型的电路，例如比较器内的锁存电路中。图4示出了根据本发明的一个实施例的加有抖动的两级锁存电路(400)。参照图4，两级锁存电路可以包括在其漏极处互连的一对输入PMOS晶体管(402、404)，以及构成两个层叠锁存器的两对PMOS晶体管(406、408、410、412)。输入晶体管的输出端被分别耦合至第一PMOS锁存对的两个输入端之一，第一PMOS锁存对的输出端被耦合至第二锁存对。锁存电路(400)还可以包括用于通过在第一和第二锁存级之间短路而复位锁存状态的开关S2(414)。在本实施例中，抖动电流源Idither(418)可以通过双掷开关S1(416)被选择性地连接至第一级锁存的两个输出端Vout之一，从而为Vout提供正偏置或负偏置。锁存电路(400)可以包括控制S1的抖动控制装置(420)，以使得可以将Idither随机地连接至Vout的任意一侧。
S1可以由抖动控制(420)控制。抖动控制可以基于随机数生成器生成控制信号以随机地连接至节点A或B。用这种方式，可为输出Vout提供来自于Idither的随机正偏置或负偏置。类似于图2中所示的差分放大器，Idither的幅值也可以根据环境因素例如时钟频率、温度和/或过程变量而改变。
当比较器具有多级前置放大器时，也可以在不同的级处提供抖动电流。图5示出了根据本发明的一个实施例的具有两个前置放大器级和一个锁存器级的比较器结构。比较器可以包括耦合至第二级前置放大器(504)的第一级前置放大器(502)。前置放大器可以是如图2和3中所示的差分放大器或其他类型的放大器。两级前置放大器可以耦合至锁存器级(506)，例如图4中所示的锁存器。
要进行工作，可以将抖动电流提供给三级中的每一级以在每一级中相应的输出端提供正偏置或负偏置。抖动控制装置(508)可以根据抖动控制装置中生成的独立随机数序列来控制每一级中偏置的极性和大小。
在一个实施例中，不同级中抖动电流的幅值可以根据级而改变。例如，假定用于级1、级2和级3的抖动电流是Idither1，Idither2和Idither3，那么抖动电流可以被设定为Idither1＝Idither2/K1且Idither2＝Idither3/K2，其中K1和K2是比例系数。在一个实施例中，K1和K2可以是常数比例系数。
本发明中的实施例还可以被用在包括模拟-数字转换器(ADC)的装置中。图6示出了根据本发明的一个实施例的加有抖动的模拟-数字转换器。参照图6，ADC可以包括一系列比较器，其中每一个都进一步包括第一级前置放大器(602)、第二级前置放大器(604)和锁存电路(606)。如图5中所示，抖动可以分别被提供给第一级前置放大器、第二级前置放大器和锁存电路。每一个比较器都被耦合至编码器(610)中不同的一个输入端。
对于该实施例，输入电压信号Vin以及在示范性电阻梯形电路上分出的参考电压Vref可以为第一级前置放大器(602)提供差分输入信号对。电阻梯形电路是用于说明性的目的。其他类型的分压器也可以被用于生成参考电压。信号输入对(Vin和Vref)可以进一步经过第二级前置放大器(604)，其输出信号可以被送至锁存电路(606)。第一级和第二级前置放大器都可以是如图2中所示的长尾型差分放大器，其每一个都具有公共的电流源Ibias。也可以使用其他类型的前置放大器。抖动电流Idither也可以像结合图2所介绍的那样，通过三掷开关被提供给第一和第二级前置放大器中的每一级，以提供正偏置和负偏置。在一个实施例中，抖动控制装置可以独立地控制每一个前置放大器级中的抖动电流的切换。因此，用于第一级前置放大器的三掷开关的工作独立于用于第二级前置放大器的三掷开关。
第二级前置放大器的输出信号可以被提供给锁存器用于比较代表Vin和Vref的信号。也可以给锁存器提供由抖动控制装置(参见图4)控制的抖动电流。锁存器的输出可以是表示Vin是否大于分压器分压后的Vref的二进制数(1/0)。编码器(610)可以被用于以二进制编码数字输出-由此将模拟的Vin转化为二进制编码。例如，八级量化的输入信号可以被编码为三位的二进制数(b0-b2)。
根据以上的说明，本领域技术人员应该意识到本发明可以用多种不同的形式实施，并且各种实施例可以单独实施或组合实施。因此，尽管已经结合本发明的特定示例介绍了本发明的实施例，但是本发明中实施例和/或方法的实际范围不应受到限制，原因在于本领域技术人员在研究了附图、说明书和所附权利要求之后，其他的各种修改都将变得明显。

Claims (18)

1.一种模拟放大器，包括：
至少一条信号路径，每一条信号路径都延伸在输入端和输出端之间，并且每一条信号路径都包括耦合至输出端的负载设备和耦合至输入端的晶体管；以及
选择性地耦合到至少一条信号路径之一的抖动电流源，抖动电流源通过旁路选定的信号路径中的晶体管来为选定的信号路径中的负载设备直接提供抖动电流。
2.如权利要求1所述的模拟放大器，其中所述至少一条信号路径中每一条信号路径内的晶体管的源极都被耦合至每一条路径中的负载设备。
3.如权利要求1所述的模拟放大器，进一步包括耦合至所述至少一条信号路径内的晶体管漏极的偏置电流源。
4.如权利要求3所述的放大器，其中所述抖动电流的幅值根据其中设有放大器的集成电路的时钟频率而变化。
5.如权利要求3所述的放大器，其中所述抖动电流的幅值根据其中设有放大器的集成电路的温度测量值而变化。
6.如权利要求3所述的放大器，其中所述放大器只有一条信号路径，并且其中所述抖动电流被选择性地耦合至信号路径的负载设备和偏置电流源之一。
7.如权利要求3所述的放大器，其中所述放大器包括构成差分放大器的一对信号路径，其输入是这对信号路径内晶体管处的输入电势差，并且其输出是这对信号路径内负载设备的电势差。
8.如权利要求7所述的模拟放大器，进一步包括：
用于将抖动电流源选择性地连接至信号路径的开关，所述开关包括三个节点，第一节点能够将抖动电流源直接连接至第一信号路径内的负载，第二节点能够将抖动电流源直接连接至第二信号路径内的负载，而第三节点能够将抖动电流源连接至偏置电流源；以及
耦合至所述开关的控制装置，所述控制装置能够生成控制信号，该控制信号在指定时刻触发所述开关将其连接在三个节点中的一个。
9.如权利要求8所述的模拟放大器，其中基于随机数生成器生成所述控制信号，以将所述开关随机地连接在三个节点中的一个。
10.如权利要求8所述的模拟放大器，其中根据模拟-数字转换器的采样时间来生成所述控制信号。
11.如权利要求1所述的放大器，其中所述抖动电流源包括多个具有不相等幅值的电流源，每一个电流源都选择性地并且独立地连接到至少一条路径。
12.如权利要求1所述的放大器，其中抖动电流源被选择性地连接至多于一条的信号路径。
13.一种比较器，包括：
至少一个前置放大器，所述至少一个前置放大器包括：
至少一条信号路径，每一条信号路径都延伸在输入端和输出端之间，并且每一条信号路径都包括耦合至所述至少一个前置放大器的输出端的负载设备和耦合至所述至少一个前置放大器的输入端的晶体管；和
选择性地耦合到至少一条信号路径之一的第一抖动电流源，所述第一抖动电流源通过旁路选定的信号路径中的晶体管而为选定的信号路径中的负载设备直接提供抖动电流；以及
耦合至所述至少一个前置放大器的锁存电路，所述锁存电路具有第一和第二输出端，所述锁存电路包括选择性地耦合至锁存电路的第一和第二输出端之一的第二抖动电流源。
14.如权利要求13所述的比较器，其中所述前置放大器包括构成差分放大器的一对信号路径，其输入是这对信号路径内晶体管处的输入电势差，并且其输出是这对信号路径内负载设备的电势差。
15.如权利要求14所述的比较器，进一步包括：
用于将第一抖动电流源选择性地连接至信号路径的第一开关，所述第一开关包括三个节点，第一节点能够将第一抖动电流源直接连接至第一信号路径内的负载，第二节点能够将第一抖动电流源直接连接至第二信号路径内的负载，而第三节点能够将第一抖动电流源连接至偏置电流源；
具有两个节点的第二开关，用于将第二抖动电流源选择性地连接至锁存电路的两个输出端之一；以及
耦合至第一和第二开关的控制装置，所述控制装置能够生成第一控制信号以在指定时刻触发第一开关将其连接在三个节点中的一个，并且能够生成第二控制信号以触发第二开关将其连接在两个节点中的一个。
16.一种模拟-数字转换器ADC，包括：
多个比较器，每一个都包括：
至少一个前置放大器，所述至少一个前置放大器包括：
至少一条信号路径，每一条信号路径都延伸在输入端和输出端之间，并且每一条信号路径都包括耦合至所述至少一个前置放大器输出端的负载设备和耦合至所述至少一个前置放大器输入端的晶体管；和
选择性地耦合到至少一条信号路径之一的第一抖动电流源，所述第一抖动电流源通过旁路选定的信号路径中的晶体管而为选定的信号路径中的负载设备直接提供抖动电流；以及
耦合至所述至少一个前置放大器的锁存电路，所述锁存电路具有第一和第二输出端，所述锁存电路包括选择性地耦合至锁存电路的第一和第二输出端之一的第二抖动电流源。
17.一种模拟放大器，包括：
两条对称的信号路径，每一条信号路径都包括负载部件和信号放大部件，所述负载部件耦合至一对差分输出端之一，所述信号放大部件耦合至一对差分输入端之一；以及
选择性地耦合至每一条信号路径的抖动电流源，所述抖动电流源通过旁路选定的信号路径中的放大部件而为选定的信号路径中的负载部件直接提供抖动电流。
18.一种放大器，包括：
一对负载设备，每一个都被耦合至公共源电势；
一对输入晶体管，每一个都被耦合至相应的负载设备并提供信号路径，每一个输入晶体管都被耦合至一对差分输出端之一；
耦合至输入晶体管漏极的偏置电流源；以及
选择性地耦合至输入晶体管源极和输入晶体管漏极的抖动电流源。
CN200980154416.6A 2008-12-12 2009-12-04 加有抖动的放大器 Active CN102282768B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12207808P 2008-12-12 2008-12-12
US61/122,078 2008-12-12
PCT/US2009/066701 WO2010068559A1 (en) 2008-12-12 2009-12-04 Amplifier with dither

Publications (2)

Publication Number Publication Date
CN102282768A true CN102282768A (zh) 2011-12-14
CN102282768B CN102282768B (zh) 2015-02-11

Family

ID=42239770

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980154416.6A Active CN102282768B (zh) 2008-12-12 2009-12-04 加有抖动的放大器

Country Status (5)

Country Link
US (1) US7999620B2 (zh)
EP (1) EP2366221B1 (zh)
JP (1) JP5478635B2 (zh)
CN (1) CN102282768B (zh)
WO (1) WO2010068559A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107112963A (zh) * 2014-12-15 2017-08-29 北欧半导体公司 差分放大器
CN107332562A (zh) * 2017-05-27 2017-11-07 烽火通信科技股份有限公司 信号采样电路
CN108270445A (zh) * 2016-12-30 2018-07-10 德克萨斯仪器股份有限公司 具有基于源极跟随器的dac符号间干扰消除的设备
CN110649892A (zh) * 2018-06-27 2020-01-03 陕西亚成微电子股份有限公司 一种具有氮化镓器件的电路

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8233069B2 (en) * 2008-12-12 2012-07-31 Analog Devices, Inc. Dithering techniques to reduce mismatch in multi-channel imaging systems
US8896733B2 (en) * 2011-01-21 2014-11-25 Aptina Imaging Corporation Imaging system with automatic conversion gain selection
WO2014036543A1 (en) * 2012-09-03 2014-03-06 Tensorcom, Inc. Method and apparatus for an active negative-capacitor circuit
US9124279B2 (en) 2012-09-03 2015-09-01 Tensorcom, Inc. Method and apparatus for an active negative-capacitor circuit to cancel the input capacitance of comparators
US20150015326A1 (en) * 2013-07-11 2015-01-15 Samsung Display Co., Ltd. Bulk-modulated current source
US9277147B2 (en) 2013-08-23 2016-03-01 Semiconductor Components Industries, Llc Multimode pixel readout for enhanced dynamic range
JP6619668B2 (ja) * 2016-02-22 2019-12-11 アズビル株式会社 比較器およびデルタシグマ変調回路
CN107733378A (zh) * 2017-11-07 2018-02-23 杭州城芯科技有限公司 一种电流复用低功耗前馈运算放大器电路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0062081B1 (de) * 1981-04-03 1985-03-20 Deutsche ITT Industries GmbH Parallel-Analog-Digital-Wandler
US5416481A (en) * 1993-09-24 1995-05-16 Advanced Micro Devices, Inc. Analog-to-digital converter with multi-level dither current input
JP3465957B2 (ja) * 1994-05-26 2003-11-10 株式会社東芝 Ｄａ変換回路
US5606291A (en) * 1995-11-06 1997-02-25 Northrop Grumman Corporation Miniature atomic frequency standard controlled by a digital processor
US6172629B1 (en) * 1998-02-19 2001-01-09 Lucent Technologies Inc. Multistage analog-to-digital converter employing dither
DE60119476T2 (de) * 2000-10-26 2006-11-23 Fujitsu Ltd., Kawasaki Segmentierte Schaltungsanordnung
US6445318B1 (en) * 2001-04-05 2002-09-03 Nokia Mobile Phones, Ltd. Method and apparatus for providing signal dependent dither generator for sigma-delta modulator
US6473019B1 (en) * 2001-06-21 2002-10-29 Nokia Corporation Low capacitance, low kickback noise input stage of a multi-level quantizer with dithering and multi-threshold generation for a multi-bit sigma-delta modulator
US6426714B1 (en) * 2001-06-26 2002-07-30 Nokia Corporation Multi-level quantizer with current mode DEM switch matrices and separate DEM decision logic for a multibit sigma delta modulator
JP4502672B2 (ja) * 2004-03-15 2010-07-14 日本航空電子工業株式会社 クローズドループ光ファイバジャイロ
KR100679261B1 (ko) 2005-05-10 2007-02-05 삼성전자주식회사 위상 인터폴레이션 회로 및 그에 따른 위상 인터폴레이션신호의 발생방법
US7286075B2 (en) * 2005-11-14 2007-10-23 Analog Devices, Inc. Analog to digital converter with dither
JP4687512B2 (ja) * 2006-03-08 2011-05-25 トヨタ自動車株式会社 Δς型ａｄ変換器
US20080143408A1 (en) * 2006-12-19 2008-06-19 Fabrice Paillet Pulse width modulator
US7411534B1 (en) 2007-06-20 2008-08-12 Cirrus Logic, Inc. Analog-to-digital converter (ADC) having integrator dither injection and quantizer output compensation
US8233069B2 (en) * 2008-12-12 2012-07-31 Analog Devices, Inc. Dithering techniques to reduce mismatch in multi-channel imaging systems

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107112963A (zh) * 2014-12-15 2017-08-29 北欧半导体公司 差分放大器
CN108270445A (zh) * 2016-12-30 2018-07-10 德克萨斯仪器股份有限公司 具有基于源极跟随器的dac符号间干扰消除的设备
CN108270445B (zh) * 2016-12-30 2023-07-25 德克萨斯仪器股份有限公司 具有基于源极跟随器的dac符号间干扰消除的设备
CN107332562A (zh) * 2017-05-27 2017-11-07 烽火通信科技股份有限公司 信号采样电路
CN107332562B (zh) * 2017-05-27 2020-12-15 烽火通信科技股份有限公司 信号采样电路
CN110649892A (zh) * 2018-06-27 2020-01-03 陕西亚成微电子股份有限公司 一种具有氮化镓器件的电路

Also Published As

Publication number Publication date
JP5478635B2 (ja) 2014-04-23
WO2010068559A1 (en) 2010-06-17
EP2366221A4 (en) 2012-06-27
EP2366221A1 (en) 2011-09-21
EP2366221B1 (en) 2013-07-17
CN102282768B (zh) 2015-02-11
JP2012511876A (ja) 2012-05-24
US20100148878A1 (en) 2010-06-17
US7999620B2 (en) 2011-08-16

Similar Documents

Publication Publication Date Title
CN102282768B (zh) 加有抖动的放大器
US7741908B2 (en) High speed amplifier with controllable amplification and output impedance and comparator using the same
CN109347454B (zh) 一种连续可变增益放大器
US7417499B2 (en) Gain controlled amplifier and cascoded gain controlled amplifier based on the same
US7514999B2 (en) Voltage-to-current converter
KR20010105154A (ko) 연산 증폭기 회로
EP2351213A1 (en) Variable gain amplifier
RU2364020C1 (ru) Дифференциальный усилитель с отрицательной обратной связью по синфазному сигналу
US8947287B2 (en) Pipeline A/D converter and A/D converting method
KR100564606B1 (ko) 연산 증폭기의 오프셋 제거 장치
US20050200512A1 (en) Analog-to-digital converter including a plurality of amplifier circuits
US10554218B1 (en) Sigma-delta modulator
KR20200071661A (ko) 듀얼 모드 연산 증폭기를 위한 방법 및 장치
JP4682419B2 (ja) 可変利得増幅回路
KR20200081238A (ko) 연산 증폭기의 이득-대역폭을 제어하기 위한 증폭기 회로 및 방법
US7800432B2 (en) Semiconductor circuit and controlling method thereof
RU2321158C1 (ru) Каскодный дифференциальный усилитель
US7642944B2 (en) A/D converter
KR100861780B1 (ko) 대기 전류 및 공통 모드 제어 기능이 조합된 ａｂ급 증폭기회로
JP4913392B2 (ja) アッテネータ
RU2783042C1 (ru) Неинвертирующий усилитель тока класса "ав"
TW200509540A (en) Cross-coupled folding circuit and analog-to-digital converter provided with such a folding circuit
CN117278043B (zh) 一种大电流驱动可调输出电压范围的数模转换电路
JP2577388B2 (ja) 逐次比較型ａｄ変換器
JP4147625B2 (ja) ボリウム装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant