CN102223756A - 用于制造触点与对应触点的导电连接的方法 - Google Patents

用于制造触点与对应触点的导电连接的方法 Download PDF

Info

Publication number
CN102223756A
CN102223756A CN2011100706849A CN201110070684A CN102223756A CN 102223756 A CN102223756 A CN 102223756A CN 2011100706849 A CN2011100706849 A CN 2011100706849A CN 201110070684 A CN201110070684 A CN 201110070684A CN 102223756 A CN102223756 A CN 102223756A
Authority
CN
China
Prior art keywords
contact
carrier film
conductor circuit
fold line
bonding jumper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100706849A
Other languages
English (en)
Other versions
CN102223756B (zh
Inventor
斯特凡·施米特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron GmbH and Co KG
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron GmbH and Co KG filed Critical Semikron GmbH and Co KG
Publication of CN102223756A publication Critical patent/CN102223756A/zh
Application granted granted Critical
Publication of CN102223756B publication Critical patent/CN102223756B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

介绍了一种用于制造触点(30)与对应触点(34；54)的导电连接的方法，触点(30)设置于载体膜(10)上，其中，将载体膜(10)以配属于触点(30)的方式U形地冲裁出来，从而获得具有触点(30)的载体膜搭接片(24)，载体膜搭接片(24)随后绕至少一个折叠线(26、28；50)折叠起来，从而触点(30)靠置在对应触点(34；54)上，随后，进行触点(30)与对应触点(34；54)的导电连接(37)。根据本发明的方法使得简单并且可靠的连接技术可以将设置于载体膜上的触点与对应触点连接。

Description

用于制造触点与对应触点的导电连接的方法
技术领域
本发明涉及一种用于制造设置于载体膜上的触点与对应触点的导电连接的方法。
背景技术
这样的方法例如由申请者的DE 10 2005 053 398 B4公知，其中，设置于由复合膜形成的载体膜的上侧上的触点与设置在载体膜的底侧上的对应触点的导电连接借助薄线材通过压焊来进行。为了保护免受外来影响，用绝缘材料来覆盖镀通连接部。
由DE 10 2004 019 567 B3公知的是，例如功率半导体器件的器件通过压力烧结连接部来接触连接。
压力烧结连接部例如同样在申请者的DE 10 2007 006 706 A1中有所介绍。
压力烧结连接技术以及压焊技术仅能被非常受限地加以组合。此外，与经压焊的细线材的镀通连接部在处理技术上是复杂而且昂贵的，或者说不能在各种不同的材料组合中可靠地实现。
发明内容
在对现有情况有所认识的情况下，本发明基于如下任务，即，提供开头所述类型的方法，该方法使得简单并且可靠的连接技术可以将设置于载体膜上的触点与对应触点连接。
所述任务按本发明通过权利要求1所述特征，也就是通过以下所述 得到解决，即，所述载体膜以配属于触点的方式U形地冲裁出来(freistanzen)，从而形成具有触点的载体膜搭接片 
Figure BSA00000457455400021
，该载体膜搭接片随后绕至少一个折叠线折叠起来，从而触点靠置在对应触点上，随后，进行触点与对应触点的导电连接。
通过按本发明的方法获得了以下优点，即，取消了对例如栅接片(Gatesteg)的附加的绝缘部，所述绝缘部如在上面引用的DE 10 2007006 706 A1中所描述的那样。
在按本发明的方法中，所述对应触点能够形成导体电路的一部分或者功率半导体器件的接触面。在首先提到的情况下，按本发明涉及用于制造具有触点的第一导体电路与具有对应触点的第二导体电路的导电连接的方法，所述第一导体电路设置在载体膜的第一侧上，所述第二导体电路设置在载体膜的对置的第二侧上，其中，将载体膜以配属于第一导体电路的端部段的方式U形地冲裁出来，从而获得具有触点的载体膜搭接片，该载体膜搭接片随后绕两个彼此有距离的折叠线折叠起来，使得第一导体电路的触点靠置在第二导体电路的所属的对应触点上，随后进行触点与对应触点的导电连接。触点与对应触点的导电连接能够通过材料配合的连接来进行。材料配合的连接优选可以是烧结连接。同样可以将触点与对应触点的导电连接构造成力配合的连接。
在实施上面所述的方法时，证实适当的是，首先绕与触点相邻的第一折叠线折叠所述载体膜搭接片，并且随后绕与第一折叠线有距离的第二折叠线折叠该载体膜搭接片，其中，如此选择载体膜搭接片上的第二折叠线，使得第一导体电路的触点靠置在第二导体电路的对应触点上。
在此，所述第一折叠线和与之有距离的第二折叠线彼此围成任意 的角度，但适当的可以是，所述第一折叠线和与之有距离地第二折叠线可以彼此平行地定向。
所述第一导体电路可以构造在载体膜的底侧上，并且所述第二导体电路可以构造在载体膜的上侧上。
所述对应触点是指接触面，例如功率半导体器件的栅(Gate)，按本发明使用用于制造具有触点的导体电路与功率半导体器件的具有对应触点的接触面的导电连接的方法，所述导体电路设置在载体膜的一侧上，其中，所述载体膜叠盖功率半导体器件，并且导体电路设置在载体膜的背对功率半导体器件的所述侧上，其中，载体膜在接触面的区域中塑造有孔，并且其中，将所述载体膜以配属于导体电路的具有触点的端部段的方式U形地冲裁出来，从而获得载体膜搭接片，该载体膜搭接片随后绕折叠线折叠起来，使得导体电路的具有触点的接触区域穿过载体膜中的孔靠置在功率半导体器件的具有对应触点的接触面上，随后，进行导体电路的触点与功率半导体器件的接触面的导电连接。触点与接触面的导电连接可以是材料配合的连接。该材料配合的连接优选可以是烧结连接。另一可行性方案在于，将导体电路的触点与功率半导体器件的接触面的导电连接构造成力配合的连接。
证实适当的是，载体膜构造有孔，该孔的边缘与功率半导体器件的接触面的边缘有距离。此外，证实适当的是，将所述载体膜搭接片从载体膜以在折叠线的方向上测得的如下宽度冲裁出来，所述宽度与功率半导体器件的接触面的在相同的所述方向上测得的尺寸相匹配。
附图说明
其它细节、特征以及优点从下面结合附图对本发明所作的描述中获得。
其中：
图1示出具有第一导体电路和第二导体电路的载体膜的一段的俯视图，
图2示出在将由载体膜冲裁出来的载体膜搭接片折叠两次之后，依照图1的载体膜的类似于图1的俯视图，
图3大大放大地示意示出沿着图2中的剖切线Ⅲ-Ⅲ的剖面，
图4示出叠盖功率半导体器件的分段绘出的载体膜的俯视图，其具有导体电路，
图5示出类似于图4的视图，其中，将载体膜冲裁出来，并且冲裁出来的载体膜搭接片已朝功率半导体器件折叠起来，以及
图6以大大放大的比例示出沿图5中的剖切线Ⅳ-Ⅳ的示意图示。
具体实施方式
图1示出了载体膜10的一段，载体膜10在其底侧12(参见图3)上具有第一导体电路14并且在其上侧16上具有第二导体电路18。
将载体膜10以配属于第一导体电路24的端部段20的方式U形地冲裁出来。U形的冲裁线在图1中用附图标记22表示。U形的冲裁线22界定了载体膜搭接片24。该载体膜搭接片24绕两个彼此有距离的折叠线26和28以相同的折叠方向-根据图3以顺时针方向-折叠起来，使得第一导体电路14的形成触点30的第一接触区域32靠置在第二导体电路18的所属的、具有对应触点34的第二接触区域36上，如从图2中可以看出。随后进行触点30与对应触点34的导电连接。该导电连接能够通过压力烧结方法步骤实现，所述方法步骤如在图3中通过两个彼此相向的箭头37所示的那样。
相同的细节在图1到3中分别用相同的附图标记表示，从而不必结合所述附图分别详细地描述所有细节。
图4、5和6示出按本发明的第二方法变型方案。在这里，同样用附图标记10表示载体膜。该载体膜10在其上侧16上具有导体电路18。 该导体电路18具有触点30。
所述载体膜10叠盖芯片状的、具有接触面40的功率半导体器件38。该接触面40例如是指功率半导体器件38的栅。
所述载体膜10在功率半导体器件38的接触面40的区域中构造有孔42，孔42的边缘44与功率半导体器件38的接触面40的边缘46有距离。
为了将导体电路18的触点30与功率半导体器件38的接触面40导电连接，将载体膜10以配属于导体电路18的具有触点30的端部段48的方式U形地冲裁出来。相应的U形的冲裁线也在图4中由附图标记22表示。通过U形的冲裁线22界定了载体膜搭接片24，绕折叠线50折叠所述载体膜搭接片24，使得导体电路18的具有触点30的接触区域52穿过载体膜10中的孔42靠置在功率半导体器件38的形成对应触点54的接触面40上。随后，进行接触区域52与功率半导体器件38的接触面40的导电连接。所述导电连接可以是压力烧结连接，该压力烧结连接在图6中通过两个彼此相向的箭头37来标示。
相同的细节在图4到6中也用相同的附图标记表示，从而不必结合图4到6分别详细地描述所有细节。
附图标记列表：
10 载体膜
12 (10的)底侧
14 (12上的)第一导体电路
16 (10的)底侧
18 (16上的)第二导体电路
20 (14的)端部段
22 (10中的)U形冲裁线
24 (10的)载体膜搭接片
26 (24的)折叠线
28 (24的)折叠线
30 (14的在32中的)触点
32 (14的)第一接触区域
34 (18的在36中的)对应触点
36 (18的)第二接触区域
37 箭头/导电连接
38 功率半导体器件
40 (38的)接触面
42 (10中的)孔
44 (42的)边缘
46 (40的)边缘
48 (18的)端部段
50 (24的)折叠线
52 (18的)接触区域
54 (38的在40上的)对应触点。

Claims (8)

1.用于制造设置于载体膜(10)上的触点与对应触点的导电连接的方法，
其特征在于，
将所述载体膜(10)以配属于所述触点(30)的方式U形地冲裁出来，从而获得具有所述触点(30)的载体膜搭接片(24)，所述载体膜搭接片(24)随后绕至少一个折叠线(26、28；50)折叠起来，使得所述触点(30)靠置在所述对应触点(34；54)上，随后进行所述触点(30)与所述对应触点(34；54)的导电连接(37)。
2.按权利要求1所述的用于制造具有所述触点(30)的第一导体电路(14)与具有所述对应触点(34)的第二导体电路(18)的导电连接的方法，所述第一导体电路(14)设置在所述载体膜(10)的第一侧(12)上，所述第二导体电路(18)设置在所述载体膜(10)的对置的第二侧上，
其特征在于，
将所述载体膜(10)以配属于所述第一导体电路(14)的具有所述触点(30)的端部段(20)的方式U形地冲裁出来，从而获得具有所述触点(30)的载体膜搭接片(24)，所述载体膜搭接片(24)随后绕两个彼此有距离的折叠线(26、28)以相同的折叠方向折叠起来，从而所述第一导体电路(14)的所述触点(30)靠置在所述第二导体电路(18)的所属的、具有所述对应触点(34)的第二接触区域(36)上，随后进行所述触点(30)与所述对应触点(34)的导电连接(37)。
3.按权利要求2所述的方法，
其特征在于，
所述载体膜搭接片(24)首先绕与所述触点(30)相邻的第一折叠线(26)折叠起来，并且随后绕与所述第一折叠线(26)有距离的第二折叠线(28)折叠起来，其中，在所述载体膜搭接片(24)上的所述第二折叠线(28)被以如下方式选择，即，所述第一导体电路(24)的所述触点(30)靠置在所述第二导体电路(18)的所述对应触点(34)上。
4.按权利要求2或3所述的方法，
其特征在于，
所述第一折叠线(26)和与所述第一折叠线(26)有距离的所述第二折叠线(28)彼此平行地定向。
5.按权利要求2到4中任一项所述的方法，
其特征在于，
所述第一导体电路(14)构造在所述载体膜(10)的底侧(12)上，并且所述第二导体电路(18)构造在所述载体膜(10)的上侧(16)上。
6.按权利要求1所述的、用于制造具有所述触点(30)的导体电路(18)与功率半导体器件(38)的具有所述对应触点(54)的接触面(40)的导电连接的方法，所述导体电路(18)设置在所述载体膜(10)的一侧(16)上，其中，所述载体膜(10)叠盖所述功率半导体器件(38)，并且所述导体电路(18)设置在所述载体膜(10)的背对所述功率半导体器件的所述侧(16)上，
其特征在于，
所述载体膜(10)在所述功率半导体器件(38)的所述接触面(40)的区域中构造有孔(42)，并且将所述载体膜(10)以配属于所述触点(30)的方式U形地冲裁出来，从而获得载体膜搭接片(24)，所述载体膜搭接片(24)随后绕折叠线(50)折叠起来，使得所述导体电路(18)的所述触点(30)穿过所述载体膜(10)中的所述孔(42)靠置在所述功率半导体器件(38)的具有所述对应触点(54)的所述接触面(40)上，随后进行所述触点(30)与所述接触面(40)的所述对应触点(54)的导电连接(37)。
7.按权利要求6所述的方法，
其特征在于，
所述载体膜(10)构造有孔(42)，所述孔(42)的边缘(44)与所述功率半导体器件(38)的接触面(40)的边缘(46)有距离。
8.按权利要求6所述的方法，
其特征在于，
将所述载体膜搭接片(24)从所述载体膜(10)以在所述折叠线(50)的方向上测得的如下宽度冲裁出来，所述宽度与芯片状的所述功率半导体器件(38)的所述接触面(40)的在相同的所述方向上测得的尺寸相匹配。
CN201110070684.9A 2010-03-17 2011-03-17 用于制造触点与对应触点的导电连接的方法 Expired - Fee Related CN102223756B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010011719A DE102010011719A1 (de) 2010-03-17 2010-03-17 Verfahren zur Herstellung einer elektrisch leitenden Verbindung eines Kontaktes mit einem Gegenkontakt
DE102010011719.6 2010-03-17

Publications (2)

Publication Number Publication Date
CN102223756A true CN102223756A (zh) 2011-10-19
CN102223756B CN102223756B (zh) 2015-09-30

Family

ID=44279698

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110070684.9A Expired - Fee Related CN102223756B (zh) 2010-03-17 2011-03-17 用于制造触点与对应触点的导电连接的方法

Country Status (3)

Country Link
EP (1) EP2367202B1 (zh)
CN (1) CN102223756B (zh)
DE (1) DE102010011719A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010012457B4 (de) * 2010-03-24 2015-07-30 Semikron Elektronik Gmbh & Co. Kg Schaltungsanordnung mit einer elektrischen Komponente und einer Verbundfolie
DE102015107657A1 (de) 2015-05-15 2016-12-01 Alanod Gmbh & Co. Kg Verfahren zur Herstellung eines Anschlussträgers, Anschlussträger sowie optoelektronisches Halbleiterbauteil mit einem Anschlussträger
DE102021134004B3 (de) 2021-12-21 2023-01-12 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung eines Folienverbunds, Folienverbund und leistungselektronische Schalteinrichtung hiermit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19856839C2 (de) * 1998-12-09 2001-07-12 Siemens Ag Anordnung aus Motor-oder Getriebesteuergerät und flexibler Leiterplattenstrukt r
JP2001236479A (ja) * 2000-02-22 2001-08-31 Miyota Kk 非接触型ｉｃカード
CN1964039A (zh) * 2005-11-09 2007-05-16 塞米克朗电子有限及两合公司 功率半导体模块

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2900580A (en) * 1954-06-04 1959-08-18 Beck S Inc Printed electrical circuit components having integral lead-outs and methods of making same
JPH01173694A (ja) * 1987-12-26 1989-07-10 Shindo Denshi Kogyo Kk 両面スルホールフィルムキャリアの製造方法
BE1007618A3 (nl) * 1993-10-13 1995-08-22 Philips Electronics Nv Flexibel bevestigingsorgaan alsmede object voorzien van een dergelijk bevestigingsorgaan, drager voorzien van een object en een dergelijk bevestigingsorgaan en verpakking voorzien van een aantal van dergelijke bevestigingsorganen.
US20050145609A1 (en) * 2001-02-26 2005-07-07 John Gregory Method of forming an opening or cavity in a substrate for receiving an electronic component
DE102004019567B3 (de) 2004-04-22 2006-01-12 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
DE102006043901A1 (de) * 2006-09-19 2008-03-27 Epcos Ag Elektrisches Bauelement mit einem Piezotransformator
DE102007006706B4 (de) 2007-02-10 2011-05-26 Semikron Elektronik Gmbh & Co. Kg Schaltungsanordnung mit Verbindungseinrichtung sowie Herstellungsverfahren hierzu

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19856839C2 (de) * 1998-12-09 2001-07-12 Siemens Ag Anordnung aus Motor-oder Getriebesteuergerät und flexibler Leiterplattenstrukt r
JP2001236479A (ja) * 2000-02-22 2001-08-31 Miyota Kk 非接触型ｉｃカード
CN1964039A (zh) * 2005-11-09 2007-05-16 塞米克朗电子有限及两合公司 功率半导体模块

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ADAM C. SIEGEL ET AL: "Foldable Printed Circuit Boards on Paper Substrates", 《ADVANCED FUNCTIONAL MATERIALS》, vol. 20, no. 1, 8 January 2010 (2010-01-08), XP001551577, DOI: doi:10.1002/adfm.200901363 *

Also Published As

Publication number Publication date
EP2367202A2 (de) 2011-09-21
CN102223756B (zh) 2015-09-30
DE102010011719A1 (de) 2011-09-22
EP2367202A3 (de) 2013-01-23
EP2367202B1 (de) 2014-12-03

Similar Documents

Publication Publication Date Title
US20170054233A1 (en) Circuit board connector and circuit board
EP1298727A3 (en) Nano-circuits
EP2637202A3 (en) Flip chip interconnection with etched posts on a microelectronic element joined to etched posts on a substrate by a fusible metal and corresponding manufacturing method
CN106332474A (zh) 刚性柔性基板及其制造方法
CN105977203A (zh) 半导体元件及其制造方法
JP2013546199A5 (zh)
JP2014099547A5 (zh)
EP1978472A3 (en) Semiconductor device and method for manufacturing the same
TWM421616U (en) Electronic card connector
CN104821303A (zh) 连接器框架以及半导体装置
WO2009094966A3 (de) Strahlungsempfänger und verfahren zur herstellung eines strahlungsempfängers
CN106463853A (zh) 用于电连接的接触元件、用于制造大量的接触元件的铜带
CN108933336A (zh) 免剥皮电线连接器用端子
CN102223756A (zh) 用于制造触点与对应触点的导电连接的方法
CN1568543B (zh) 半导体元件
MX2020013462A (es) Cristal que tiene un elemento de conexion electrica y cable de conexion.
CN105814682A (zh) 半导体装置
CN102035100B (zh) 带壳体的电连接器
CN105428330A (zh) 一种半导体器件及其制造方法
CN107564875A (zh) 半导体装置
US11764500B2 (en) Assembly for electrical equipment and method for producing such an assembly
CN107210592A (zh) 电路结构体
CN206879237U (zh) 层叠模块用基板以及层叠模块
CN105406240B (zh) 电连接器及其制造方法
CN101901796A (zh) 带载封装、单独的带载封装产品及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150930

Termination date: 20210317

CF01 Termination of patent right due to non-payment of annual fee