CN102214683A - 具有悬空源漏的半导体结构及其形成方法 - Google Patents
具有悬空源漏的半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN102214683A CN102214683A CN 201110149727 CN201110149727A CN102214683A CN 102214683 A CN102214683 A CN 102214683A CN 201110149727 CN201110149727 CN 201110149727 CN 201110149727 A CN201110149727 A CN 201110149727A CN 102214683 A CN102214683 A CN 102214683A
- Authority
- CN
- China
- Prior art keywords
- bulge
- unsettled
- source
- device architecture
- thin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 40
- 238000000034 method Methods 0.000 title claims description 16
- 230000015572 biosynthetic process Effects 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000000137 annealing Methods 0.000 claims description 33
- 229910052710 silicon Inorganic materials 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 20
- 238000002955 isolation Methods 0.000 claims description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 8
- 238000010276 construction Methods 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 8
- 239000001257 hydrogen Substances 0.000 claims description 8
- 229910052739 hydrogen Inorganic materials 0.000 claims description 8
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 230000005611 electricity Effects 0.000 abstract description 3
- 239000012535 impurity Substances 0.000 abstract description 3
- 239000000725 suspension Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005764 inhibitory process Effects 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 241000446313 Lamella Species 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- -1 and wherein Substances 0.000 description 1
- 238000000347 anisotropic wet etching Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000013517 stratification Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明实施例提出了一种具有悬空源漏的器件结构，包括：Si衬底；形成在所述Si衬底之上的多个凸起结构，其中，每两个凸起结构之间具有一定间隙，所述间隙小于50nm；形成在所述每两个凸起结构之间，且与所述两个凸起结构顶部相连的悬空薄层，其中，所述凸起结构为沟道，所述凸起结构两侧的悬空薄层为源极和漏极；和形成在所述凸起结构之上的栅堆叠。本发明实施例采用悬空的源漏结构，一方面使得源漏中掺杂杂质向衬底的扩散被抑制，从而易制备超浅结，另一方面由于源漏及衬底之间不存在接触，因此还可以抑制源漏与衬底之间的BTBT漏电。
Description
技术领域
本发明涉及半导体设计及制造技术领域，特别涉及一种具有悬空源漏的半导体结构及其形成方法。
背景技术
长期以来，为了获得更高的芯片密度、更快的工作速度以及更低的功耗。金属-氧化物-半导体场效应晶体管(MOSFET)的特征尺寸一直遵循着所谓的摩尔定律(Moore’slaw)不断按比例缩小，其工作速度越来越快。当前已经进入到了纳米尺度的范围。然而，随之而来的一个严重的挑战是出现了短沟道效应，例如亚阈值电压下跌(Vt roll-off)、漏极引起势垒降低(DIBL)、源漏穿通(punch through)等现象，使得器件的关态泄漏电流显著增大，从而导致性能发生恶化。此外通过SOI(Silicon On Insulator)结构可以降低漏电，但SOI中的SiO2绝缘层的导热率低，小尺寸器件中沟道内产生的热量不易散出，因此SOI器件的散热受到抑制。
因此，对于目前的器件结构来说，漏电大和散热难是制约器件小型化的关键因素。
发明内容
本发明的目的旨在至少解决上述技术缺陷之一，特别是解决现有技术中器件漏电大的缺陷。
本发明一方面提出了一种具有悬空源漏的器件结构，包括：Si衬底；形成在所述Si衬底之上的多个凸起结构，其中，每两个凸起结构之间具有一定间隙，所述间隙小于50nm；形成在所述每两个凸起结构之间，且与所述两个凸起结构顶部相连的悬空薄层，其中，所述凸起结构为沟道，所述凸起结构两侧的悬空薄层为源极和漏极；和形成在所述凸起结构之上的栅堆叠。
在本发明的一个实施例中，所述凸起结构从所述凸起结构的中部向顶部逐渐增大以使两个凸起结构顶部之间的间隙小于所述两个凸起结构中部之间的间隙。
在本发明的一个实施例中，所述凸起结构为Si、SiyGe1-y或Ge。
在本发明的一个实施例中，所述凸起结构为多层结构，所述凸起结构的底层为Si，所述凸起结构的顶层为SiyGe1-y或Ge。
在本发明的一个实施例中，所述悬空薄层通过对所述多个凸起结构退火形成，所述退火温度为800-1350度，且在退火时气氛中含有氢气。
在本发明的一个实施例中，所述悬空薄层为Si、SiyGe1-y或Ge。
在本发明的一个实施例中，所述凸起结构为三个，依次包括第一凸起结构至第三凸起结构，其中，所述第二凸起结构为沟道，所述第一凸起结构和所述第二凸起结构之间的悬空薄层为源极，所述第二凸起结构和所述第三凸起结构之间的悬空薄层为漏极。
在本发明的一个实施例中，所述第一凸起结构和所述第三凸起结构与其他凸起结构之间的悬空薄层被刻蚀掉以作为隔离结构。
在本发明的一个实施例中，还包括与所述第二凸起结构或第三凸起结构相邻的第四凸起结构或第五凸起结构，所述第二凸起结构或第三凸起结构为沟道以形成共用源极或漏极的器件。
在本发明的一个实施例中，在退火时还通入SiH4、GeH4、SiH2Cl2、SiHCl3中的一种或多种气体。
在本发明的一个实施例中，还包括：形成在所述栅堆叠两侧的一层或多层侧墙。
本发明实施例另一方面还提出了一种具有悬空源漏的器件结构的形成方法，包括以下步骤：提供Si衬底；在所述Si衬底之上形成多个凸起结构，所述每两个凸起结构之间具有一定间隙，所述间隙小于50nm；在所述每两个凸起结构之间形成悬空薄层，且所述悬空薄层与所述两个凸起结构顶部相连；在所述凸起结构之上形成栅堆叠；和对所述栅堆叠两侧的悬空薄层进行掺杂以使所述凸起结构形成为沟道，所述凸起结构两侧的悬空薄层形成为源极和漏极。
在本发明的一个实施例中，所述凸起结构从所述凸起结构的中部向顶部逐渐增大以使两个凸起结构顶部之间的间隙小于所述两个凸起结构中部之间的间隙。
在本发明的一个实施例中，所述凸起结构为Si、SiyGe1-y或Ge。
在本发明的一个实施例中，所述凸起结构为多层结构，所述凸起结构的底层为Si，所述凸起结构的顶层为SiyGe1-y或Ge。
在本发明的一个实施例中，所述悬空薄层通过对所述多个凸起结构退火形成，所述退火温度为800-1350度，且在退火时气氛中含有氢气。
在本发明的一个实施例中，在退火时还通入SiH4、GeH4、SiH2Cl2、SiHCl3中的一种或多种气体。
在本发明的一个实施例中，还包括：去除位于隔离区域中的悬空薄层以形成隔离结构。
在本发明的一个实施例中，还包括：在所述栅堆叠两侧形成一层或多层侧墙。
在本发明的一个实施例中，所述悬空薄层通过外延形成。
本发明实施例采用悬空的源漏结构，一方面使得源漏中掺杂杂质向衬底的扩散被抑制，从而易制备超浅结，另一方面由于源漏及衬底之间不存在接触，因此还可以抑制源漏与衬底之间的BTBT漏电。此外，本发明实施例减小了源漏的寄生结电容，提高了器件的性能。如果采用SOI结构时，沟道的散热会受到绝缘层的阻碍，而本发明通过采用凸起结构作为沟道，可以有效解决SOI结构中绝缘层对散热的抑制问题，同时还可以同SOI结构一样，降低器件的漏电，从而改善器件性能。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为本发明一个实施例的具有悬空源漏的半导体结构的结构图；
图2为本发明另一个实施例的具有悬空源漏的半导体结构的结构图；
图3为本发明实施例的多层凸起结构的示意图；
图4为本发明一个实施例形成两个共用源极或漏极的半导体结构示意图；
图5为本发明另一个实施例形成两个共用源极或漏极的半导体结构示意图；
图6为本发明实施例的具有悬空源漏的半导体结构的形成方法流程图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
如图1所示，为本发明实施例的具有悬空源漏的半导体结构的结构图。如图2所示，为本发明另一个实施例的具有悬空源漏的半导体结构的结构图。该具有悬空源漏的半导体结构包括衬底1100，形成在衬底1100之上的多个凸起结构1200，其中，每两个凸起结构1200之间具有一定间隙，该间隙小于50nm，优选地小于30nm。需要说明的是，在本发明的一个实施例之中凸起结构可为垂直结构，而在图2和图3的实施例中，凸起结构1200从凸起结构1200的中部向顶部逐渐增大以使两个凸起结构1200顶部之间的间隙小于两个凸起结构1200中部之间的间隙，从而可以通过退火或外延形成半导体薄层1300。如果对于两个凸起结构1200顶部之间间隙大于中部之间间隙的情况来说，上述预定距离是两个凸起结构1200之间的最近距离，即两个凸起结构1200顶部之间的距离。本发明适于小尺寸器件，特别适于解决小尺寸器件的漏电问题。
该半导体结构还包括形成在每两个凸起结构1200之间，且与两个凸起结构1200顶部相连的悬空薄层1300，其中，凸起结构1200为沟道，凸起结构1200两侧的悬空薄层1300为源极和漏极。该半导体结构还包括形成在凸起结构1200之上的栅堆叠1400。其中，栅堆叠1400包括栅介质层和栅电极，例如为高k栅介质层等。在该实施例中，示出了两个独立的半导体结构，每个半导体结构构成一个器件，两者之间相互隔离，具体地，两个半导体结构之间的悬空薄层1300被刻蚀掉从而形成隔离结构。在该实施例中，每个独立的半导体结构包括三个凸起结构1200，依次包括第一凸起结构至第三凸起结构，其中，第二凸起结构(位于中间)为沟道，第一凸起结构和所述第二凸起结构之间的悬空薄层为源极，第二凸起结构和第三凸起结构之间的悬空薄层为漏极。悬空薄层1300通常都很薄，一般约为10nm以下，从而可以用于制备超浅结。
在本发明的一个实施例中，衬底1100和悬空薄层1300包括Si、SiyGe1-y或Ge。
在本发明的一个实施例中，悬空薄层1300可通过对多个凸起结构1200退火形成。本发明实施例通过高温氢气氛退火能使表面原子发生迁移，退火温度一般约在800-1350度，同时在本发明实施例中退火时还需要气氛中含有氢气，氢气能有效地促进表面原子的迁移。优选地，在退火时还通入SiH4、GeH4、SiH2Cl2、SiHCl3中的一种或多种气体，通过气体分解在表面沉积少量的Si和/或Ge原子，以使获得的半导体薄层表面更加平整，从而获得更好的效果。在退火之后，两个相邻的多个凸起结构1200的顶部会相互接触从而形成悬空薄层1300。在本发明实施例中对于凸起结构材料不同，其退火温度也不同，例如对于Si材料来说，一般退火温度较高，约1200度左右，而对于Ge材料来说，退火温度较低，约900度左右。
在本发明的另一个实施例中，凸起结构1200为多层结构，其中，多层凸起结构中底层为Si，最顶层为SiyGe1-y或Ge。如图3所示，为本发明实施例的多层凸起结构的示意图。其中，所述多层结构中的最顶层为Si1-xCx、高Ge组分SiyGe1-y、Ge。例如对图3来说，凸起结构1200的底层为低Ge组分的SiyGe1-y层，顶层为Ge层。这样低Ge组分的SiyGe1-y层可以作为衬底1100和Ge层之间的过渡层。
在本发明的一个实施例中，该半导体结构还包括形成在栅堆叠1400两侧的一层或多层侧墙，从而可以使得源极和漏极与沟道的界面层延伸至凸起结构材料之中，以改善结的界面特性，进一步提高器件性能。
在本发明的其他实施例中，还可形成两个共用源极或漏极的半导体结构，如图4和5所示。在该实施例中，还包括与第二凸起结构或第三凸起结构相邻的第四凸起结构或第五凸起结构，第二凸起结构或第三凸起结构为沟道以形成共用源极或漏极的器件。
如图6所示，为本发明实施例的具有悬空源漏的半导体结构的形成方法流程图，包括以下步骤：
步骤S601，提供衬底，其中，衬底包括Si或SiyGe1-y。
步骤S602，在衬底之上形成多个凸起结构，所述每两个凸起结构之间具有一定间隙，一般该间隙小于50nm，优选地小于15nm。凸起结构从凸起结构的中部向顶部逐渐增大以使两个凸起结构顶部之间的间隙小于两个凸起结构中部之间的间隙，从而可以通过退火或外延形成半导体薄层。具体地，在衬底之上先外延一层或多层半导体材料，例如为Si、SiyGe1-y、Ge的第一半导体材料层。当然在本发明的其他实施例中，也可以将衬底表层作为第一半导体材料层，即直接在衬底的表面进行刻蚀以形成多个凸起结构。
优选地，为了形成图1所示的凸起结构，需要采用各向异性的湿法刻蚀对外延的第一半导体材料层进行刻蚀。
或者，可替换地，在另一个优选实施例中，先向第一半导体材料层之中注入Si或Ge离子以在第一半导体材料层之中形成离子注入层，接着采用干法刻蚀对第一半导体材料层进行选择性刻蚀以形成多个凸起结构，由于离子注入层中损伤严重，晶体结构被打乱，其刻蚀速度大于第一半导体材料层其他部分的刻蚀速度，从而可以形成图2所示的结构。
步骤S603，在每两个凸起结构之间形成悬空薄层，且悬空薄层与两个凸起结构顶部相连，其中，悬空薄层包括Si1-xCx、Si、SiyGe1-y或Ge。
在本发明的一个实施例中，悬空薄层可通过对多个凸起结构退火形成。本发明实施例通过退火能使表面材料发生迁移，退火温度一般约在800-1350度，同时在本发明实施例中退火时还需要气氛中含有氢气。优选地，当凸起结构1200包括高Ge组分SiyGe1-y或Ge时，在退火时还通入SiH4、GeH4、SiH2Cl2、SiHCl3中的一种或多种气体，通过气体分解在表面沉积少量的Si和/或Ge原子，以使获得的半导体薄层表面更加平整，从而获得更好的效果。
在本发明的一个实施例中，凸起结构为多层结构，其中，多层结构中的底层为Si，最顶层为SiyGe1-y或Ge。
在本发明的另一个实施例中，还可通过外延的方式形成悬空薄层。包括表面为(100)晶向的Si、Si1-xCx、SiyGe1-y、Ge衬底，由于外延材料在顶部的侧向生长速度大于纵向生长速度，从而可以使得外延的材料很快将两个凸起结构之间顶部的间隙封闭，从而悬空薄层与衬底之间不会直接接触，从而依然能够保持悬空薄层的一部份相对于衬底悬空。在本发明的另一个实施例中，如果悬空薄层通过外延形成，则悬空薄层还可以为III-V族化合物半导体材料。在本发明的一个优选实施例中，如果退火之后悬空薄层的厚度比较厚的话，则还需要对该悬空薄层进行刻蚀或减薄处理。
步骤S604，在凸起结构之上形成栅堆叠。
步骤S605，在栅堆叠两侧形成一层或多层侧墙。
步骤S606，对栅堆叠两侧的悬空薄层进行掺杂以使凸起结构形成为沟道，凸起结构两侧的悬空薄层形成为源极和漏极。
在本发明的优选实施例中，还需要去除位于隔离区域中的悬空薄层以形成隔离结构。
本发明实施例采用悬空的源漏结构，一方面使得源漏中掺杂杂质向衬底的扩散被抑制，从而易制备超浅结，另一方面由于源漏及衬底之间不存在接触，因此还可以抑制源漏与衬底之间的BTBT漏电。此外，本发明实施例减小了源漏的寄生结电容，提高了器件的性能。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同限定。
Claims (21)
1.一种具有悬空源漏的器件结构，其特征在于，包括：
Si衬底；
形成在所述Si衬底之上的多个凸起结构，其中，每两个凸起结构之间具有一定间隙，所述间隙小于50nm；
形成在所述每两个凸起结构之间，且与所述两个凸起结构顶部相连的悬空薄层，其中，所述凸起结构为沟道，所述凸起结构两侧的悬空薄层为源极和漏极；和
形成在所述凸起结构之上的栅堆叠。
2.如权利要求1所述的具有悬空源漏的器件结构，其特征在于，所述凸起结构从所述凸起结构的中部向顶部逐渐增大以使两个凸起结构顶部之间的间隙小于所述两个凸起结构中部之间的间隙。
3.如权利要求1所述的具有悬空源漏的器件结构，其特征在于，所述凸起结构为Si、SiyGe1-y或Ge。
4.如权利要求1所述的具有悬空源漏的器件结构，其特征在于，所述凸起结构为多层结构，所述凸起结构的底层为Si，所述凸起结构的顶层为SiyGe1-y或Ge。
5.如权利要求1所述的具有悬空源漏的器件结构，其特征在于，所述悬空薄层通过对所述多个凸起结构退火形成，所述退火温度为800-1350度，且在退火时气氛中含有氢气。
6.如权利要求1所述的具有悬空源漏的器件结构，其特征在于，所述悬空薄层为Si、SiyGe1-y或Ge。
7.如权利要求1所述的具有悬空源漏的器件结构，其特征在于，所述凸起结构为三个，依次包括第一凸起结构至第三凸起结构，其中，所述第二凸起结构为沟道，所述第一凸起结构和所述第二凸起结构之间的悬空薄层为源极，所述第二凸起结构和所述第三凸起结构之间的悬空薄层为漏极。
8.如权利要求7所述的具有悬空源漏的器件结构，其特征在于，所述第一凸起结构和所述第三凸起结构与其他凸起结构之间的悬空薄层被刻蚀掉以作为隔离结构。
9.如权利要求7所述的具有悬空源漏的器件结构，其特征在于，还包括与所述第二凸起结构或第三凸起结构相邻的第四凸起结构或第五凸起结构，所述第二凸起结构或第三凸起结构为沟道以形成共用源极或漏极的器件。
10.如权利要求5所述的具有悬空源漏的器件结构，其特征在于，在退火时还通入SiH4、GeH4、SiH2Cl2、SiHCl3中的一种或多种气体。
11.如权利要求1所述的具有悬空源漏的器件结构，其特征在于，还包括：
形成在所述栅堆叠两侧的一层或多层侧墙。
12.一种具有悬空源漏的器件结构的形成方法，其特征在于，包括以下步骤：
提供Si衬底；
在所述Si衬底之上形成多个凸起结构，所述每两个凸起结构之间具有一定间隙，所述间隙小于50nm；
在所述每两个凸起结构之间形成悬空薄层，且所述悬空薄层与所述两个凸起结构顶部相连；
在所述凸起结构之上形成栅堆叠；和
对所述栅堆叠两侧的悬空薄层进行掺杂以使所述凸起结构形成为沟道，所述凸起结构两侧的悬空薄层形成为源极和漏极。
13.如权利要求12所述的具有悬空源漏的器件结构的形成方法，其特征在于，所述凸起结构从所述凸起结构的中部向顶部逐渐增大以使两个凸起结构顶部之间的间隙小于所述两个凸起结构中部之间的间隙。
14.如权利要求12所述的具有悬空源漏的器件结构的形成方法，其特征在于，所述凸起结构为Si、SiyGe1-y或Ge。
15.如权利要求12所述的具有悬空源漏的器件结构的形成方法，其特征在于，所述凸起结构为多层结构，所述凸起结构的底层为Si，所述凸起结构的顶层为SiyGe1-y或Ge。
16.如权利要求12所述的具有悬空源漏的器件结构的形成方法，其特征在于，所述悬空薄层通过对所述多个凸起结构退火形成，所述退火温度为800-1350度，且在退火时气氛中含有氢气。
17.如权利要求14所述的具有悬空源漏的器件结构的形成方法，其特征在于，在退火时还通入SiH4、GeH4、SiH2Cl2、SiHCl3中的一种或多种气体。
18.如权利要求12所述的具有悬空源漏的器件结构的形成方法，其特征在于，还包括：去除位于隔离区域中的悬空薄层以形成隔离结构。
19.如权利要求12所述的具有悬空源漏的器件结构的形成方法，其特征在于，还包括：
在所述栅堆叠两侧形成一层或多层侧墙。
20.如权利要求12所述的具有悬空源漏的器件结构的形成方法，其特征在于，所述悬空薄层通过外延形成。
21.如权利要求12所述的具有悬空源漏的器件结构的形成方法，其特征在于，所述在衬底之上形成多个凸起结构进一步包括：
在所述衬底之上形成第一半导体材料层；
向所述第一半导体材料层之中注入Si或Ge离子以在所述第一半导体材料层之中形成离子注入层；和
对所述第一半导体材料层进行选择性刻蚀以形成所述多个凸起结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110149727 CN102214683B (zh) | 2011-06-03 | 2011-06-03 | 具有悬空源漏的半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110149727 CN102214683B (zh) | 2011-06-03 | 2011-06-03 | 具有悬空源漏的半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102214683A true CN102214683A (zh) | 2011-10-12 |
| CN102214683B CN102214683B (zh) | 2013-06-12 |
Family
ID=44745912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201110149727 Expired - Fee Related CN102214683B (zh) | 2011-06-03 | 2011-06-03 | 具有悬空源漏的半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102214683B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012163046A1 (en) * | 2011-06-03 | 2012-12-06 | Tsinghua University | Semiconductor structure and method for forming the same |
| WO2012163047A1 (en) * | 2011-06-03 | 2012-12-06 | Tsinghua University | Semiconductor structure and method for forming the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050139952A1 (en) * | 2003-12-30 | 2005-06-30 | Kwan Joo Koh | Active cell isolation body of a semiconductor device and method for forming the same |
| US20080044979A1 (en) * | 2006-08-18 | 2008-02-21 | Micron Technology, Inc. | Integrated circuitry, electromagnetic radiation interaction components, transistor devices and semiconductor construction; and methods of forming integrated circuitry, electromagnetic radiation interaction components, transistor devices and semiconductor constructions |
| US20080085587A1 (en) * | 2006-10-04 | 2008-04-10 | Micron Technology, Inc. | Epitaxial silicon growth |
-
2011
- 2011-06-03 CN CN 201110149727 patent/CN102214683B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050139952A1 (en) * | 2003-12-30 | 2005-06-30 | Kwan Joo Koh | Active cell isolation body of a semiconductor device and method for forming the same |
| US20080044979A1 (en) * | 2006-08-18 | 2008-02-21 | Micron Technology, Inc. | Integrated circuitry, electromagnetic radiation interaction components, transistor devices and semiconductor construction; and methods of forming integrated circuitry, electromagnetic radiation interaction components, transistor devices and semiconductor constructions |
| US20080085587A1 (en) * | 2006-10-04 | 2008-04-10 | Micron Technology, Inc. | Epitaxial silicon growth |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012163046A1 (en) * | 2011-06-03 | 2012-12-06 | Tsinghua University | Semiconductor structure and method for forming the same |
| WO2012163047A1 (en) * | 2011-06-03 | 2012-12-06 | Tsinghua University | Semiconductor structure and method for forming the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102214683B (zh) | 2013-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102214684B (zh) | 一种具有悬空源漏的半导体结构及其形成方法 | |
| CN101989617B (zh) | 用于半导体晶体管的垂直鳍状结构及其制造方法 | |
| CN101667595B (zh) | 半导体装置 | |
| EP2955757B1 (en) | Nitride power component and manufacturing method therefor | |
| CN103515422A (zh) | 具有高迁移率和应变沟道的FinFET | |
| CN101819996A (zh) | 半导体结构 | |
| CN102214682B (zh) | 具有悬空源漏的半导体结构及其形成方法 | |
| CN104465760A (zh) | 半导体器件 | |
| CN102214685B (zh) | 具有悬空源漏的半导体结构及其形成方法 | |
| CN102214683B (zh) | 具有悬空源漏的半导体结构及其形成方法 | |
| CN102354708B (zh) | 具有悬空源漏的隧穿场效应晶体管结构及其形成方法 | |
| CN106098765A (zh) | 一种增加电流开关比的隧穿场效应晶体管 | |
| CN102208440B (zh) | 半导体结构及其形成方法 | |
| CN102214681B (zh) | 半导体结构及其形成方法 | |
| CN112071909A (zh) | 三维金属-氧化物场效应晶体管及制备方法 | |
| CN113178490B (zh) | 一种隧穿场效应晶体管及其制备方法 | |
| JP2009290069A (ja) | 半導体装置およびその製造方法 | |
| CN103123899A (zh) | FinFET器件制造方法 | |
| CN104282754B (zh) | 高集成度l形栅控肖特基势垒隧穿晶体管 | |
| CN103383961A (zh) | FinFET结构及其制造方法 | |
| CN103377941A (zh) | Pmos晶体管及形成方法 | |
| CN102403354A (zh) | Coo1MOS器件及其制造方法 | |
| CN103390634B (zh) | SiC MOSFET结构及其制造方法 | |
| CN106783967A (zh) | 一种硅基遂穿场效应晶体管结构 | |
| CN104282742B (zh) | 折叠栅控l形沟道低泄漏电流隧穿晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130612 |