CN103390634B - SiC MOSFET结构及其制造方法 - Google Patents

Abstract

本发明提供一种SiC？MOSFET结构及其制造方法，在原SiC沟道区的基础上形成SiC-SiGe堆叠沟道结构，同时形成SiGe源区和SiGe漏区，利用SiC、SiGe之间的晶格位错增大沟道区应力，提高沟道区载流子迁移率；进一步的，在原SiC沟道区的基础上形成SiC-SiGe-Si堆叠沟道结构，增强沟道应力，在通过在SiC沟道区注入氮、氟等离子来改善SiC沟道区的界面缺陷，抑制源区和漏区的Ge扩散，改善短沟道效应，增大载流子迁移率。

Description

SiC MOSFET结构及其制造方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种SiCMOSFET结构及其制造方法。

背景技术

随着器件特征尺寸的不断缩小，器件的短沟道效应(SCE)、漏极势垒降低(DIBL)效应及热载流子效应日趋严重，使器件性能退化。器件的短沟道效应主要是由于随着沟道长度的减小出现电荷共享，即栅下耗尽区电荷不再完全受栅控制，其中有一部分受源、漏控制，而且随着沟道长度的减小，受栅控制的耗尽区电荷减少，更多的栅压用来形成反型层，使得达到阈值的栅压不断降低。致使器件的阈值电压漂移增大、关态泄漏电流增加，器件的静态功耗也随之增加，器件的性能退化。

碳化硅(SiC)对于高压、高频和高温应用是一种理想的半导体材料。这主要是由于SiC的大临界电场(比Si高10倍)、大带隙(是Si的3倍)、大的热传导率(是Si的4倍)和大的电子饱和速度(是Si的两倍)。这些特性使SiC替代Si来制造MOSFET器件时，可以提高载流子迁移率，减小沟道导通电阻，改善短沟道效应。

图1所示为现有的一种典型的SiCMOSFET，包括：栅103、栅极氧化层104、源端101a、漏端101b、沟道102及衬底100，其中，源端101a和漏端101b为SiC材料。

然而，当前制成的SiCMOSFET表现出非常差的反型层迁移率(约1cm2/Vs)，这比预期的反型层迁移率低一百倍，导致大的功率消耗和效率损失，使得SiCMOSFET与它们的Si对应物相比性能基本相同。较低的反型层迁移率主要是由于在栅极氧化物和碳化硅之间差的界面(interface)发生电流传导所致，具体的说，在栅极氧化物和SiC之间的SiO₂/SiC界面具有大量的界面陷阱，这些陷阱捕获电子，而这些电子有助于电流流动，从而导致非常差的反型层迁移率。

发明内容

本发明的目的在于提供一种SiCMOSFET结构及其制造方法，能够增大沟道应力，提高沟道载流子迁移率。

为了解决上述问题，本发明提供一种SiCMOSFET结构，包括栅极、源区、漏区、沟道及衬底，其特征在于，所述源区和漏区为SiGe材料，所述沟道包括沿所述衬底至所述栅极方向堆叠的SiC层和SiGe层。

进一步的，所述衬底为绝缘体上Si衬底、绝缘体上SiC衬底或具有SiC外延层的Si衬底。

进一步的，所述衬底为掺N和/或掺F衬底。

进一步的，所述沟道为沿所述衬底至所述栅极方向堆叠SiC层和SiGe层的双层结构或沿所述衬底至所述栅极方向堆叠SiC层、SiGe层和应力Si层的三层结构。

进一步的，所述沟道SiC层的材料为Si_1-xC_x，其中，x为3%~10%。

进一步的，所述沟道的SiC层的厚度为50nm~2μm。

进一步的，所述沟道的SiGe层的材料为Si_1-yGe_y，其中，y为20%~50%。

进一步的，所述沟道的SiGe层的厚度为50nm~100nm。

进一步的，所述沟道的应力Si层的厚度为20nm~100nm。

本发明还提供一种SiCMOSFET制造方法，包括以下步骤：

提供形成有SiC沟道区的衬底；

在所述SiC沟道区的限定区域中形成由下至上堆叠的SiC层和SiGe层；

在所述衬底上方依次形成包含栅氧层和栅极层的栅极堆叠结构以及包围所述栅极堆叠结构的侧墙；

在所述衬底中形成SiGe源区和SiGe漏区，所述SiGe源区和SiGe漏区之间的沟道包含沿衬底至栅极方向堆叠的SiC层和SiGe层。

进一步的，所述衬底为绝缘体上Si衬底、绝缘体上SiC衬底或具有SiC外延层的Si衬底。

进一步的，提供形成有SiC沟道区的衬底之后，向所述SiC沟道区注入N离子和/或F离子。

进一步的，通过对所述SiC沟道区的上层部分进行Ge离子注入以在所述SiC沟道区的限定区域中形成由下至上堆叠的SiC层和SiGe层。

进一步的，在所述SiC沟道区的限定区域中形成由下至上堆叠的SiC层和SiGe层的步骤包括：

刻蚀去除所述SiC沟道区的上层部分；

在所述上层部分限定区域内沉积或外延生长SiGe层或依次沉积或外延生长SiGe层和应力Si层。

进一步的，所述沟道SiC层的材料为Si_1-xC_x，其中，x为3%~10%。

进一步的，所述沟道的SiC层的厚度为50nm~2μm。

进一步的，所述沟道SiGe层的材料为Si_1-yGe_y，其中，y为20%~50%。

进一步的，所述沟道的SiGe层的厚度为50nm~100nm。

进一步的，所述沟道的应力Si层的厚度为20nm~100nm。

进一步的，通过在所述衬底中进行源/漏区Ge离子注入，以形成SiGe源区和SiGe漏区。

进一步的，通过先刻蚀去除源区和漏区的衬底，再外延生长SiGe形成SiGe源区和SiGe漏区。

与现有技术相比，本发明提供的SiCMOSFET结构及其制造方法，在原SiC沟道区的基础上形成SiC-SiGe堆叠沟道结构，同时形成SiGe源区和SiGe漏区，利用SiC与SiGe之间的晶格位错增大沟道区应力，提高沟道区载流子迁移率；进一步的，在原SiC沟道区的基础上形成SiC-SiGe-Si堆叠沟道结构，增强沟道应力，通过在SiC沟道区注入氮、氟等离子来改善SiC沟道区的界面缺陷，抑制源区和漏区的Ge扩散，改善短沟道效应，增大载流子迁移率。

附图说明

图1是现有技术的一种SiCMOSFET的剖视结构图；

图2是本发明实施例一的SiCMOSFET的制造方法流程图；

图3A~3D是本发明实施例一的SiCMOSFET制造过程中的器件结构剖视图；

图4是本发明实施例二的SiCMOSFET的制造方法流程图；

图5A~5E是本发明实施例二的SiCMOSFET制造过程中的器件结构剖视图。

具体实施方式

以下结合附图和具体实施例对本发明提出的SiCMOSFET结构及其制造方法作进一步详细说明。

实施例一

如图2所示，本实施例提供一种SiCMOSFET制造方法，包括以下步骤：

S201，提供形成有SiC沟道区的衬底；

S202，在所述SiC沟道区的限定区域形成由下至上堆叠的SiC层和SiGe层；

S203，在所述衬底上方依次形成包含栅氧层和栅极层的栅极堆叠结构以及包围所述栅极堆叠结构的侧墙；

S204，在所述衬底中形成SiGe源区和SiGe漏区，所述SiGe源区和SiGe漏区之间的沟道为沿衬底至栅极方向堆叠的SiC层和SiGe层。

请参考图3A所示，在步骤S201中，提供的衬底300可以是纯Si（硅）衬底、SiC衬底、绝缘体上Si（SOI）衬底、绝缘体上SiC衬底或具有SiC外延层的Si衬底，其中。纯硅衬底和绝缘体上Si衬底优选为<100>衬底和<110>衬底。以利用了<100>衬底的高电子迁移率和<110>衬底的高空穴迁移率特性提高后续制得的SiCMOSFET的载流子迁移率。当提供的衬底为SiC衬底、绝缘体上SiC衬底或具有SiC外延层的Si衬底时，衬底自身的沟道区即为SiC沟道区；当提供的衬底为纯硅衬底、绝缘体上Si衬底时，可以通过在沟道区进行碳（C）离子注入形成SiC沟道区。本实施例中，提供的衬底300为绝缘体上SiC衬底，包括底部绝缘层和其上的SiC层以及用于器件隔离的隔离结构301，SiC层划分出沟道区302、源区、漏区。为了改善SiC沟道区与后续形成的栅氧、源/漏区的界面缺陷以及抑制后续注入离子的扩散，可以向SiC沟道区302注入氮和/或氟离子（图3A箭头所示）。

请参考图3B所示，在步骤S202中，在所述SiC沟道区302的限定区域形成由下至上堆叠的SiC层302a和SiGe层302b。这种堆叠结构可以通过向所述SiC沟道区302的表层（或上层部分）进行大剂量Ge离子注入并退火形成，大剂量Ge离子注入使得所述SiC沟道区302的表层（或上层部分）Si和Ge离子占主导地位，因此相当于在位于SiC层302a上方形成掺碳的SiGe层302b；还可以通过刻蚀去除一定厚度的所述SiC沟道区302的表层（或上层部分），然后在去除的表层（或上层部分）厚度区域内沉积或外延生长SiGe层，进而形成由下至上堆叠的SiC层302a和SiGe层302b。SiGe层302b与SiC层302a的晶格不同，可以形成晶格位错和晶格界面缺陷，产生沟道纵向上的应力（图3B箭头所示）。

进一步的，所述SiC层302a的厚度为50nm~2μm，例如是100nm，300nm，600nm等，所述SiC层302a的材料为Si_1-xC_x，x可以为3%~10%，例如是5%，7%，9%等；所述SiGe层302b的厚度为50nm~100nm，例如是60nm，70nm，80nm，90nm，所述SiGe层302b的材料为Si_1-yGe_y，y可以为20%~50%，例如是25%，30%，45%等。SiC层302a、SiGe302b层的具体厚度以及x、y的值的选取可以根据待制造的SiCMOSFET器件尺寸和驱动电流等要求来选取。

请参考图3C所示，在步骤S203中，可以先在SiGe层302b上方依次沉积栅氧化层303a、栅极层303b，然后刻蚀形成包含栅氧化层303a和栅极层303b的栅极堆叠结构；接着，在SiGe层302b和栅极堆叠结构表面沉积氮化硅、氮氧化硅等侧墙材料，刻蚀形成围绕所述栅极堆叠结构周围的侧墙304。

请参考图3D所示，在步骤S204中，可以通过在所述衬底300中进行源/漏区Ge离子注入并退火，形成SiGe源区305a和SiGe漏区305b，也可以先刻蚀去除源区和漏区的衬底，再重新外延生长上SiGe的方法形成SiGe源区305a和SiGe漏区305b。然后可以进行源/漏区掺杂离子注入和源/漏极重掺杂离子注入，形成源/漏极。在步骤S201中注入的N(氮)和/或F(氟)离子可以抑制Ge的扩散，有效增长沟道，改善短沟道效应。

至此，在所述SiGe源区305a和SiGe漏区305b之间形成了SiC-SiGe堆叠沟道，该堆叠沟道为沿衬底300至栅极层302b方向堆叠的SiC层302a和SiGe层302b。SiGe源区305a和SiGe漏区305b之间为SiC层302a，由于晶格不同，可以产生晶格位错和晶格界面缺陷，进而产生沟道横向上的应力（图3D箭头所示）。由此在沿衬底300至栅极层302b方向堆叠的SiC层302a和SiGe层302b而成堆叠沟道中有横向和纵向的双轴应力，极大地提高了载流子迁移率。

相应的，如图3D所示，本实施例还提供一种SiCMOSFET结构，包括：衬底300、包含栅氧化层303a和栅极层303b的栅极堆叠结构、SiGe源区305a、SiGe漏区305b以及沟道，所述沟道为沿衬底300至栅极层302b方向堆叠的SiC层302a和SiGe层302b。本实施例的SiCMOSFET结构利用SiGe源区305a、SiGe漏区305b以及沟道的SiGe层302b，在沟道的SiC层302a中有横向和纵向的双轴应力，极大地提高了载流子迁移率。

实施例二

如图4所示，本实施例提供一种SiCMOSFET制造方法，包括以下步骤：

S401，提供形成有SiC沟道区的衬底；

S402，刻蚀去除一定厚度的所述SiC沟道区，并在去除厚度的限定区域依次沉积SiGe层和应力Si层；

S403，在包含应力Si层的衬底上方依次形成包含栅氧层和栅极层的栅极堆叠结构以及包围所述栅极堆叠结构的侧墙；

S404，在所述衬底中形成SiGe源区和SiGe漏区，所述SiGe源区和SiGe漏区之间的沟道为沿衬底至栅极方向堆叠的SiC层和SiGe层。

请参考图5A所示，在步骤S401中，提供的衬底500可以是纯Si（硅）衬底、SiC衬底、绝缘体上Si衬底、绝缘体上SiC衬底或具有SiC外延层的Si衬底，其中。纯硅衬底和绝缘体上Si优选为<100>衬底和<110>衬底。以利用了<100>衬底的高电子迁移率和<110>衬底的高空穴迁移率特性提高后续制得的SiCMOSFET的载流子迁移率。当提供的衬底500为SiC衬底、绝缘体上SiC衬底或具有SiC外延层的Si衬底时，衬底自身的沟道区即为SiC沟道区；当提供的衬底500为纯硅衬底、绝缘体上Si衬底时，可以通过在沟道区进行碳离子注入形成SiC沟道区。本实施例中，提供的衬底500为具有SiC外延层的Si衬底500，包括底部Si层和其上的SiC层以及用于器件隔离的隔离结构501，SiC层划分出沟道区502、源区、漏区。为了改善SiC沟道区502与后续形成的栅氧、源/漏区的界面缺陷以及抑制后续注入离子的扩散，可以向SiC沟道区502注入氮和/或氟离子（图5A箭头所示）。

在步骤S402中，请参考图5B所示，刻蚀去除一定厚度的所述SiC沟道区502，然后，请参考图5C所示，在去除厚度的限定区域依次沉积SiGe层502b和应力Si层502c，此时，在原SiC沟道区502限定区域中形成了由下至上堆叠的SiC层502a、SiGe层502b和应力Si层502c的复合结构。SiGe层502b与应力SiC层502c、SiC层502a的晶格不同，可以形成晶格位错和晶格界面缺陷，产生沟道纵向上的应力（图5C箭头所示）。

进一步的，SiC层502a的厚度为50nm~2μm，例如是90nm，200nm，700nm等，SiC层502a的材料为Si_1-xC_x，x为3%~10%，例如是4%，6%，8%等；SiGe层502b的厚度为50nm~100nm，例如是55nm，65nm，75nm，95nm，SiGe层502b的材料为Si_1-yGe_y，y为20%~50%，例如是21%，35%，40%等；应力Si层502c的厚度为20nm~100nm。

SiC层502a、SiGe层502b、应力Si层502c的具体厚度以及x、y的值的选取可以根据待制造的SiCMOSFET器件尺寸和驱动电流等要求来选取。

请参考图5D所示，在步骤S403中，可以先在应力Si层502c上方依次沉积栅氧化层503a、栅极层503b，然后刻蚀形成包含栅氧化层503a和栅极层503b的栅极堆叠结构；接着，在应力Si层502c和栅极堆叠结构表面沉积氮化硅、氮氧化硅等侧墙材料，刻蚀形成围绕所述栅极堆叠结构周围的侧墙504。

请参考图5E所示，在步骤S404中，可以通过在所述衬底401中进行源/漏区Ge离子注入并退火，形成SiGe源区505a和SiGe漏区505b，也可以通过先刻蚀去除源区和漏区的衬底，再重新外延生长上SiGe的方法形成SiGe源区505a和SiGe漏区505b，然后可以进行源/漏区掺杂离子注入和源/漏极重掺杂离子注入，形成源/漏极。在步骤S401中注入的氮和/或氟离子可以抑制Ge的扩散，有效增长沟道，改善短沟道效应。

至此，在所述SiGe源区505a和SiGe漏区505b之间形成了SiC-SiGe-Si堆叠沟道，该堆叠沟道为沿衬底500至栅极层502b方向堆叠的SiC层502a、SiGe层502b和应力Si层502c。SiGe源区505a和SiGe漏区505b之间为SiC层502a，由于晶格不同，可以产生晶格位错和晶格界面缺陷，进而产生沟道横向上的应力（图5E箭头所示）。由此在沿衬底500至栅极层502b方向堆叠的SiC层502a、SiGe层502b和应力Si层502c而成堆叠沟道中有横向和纵向的双轴应力，极大地提高了载流子迁移率。

相应的，如图5E所示，本实施例还提供一种SiCMOSFET结构，包括：衬底500、包含栅氧化层503a和栅极层503b的栅极堆叠结构、SiGe源区505a、SiGe漏区505b以及沟道，所述沟道为沿衬底500至栅极层502b方向堆叠的SiC层502a、SiGe层502b和应力Si层502c。本实施例的SiCMOSFET结构利用SiGe源区505a、SiGe漏区505b以及沟道的SiGe层502b，在沟道的SiC层502a中有横向和纵向的双轴应力，极大地提高了载流子迁移率。

综上所述，本发明提供的SiCMOSFET结构及其制造方法，在原SiC沟道区的基础上形成SiC-SiGe堆叠沟道结构，同时形成SiGe源区和SiGe漏区，利用SiC与SiGe之间的晶格位错增大沟道区应力，提高沟道区载流子迁移率；进一步的，在原SiC沟道区的基础上形成SiC-SiGe-Si堆叠沟道结构，增强沟道应力，在通过在SiC沟道区注入氮、氟等离子来改善SiC沟道区的界面缺陷，抑制源区和漏区的Ge扩散，改善短沟道效应，增大载流子迁移率。

显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (18)

1.一种SiCMOSFET结构，包括栅极、源区、漏区、沟道及衬底，其特征在于，所述源区和漏区为SiGe材料，所述沟道包括沿所述衬底至所述栅极方向堆叠的SiC层、SiGe层和应力Si层三层结构，其中，SiC层中掺杂有N离子和/或F离子。

2.如权利要求1所述的SiCMOSFET结构，其特征在于，所述衬底为绝缘体上Si衬底、绝缘体上SiC衬底或具有SiC外延层的Si衬底。

3.如权利要求1至2中任一项所述的SiCMOSFET结构，其特征在于，所述沟道SiC层的材料为Si_1-xC_x，其中，x为3％～10％。

4.如权利要求1至2中任一项所述的SiCMOSFET结构，其特征在于，所述沟道的SiC层的厚度为50nm～2μm。

5.如权利要求1至2中任一项所述的SiCMOSFET结构，其特征在于，所述沟道的SiGe层的材料为Si_1-yGe_y，其中，y为20％～50％。

6.如权利要求1至2中任一项所述的SiCMOSFET结构，其特征在于，所述沟道的SiGe层的厚度为50nm～100nm。

7.如权利要求1所述的SiCMOSFET结构，其特征在于，所述沟道的应力Si层的厚度为20nm～100nm。

8.一种SiCMOSFET制造方法，其特征在于，包括：

提供形成有SiC沟道区的衬底，向所述SiC沟道区注入N离子和/或F离子；

在所述SiC沟道区的限定区域中形成由下至上堆叠的SiC层、SiGe层和应力Si层三层结构；

在所述衬底上方依次形成包含栅氧层和栅极层的栅极堆叠结构以及包围所述栅极堆叠结构的侧墙；

在所述衬底中形成SiGe源区和SiGe漏区，所述SiGe源区和SiGe漏区之间的沟道包含沿衬底至栅极方向堆叠的SiC层、SiGe层和应力Si层。

9.如权利要求8所述的SiCMOSFET制造方法，其特征在于，所述衬底为绝缘体上Si衬底、绝缘体上SiC衬底或具有SiC外延层的Si衬底。

10.如权利要求8所述的SiCMOSFET制造方法，其特征在于，通过对所述SiC沟道区的上层部分进行Ge离子注入以在所述SiC沟道区的限定区域中形成由下至上堆叠的SiC层和SiGe层。

11.如权利要求8所述的SiCMOSFET制造方法，其特征在于，在所述SiC沟道区的限定区域中形成由下至上堆叠的SiC层和SiGe层的步骤包括：

刻蚀去除所述SiC沟道区的上层部分；

在所述上层部分限定区域内依次沉积或外延生长SiGe层和应力Si层。

12.如权利要求8至11中任一项所述的SiCMOSFET制造方法，其特征在于，所述沟道SiC层的材料为Si_1-xC_x，其中，x为3％～10％。

13.如权利要求8至11中任一项所述的SiCMOSFET制造方法，其特征在于，所述沟道的SiC层的厚度为50nm～2μm。

14.如权利要求8至11中任一项所述的SiCMOSFET制造方法，其特征在于，所述沟道SiGe层的材料为Si_1-yGe_y，其中，y为20％～50％。

15.如权利要求8至11中任一项所述的SiCMOSFET制造方法，其特征在于，所述沟道的SiGe层的厚度为50nm～100nm。

16.如权利要求11所述的SiCMOSFET制造方法，其特征在于，所述沟道的应力Si层的厚度为20nm～100nm。

17.如权利要求8所述的SiCMOSFET制造方法，其特征在于，通过在所述衬底中进行源/漏区Ge离子注入，以形成SiGe源区和SiGe漏区。

18.如权利要求8所述的SiCMOSFET制造方法，其特征在于，通过先刻蚀去除源区和漏区的衬底，再外延生长SiGe形成SiGe源区和SiGe漏区。