CN102194858A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN102194858A
CN102194858A CN2011100509107A CN201110050910A CN102194858A CN 102194858 A CN102194858 A CN 102194858A CN 2011100509107 A CN2011100509107 A CN 2011100509107A CN 201110050910 A CN201110050910 A CN 201110050910A CN 102194858 A CN102194858 A CN 102194858A
Authority
CN
China
Prior art keywords
semiconductor regions
interarea
semiconductor
layer
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100509107A
Other languages
English (en)
Other versions
CN102194858B (zh
Inventor
斋藤涉
小野升太郎
薮崎宗久
谷内俊治
渡边美穗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN102194858A publication Critical patent/CN102194858A/zh
Application granted granted Critical
Publication of CN102194858B publication Critical patent/CN102194858B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals

Abstract

本实施方式的半导体装置包括：第一导电型的第一半导体区域；第一导电型的第二半导体区域，形成在所述第一半导体区域的一主面上；第一主电极，形成在所述第一半导体区域的成为所述一主面相反侧的另一主面侧；第二导电型的第三半导体区域，选择性地形成在所述第二半导体区域的成为所述第一半导体区域相反侧的主面；第二主电极，以与所述第三半导体区域接合的方式形成；及第二导电型的多个埋入半导体区域，设置在所述第二半导体区域中成为在所述第一主电极与所述第二主电极之间形成着主电流路径的元件区域的外侧的终端区域。所述埋入半导体区域从所述元件区域越向外侧而离所述第二半导体区域的形成着所述第三半导体区域的主面越远。

Description

半导体装置
本申请基于并主张2010年3月3日提交的在先日本专利申请第2010-046394号的优先权，其全部内容以引用的方式结合在本文中。
技术领域
本发明涉及一种半导体装置。
背景技术
纵置式MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应晶体管)或IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)之类的纵置式功率器件中，通过使耗尽层在漂移层的纵向上延长来保持所施加的电压。在这样的器件中，在位于流通电流的单元区域的外周的终端区域，耗尽层也会在横向上变长。因此，在终端区域表面会产生电场。此时，如果因来自器件外部的影响而使终端区域的电场分布发生变化，则会导致器件的耐压或泄漏电流发生变动之类的可靠性变差的情况。
如此为了确保纵置式功率器件的可靠性，需要优化终端区域表面的电场分布。当表面的电场高时会引起碰撞电离(Impact Ionization)，所产生的热载流子(hot carrier)冲入场绝缘膜中。因所冲入的载流子的电荷而导致终端区域的电场分布发生变化，从而引起可靠性变差。
此处，为了确保终端耐压，提出在终端区域表面形成保护环(以下也称作GR(guard ring))层的结构(例如，参照日本专利特开2000-277726号公报)。此外，也提出了在终端区域的漂移层内形成埋入GR层的结构(例如，参照日本专利特开2009-88345号公报)。
在形成着GR层的结构中，可通过GR的个数及GR的间隔等的设计使电场分布发生变化。然而，如果要使表面的电场变小则需要增加GR的个数，从而会导致终端区域变大。在尺寸有限的器件中，终端区域变大，由此会导致产生器件内的流通电流的有效面积变小的问题。
发明内容
本实施方式的半导体装置包括：第一导电型的第一半导体区域；第一导电型的第二半导体区域，形成在所述第一半导体区域的一主面上；第一主电极，形成在所述第一半导体区域的成为所述一主面相反侧的另一主面侧；第二导电型的第三半导体区域，选择性地形成在所述第二半导体区域的成为所述第一半导体区域相反侧的主面；第二主电极，以与所述第三半导体区域接合的方式形成；及第二导电型的多个埋入半导体区域，设置在所述第二半导体区域中成为在所述第一主电极与所述第二主电极之间形成着主电流路径的元件区域的外侧的终端区域。所述埋入半导体区域从所述元件区域越向外侧而离所述第二半导体区域的形成着所述第三半导体区域的主面越远。
另一实施方式的半导体装置包括：第一导电型的第一半导体区域；第一导电型的第二半导体区域，形成在所述第一半导体区域的一主面上；第一主电极，形成在所述第一半导体区域的成为所述一主面相反侧的另一主面上；第二导电型的第三半导体区域，选择性地形成在所述第二半导体区域的成为所述第一半导体区域相反侧的主面；第一导电型的第四半导体区域，选择性地形成在所述第三半导体区域；第二主电极，以与所述第三半导体区域及所述第四半导体区域接合的方式形成；控制电极，隔着覆盖在所述第三半导体区域、所述第四半导体区域、及所述第二半导体区域上的栅极绝缘膜而形成；第二导电型的多个埋入半导体区域，设置在所述第二半导体区域中成为在所述第一主电极与所述第二主电极之间形成着主电流路径的元件区域的外侧的终端区域。所述埋入半导体区域从所述元件区域越向外侧则离所述第二半导体区域的形成着所述第三半导体区域的主面越远。
附图说明
图1是示意性地表示说明第一实施方式的功率MOSFET的构成的一例的剖面图。
图2是说明比较例的示意剖面图。
图3是示意性地表示说明第一实施方式的其它例(其一)的功率MOSFET的构成的一例的剖面图。
图4是示意性地表示说明第一实施方式的其它例(其二)的功率MOSFET的构成的一例的剖面图。
图5是示意性地表示说明第一实施方式的其它例(其三)的功率MOSFET的构成的一例的剖面图。
图6是示意性地表示说明第一实施方式的其它例(其四)的功率MOSFET的构成的一例的剖面图。
图7是示意性地表示说明第二实施方式的功率MOSFET的构成的一例的剖面图。
图8是示意性地表示说明第二实施方式的其它例(其一)的功率MOSFET的构成的一例的剖面图。
图9是示意性地表示说明第二实施方式的其它例(其二)的功率MOSFET的构成的一例的剖面图。
图10是示意性地表示说明第三实施方式的功率MOSFET的构成的一例的剖面图。
图11是说明绝缘物的平面图案的示意平面图。
图12是示意性地表示说明第三实施方式的其它例(其一)的功率MOSFET的构成的一例的剖面图。
图13是示意性地表示说明第三实施方式的其它例(其二)的功率MOSFET的构成的一例的剖面图。
图14是说明应用本发明的IGBT的示例的示意图。
[符号的说明]
1漏极电极
1a   集电极
2    n+漏极层
2a   n+缓冲层
3    n漂移层
4     p柱层
5     p型基极层
6     n源极层
6a    发射极层
7     栅极绝缘膜
8     栅极电极
9     源极电极
9a    发射极电极
11、11’埋入GR层
12    高阻抗层
13    场阻止电极
14    场阻止层
15    表面GR层
16    n柱层
17    绝缘物
18    多晶硅(硅)
19    p集电极层
21    第一主面
22    第二主面
31    第三主面
d1    p型基极层5与邻接于其的埋入GR层11的横向的间隔
d2    埋入GR层11与邻接于其的埋入GR层11的横向的间隔
d3    埋入GR层11与邻接于其的埋入GR层11的横向的间隔
T     沟槽
PK    峰值
具体实施方式
以下，一面参照附图一面对本发明的实施方式进行说明。另外，以下的实施方式中，作为一例，将半导体设为硅，并使第一导电型为n型，使第二导电型为p型。此外，对附图中的相同部分标注相同编号。
(第一实施方式)
图1是示意性地表示说明第一实施方式的功率MOSFET的构成的一例的剖面图。该MOSFET中，在作为第一半导体区域的n+漏极层2的一主面(第一主面)21(表面)上形成着作为第二半导体区域的n漂移层3。在该n+漏极层2的成为一主面21相反侧的另一主面(第二主面)22(背面)上形成着作为第一主电极的漏极电极1。
成为元件中央部的单元部(元件区域)为在导通状态下流通电流的区域。在单元部中的n漂移层3的成为n+漏极层2相反侧的主面(第三主面)31(表面)，选择性地形成p型基极层5作为第三半导体区域，在该p型基极层5的主面(第四主面)51(表面)选择性地且条纹状地形成作为第四半导体区域的n源极层6。
此外，在从p型基极层5及n源极层6经由n漂移层3到达另一p型基极层5及n源极层6的区域上，隔着膜厚约0.1μm的栅极绝缘膜7例如Si(硅)氧化膜而条纹状地形成着栅极电极8来作为控制电极。以将该栅极电极8夹在中间的方式，在一p基极层5及n源极层6上、与另一p基极层5及n源极层6上条纹状地形成源极电极9作为第二主电极。
而且，在单元部外周的元件终端部(终端区域)的n漂移层3中形成着多个埋入GR层11。图1所示的例中形成着三个埋入GR层11。另外，埋入GR层11是以例如相对于耐压约100V～200V而设有1个的比例来设置。就形成着多个埋入GR层11的深度而言，是从元件区域越向位于外侧的场阻止电极13的方向而越深(离n漂移层3的形成着p型基极层5的第三主面(表面)31越远)。即，多个埋入GR层11设为从元件区域越向外侧，沿着从第三主面31朝向第一主面21的方向而离第三主面31越远。
如果使用这样的埋入GR层11的结构，则能以短的终端长度获得高终端耐压及高可靠性。至于其理由，将结合图2所示的比较例来进行说明。图2所示的比较例的构成中，虽然元件区域中的单元的结构相同，但终端区域中的埋入GR层11’均是以从n漂移层3的表面算起相同的深度而形成。图1、图2所示的曲线图分别为：位于下方的曲线图表示从p基极层5起沿着多个埋入GR层的电场分布，位于上方的曲线图表示n漂移层3的表面上的电场分布，位于中间靠右的曲线图表示n漂移层3的深度方向上的电场分布。
此处，终端耐压由p基极层5端处的雪崩击穿(avalanche breakdown)所决定，因此该终端耐压由从p基极层5端到埋入GR层11端的电场分布所决定。为了获得高终端耐压，以使该电场分布变得平坦的方式，即以成为相同峰值的方式而优化从p基极层5端到埋入GR层11为止的隔开及邻接的埋入GR层11彼此的间隔即可(参照图1、图2中位于各自下方的曲线图)。
而且，如图2所示的比较例的结构，当所有埋入GR层11均以相同深度形成在接近表面的位置处时，受到p基极层5端及埋入GR层11端的高电场峰值的影响而导致n漂移层3的表面的电场也变高。n漂移层3的表面的电场在p基极层5的外侧的端部及埋入GR层11’的外侧的端部位置处分别具有峰值PK。尤其存在随着从元件区域越向外侧而电场的峰值PK越高的倾向，从而容易产生热载流子(参照图2中位于上方的曲线图)。由此，容易引起可靠性变差。
与此相对，图1所示的本实施方式的结构中，在随着从元件区域越向外侧而越深的位置处形成着埋入GR层11。由此，埋入GR层11端的电场的影响难以到达n漂移层3的表面，从而表面电场变低。尤其，由于埋入GR层11随着从元件区域越外侧而设置得越深，因此具有在n漂移层3的表面，随着从元件区域越向外侧而电场的峰值PK越低的倾向。n漂移层3表面的电场在p基极层5外侧的端部及埋入GR层11外侧的端部位置处分别具有峰值PK(参照图1中位于上方的曲线图)。因此，可抑制热载流子的产生，从而获得高可靠性。
在比较例的结构中为了获得高可靠性，需要增加GR个数以降低电场峰值，随之会导致终端长度变长。与此相对，本实施方式的结构中，通过在倾斜方向上具有电场分布的峰值，尽管增加GR个数而导致保持耐压的实质上的终端长度变长，但可使沿着表面的方向的终端长度变短。
本实施方式的埋入GR层11的结构可通过重复在进行离子注入之后进行埋入结晶成长的工艺(process)的方法、或根据埋入GR层11的埋入深度而改变加速电压的高加速离子注入来形成。多个埋入GR层11是以包围元件区域的方式形成。此外，邻接的埋入GR层11的深度差可为固定，也可为随着从元件区域向外侧深度差变得越来越大或者越来越小。
(第一实施方式的其它例：其一)
图3是示意性地表示说明第一实施方式的其它例(其一)的功率MOSFET的构成的一例的剖面图。此处，省略与图1相同的部分的详细说明，仅对不同部分进行说明。
上文所说明的图1所示的结构中，逐个的埋入GR层11的形成深度是变化的，但在图3所示的结构中，多个埋入GR层11形成为相同的深度，且形成位置呈阶段性地变深。例如，图3所示的结构中，形成着六个埋入GR层11，其中每两个所构成的组(图3中为三组)为相同的深度。此外，三组埋入GR层11中，从元件区域越向外侧的组，则距离n漂移层3的表面形成得越深。
图3所示的曲线图表示n漂移层3的表面上的电场分布。该电场分布中，可通过调整相同组中的两个埋入GR层11的位置来使从元件区域越向外侧的组中的电场峰值越低。即便为这样的结构，也可获得与图1所示的结构相同的效果。
另外，图3所示的结构中，说明了构成成为相同深度的组的埋入GR层11为两个的示例，但也可大于等于三个。此外，成为相同深度的组并不限定于图3所示的三组。
(第一实施方式的其它例：其二)
图4是示意性地表示说明第一实施方式的其它例(其二)的功率MOSFET的构成的一例的剖面图。此处，省略与图1相同的部分的详细说明，仅对不同部分进行说明。
图4所示的结构中，越向元件区域的外侧，则埋入GR层11的横向(沿着第三主面的方向)的间隔形成得越宽。例如，图4所示的结构中，形成着三个埋入GR层11，当将p基极层5与邻接于该p基极层5的埋入GR层11的横向的间隔设为d1，将该邻接于p基极层5的埋入GR层11与其所邻接的埋入GR层11的横向的间隔设为d2，将所述与邻接于p基极层5的埋入GR层11相邻接的埋入GR层11与其所邻接的埋入GR层11的横向的间隔为d3时，形成为d1＜d2＜d3。通过形成这样的结构，与图1所示的结构相比，埋入GR层11端的电场随着越向外侧而越低。由此，可切实地降低终端区域表面的元件外侧的电场，从而可获得高可靠性。
(第一实施方式的其它例：其三)
图5是示意性地表示说明第一实施方式的其它例(其三)的功率MOSFET的构成的一例的剖面图。此处，省略与图1相同的部分的详细说明，仅对不同部分进行说明。
图5所示的结构中，除了埋入到n基极层3中的埋入GR层11以外，在终端区域表面(第三主面31)形成着表面GR层15。通过形成表面GR层15，不仅可利用埋入GR层11的设计，也可利用表面GR层15的设计来调整终端表面的电场分布。即便表面GR层15的个数与埋入GR层11的个数不相等也可实施。
(第一实施方式的其它例：其四)
图6是示意性地表示说明第一实施方式的其它例(其四)的功率MOSFET的构成的一例的剖面图。此处，省略与图1相同的部分的详细说明，仅对不同部分进行说明。
图6所示的结构中，以埋入GR层11的纵向的个数随着越向元件区域的外侧而越增加的方式来形成。图6所示的例中，从离p基极层5侧较近一侧到较远一侧，埋入GR层11的纵向的个数增加为1个、2个、3个。通过纵向的GR个数增加，电场峰值位置成为最深的埋入GR层11，因此与GR深度变深的情形相同。由此，可降低终端表面的电场，从而可获得高可靠性。另外，图6所示的埋入GR层11的纵向的个数的增加仅为一例，除逐一增加以外，也可两个两个地增加或者非等差地增加。
(第二实施方式)
图7是示意性地表示说明第二实施方式的功率MOSFET的构成的一例的剖面图。省略与图1相同的部分的详细说明，此处仅对不同部分进行说明。
图7所示的结构中，在单元部(元件区域)的漂移层中沿横向形成着周期性的n柱层16与p柱层4的超接面结构。终端区域的漂移层由高阻抗层12所构成。n柱层16的杂质浓度例如比高阻抗层12的浓度高10倍或10倍以上。由此，可获得低导通阻抗。
即便为在单元部形成着超接面结构的构成，也可在终端区域形成着多个埋入GR层11，且使该多个埋入GR层11的形成位置以从元件区域越向外侧则越深(离高阻抗层12的表面越远)的方式形成。由此，以短的终端长度能减小终端表面的大小，并且可获得高可靠性。
(第二实施方式的其它例：其一)
图8是示意性地表示说明第二实施方式的其它例(其一)的功率MOSFET的构成的一例的剖面图。此处，省略与图7相同的部分的详细说明，仅对不同部分进行说明。
图8所示的结构中，超接面结构中的p柱层4沿着垂直方向被分成多层，在该每一层中注入着杂质。由此，p柱层4成为每层中杂质向周边扩散的结构，即成为具有杂质浓度沿着垂直方向具有多个峰值的浓度分布的结构。此外，该结构中，对应于超接面结构中的层而设置着埋入GR层11。即，设为埋入GR层11的中央部的深度与成为p柱层4的杂质浓度的峰值的深度一致。图8所示的例中，p柱层4的杂质浓度的峰值沿着垂直方向有五个，三个埋入GR层11的中央部的深度分别与其中的自上方起第二个至第四个杂质浓度的峰值一致。
此处，在将超接面结构分为多层而制造时，通过重复离子注入与埋入结晶成长的工艺来形成超接面结构。通过各层中的离子注入而在每层中构成p柱层4的扩散区域。在这样的工艺中，埋入GR层11是与p柱层4的各层的埋入结晶成长及离子注入同时形成的。由此，对应于超接面结构中的层的位置(成为杂质浓度的峰值的深度)而形成着埋入GR层11。
在超接面结构中，为了提高元件区域中的耐压，严格控制p柱层4的杂质浓度。图8所示的构成中，由于p柱层4与埋入GR层11在同一步骤中形成，因此要一并严格地控制p柱层、埋入GR层11的杂质浓度。由此，不仅可利用埋入GR层11的间隔，也可利用埋入GR层11的浓度来高精度地控制电场分布。因此，即便因光刻(lithography)步骤中的位置对准偏差而导致各埋入GR层11的间隔有偏差，只要根据埋入GR层11的杂质浓度来决定电场分布，也不会受位置对准偏差的影响而可获得高可靠性。
此外，埋入GR层11虽然能够与p柱层4同时形成，但如果埋入GR层11与p柱层4同样地在低电压下完全耗尽化则无法作为GR发挥作用。因此，较为理想的是，埋入GR层11的杂质浓度高于p柱层4，即便施加高电压也不会完全耗尽化。这可通过使离子注入时的埋入GR层11的掩模开口宽度比p柱层4的掩模开口宽度更宽，来使埋入GR层11的杂质浓度高于p柱层4的杂质浓度。
(第二实施方式的其它例：其二)
图9是示意性地表示说明第二实施方式的其它例(其二)的功率MOSFET的构成的一例的剖面图。此处，省略与图7相同的部分的详细说明，仅对不同部分进行说明。
图9所示的结构中，越向元件区域的外侧则埋入GR层11的杂质浓度越低。由此，可获得与使多个埋入GR层11的间隔越向元件区域的外侧则越宽的情况相同的效果，从而可切实地降低终端表面的外侧的电场而获得高可靠性。
(第三实施方式)
图10是示意性地表示说明第三实施方式的功率MOSFET的构成的一例的剖面图。省略与图1相同的部分的详细说明，此处仅对不同部分进行说明。
图10所示的结构中，在终端区域中形成着由绝缘物17来填埋的沟槽T，在沟槽T的底部形成着埋入GR层11。这样的结构可在通过蚀刻(etching)形成沟槽T之后，在底部进行离子注入来形成埋入GR层11，从而可利用比较容易的工艺来形成。
另外，该结构中，如果因绝缘物17阻碍终端区域的载流子的移动则会因所蓄积的载流子而导致电场分布发生变化，因此较为理想的是设为图11所示的平面图案。即，形成着绝缘物17的沟槽T设为在俯视时为断续的。此处，作为断续的绝缘物17，设为各列中断开的位置不同，或者设为各列中断开的位置相同。此外，成为断续的绝缘物17设为在各列中沿着列方向(图中纵向)的长度相同或者不同。
当与这些结构不同而使形成着绝缘物17的沟槽T形成为条纹状(呈连续性)时，在表面侧，载流子的移动路径断开，从而产生载流子的蓄积。然而，如图11所示，如果将形成着绝缘物17的沟槽T形成为虚线状，则可通过绝缘物17断开的部分而使载流子移动，因而不会产生载流子的蓄积。另外，即便埋入GR层11不形成为条纹状，也可通过埋入GR层11使电位为固定，从而缓和p基极层5或埋入GR层11端的电场而获得相同的效果。
此外，就埋入GR层11而言，还存在如下情况：对应于绝缘物17的位置而断续地形成，或因从沟槽T的底部进行的离子注入而导致杂质扩散，使相邻部分之间连接而连续性地设置。即便埋入GR层11是连续的，如图11所示因断续地形成着绝缘物17，所以也不会产生载流子的蓄积。
(第三实施方式的其它例：其一)
图12是示意性地表示说明第三实施方式的其它例(其一)的功率MOSFET的构成的一例的剖面图。此处，省略与图10相同的部分的详细说明，仅对不同部分进行说明。
图12所示的结构中，沟槽T内由绝缘物17及多晶硅(硅)18所填埋。即，使绝缘物17在沟槽T的内壁成膜后，隔着该绝缘物17而由多晶硅18来填埋沟槽T的内部。即便为这样的结构也可获得相同的效果。
(第三实施方式的其它例：其二)
图13是示意性地表示说明第三实施方式的其它例(其二)的功率MOSFET的构成的一例的剖面图。此处，省略与图10相同的部分的详细说明，仅对不同部分进行说明。
图13所示的结构中，改变了沟槽T的开口尺寸。图13所示的例中，设为沟槽T的开口尺寸随着从元件区域越向外侧则越大。由此，形成沟槽T时的n漂移层3的蚀刻速度根据开口尺寸而发生变化，容易形成深度不同的沟槽T。即，沟槽T的开口尺寸越大则蚀刻速度可变得越快，且可使蚀刻深度越深。而且，通过从各沟槽T的底部进行离子注入，来形成深度不同的埋入GR层11。如此一来，可在一次蚀刻工艺中形成深度不同的沟槽T，并可容易地形成深度不同的埋入GR层11。
所述实施方式中，主要例示纵置式MOSFET进行了说明，但也可应用于IGBT。图14是说明对IGBT的应用例的示意剖面图。如图14所示，纵置式IGBT的构成是在作为第一半导体区域的n+缓冲层2a的另一主面(第二主面22)侧形成着作为第五半导体区域的p集电极层(collector layer)19，且集电极1a连接于p集电极层19。
与图7所示的MOSFET相比，虽然一些名称及一部分结构不同，但结构相同。即，图7所示的n+漏极层2、漏极电极1对应于图14所示的n+缓冲层2a、集电极1a。此外，图7所示的源极电极9、n源极层6对应于图14所示的发射极(emitter)电极9a、发射极层6a。此外，IGBT为在图7所示的MOSFET的漏极电极1与n+漏极层2之间插入着p集电极层19的构成。另外，也可为设置着p集电极层19代替图7所示的MOSFET的n+漏极层2的构成。IGBT中也可获得与所述其它实施方式相同的效果。
以上，对第一至第三实施方式进行了说明，但本发明并不限定于该第一至第三实施方式。例如，对将第一导电型设为n型、将第二导电型设为p型进行了说明，但也可将第一导电型设为p型、将第二导电型设为n型来实施。此外，例如，将元件区域的平面图案设为条纹状并进行了说明，但即便为网格状或位移网格(offset mesh)状、蜂窝状等其它平面图案也可实施。此外，例如，本领域技术人员对上述的各实施方式或其变形例适当地进行构成要素的追加、删除、设计变更而得的结构、或将各实施方式的特征加以适当组合而得的结构，只要具有本发明的主旨则也包含在本发明的范围内。
此外，在第一实施方式的其它例(其三)中所说明的图5所示的构成中，表示了在终端部表面形成着GR层的例子，但即便形成场板(field plate)结构或RESURF(reduced surface field，降低表面电场)结构、浮动场板(floating field plate)结构等也可实施。此外，第二实施方式中，将超接面结构的最外部设为p柱层，但即便设为n柱层，也可通过相同的设计来获得相同的效果。此外，MOS栅极结构是用平面(planar)结构来进行了说明，但即便为沟槽结构也可实施。
此外，高阻抗层12即便不为完全的本征半导体也可实施，如果相对于n柱层3为足够小的浓度则可获得高耐压，较为理想的是小于等于n柱层3的1/10的杂质浓度。而且，较为理想的是如下的n型，即，并非元件区域的外周部而是元件区域的内侧(单元侧)的电场变高。
此外，第二实施方式中，表示了通过重复离子注入与埋入结晶成长的工艺来形成p柱层4的方法，但即便同样地通过重复离子注入与埋入结晶成长的工艺来形成n柱层16也可实施。由此，可在高阻抗层12与n柱层16中使浓度变化。
此外，作为纵置式元件，使用功率MOSFET及IGBT进行了说明，但也可应用于二极管等其它构成的元件及具有埋入GR层11的元件。在将本实施方式的半导体装置设为二极管的构成中，以在图1所示的MOSFET结构中不存在栅极电极8、栅极绝缘膜7及n源极层6，而漏极电极1成为阴极电极，且源极电极9成为阳极电极的方式形成。
此外，说明了使用硅(Si)作为半导体的半导体装置，但作为半导体，也可使用例如碳化硅(SiC)或氮化镓(GaN)等化合物半导体或金刚石等宽带隙半导体。
尽管已描述了特定实施例，但这些实施例仅作为实例给出，而并非意欲限制发明的范畴。本文中所描述的新颖实施例实际上可用各种其它形式来实施；此外，可不脱离发明精神而在本文中所描述的实施例的形成过程中对实施例进行各种省略、替代及修改。技术方案及其等效物意欲涵盖属于发明的范畴及精神的这些形态或修改。

Claims (17)

1.一种半导体装置，其特征在于：
包括：
第一导电型的第一半导体区域；
第一导电型的第二半导体区域，形成在所述第一半导体区域的第一主面上；
第一主电极，形成在所述第一半导体区域的成为所述第一主面相反侧的第二主面侧；
第二导电型的第三半导体区域，选择性地形成在所述第二半导体区域的成为所述第一半导体区域相反侧的第三主面；
第二主电极，以与所述第三半导体区域接合的方式形成；及
第二导电型的多个埋入半导体区域，设置在所述第二半导体区域中成为在所述第一主电极与所述第二主电极之间形成着主电流路径的元件区域的外侧的终端区域；且
所述埋入半导体区域从所述元件区域越向外侧，沿着从所述第三主面朝向所述第一主面的方向而离所述第三主面越远。
2.根据权利要求1所述的半导体装置，其特征在于：
所述第二半导体区域的表面的多个电场的峰值从所述元件区域越向外侧则越低。
3.根据权利要求1所述的半导体装置，其特征在于：
所述多个埋入半导体区域具有多个组；
所述组具有沿着从所述第三主面朝向所述第一主面的方向的从所述第三主面算起的深度相同的多个埋入半导体区域；
所述多个组设为所述深度从所述元件区域越向外侧则越深。
4.根据权利要求1所述的半导体装置，其特征在于：
所述多个埋入半导体区域的沿着所述第三主面的方向的间隔越向所述元件区域的外侧则越宽。
5.根据权利要求1所述的半导体装置，其特征在于：
在所述第三主面设置着保护环。
6.根据权利要求1所述的半导体装置，其特征在于：
所述多个埋入半导体区域从所述第三主面沿着所述第一主面的方向而设置的个数，越向所述元件区域的外侧则越增加。
7.根据权利要求1所述的半导体装置，其特征在于：
所述多个埋入半导体区域的各自的杂质浓度，越向所述元件区域的外侧则越低。
8.根据权利要求1所述的半导体装置，其特征在于：
还包括：
沟槽，沿着从所述第三主面朝向所述第一主面的方向而设置在所述第三主面；及
绝缘物，埋入在所述沟槽中；且
所述埋入半导体区域设置在所述沟槽的底部。
9.根据权利要求8所述的半导体装置，其特征在于：
在所述沟槽的内部埋入着多晶硅。
10.根据权利要求8所述的半导体装置，其特征在于：
沿着所述第三主面断续地设置着多个所述沟槽。
11.根据权利要求10所述的半导体装置，其特征在于：
所述多个沟槽的沿着所述第三主面的大小设为随着从所述元件区域越向外侧则越大。
12.一种半导体装置，其特征在于：
包括：
第一导电型的第一半导体区域；
第一导电型的第二半导体区域，形成在所述第一半导体区域的第一主面上；
第一主电极，形成在所述第一半导体区域的成为所述第一主面相反侧的第二主面上；
第二导电型的第三半导体区域，选择性地形成在所述第二半导体区域的成为所述第一半导体区域相反侧的第三主面；
第一导电型的第四半导体区域，选择性地形成在所述第三半导体区域；
第二主电极，以与所述第三半导体区域及所述第四半导体区域接合的方式形成；
控制电极，隔着覆盖在所述第三半导体区域、所述第四半导体区域及所述第二半导体区域上的栅极绝缘膜而形成；及
第二导电型的多个埋入半导体区域，设置在所述第二半导体区域中成为在所述第一主电极与所述第二主电极之间形成着主电流路径的元件区域的外侧的终端区域；且
所述埋入半导体区域从所述元件区域越向外侧，沿着从所述第三主面朝向所述第一主面的方向而离所述第三主面越远。
13.根据权利要求12所述的半导体装置，其特征在于：
包括第二导电型的多个半导体柱区域，所述多个半导体柱区域在所述第二半导体区域内沿着垂直于所述第三主面的方向与所述第三半导体区域连接而形成，且沿着所述第三主面的方向呈周期性地配置。
14.根据权利要求12所述的半导体装置，其特征在于：
所述半导体柱区域具有杂质浓度沿着垂直于所述第三主面的方向具有多个峰值的浓度分布，并且所述埋入半导体区域的中央部的深度与成为所述半导体柱区域的杂质浓度的峰值的深度一致。
15.根据权利要求12所述的半导体装置，其特征在于：
在所述第一半导体区域与所述第一主电极之间设置着第二导电型的第五半导体区域。
16.根据权利要求13所述的半导体装置，其特征在于：
在所述第一半导体区域与所述第一主电极之间设置着第二导电型的第五半导体区域。
17.根据权利要求14所述的半导体装置，其特征在于：
在所述第一半导体区域与所述第一主电极之间设置着第二导电型的第五半导体区域。
CN2011100509107A 2010-03-03 2011-03-03 半导体装置 Expired - Fee Related CN102194858B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP046394/2010 2010-03-03
JP2010046394A JP5537996B2 (ja) 2010-03-03 2010-03-03 半導体装置

Publications (2)

Publication Number Publication Date
CN102194858A true CN102194858A (zh) 2011-09-21
CN102194858B CN102194858B (zh) 2013-11-20

Family

ID=44530583

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100509107A Expired - Fee Related CN102194858B (zh) 2010-03-03 2011-03-03 半导体装置

Country Status (3)

Country Link
US (1) US8373247B2 (zh)
JP (1) JP5537996B2 (zh)
CN (1) CN102194858B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021665A (zh) * 2017-12-19 2019-07-16 拉碧斯半导体株式会社 半导体装置及半导体装置的制造方法
CN115579382A (zh) * 2022-12-12 2023-01-06 深圳市森国科科技股份有限公司 半导体器件的终端结构及其半导体器件
CN115799311A (zh) * 2023-01-31 2023-03-14 深圳市威兆半导体股份有限公司 高压碳化硅功率器件终端及其制造方法
CN117613105A (zh) * 2024-01-22 2024-02-27 西安电子科技大学 改善开关特性的碳化硅浮动结的二极管及其制备方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8564088B2 (en) * 2008-08-19 2013-10-22 Infineon Technologies Austria Ag Semiconductor device having variably laterally doped zone with decreasing concentration formed in an edge region
JP2012074441A (ja) * 2010-09-28 2012-04-12 Toshiba Corp 電力用半導体装置
US9536944B2 (en) 2012-12-04 2017-01-03 Denso Corporation Semiconductor device and method of manufacturing same
JP6062340B2 (ja) * 2012-12-04 2017-01-18 株式会社デンソー 半導体装置およびその製造方法
JP5725125B2 (ja) * 2012-12-04 2015-05-27 株式会社デンソー 半導体装置およびその製造方法
JP2014232838A (ja) * 2013-05-30 2014-12-11 住友電気工業株式会社 炭化珪素半導体装置
JP6224454B2 (ja) * 2013-12-27 2017-11-01 株式会社豊田中央研究所 縦型半導体装置
US9698256B2 (en) * 2014-09-24 2017-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Termination of super junction power MOSFET
JP6870516B2 (ja) * 2017-07-18 2021-05-12 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7263286B2 (ja) 2020-03-24 2023-04-24 株式会社東芝 半導体装置
JP7056707B2 (ja) * 2020-09-18 2022-04-19 富士電機株式会社 半導体装置
CN115911098A (zh) * 2023-01-29 2023-04-04 深圳市威兆半导体股份有限公司 碳化硅功率器件终端及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010053589A1 (en) * 1998-12-09 2001-12-20 Ferruccio Frisina Method of manufacturing an integrated edge structure for high voltage semiconductor devices, and related integrated edge structure
CN1445860A (zh) * 2002-03-18 2003-10-01 株式会社东芝 半导体器件及其制造方法
CN1488172A (zh) * 2002-01-28 2004-04-07 三菱电机株式会社 半导体装置
US20060043480A1 (en) * 2004-09-01 2006-03-02 Kabushiki Kaisha Toshiba Semiconductor device and fabrication method of the same
CN101097947A (zh) * 2006-06-30 2008-01-02 株式会社东芝 半导体器件
CN101471264A (zh) * 2007-12-28 2009-07-01 万国半导体股份有限公司 具有优化的可制造性的垂直功率器件的高压结构及方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3392665B2 (ja) * 1995-11-06 2003-03-31 株式会社東芝 半導体装置
DE19839970C2 (de) 1998-09-02 2000-11-02 Siemens Ag Randstruktur und Driftbereich für ein Halbleiterbauelement sowie Verfahren zu ihrer Herstellung
JP3751463B2 (ja) 1999-03-23 2006-03-01 株式会社東芝 高耐圧半導体素子
JP4264285B2 (ja) * 2002-09-09 2009-05-13 株式会社豊田中央研究所 半導体装置とその製造方法
JP5052025B2 (ja) 2006-03-29 2012-10-17 株式会社東芝 電力用半導体素子
US7737469B2 (en) 2006-05-16 2010-06-15 Kabushiki Kaisha Toshiba Semiconductor device having superjunction structure formed of p-type and n-type pillar regions
JP5188037B2 (ja) * 2006-06-20 2013-04-24 株式会社東芝 半導体装置
JP5342752B2 (ja) * 2006-05-16 2013-11-13 株式会社東芝 半導体装置
JP2009088345A (ja) 2007-10-01 2009-04-23 Toshiba Corp 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010053589A1 (en) * 1998-12-09 2001-12-20 Ferruccio Frisina Method of manufacturing an integrated edge structure for high voltage semiconductor devices, and related integrated edge structure
CN1488172A (zh) * 2002-01-28 2004-04-07 三菱电机株式会社 半导体装置
CN1445860A (zh) * 2002-03-18 2003-10-01 株式会社东芝 半导体器件及其制造方法
US20060043480A1 (en) * 2004-09-01 2006-03-02 Kabushiki Kaisha Toshiba Semiconductor device and fabrication method of the same
CN101097947A (zh) * 2006-06-30 2008-01-02 株式会社东芝 半导体器件
CN101471264A (zh) * 2007-12-28 2009-07-01 万国半导体股份有限公司 具有优化的可制造性的垂直功率器件的高压结构及方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021665A (zh) * 2017-12-19 2019-07-16 拉碧斯半导体株式会社 半导体装置及半导体装置的制造方法
CN115579382A (zh) * 2022-12-12 2023-01-06 深圳市森国科科技股份有限公司 半导体器件的终端结构及其半导体器件
CN115799311A (zh) * 2023-01-31 2023-03-14 深圳市威兆半导体股份有限公司 高压碳化硅功率器件终端及其制造方法
CN117613105A (zh) * 2024-01-22 2024-02-27 西安电子科技大学 改善开关特性的碳化硅浮动结的二极管及其制备方法

Also Published As

Publication number Publication date
JP5537996B2 (ja) 2014-07-02
JP2011181805A (ja) 2011-09-15
US20110215418A1 (en) 2011-09-08
US8373247B2 (en) 2013-02-12
CN102194858B (zh) 2013-11-20

Similar Documents

Publication Publication Date Title
CN102194858B (zh) 半导体装置
US10497801B2 (en) Method of manufacturing a semiconductor device having an undulated profile of net doping in a drift zone
EP1803159B1 (en) Mos-gated transistor with reduced miller capacitance
US20130240947A1 (en) Semiconductor device
CN102299180A (zh) 包含单元区和具有高击穿电压结构的外围区的半导体器件
KR102144625B1 (ko) 측면 확산 금속 산화물 반도체 전계 효과 트랜지스터
CN104051540A (zh) 超级结器件及其制造方法
CN112655096A (zh) 超结碳化硅半导体装置及超结碳化硅半导体装置的制造方法
JPH08264764A (ja) 半導体装置
US9859414B2 (en) Semiconductor device
US11888022B2 (en) SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof
CN102479805A (zh) 一种超级结半导体元件及其制造方法
CN104979404A (zh) 一种具有阶梯场氧的横向双扩散金属氧化物半导体场效应管
CN102903760A (zh) 半导体装置
KR20140044075A (ko) 반도체 소자 및 그 제조 방법
CN104659091A (zh) Ldmos器件及制造方法
KR101360070B1 (ko) 반도체 소자 및 그 제조 방법
CN103681817B (zh) Igbt器件及其制作方法
KR102406116B1 (ko) 반도체 소자 및 그 제조 방법
KR101550798B1 (ko) 래치업 억제구조를 가지는 전력용 반도체 장치 및 그 제조방법
KR101339277B1 (ko) 반도체 소자 및 그 제조 방법
CN104201203B (zh) 高耐压ldmos器件及其制造方法
CN102522338A (zh) 高压超结mosfet结构及p型漂移区形成方法
JP2014195089A (ja) 半導体装置
WO2011066802A1 (en) N type lateral double diffused metal oxide semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131120

Termination date: 20170303

CF01 Termination of patent right due to non-payment of annual fee