CN102165576A - 半导体装置以及半导体装置的制造方法 - Google Patents

半导体装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN102165576A
CN102165576A CN200980137921XA CN200980137921A CN102165576A CN 102165576 A CN102165576 A CN 102165576A CN 200980137921X A CN200980137921X A CN 200980137921XA CN 200980137921 A CN200980137921 A CN 200980137921A CN 102165576 A CN102165576 A CN 102165576A
Authority
CN
China
Prior art keywords
film
wiring
dielectric
semiconductor device
interlayer dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200980137921XA
Other languages
English (en)
Other versions
CN102165576B (zh
Inventor
中川良辅
中尾雄一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2008248904A external-priority patent/JP5096278B2/ja
Priority claimed from JP2008248903A external-priority patent/JP5078823B2/ja
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN102165576A publication Critical patent/CN102165576A/zh
Application granted granted Critical
Publication of CN102165576B publication Critical patent/CN102165576B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的半导体装置具备：半导体基板；和层间绝缘膜，其形成在所述半导体基板上，具有压缩应力膜以及拉伸应力膜的层叠构造。

Description

半导体装置以及半导体装置的制造方法
技术领域
本发明涉及一种半导体装置，特别是电力半导体装置以及其制造方法。
背景技术
近年，在电力电子学(power electronics)的领域中，具备变压器的电力半导体装置(以下，称作“变压器设备”)的开发不断取得进展。
图5是变压器设备的示意截面图。
变压器设备101在未图示的半导体基板上具备由SiO2(二氧化硅)构成的第一布线层102。
在第一布线层102中形成有第一布线沟103。在第一布线沟103中隔着阻障金属(barrier metal)104埋设有由以Cu(铜)为主成分的金属材料(以下称作“Cu布线材料”)构成的第一布线105。另外，在第一布线层102中，与第一布线沟103空出间隔，形成有具有与第一布线沟103相同深度的俯视涡旋状的线圈沟106。在线圈沟106中隔着阻障金属107埋设有第一线圈108。
在第一布线层102上层叠有由SiN构成的扩散防止/蚀刻阻止(etching stopper)膜109、以及由SiO2构成的层间绝缘膜110。进一步地，在层间绝缘膜110上层叠有由SiN构成的蚀刻阻止膜111、以及由SiO2构成的第二布线层112。
在第二布线层112中形成有第二布线沟113。第二布线沟113从第二布线层112的上面挖空到层间绝缘膜110的上面。在第二布线沟113中隔着阻障金属114埋设有由Cu布线材料构成的第二布线115。另外，在第二布线层112中，与第二布线沟113空出间隔，形成有具有与第二布线沟113相同深度的俯视涡旋状的线圈沟116。在线圈沟116中隔着阻障金属117埋设有与第一线圈108一起构成变压器的第二线圈118。
第二布线沟113形成为俯视下具有与第一布线105交叉的部分的图案(pattern)。并且，在俯视下第一布线105与第二布线沟113(第二布线115)交叉的部分中，在它们之间形成有贯穿扩散防止/蚀刻阻止膜109以及层间绝缘膜110的通孔(via hole)119。在通孔119中隔着阻障金属120埋设有通孔导体121。这样，第一布线105与第二布线115经由通孔导体121进行电连接。
在第二布线层112上层叠有扩散防止/蚀刻阻止膜122、以及层间绝缘膜123。
专利文献1：US2005/0230837A1
在构成变压器的第一线圈108以及第二线圈118之间产生了非常大的电位差。因此，介于第一线圈108以及第二线圈118之间的层间绝缘膜110必须具有能够实现不因该电位差而造成绝缘破坏的耐压(例如，3500V)这样大的厚度。例如，为了对层间绝缘膜110确保3500V的绝缘耐压，由于SiO2的绝缘耐压在6～7MV/cm左右，故层间绝缘膜110的厚度必须在5μm左右。
但是，由SiO2构成的层间绝缘膜110具有压缩应力。因此，若层间绝缘膜110的厚度大，则半导体基板在层间绝缘膜110侧会产生变凸的大的翘曲变形。在半导体基板的母体为直径300mm的半导体晶圆(wafer)的情况下，尤其存在因产生大的翘曲变形而使半导体晶圆的处理变得不可能的可能性。
发明内容
本发明的目的在于，提供一种在半导体基板(半导体晶圆)上形成有比较大的厚度的层间绝缘膜的构成中，能够抑制半导体基板产生翘曲变形的半导体装置、以及其制造方法。
本发明的一种技术方案的半导体装置，具备：半导体基板；和层间绝缘膜，其形成在所述半导体基板上，具有压缩应力膜以及拉伸应力膜的层叠构造。
根据这种构成，形成在半导体基板上的层间绝缘膜具有压缩应力膜和拉伸应力膜的层叠构造。由此，在半导体基板上，压缩应力膜的压缩应力与拉伸应力膜的拉伸应力相互抵消。因此，即使层间绝缘膜形成为比较大的厚度，也能够抑制半导体基板产生翘曲变形。
所述层间绝缘膜可以具有所述压缩应力膜与所述拉伸应力膜交替重复的3层以上的层叠构造。通过交替地层叠压缩应力膜和拉伸应力膜，能够一边抑制半导体基板产生翘曲变形，一边实现层间绝缘膜的厚度的增大。
所述层间绝缘膜可以具备多个所述压缩应力膜。而且，所述半导体装置还可以包括：第一布线，其相对于所述层间绝缘膜设置在所述半导体基板侧；第二布线，其与所述第一布线夹着所述层间绝缘膜而对置；和多个通孔导体，分别设置在贯穿各所述压缩应力膜的通孔中，用于所述第一布线与所述第二布线之间的电连接。
为了在压缩应力膜中形成通孔，进行压缩应力膜的选择性的蚀刻。另外，为了在通孔中埋设通孔导体，进行形成在压缩应力膜上的通孔导体的材料以及压缩应力膜的表面的平坦化(例如，基于CMP(Chemical Mechanical Polishing：化学机械研磨)法的平坦化)。通过进行这些处理(工序)，压缩应力膜的压缩应力会减少。因此，即使在压缩应力膜中设置通孔导体，也能够抑制半导体基板产生翘曲变形。
在各压缩应力膜中形成通孔的情况下，所述拉伸应力膜优选由对于所述压缩应力膜的材料具有蚀刻选择性的材料构成。这样，当用于在压缩应力膜中形成通孔的蚀刻时，能够将拉伸应力膜用作蚀刻阻止物。
另外，所述通孔导体可以由包含Cu的金属材料构成，在这种情况下，所述拉伸应力膜优选由对于Cu具有阻障性的材料构成。通过拉伸应力膜，能够防止通孔导体中所包含的Cu扩散到形成在通孔导体上的压缩应力膜中。
进一步地，所述第一布线可以由包含Cu的金属材料构成，在这种情况下，优选还包括介于所述层间绝缘膜与所述第一布线之间、且由对于Cu具有阻障性的材料构成的阻障膜。通过阻障膜，能够防止第一配线中所包含的Cu扩散到层间绝缘膜中。
而且，优选所述阻障膜具有拉伸应力。通过阻障膜的拉伸应力，能够抵消层间绝缘膜的压缩应力膜的压缩应力。其结果是，能够更有效地抑制半导体基板产生翘曲变形。
本发明的另一技术方案的半导体装置，具备：半导体基板；层间绝缘膜，其形成在所述半导体基板上，具有多个第一绝缘膜的层叠构造；第一线圈，其相对于所述层间绝缘膜设置在所述半导体基板侧；第二线圈，其与所述第一线圈夹着所述层间绝缘膜而对置，用于与所述第一线圈一起构成变压器；和多个通孔导体，分别设置在贯穿各所述第一绝缘膜的通孔中。
根据这种构成，形成在半导体基板上的层间绝缘膜具有多个第一绝缘膜的层叠构造。另外，在半导体基板上，构成变压器的第一线圈以及第二线圈夹着层间绝缘膜对置地进行设置。并且，在各第一绝缘膜中形成贯穿第一绝缘膜的通孔，在各通孔中埋设通孔导体。
为了在第一绝缘膜中形成通孔，进行第一绝缘膜的选择性的蚀刻。另外，为了在通孔中埋设通孔导体，进行形成在第一绝缘膜上的通孔导体的材料以及第一绝缘膜的表面的平坦化(例如，基于CMP法的平坦化)。即使第一绝缘膜是具有压缩应力的压缩应力膜，也能够通过进行这些处理(工序)来减少第一绝缘膜的压缩应力。因此，即使层间绝缘膜形成为比较大的厚度，也能够抑制半导体基板产生翘曲变形。
所述另一技术方案的半导体装置能够通过包含以下工序I～III的制造方法来进行制造。
I.在半导体基板上形成第一线圈的工序
II.通过按照以下顺序重复进行形成第一绝缘膜的工序、通过蚀刻来在所述第一绝缘膜中形成通孔的工序、和在所述通孔中埋设通孔导体的工序，从而在所述第一线圈上形成具有多个第一绝缘膜的层叠构造的层间绝缘膜的工序
III.在与所述第一线圈夹着所述层间绝缘膜而对置的位置处，形成用于与所述第一线圈一起构成变压器的第二线圈的工序
所述层间绝缘膜可以在第一绝缘膜之间具备由与所述第一绝缘膜的材料不同的材料构成的第二绝缘膜。在这种情况下，优选所述第一绝缘膜为压缩应力膜，所述第二绝缘膜为拉伸应力膜。即，层间绝缘膜优选具有多个压缩应力膜和拉伸应力膜的层叠构造。根据这种构成，在半导体基板上，压缩应力膜的压缩应力与拉伸应力膜的拉伸应力相互抵消。因此，即使层间绝缘膜形成为比较大的厚度，也能够进一步抑制半导体基板产生翘曲变形。
另外，所述另一技术方案的半导体装置，可以还包括：第一布线，其相对于所述层间绝缘膜设置在所述半导体基板侧；和第二布线，其与所述第一布线夹着所述层间绝缘膜而对置。在这种情况下，所述通孔导体对所述第一布线和所述第二布线进行电连接。
此外，通孔导体也可以是不对所述第一布线以及所述第二布线之间的电连接产生作用的虚拟(dummy)通孔导体。
所述第二绝缘膜优选由对于所述第一绝缘膜的材料具有蚀刻选择性的材料构成。这样，当用于在压缩应力膜中形成通孔的蚀刻时，能够将拉伸应力膜用作蚀刻阻止物。
另外，所述通孔导体可以由包含Cu的金属材料构成，在这种情况下，所述第二绝缘膜优选由对于铜具有阻障性的材料构成。通过第二绝缘膜，能够防止通孔导体中所包含的Cu扩散到形成在通孔导体上的第一绝缘膜中。
进一步地，所述第一布线可以由包含Cu的金属材料构成，在这种情况下，优选还包括介于所述层间绝缘膜与所述第一布线之间、且由对于Cu具有阻障性的材料构成的阻障膜。通过阻障膜，能够防止第一配线中所包含的Cu扩散到层间绝缘膜中。
而且，优选所述阻障膜具有拉伸应力。通过阻障膜的拉伸应力，能够抵消层间绝缘膜的压缩应力膜的压缩应力。其结果是，能够更有效地抑制半导体基板产生翘曲变形。
另外，所述通孔导体优选通过单镶嵌法(Single Damascene)而形成。在单镶嵌法中，在第一绝缘膜中形成通孔的工序按每个第一绝缘膜由另外的工序进行，在该各工序中，进行第一绝缘膜的选择性的蚀刻以及平坦化。由此，能够使各第一绝缘膜的压缩应力降低。其结果是，能够有效地抑制半导体基板产生翘曲变形。
本发明的上述的、或者进一步的其他目的、特征以及效果，随着参照附图对以下记述的实施方式的说明而明确。
附图说明
图1是涉及本发明的一实施方式的半导体装置的示意截面图。
图2A是用于说明图1所示的半导体装置的制造方法的示意截面图。
图2B是表示图2A的下一工序的示意截面图。
图2C是表示图2B的下一工序的示意截面图。
图2D是表示图2C的下一工序的示意截面图。
图2E是表示图2D的下一工序的示意截面图。
图2F是表示图2E的下一工序的示意截面图。
图2G是表示图2F的下一工序的示意截面图。
图2H是表示图2G的下一工序的示意截面图。
图2I是表示图2H的下一工序的示意截面图。
图2J是表示图2I的下一工序的示意截面图。
图2K是表示图2J的下一工序的示意截面图。
图2L是表示图2K的下一工序的示意截面图。
图2M是表示图2L的下一工序的示意截面图。
图2N是表示图2M的下一工序的示意截面图。
图3是表示在对压缩应力膜进行蚀刻的工序的前后的半导体晶圆的翘曲量的变化的曲线图。
图4是表示压缩应力膜的膜厚与半导体晶圆的翘曲量之间的关系的曲线图。
图5是现有的变压器设备的示意截面图。
符号说明：
1：半导体装置
2：半导体基板
7：第一布线
10：第一线圈
11：扩散防止/蚀刻阻止膜
12：层间绝缘膜
13：第一绝缘膜(压缩应力膜)
14：第二绝缘膜(拉伸应力膜)
19：第二布线
22：第二线圈
23：通孔导体
具体实施方式
以下，参照附图详细说明本发明的实施方式。
图1是涉及本发明的一实施方式的半导体装置的示意截面图。
半导体装置1是变压器设备，具备半导体基板2。作为半导体基板2，能够例示Si(硅)基板、SiC(碳化硅)基板等。
在半导体基板2上层叠有蚀刻阻止膜3。蚀刻阻止膜3由SiN构成，具有拉伸应力。蚀刻阻止膜3的厚度为例如0.3μm(＝300nm)。
在蚀刻阻止膜3上层叠有第一布线层4。第一布线层4由SiO2构成，具有压缩应力。第一布线层4的厚度为例如2.1μm。
在第一布线层4中形成有第一布线沟5。第一布线沟5形成为自第一布线层4的上面起挖空的凹状，并贯穿第一布线层4以及其下方的蚀刻阻止膜3。
在第一布线沟5的内面(侧面以及底面)上形成有阻障金属6。阻障金属6具有自半导体基板2侧起按照Ta(钽)膜、TaN(氮化钽)膜、以及Ta膜的顺序进行层叠的构造。并且，在第一布线沟5中隔着阻障金属6埋设有由Cu布线材料(以Cu为主成分的金属材料)构成的第一布线7。第一布线7，其表面形成为与第一布线层4的表面齐平。并通过阻障金属6来防止第一配线7中所包含的Cu扩散到第一布线层4中。
另外，在第一布线层4中，与第一布线沟5空出间隔，形成有俯视涡旋状的第一线圈沟8。第一线圈沟8具有与第一布线沟5相同的深度，贯穿第一布线层4以及其下方的蚀刻阻止膜3。
在第一线圈沟8的内面(侧面以及底面)上形成有阻障金属9。阻障金属9具有与形成在第一布线沟5的内面上的阻障金属6相同的层叠构造。即，阻障金属9具有自半导体基板侧起按照Ta膜、TaN膜、以及Ta膜的顺序进行层叠的构造。并且，在第一线圈沟8中，隔着阻障金属9，埋设有由作为与第一布线7的材料相同的材料的Cu布线材料构成的第一线圈10。第一线圈10其表面形成为与第一布线层4的表面齐平。并通过阻障金属6来防止第一线圈10中所包含的Cu扩散到第一布线层4中。
在第一布线层4上层叠有扩散防止/蚀刻阻止膜11。扩散防止/蚀刻阻止膜11由SiN构成，具有拉伸应力。扩散防止/蚀刻阻止膜11的厚度为例如0.3μm。通过扩散防止/蚀刻阻止膜11来防止第一布线7以及第一线圈10中所包含的Cu扩散到下面讲述的第一绝缘膜13中。
在扩散防止/蚀刻阻止膜11上层叠有层间绝缘膜12。层间绝缘膜12具有自半导体基板2侧起对第一绝缘膜13以及第二绝缘膜14交替地层叠的多层构造。具体而言，层间绝缘膜12具有使第二绝缘膜14介于两个第一绝缘膜13之间的3层构造。层间绝缘膜12具有比较大的厚度，例如，4.5μm的厚度。
第一绝缘膜13由SiO2构成，具有压缩应力。第一绝缘膜13的厚度为例如2.1μm。
第二绝缘膜14由SiN构成，具有拉伸应力。第二绝缘膜14的厚度为例如0.3μm。
在层间绝缘膜12上层叠有蚀刻阻止膜15。蚀刻阻止膜15由SiN构成，具有拉伸应力。蚀刻阻止膜15的厚度为例如0.3μm(＝300nm)。
在蚀刻阻止膜15上层叠有第二布线层16。第二布线层16由SiO2构成，具有压缩应力。第二布线层16的厚度为例如2.1μm。
在第二布线层16中形成有第二布线沟17。第二布线沟17形成为自第二布线层16的上面起挖空的凹状，并贯穿第二布线层16以及其下方的蚀刻阻止膜15。
在第二布线沟17的内面(侧面以及底面)上形成有阻障金属18。阻障金属18具有自半导体基板2侧起按照Ta膜、TaN膜、以及Ta膜的顺序进行层叠的构造。并且，在第二布线沟17中，隔着阻障金属18埋设有由Cu布线材料(以Cu为主成分的金属材料)构成的第二布线19。第二布线19其表面形成为与第二布线层16的表面齐平。并通过阻障金属18来防止第二布线19中所包含的Cu扩散到第一绝缘膜13(层间绝缘膜12)以及第二布线层16中。
另外，在第二布线层16中，与第二布线沟17空出间隔，形成有俯视涡旋状的第二线圈沟20。第二线圈沟20具有与第二布线沟17相同的深度，贯穿第二布线层16以及其下方的蚀刻阻止膜15。
在第二线圈沟20的内面(侧面以及底面)上形成有阻障金属21。阻障金属21具有与形成在第二布线沟17的内面上的阻障金属18相同的层叠构造。即，阻障金属21具有自半导体基板2侧起按照Ta膜、TaN膜、以及Ta膜的顺序进行层叠的构造。然后，在第二线圈沟20中，隔着阻障金属21，埋设有由作为与第二布线19的材料相同的材料的Cu布线材料构成的第二线圈22。第二线圈22其表面形成为与第二布线层16的表面齐平。并通过阻障金属21来防止第二线圈22中所包含的Cu扩散到第二布线层16中。
另外，第二布线沟17形成为俯视下具有与第一布线7交叉的部分的图案。并且，在俯视下第一布线7与第二布线沟17交叉的部分中，在它们之间串联地设置有多个通孔导体23。
具体而言，在层间绝缘膜12的各第一绝缘膜13中形成有通孔24。形成在上层侧的第一绝缘膜13中的通孔24贯穿该第一绝缘膜13，进一步地贯穿第一绝缘膜13的下方的第二绝缘膜14。形成在下层侧的第一绝缘膜13中的通孔24贯穿该第一绝缘膜13，进一步地贯穿第一绝缘膜13的下方的扩散防止/蚀刻阻止膜11。在各通孔24的内面形成有阻障金属25。阻障金属25具有自半导体基板2侧起按照Ta膜、TaN膜、以及Ta膜的顺序进行层叠的构造。并且，在各通孔24中，隔着阻障金属25埋设有由Cu布线材料构成的通孔导体23。并通过阻障金属25来防止通孔导体23中所包含的Cu扩散到第一绝缘膜13中。第一布线7与第二布线19经由通孔导体23以及阻障金属25进行电连接。
在第二布线层16上层叠有扩散防止/蚀刻阻止膜26以及层间绝缘膜27等。扩散防止/蚀刻阻止膜26由SiN构成，具有拉伸应力。扩散防止/蚀刻阻止膜26的厚度为例如0.3μm。通过扩散防止/蚀刻阻止膜26来防止第二布线19以及第二线圈22中所包含的Cu扩散到层间绝缘膜27中。层间绝缘膜27可以具有与层间绝缘膜12相同的层叠构造，也可以是SiO2的单层构造。
此外，可以在半导体基板2与蚀刻阻止膜3之间介入一个或多个层间绝缘膜。在这种情况下，各层间绝缘膜可以具有与层间绝缘膜12相同的层叠构造，也可以是SiO2的单层构造。另外，可以在第一布线7的下方形成另外的布线。在这种情况下，如图1所示，第一布线7与第一布线7的下层的布线经由通孔导体28进行电连接。毋庸置疑地，第一布线层4可以与半导体基板2相接而形成，第一布线7可以是最下层的布线。
图2A～2N是用于说明图1所示的半导体装置的制造方法的示意截面图。
如图2A所示，通过CVD(Chemical Vapor Deposition：化学气相淀积)法，在半导体基板2上层叠蚀刻阻止膜3以及第一布线层4。
接下来，如图2B所示，通过光刻(photolithography)以及蚀刻来形成第一布线沟5以及第一线圈沟8。此时，蚀刻阻止膜3用作针对第一布线层4的蚀刻的蚀刻阻止物。
之后，如图2C所示，通过溅射(sputter)法，在第一布线层4的上面以及第一布线沟5和第一线圈沟8的内面形成由阻障金属6、9的材料构成的层叠膜(Ta膜、TaN膜、以及Ta膜)。接着，通过电镀法，在层叠膜31上形成由Cu布线材料构成的镀层32。第一布线沟5以及第一线圈沟8由镀层32完全填充。
下一步，如图2D所示，通过CMP法来对镀层32以及层叠膜31进行连续研磨。且直到将镀层32以及层叠膜31中的形成在第一布线沟5以及第一线圈沟8外的不需要部分全部去除，从而埋设在第一布线沟5以及第一线圈沟8内的镀层32的表面与第一布线层4的表面(上面)平齐为止，都持续该研磨。这样，得到隔着阻障金属6埋设在第一布线沟5中的第一布线7、以及隔着阻障金属9埋设在第一布线沟8中的第一线圈10。此外，此时，也对第一布线层4的表面稍微进行研磨。
之后，如图2E所示，通过CVD法依次层叠扩散防止/蚀刻阻止膜11以及第一绝缘膜13。
然后，通过单镶嵌法来形成通孔导体23。
具体而言，如图2F所示，通过光刻以及蚀刻来形成通孔24。此时，扩散防止/蚀刻阻止膜11用作针对第一绝缘膜13的蚀刻的蚀刻阻止物。
之后，如图2G所示，通过溅射法，在第一绝缘膜13的上面以及通孔24的内面，形成由阻障金属25的材料构成的层叠膜(Ta膜、TaN膜、以及Ta膜)33。接着，通过电镀法，在层叠膜33上形成由Cu布线材料构成的镀层34。通孔24由镀层34完全填充。
下一步，如图2H所示，通过CMP法来对镀层34以及层叠膜33进行连续研磨。且直到将镀层34以及层叠膜33中的形成在通孔24外的不需要部分全部去除，从而埋设在通孔24内的镀层34的表面与第一绝缘膜13的表面(上面)平齐止，都持续该研磨。这样，得到隔着阻障金属25埋设在通孔24中的通孔导体23。此外，此时，也对第一绝缘膜13的表面稍微进行研磨。
在通孔导体23的形成后，如图2I所示，通过CVD法来依次层叠第二绝缘膜14以及第一绝缘膜13。
然后，经过与图2F～2H所示的工序相同的工序，如图2J所示，在上层侧的第一绝缘膜13中形成通孔24，并在该通孔24中隔着阻障金属25来埋设通孔导体23。此时，第二绝缘膜14用作针对第一绝缘膜13的蚀刻的蚀刻阻止物。
在通孔导体23的形成后，如图2K所示，通过CVD法，在第一绝缘膜13(层间绝缘膜12)上层叠蚀刻阻止膜15以及第二布线层16。
接下来，如图2L所示，通过光刻以及蚀刻来形成第二布线沟17以及第二线圈沟20。蚀刻阻止膜15用作针对第二布线层16的蚀刻的蚀刻阻止物。
之后，如图2M所示，通过溅射法，在第二布线层16的上面以及第二布线沟17和第二线圈沟20的内面形成由阻障金属18、21的材料构成的层叠膜(Ta膜、TaN膜、以及Ta膜)35。接着，通过电镀法，在层叠膜35上形成由Cu布线材料构成的镀层36。第二布线沟17以及第二线圈沟20由镀层36完全填充。
下一步，如图2N所示，通过CMP法来对镀层36以及层叠膜35进行连续研磨。且直到将镀层36以及层叠膜35中的形成在第二布线沟17以及第二线圈沟20外的不需要部分全部去除，从而埋设在第二布线沟17以及第二线圈沟20内的镀层36的表面与第二布线层16的表面(上面)平齐为止，都持续该研磨。这样，得到隔着阻障金属18埋设在第二布线沟17中的第二布线19、以及隔着阻障金属21埋设在第二线圈沟20中的第二线圈22。此外，此时，也对第二布线层16的表面稍微进行研磨。
之后，通过CVD法，在第二布线层16上层叠扩散防止/蚀刻阻止膜26以及层间绝缘膜27等，从而得到图1所示的半导体装置1。
如上所述，形成在半导体基板2上的层间绝缘膜12具有使第二绝缘膜14介于两个第一绝缘膜13之间的3层构造。由SiO2构成的第一绝缘膜13是压缩应力膜。另一方面，由SiN构成的第二绝缘膜14是拉伸应力膜。即，层间绝缘膜12具有压缩应力膜和拉伸应力膜的层叠构造。由此，在半导体基板2上，压缩应力膜的压缩应力与拉伸应力膜的拉伸应力相互抵消。因此，即使层间绝缘膜12形成为比较大的厚度，也能够抑制半导体基板2产生翘曲变形。
此外，层间绝缘膜12可以是由第一绝缘膜13以及第二绝缘膜14构成的两层结构。在这种情况下，由于能够将第二绝缘膜14作为蚀刻阻止膜15进行代用，故可以省略蚀刻阻止膜15。
另外，在各第一绝缘膜13中形成贯穿第一绝缘膜13的通孔24，在各通孔24中隔着阻障金属25埋设有通孔导体23。为了形成该通孔导体23，进行第一绝缘膜13的选择性的蚀刻(参照图2F)。另外，为了在通孔24中埋设通孔导体23，进行由形成在第一绝缘膜13上的通孔导体的材料构成的镀层34的研磨(平坦化)，此时，也对第一绝缘膜13稍微进行研磨(平坦化)。通过进行这些处理(工序)来减少第一绝缘膜13的压缩应力。因此，即使在第一绝缘膜13中埋设通孔导体23，也能够抑制半导体基板2产生翘曲变形。
第二绝缘膜14由SiN构成，对于作为第一绝缘膜13的材料的SiO2具有蚀刻选择性。因此，当用于在上层侧的第一绝缘膜13中形成通孔24的蚀刻时，能够将第二绝缘膜14用作蚀刻阻止物。其结果是，能够在不产生所谓的过蚀刻的前提下，高精度地形成通孔24。
另外，由于SiN对于Cu具有阻障性，故通过第二绝缘膜14能够防止通孔导体23中所包含的Cu扩散到通孔导体23上的第一绝缘膜13中。
进一步地，介于第一布线7与层间绝缘膜12之间的扩散防止/蚀刻阻止膜11由SiN构成，对于Cu具有阻障性。因此，通过扩散防止/蚀刻阻止膜11能够防止第一布线7中所包含的Cu扩散到层间绝缘膜12(第一绝缘膜13)中。
而且，扩散防止/蚀刻阻止膜11具有拉伸应力。因此，即使通过扩散防止/蚀刻阻止膜11的拉伸应力，也能够抵消第一绝缘膜13的压缩应力。其结果是，能够有效地抑制在半导体基板2上产生翘曲变形。
另外，形成在半导体基板2上的层间绝缘膜12具有多个第一绝缘膜13的层叠构造。另外，在半导体基板2上，构成变压器的第一线圈10以及第二线圈22夹着层间绝缘膜12对置地进行设置。并且，在各第一绝缘膜13中形成贯穿第一绝缘膜13的通孔24，在各通孔24中埋设有通孔导体23。
为了形成通孔导体23，进行第一绝缘膜13的选择性的蚀刻(参照图2F)。另外，为了在通孔24中埋设通孔导体23，进行由形成在第一绝缘膜13上的通孔导体的材料构成的镀层34的研磨(平坦化)，此时，也对第一绝缘膜13稍微进行研磨(平坦化)。通过进行这些处理(工序)来降低第一绝缘膜13的压缩应力。因此，即使层间绝缘膜12形成为比较大的厚度，也能够通过在第一绝缘膜13中埋设通孔导体23，来抑制半导体基板2产生翘曲变形。
另外，层间绝缘膜12在由SiO2构成的第一绝缘膜13之间，具备由SiN构成的第二绝缘膜14。由SiO2构成的第一绝缘膜13是压缩应力膜。另一方面，由SiN构成的第二绝缘膜14是拉伸应力膜。即，层间绝缘膜12具有压缩应力膜和拉伸应力膜的层叠构造。由此，在半导体基板2上，压缩应力膜的压缩应力与拉伸应力膜的拉伸应力相互抵消。因此，能够进一步抑制半导体基板2产生翘曲变形。
此外，通孔导体23通过单镶嵌法来形成。在单镶嵌法中，在第一绝缘膜13中形成通孔导体23的工序按每个第一绝缘膜13在另外的工序中进行，在该各工序中，进行第一绝缘膜13的选择性的蚀刻以及平坦化。因此，能够使各第一绝缘膜13的压缩应力减少。其结果是，能够有效地抑制半导体基板2产生翘曲变形。
图3是表示在对压缩应力膜进行蚀刻的工序的前后的半导体晶圆的翘曲量的变化的曲线图。
将作为半导体基板2的母体的、直径300mm的半导体晶圆(裸硅晶圆：bare silicon wafer)准备3片，在该3片的半导体晶圆的表面上，分别对由厚度为约8μm、约11μm、以及约13μm的SiO2构成的压缩应力膜进行成膜，并在用于在各压缩应力膜中形成贯穿孔的蚀刻工序的前后，测量各半导体晶圆的翘曲量(相对于平面的高度)。在图3中，用实心圆来表示蚀刻工序前的翘曲量，用空心圆来表示蚀刻工序后的翘曲量。
根据该图3所示的结果可以理解：即使在形成任一厚度的压缩应力膜的情况下，蚀刻工序后的半导体晶圆的翘曲量也比蚀刻工序前的半导体晶圆的翘曲量小。
另外，在约13μm的压缩应力膜上的蚀刻工序后，在该压缩应力膜上形成由0.3μm的SiN构成的拉伸应力膜，并测量半导体晶圆的翘曲量。此时的翘曲量，在半导体晶圆的表面为凸的一侧为大约300μm，从而可以理解，它比拉伸应力膜的形成前的翘曲量即大约460μm小很多。
图4是表示压缩应力膜的膜厚与半导体晶圆的翘曲量之间的关系的曲线图。
在准备作为半导体基板2的母体的直径300mm的半导体晶圆(裸硅晶圆)，并在该半导体晶圆的表面上对由SiO2构成的压缩应力膜进行成膜的过程中，每当压缩应力膜的厚度增大1.2μm，就测量半导体晶圆的翘曲量(相对于平面的高度)。在图4中，用空心圆表示该测量结果。
另一方面，在形成有0.3μm的自然氧化膜的另外的半导体晶圆的表面上，形成由SiN构成的厚度为0.3μm的拉伸应力膜，并测量拉伸应力膜的形成后的半导体晶圆的翘曲量。此时的翘曲量，在半导体晶圆的表面为凹的一侧为大约150μm。之后，在拉伸应力膜上对由SiO2构成的压缩应力膜进行成膜的过程中，每当压缩应力膜的厚度增大1.2μm，就测量半导体晶圆的翘曲量。在图4中，用实心圆表示该测量结果。
例如，在半导体晶圆的表面上仅形成压缩应力膜的情况下，在压缩应力膜成膜到厚度2.4μm的时刻，在半导体晶圆上产生200μm以上的翘曲变形。与此相对，在半导体晶圆的表面上形成拉伸应力膜的情况下，在压缩应力膜成膜到厚度2.4μm的时刻，在半导体晶圆中几乎不产生翘曲变形。根据该结果可以理解，通过压缩应力膜和拉伸应力膜的层叠构造，能够抑制在半导体基板2上产生翘曲变形。
虽然针对本发明的实施方式进行了详细说明，但这些只不过是为了使本发明的技术内容明确而使用的具体例，本发明不应该解释为限定于这些具体例，本发明的精神以及范围仅由附加的权利要求书进行限定。
本申请与在2008年9月26日向日本专利局提交的特愿2008-248903号以及特愿2008-248904号对应，并将这些申请的全部的公开内容引援到此处。

Claims (16)

1.一种半导体装置，包括：
半导体基板；和
层间绝缘膜，其形成在所述半导体基板上，具有压缩应力膜以及拉伸应力膜的层叠构造。
2.根据权利要求1所述的半导体装置，其中，
所述层间绝缘膜具有所述压缩应力膜与所述拉伸应力膜交替重复的3层以上的层叠构造。
3.根据权利要求2所述的半导体装置，其中，
所述层间绝缘膜具备多个所述压缩应力膜，
所述半导体装置还包括：
第一布线，其相对于所述层间绝缘膜设置在所述半导体基板侧；
第二布线，其与所述第一布线夹着所述层间绝缘膜而对置；和
多个通孔导体，分别设置在贯穿各所述压缩应力膜的通孔中，用于所述第一布线与所述第二布线之间的电连接。
4.根据权利要求3所述的半导体装置，其中，
所述拉伸应力膜由对于所述压缩应力膜的材料具有蚀刻选择性的材料构成。
5.根据权利要求3或4所述的半导体装置，其中，
所述通孔导体由包含铜的金属材料构成，
所述拉伸应力膜由对于铜具有阻障性的材料构成。
6.根据权利要求3～5中任意一项所述的半导体装置，其中，
所述第一布线由包含铜的金属材料构成，
所述半导体装置还包括介于所述层间绝缘膜与所述第一布线之间、且由对于铜具有阻障性的材料构成的阻障膜。
7.根据权利要求6所述的半导体装置，其中，
所述阻障膜具有拉伸应力。
8.一种半导体装置，包括：
半导体基板；
层间绝缘膜，其形成在所述半导体基板上，具有多个第一绝缘膜的层叠构造；
第一线圈，其相对于所述层间绝缘膜设置在所述半导体基板侧；
第二线圈，其与所述第一线圈夹着所述层间绝缘膜而对置，用于与所述第一线圈一起构成变压器；和
多个通孔导体，分别设置在贯穿各所述第一绝缘膜的通孔中。
9.根据权利要求8所述的半导体装置，其中，
所述层间绝缘膜在第一绝缘膜之间具备由与所述第一绝缘膜的材料不同的材料构成的第二绝缘膜，
所述第一绝缘膜是压缩应力膜，
所述第二绝缘膜是拉伸应力膜。
10.根据权利要求9所述的半导体装置，其中，
所述半导体装置还包括：
第一布线，其相对于所述层间绝缘膜设置在所述半导体基板侧；和
第二布线，其与所述第一布线夹着所述层间绝缘膜而对置，
所述通孔导体对所述第一布线和所述第二布线进行电连接。
11.根据权利要求10所述的半导体装置，其中，
所述第二绝缘膜由对于所述第一绝缘膜的材料具有蚀刻选择性的材料构成。
12.根据权利要求10或11所述的半导体装置，其中，
所述通孔导体由包含铜的金属材料构成，
所述第二绝缘膜由对于铜具有阻障性的材料构成。
13.根据权利要求10～12中任意一项所述的半导体装置，其中，
所述第一布线由包含铜的金属材料构成，
所述半导体装置还包括介于所述层间绝缘膜与所述第一布线之间、且由对于铜具有阻障性的材料构成的阻障膜。
14.根据权利要求13所述的半导体装置，其中，
所述阻障膜具有拉伸应力。
15.根据权利要求8～14中任意一项所述的半导体装置，其中，
所述通孔导体通过单镶嵌法形成。
16.一种半导体装置的制造方法，包括：
在半导体基板上形成第一线圈的工序；
在所述第一线圈上形成具有多个第一绝缘膜的层叠构造的层间绝缘膜的工序；和
在与所述第一线圈夹着所述层间绝缘膜而对置的位置处，形成用于与所述第一线圈一起构成变压器的第二线圈的工序，
在形成所述层间绝缘膜的工序中，按照以下顺序重复进行：形成所述第一绝缘膜的工序、通过蚀刻而在所述第一绝缘膜中形成通孔的工序、和在所述通孔中埋设通孔导体的工序。
CN200980137921XA 2008-09-26 2009-09-25 半导体装置以及半导体装置的制造方法 Active CN102165576B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008248904A JP5096278B2 (ja) 2008-09-26 2008-09-26 半導体装置及び半導体装置の製造方法
JP2008-248903 2008-09-26
JP2008248903A JP5078823B2 (ja) 2008-09-26 2008-09-26 半導体装置
JP2008-248904 2008-09-26
PCT/JP2009/004884 WO2010035481A1 (ja) 2008-09-26 2009-09-25 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN102165576A true CN102165576A (zh) 2011-08-24
CN102165576B CN102165576B (zh) 2013-12-25

Family

ID=42059494

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980137921XA Active CN102165576B (zh) 2008-09-26 2009-09-25 半导体装置以及半导体装置的制造方法

Country Status (4)

Country Link
US (1) US9735110B2 (zh)
EP (1) EP2341531A4 (zh)
CN (1) CN102165576B (zh)
WO (1) WO2010035481A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103390543A (zh) * 2013-07-26 2013-11-13 上海宏力半导体制造有限公司 一种增加电感的表面面积的方法
CN104871060A (zh) * 2012-12-17 2015-08-26 旭硝子株式会社 光学元件、光学系统以及摄像装置
CN105093732A (zh) * 2014-05-14 2015-11-25 三星显示有限公司 液晶显示器和制造液晶显示器的方法
CN105206562A (zh) * 2014-06-18 2015-12-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
TWI633647B (zh) * 2017-04-25 2018-08-21 日商三菱電機股份有限公司 半導體裝置
CN110192432A (zh) * 2017-01-25 2019-08-30 夏普株式会社 Oled面板的制造方法和oled面板的制造装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102165576B (zh) * 2008-09-26 2013-12-25 罗姆股份有限公司 半导体装置以及半导体装置的制造方法
US9183977B2 (en) * 2012-04-20 2015-11-10 Infineon Technologies Ag Method for fabricating a coil by way of a rounded trench
KR101979025B1 (ko) * 2012-08-01 2019-05-16 매그나칩 반도체 유한회사 반도체 소자의 금속배선 및 반도체 소자의 금속배선 형성방법
JP6395304B2 (ja) 2013-11-13 2018-09-26 ローム株式会社 半導体装置および半導体モジュール
US9224696B2 (en) 2013-12-03 2015-12-29 United Microelectronics Corporation Integrated semiconductor device and method for fabricating the same
US9893009B2 (en) * 2014-01-10 2018-02-13 Taiwan Semiconductor Manufacturing Company Limited Duplicate layering and routing
US20150249010A1 (en) * 2014-02-28 2015-09-03 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing same
US9773588B2 (en) 2014-05-16 2017-09-26 Rohm Co., Ltd. Chip parts
WO2016080034A1 (ja) 2014-11-18 2016-05-26 三菱電機株式会社 信号伝送絶縁デバイス及びパワー半導体モジュール
US10304603B2 (en) * 2016-06-29 2019-05-28 International Business Machines Corporation Stress control in magnetic inductor stacks
US10811177B2 (en) 2016-06-30 2020-10-20 International Business Machines Corporation Stress control in magnetic inductor stacks
US10283249B2 (en) 2016-09-30 2019-05-07 International Business Machines Corporation Method for fabricating a magnetic material stack
KR102055086B1 (ko) * 2019-04-04 2019-12-12 매그나칩 반도체 유한회사 반도체 소자의 금속배선 및 반도체 소자의 금속배선 형성방법
JP7284121B2 (ja) * 2020-03-23 2023-05-30 株式会社東芝 アイソレータ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01241134A (ja) * 1988-03-23 1989-09-26 Seiko Epson Corp 半導体装置
US6639298B2 (en) * 2001-06-28 2003-10-28 Agere Systems Inc. Multi-layer inductor formed in a semiconductor substrate
US20060276027A1 (en) * 2005-06-06 2006-12-07 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnects with harmonized stress and methods for fabricating the same
US7417301B2 (en) * 2004-03-25 2008-08-26 Infineon Technologies Ag Semiconductor component with coreless transformer

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60233829A (ja) * 1984-01-19 1985-11-20 Nec Corp 絶縁層形成法
US5137022A (en) * 1990-07-13 1992-08-11 Cook Pacemaker Corporation Synchronous telemetry system and method for an implantable medical device
JP3102338B2 (ja) * 1996-02-07 2000-10-23 日本電気株式会社 半導体装置の製造方法
JPH10135425A (ja) * 1996-11-05 1998-05-22 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3226816B2 (ja) * 1996-12-25 2001-11-05 キヤノン販売株式会社 層間絶縁膜の形成方法、半導体装置及びその製造方法
JP2000164716A (ja) * 1998-11-26 2000-06-16 Seiko Epson Corp 半導体装置及びその製造方法
JP2000306995A (ja) 1999-04-20 2000-11-02 Fujitsu Ltd 半導体装置及びその製造方法
US6362091B1 (en) * 2000-03-14 2002-03-26 Intel Corporation Method for making a semiconductor device having a low-k dielectric layer
US7166524B2 (en) * 2000-08-11 2007-01-23 Applied Materials, Inc. Method for ion implanting insulator material to reduce dielectric constant
JP2004153015A (ja) * 2002-10-30 2004-05-27 Fujitsu Ltd 半導体装置及びその製造方法
US7456093B2 (en) * 2004-07-03 2008-11-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method for improving a semiconductor device delamination resistance
US7442637B2 (en) * 2005-08-15 2008-10-28 Chartered Semiconductor Manufacturing, Ltd Method for processing IC designs for different metal BEOL processes
US20070082507A1 (en) * 2005-10-06 2007-04-12 Applied Materials, Inc. Method and apparatus for the low temperature deposition of doped silicon nitride films
JP4906098B2 (ja) 2007-03-29 2012-03-28 日立金属株式会社 管閉塞具、配管末端部材及び供給管の配管方法
JP4853924B2 (ja) 2007-03-29 2012-01-11 独立行政法人産業技術総合研究所 負荷感応変速機
CN102165576B (zh) * 2008-09-26 2013-12-25 罗姆股份有限公司 半导体装置以及半导体装置的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01241134A (ja) * 1988-03-23 1989-09-26 Seiko Epson Corp 半導体装置
US6639298B2 (en) * 2001-06-28 2003-10-28 Agere Systems Inc. Multi-layer inductor formed in a semiconductor substrate
US7417301B2 (en) * 2004-03-25 2008-08-26 Infineon Technologies Ag Semiconductor component with coreless transformer
US20060276027A1 (en) * 2005-06-06 2006-12-07 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnects with harmonized stress and methods for fabricating the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104871060A (zh) * 2012-12-17 2015-08-26 旭硝子株式会社 光学元件、光学系统以及摄像装置
CN103390543A (zh) * 2013-07-26 2013-11-13 上海宏力半导体制造有限公司 一种增加电感的表面面积的方法
CN105093732A (zh) * 2014-05-14 2015-11-25 三星显示有限公司 液晶显示器和制造液晶显示器的方法
CN105206562A (zh) * 2014-06-18 2015-12-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
CN105206562B (zh) * 2014-06-18 2018-06-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
CN110192432A (zh) * 2017-01-25 2019-08-30 夏普株式会社 Oled面板的制造方法和oled面板的制造装置
TWI633647B (zh) * 2017-04-25 2018-08-21 日商三菱電機股份有限公司 半導體裝置
US10937733B2 (en) 2017-04-25 2021-03-02 Mitsubishi Electric Corporation Semiconductor device

Also Published As

Publication number Publication date
EP2341531A4 (en) 2012-05-16
EP2341531A1 (en) 2011-07-06
US20110175193A1 (en) 2011-07-21
US9735110B2 (en) 2017-08-15
CN102165576B (zh) 2013-12-25
WO2010035481A1 (ja) 2010-04-01

Similar Documents

Publication Publication Date Title
CN102165576B (zh) 半导体装置以及半导体装置的制造方法
Ranganathan et al. Influence of Bosch etch process on electrical isolation of TSV structures
JP5096278B2 (ja) 半導体装置及び半導体装置の製造方法
EP2194574B1 (en) Method for producing interconnect structures for integrated circuits
US10636698B2 (en) Skip via structures
CN102420210A (zh) 具有硅通孔(tsv)的器件及其形成方法
TW200809923A (en) Dual-damascene process to fabricate thick wire structure
CN110120372A (zh) 具有衬底通孔结构的器件及其形成方法
WO2017217132A1 (ja) 半導体装置、及び、半導体装置の製造方法
US20130249047A1 (en) Through silicon via structure and method for fabricating the same
Diehl et al. Formation of TSV for the stacking of advanced logic devices utilizing bumpless wafer-on-wafer technology
KR20140017850A (ko) 반도체 소자의 금속배선 및 반도체 소자의 금속배선 형성방법
JP5377657B2 (ja) 半導体装置の製造方法
JP5078823B2 (ja) 半導体装置
CN104347482B (zh) 一种半导体器件及其制造方法
Civale et al. A novel concept for ultra-low capacitance via-last TSV
TWI707401B (zh) 基本原則區域中完全對準介層窗
CN103681608B (zh) 铝互连装置
US10170397B2 (en) Semiconductor devices, via structures and methods for forming the same
CN102339790A (zh) 半导体器件制作方法
KR20140101977A (ko) 연성 실리콘 인터포저 및 이의 제작방법
Bui et al. Twice-etched silicon approach for via-last through-silicon-via with a Parylene-HT liner
CN102339792A (zh) 半导体器件制作方法
US20220310527A1 (en) Semiconductor devices and methods of manufacture
Chui et al. A 2-tier Embedded 3D Capacitor with High Aspect Ratio TSV

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant