CN102157631B - 用于形成半导体层的方法和用于制造发光器件的方法 - Google Patents

用于形成半导体层的方法和用于制造发光器件的方法 Download PDF

Info

Publication number
CN102157631B
CN102157631B CN201010621008.1A CN201010621008A CN102157631B CN 102157631 B CN102157631 B CN 102157631B CN 201010621008 A CN201010621008 A CN 201010621008A CN 102157631 B CN102157631 B CN 102157631B
Authority
CN
China
Prior art keywords
semiconductor layer
type semiconductor
conductive type
outstanding pattern
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010621008.1A
Other languages
English (en)
Other versions
CN102157631A (zh
Inventor
姜大成
韩尚勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN102157631A publication Critical patent/CN102157631A/zh
Application granted granted Critical
Publication of CN102157631B publication Critical patent/CN102157631B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647Lateral overgrowth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及用于形成半导体层的方法和用于制造发光器件的方法。根据本发明的实施例的用于制造发光器件的方法包括:制备生长衬底;在生长衬底上选择性地形成突出图案;在生长衬底和突出图案上形成第一导电类型半导体层;在第一导电类型半导体层上形成有源层;在有源层上形成第二导电类型半导体层;以及执行隔离蚀刻,该隔离蚀刻用于选择性地去除包括突出图案的第一导电类型半导体层、有源层、以及第二导电类型半导体层。

Description

用于形成半导体层的方法和用于制造发光器件的方法
相关申请的交叉引用
本申请要求于2010年2月11日提交的韩国专利申请No.10-2010-0012759的优先权,在此全部引用以供参考。
技术领域
实施例涉及用于形成半导体层的方法和用于制造发光器件的方法。
背景技术
发光二极管(LED)是一种用于将电流转换为光的半导体发光二极管。
从LED发射的光的波长取决于在制造LED中使用的半导体材料。其主要原因是根据半导体材料的带隙改变被发射光的波长,所述半导体材料的带隙表示价带的电子和导带的电子之间的能量差。
最近,随着LED的亮度逐渐地增加,LED被广泛地用作用于显示器的光源、用于车辆的光源、以及用于照明的光源,并且还能通过使用荧光材料和发射各种颜色的LED的组合,实现发射具有优秀效率的白光的发光器件。
发明内容
本实施例提供用于形成半导体层的方法和用于制造应用新方法的发光器件的方法。
本实施例提供用于制造其中有源层的内量子效率被显著地提高的发光器件的方法。
根据本实施例的用于形成半导体层的方法包括制备生长衬底;在生长衬底上选择性地形成突出图案;在生长衬底和突出图案上形成半导体层;以及选择性地去除包括突出图案的半导体层。
根据本发明的实施例的用于制造发光器件的方法包括:制备生长衬底;在生长衬底上选择性地形成突出图案;在生长衬底和突出图案上形成第一导电类型半导体层;在第一导电类型半导体层上形成有源层;在有源层上形成第二导电类型半导体层;以及执行隔离蚀刻,该隔离蚀刻用于选择性地去除包括突出图案的第一导电类型半导体层、有源层、以及第二导电类型半导体层。
附图说明
图1和图2是示出根据本实施例的用于形成半导体层的方法的图。
图3至图10是示出根据本发明实施例的用于制造发光器件的方法的图。
具体实施方式
在实施例的解释中,当描述每层(膜)、区域、图案或者结构部件形成在衬底、各层(膜)、焊盘或者图案的“上侧/顶部(上)”或者“下侧/底部(下)”的事实时,诸如“上侧/顶部(上)”或者“下侧/底部(下)”的表达包括“直接地形成”或者“经由其它层(间接地)形成”的意义。此外,结合每层的上侧/顶部或者下侧/底部,将会基于附图解释其标准。
在附图中,为了便于解释的方便和清晰,每层的厚度或者尺寸被夸大、省略或示意性示出。此外,每个组件的尺寸没有完全反映真实尺寸。
下面,将会参考附图,详细地解释根据本实施例的用于形成半导体层的方法和用于制造发光器件的方法。
图1和图2是示出根据本实施例的用于形成半导体层的方法的图。
参考图1和图2,首先,突出图案310选择性地形成在生长衬底300上,然后,半导体层320形成在包括突出图案310的生长衬底300上。
例如,从蓝宝石(Al2O3)、SiC、Si、GaAs、GaN、ZnO、Si、GaP、LiAl2O3、InP、BN、Ga2O3、AlN或者Ge中选择的至少任何一个可以被用于形成生长衬底300。另外,图1示出其中生长衬底300的上侧被平坦地形成的衬底,但是可以采用其中在其上侧形成了图案的PSS(经构图的蓝宝石衬底)。
突出图案310局部地形成在生长衬底300上。生长衬底300被限定为芯片区域100和划片区域200,并且芯片区域100上的半导体层320被划分为芯片单位,使得它能够被用作芯片。划片区域200是通过用于划分芯片区域100的隔离蚀刻来去除的区域。
在生长衬底300上形成用于形成突出图案310的材料层之后,根据通过光刻工艺制造的掩模图案,通过选择性地去除材料层能够形成突出图案310。此外,根据通过光刻工艺在生长衬底300上制造的掩模图案,通过选择性地生长材料层能够形成突出图案310。
例如,通过氧化铝层可以形成突出图案310,并且半导体层320可以是GaN基半导体层。
如果在其中形成突出图案310的生长衬底300上加速半导体层320的生长,那么在突出图案310上生长的半导体层320和在生长衬底300上生长的半导体层320之间产生生长方向的失配。因此,产生诸如位错321的缺陷。
此外,在布置在突出图案310附近的生长在生长衬底300上的半导体层320中存在的位错321会聚到其中在突出图案310的上侧上存在位错321的部分。因此,位错321集中地存在于其中布置有突出图案310的部分上。
如图2中所示,本实施例的半导体层320可以被分类为:用作半导体芯片的芯片区域100;和用于划分芯片区域100的划片区域200。突出图案310形成在划片区域200的生长衬底300上。
划片区域200是在用于将半导体层320划分为芯片单元的工艺期间要被去除的区域。因此,即使集中地产生位错321,也根本不影响半导体层320的质量。
突出图案310能够形成于在第一方向上延伸的划片区域200上或者形成于在与第一方向垂直的第二方向上延伸的划片区域200上。此外,突出图案310能够形成于其中在第一方向上延伸的划片区域200和在与第一方向垂直的第二方向上延伸的划片区域200相互交叉的划片区域200上。
因此,由于突出图案310能够形成在划片区域200上,所以在半导体层320上产生的位错321主要分布在划片区域200上,并且位错321在芯片区域100上减少。结果,芯片区域100的半导体层320能够被生长为具有非常少缺陷的高质量的半导体层。
即,突出图案310布置在本实施例中的划片区域200上,并且由此在半导体层320上产生的位错321能够被集中地分布在划片区域200的半导体层320上,使得可以在芯片区域100的半导体层320上减少位错321。
此外,能够选择性地去除布置在划片区域200上的突出图案310和半导体层320。
图3至图10是示出根据本发明的实施例的用于制造发光器件的方法的图。
参考图3,用于在生长衬底10上形成突出图案的用于突出图案的材料层20形成,并且掩模图案25形成在用于突出图案的材料层20上。例如,从蓝宝石(Al2O3)、SiC、Si、GaAs、GaN、ZnO、Si、GaP、LiAl2O3、InP、BN、Ga2O3、AlN或者Ge中选择的至少任何一个可以被用于形成生长衬底10。此外,可以采用氧化铝层来形成用于突出图案的材料层20。
参考图4,通过使用掩模图案25作为掩模来蚀刻用于突出图案的材料层20,并且由此突出图案21选择性地形成在生长衬底10上。掩模图案25形成,使得突出图案21能够布置在划片区域上。例如,通过干法蚀刻或者湿法蚀刻能够蚀刻用于突出图案的材料层20,并且当使用湿法蚀刻工艺时,通过使用强碱溶液能够蚀刻用于突出图案的材料层20。此外,例如,突出图案21能够形成为三角锥或者正方锥,并且它不限于它们。
参考图5,包括第一导电类型半导体层30、有源层40、以及第二导电类型半导体层50的发光结构层形成在其中形成了突出图案21的生长衬底10上。例如,第一导电类型半导体层30可以包括n型半导体层。具有InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)组成式的半导体材料中的任何一个,例如,InAlGaN、GaN、AlGaN、AlInN、InGaN、AlN、InN,等等,能够被选择用于形成第一导电类型半导体层30,并且诸如Si、Ge、Sn,等等的n型掺杂物能够被掺杂在材料中。例如,通过将三甲基镓气体(TMGa)、SiN4、氢气、以及氨气注入室内,能够生长第一导电类型半导体层30。
第一导电类型半导体层30生长在生长衬底10和突出图案21上。而且,由于生长方向的位错,在其中布置有突出图案21的部分的上侧上,在突出图案21上生长的第一导电类型半导体层30和在生长衬底10上生长的第一导电类型半导体层30具有多个位错31。此外,随着连续地生长第一导电类型半导体层30,在被布置在突出图案21的附近中的第一导电类型半导体层30中产生的位错31被传播到其中存在许多位错31的突出图案21的上部分。
结果,在其中布置有突出图案21的部分中,第一导电类型半导体层30具有许多的位错31;而在与突出图案21不相邻的部分中,第一导电类型半导体层30能够生长为具有高质量的半导体层。
尽管未示出,在形成第一导电类型半导体层30之前,未掺杂的氮化物层能够形成在生长衬底10上。第一导电类型的杂质没有被注入到未掺杂的氮化物层,但是未掺杂的氮化物层是可以具有第一导电类型的导电性的氮化物层。例如,未掺杂的氮化物层能够被形成为未掺杂的GaN层。此外,缓冲层可以形成在未掺杂的氮化物层和生长衬底10之间。此外,未必一定要形成未掺杂的氮化物层,也可以不形成未掺杂的氮化物层。
另一方面,有源层40形成在第一导电类型半导体层30上,并且第二导电类型半导体层50形成在有源层40上。
有源层40是其中经由第一导电类型半导体层30注入的电子(或者空穴)和经由第二导电类型半导体层50注入的空穴(或者电子)相互碰撞的层,并且由于基于有源层40的形成材料来改变的能带的带隙而发射光。
有源层40能够被形成为单量子阱、多量子阱(MQW)、量子点、或者量子线中的任何一个,并且它不限于这些结构。
通过具有InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)的组成式的半导体材料,能够形成有源层40。当有源层40被形成为多量子阱时,通过堆叠多个阱层和多个阻挡层能够形成有源层40。例如,通过周期性地堆叠InGaN阱层/GaN阻挡层能够形成有源层40。
掺入n型掺杂物或者p型掺杂物的包覆层(未示出)能够形成在有源层40的上侧和/或下侧上,通过AlGaN层或者InAlGaN层能够实现包覆层(未示出)。
此外,第一导电类型的InGaN/GaN超晶格结构或者InGaN/InGaN超晶格结构能够形成在第一导电类型半导体层30和有源层40之间。此外,第二导电类型的AlGaN层能够形成在第二导电类型半导体层50和有源层40之间。
通过例如p型的半导体层,能够形成第二导电类型半导体层50。具有组成式,即,InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)的半导体材料中的任何一个,例如InAlGaN、GaN、AlGaN、InGaN、AlInN、AlN、InN,等等,能够被选择用于形成第二导电类型半导体层50。可以掺杂诸如Mg、Zn、Ca、Sr、Ba,等等的p型掺杂物。
例如,通过将三甲基镓(TMGa)、(EtCp2Mg){Mg(C2H5C5H4)2}、氢气、以及氨气注入室内,能够生长第二导电类型半导体层50。
同时,第一导电类型半导体层30可以包括p型半导体层,并且第二导电类型半导体层50可以包括n型半导体层。此外,包括n型或者p型半导体的第三导电类型半导体层(未示出)可以形成在第二导电类型半导体层50上。因此,发光结构层可以具有np、pn、npn、pnp结中的至少任何一个。此外,在第一导电类型半导体层30和第二导电类型半导体层50中,能够均匀地或者非均匀地形成杂质的掺杂浓度。即,发光结构层能够被形成为不同的类型并且它不限于此。
参考图6,导电支撑衬底60形成在第二导电类型半导体层50上。导电支撑衬底60可以包括支撑层、欧姆接触层以及支撑层和欧姆接触层之间的结合层。支撑层可以包括Cu、Ni、Mo、Al、Au、Nb、W、Ti、Cr、Ta、Pd、Pt、Si、Ge、GaAs、ZnO、SiC中的至少任何一个。此外,由于通过包括Ag或者Al的金属形成欧姆接触层,所以它能够进行与第二导电类型半导体层50的欧姆接触并且还能够起反射层的作用。可替代地,连同欧姆接触层,可以另加地制备用于欧姆接触的层和反射层。例如,通过允许与第二导电类型半导体层50欧姆接触的材料,形成用于欧姆接触的层。例如,通过使用从ITO(铟锡氧化物)、IZO(铟锌氧化物)、IZTO(铟锌锡氧化物)、IAZO(铟铝锌氧化物)、IGZO(铟镓锌氧化物)、IGTO(铟镓锡氧化物)、AZO(铝锌氧化物)、ATO(锑锡氧化物)、GZO(镓锌氧化物)、IrOx、RuOx、RuOx/ITO、Ni、Ag、Ni/IrOx/Au、或者Ni/IrOx/Au/ITO中选择的任何一个或者多于两个的成分,它可以被实现为单层或者多层。
结合层可以被形成为包括从Cu、Ni、Ag、Mo、Al、Au、Nb、W、Ti、Cr、Ta、Al、Pd、Pt、Si、Al-Si、Ag-Cd、Au-Sb、Al-Zn、Al-Mg、Al-Ge、Pd-Pb、Ag-Sb、Au-In、Al-Cu-Si、Ag-Cd-Cu、Cu-Sb、Cd-Cu、Al-Si-Cu、Ag-Cu、Ag-Zn、Ag-Cu-Zn、Ag-Cd-Cu-Zn、Au-Si、Au-Ge、Au-Ni、Au-Cu、Au-Ag-Cu、Cu-Cu2O、Cu-Zn、Cu-P、Ni-P、Ni-Mn-Pd、Ni-P、Pd-Ni中选择的任何一个或者多于两个的成分的层。
例如,金属衬底或者半导体衬底可以被用作支撑层,并且支撑层可以通过镀或者结合包括从铜(Cu)、钛(Ti)、铬(Cr)、镍(Ni)、铝(Al)、铂(Pt)、金(Au)、铜(W)、锗(Ge)、硅(Si)、钼(Mo)中选择的至少任何一个来形成。
参考图7,生长衬底10被去除。通过激光剥离方法,也可以去除生长衬底10。
参考图8,将隔离蚀刻应用到第一导电类型半导体层30、有源层40以及第二导电类型半导体层50,使得能够去除芯片区域100和芯片区域100之间的划片区域200。
这时,去除存在于划片区域200中的突出图案21,并且也去除划片区域200的位错31。
参考图9,钝化层70形成在第一导电类型半导体层30、有源层40以及第二导电类型半导体层50上,并且电极层80形成在第一导电类型半导体层30上。
参考图10,如果导电支撑衬底60被划分为芯片单位,那么在第一导电类型半导体层30、有源层40以及第二导电类型半导体层50布置在电极层80和导电支撑衬底60之间的条件下,能够制造其中在相对的方向上布置电极层80和导电支撑衬底60的垂直发光器件。
尽管未示出,通过使用图5的层压结构,还能制造沿着相同方向在第一导电类型半导体层30和第二导电类型半导体层50上布置的第一电极层和第二电极层。
例如,在图5中示出的层压结构中,将用于将第一导电类型半导体层30、有源层40以及第二导电类型半导体层50划分为芯片单位的隔离蚀刻应用到划片区域,并且为了暴露第一导电类型半导体层30的一些部分执行台面蚀刻。结果,第一电极层和第二电极层能够形成在第一导电类型半导体层30,和第二导电类型半导体层50上。
在本说明书中对于“一个实施例”、“实施例”、“示例性实施例”等的引用意味着结合实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在说明书中,在各处出现的这类短语不必都表示相同的实施例。此外,当结合任何实施例描述特定特征、结构或特性时,都认为结合实施例中的其它实施例实现这样的特征、结构或特性也是本领域技术人员所能够想到的。
虽然已经参照本发明的多个示例性实施例描述了实施例,但是应该理解,本领域的技术人员可以想到许多其它落入本公开原理的精神和范围内的修改和实施例。更加具体地,在本公开、附图和所附权利要求书范围内的主题组合布置的组成部件和/或布置方面,各种变化和修改都是可能的。除了组成部件和/或布置方面的变化和修改之外,对于本领域的技术人员来说,替代使用也将是显而易见的。

Claims (9)

1.一种用于形成半导体层的方法,包括:
制备生长衬底,其中所述生长衬底被限定为芯片区域和划片区域;
在所述生长衬底的划片区域上选择性地形成突出图案;
在所述生长衬底和所述突出图案上形成半导体层;以及
选择性地去除设置在所述划片区域上的包括所述突出图案的半导体层,
其中所述突出图案仅被布置在交叉区域上,所述交叉区域是在第一方向上延伸的所述划片区域和在垂直于所述第一方向的第二方向上延伸的所述划片区域彼此相交的交叉区域。
2.根据权利要求1所述的用于形成半导体层的方法,其中所述划片区域是通过用于划片芯片区域的隔离蚀刻来去除的区域,
其中邻近的芯片区域之间的划片区域被去除,以及
其中所述突出图案被形成为在所述突出图案的上部具有尖端以产生在所述半导体中的位错。
3.根据权利要求2所述的用于形成半导体层的方法,其中所述半导体层被形成以覆盖所述突出图案,以及
其中存在于所述划片区域中的突出图案被完全去除。
4.一种用于制造发光器件的方法,包括:
制备生长衬底,其中所述生长衬底被限定为芯片区域和划片区域;
在所述生长衬底的划片区域上选择性地形成突出图案;
在所述生长衬底和所述突出图案上形成第一导电类型半导体层;
在所述第一导电类型半导体层上形成有源层;
在所述有源层上形成第二导电类型半导体层;以及
执行隔离蚀刻,该隔离蚀刻用于选择性地去除设置在所述划片区域上的、包括突出图案的所述第一导电类型半导体层、所述有源层、以及所述第二导电类型半导体层,
其中所述突出图案仅被布置在交叉区域上,所述交叉区域是在第一方向上延伸的划片区域和在垂直于所述第一方向的第二方向上延伸的划片区域彼此相交的交叉区域。
5.根据权利要求4所述的用于制造发光器件的方法,进一步包括:
在所述第二导电类型半导体层上形成导电支撑衬底,然后在执行所述隔离蚀刻之前去除所述生长衬底。
6.根据权利要求5所述的用于制造发光器件的方法,进一步包括:
在所述第一导电类型半导体层、所述有源层、以及所述第二导电类型半导体层上形成钝化层,并且在执行所述隔离蚀刻之后在所述第一导电类型半导体层上形成电极层。
7.根据权利要求4所述的用于制造发光器件的方法,其中所述划片区域是通过用于划片芯片区域的隔离蚀刻来去除的区域,
其中邻近的芯片区域之间的划片区域被去除,以及
其中所述突出图案被形成为在所述突出图案的上部具有尖端以产生在所述第一导电类型半导体中的位错。
8.根据权利要求4所述的用于制造发光器件的方法,其中所述第一导电类型半导体层、所述有源层、以及所述第二导电类型半导体层分别包括GaN基半导体层,以及
其中所述第一导电类型半导体层被形成以覆盖所述突出图案,
其中存在于所述划片区域中的突出图案被完全去除。
9.根据权利要求4所述的用于制造发光器件的方法,其中所述突出图案包括氧化铝层。
CN201010621008.1A 2010-02-11 2010-12-24 用于形成半导体层的方法和用于制造发光器件的方法 Expired - Fee Related CN102157631B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100012759A KR101039970B1 (ko) 2010-02-11 2010-02-11 반도체층 형성방법 및 발광 소자 제조방법
KR10-2010-0012759 2010-02-11

Publications (2)

Publication Number Publication Date
CN102157631A CN102157631A (zh) 2011-08-17
CN102157631B true CN102157631B (zh) 2015-12-02

Family

ID=43988613

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010621008.1A Expired - Fee Related CN102157631B (zh) 2010-02-11 2010-12-24 用于形成半导体层的方法和用于制造发光器件的方法

Country Status (4)

Country Link
US (1) US8298918B2 (zh)
EP (1) EP2360743B1 (zh)
KR (1) KR101039970B1 (zh)
CN (1) CN102157631B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811405A (zh) * 2012-11-15 2014-05-21 同方光电科技有限公司 一种高压发光二级管的制备方法
JP6110217B2 (ja) * 2013-06-10 2017-04-05 ソニーセミコンダクタソリューションズ株式会社 発光素子の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1992359A (zh) * 2005-09-22 2007-07-04 索尼株式会社 发光二极管及其制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864791A (ja) * 1994-08-23 1996-03-08 Matsushita Electric Ind Co Ltd エピタキシャル成長方法
US6606335B1 (en) * 1998-07-14 2003-08-12 Fujitsu Limited Semiconductor laser, semiconductor device, and their manufacture methods
JP4032538B2 (ja) * 1998-11-26 2008-01-16 ソニー株式会社 半導体薄膜および半導体素子の製造方法
JP2001148543A (ja) * 1999-11-19 2001-05-29 Sony Corp Iii族窒化物半導体の製造方法および半導体装置の製造方法
DE10102315B4 (de) * 2001-01-18 2012-10-25 Aixtron Se Verfahren zum Herstellen von Halbleiterbauelementen und Zwischenprodukt bei diesen Verfahren
US7372077B2 (en) * 2003-02-07 2008-05-13 Sanyo Electric Co., Ltd. Semiconductor device
TW200807760A (en) 2006-05-23 2008-02-01 Alps Electric Co Ltd Method for manufacturing semiconductor light emitting element
KR100782129B1 (ko) 2006-05-25 2007-12-05 한국광기술원 웨이퍼 본딩 공정을 이용한 실리콘 기반 발광다이오드제조방법
KR100757802B1 (ko) 2006-09-29 2007-09-11 서울옵토디바이스주식회사 수직형 발광 다이오드 및 그 제조방법
JP4910608B2 (ja) * 2006-10-02 2012-04-04 ソニー株式会社 発光ダイオードの製造方法および電子装置の製造方法
KR101381984B1 (ko) * 2006-10-25 2014-04-10 서울바이오시스 주식회사 발광 다이오드 칩 제조방법 및 그에 의해 제조된 발광다이오드 칩
JP2009032971A (ja) * 2007-07-27 2009-02-12 Rohm Co Ltd 窒化物半導体素子の製造方法
KR101371819B1 (ko) 2007-11-08 2014-03-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR100978568B1 (ko) 2008-04-30 2010-08-27 삼성엘이디 주식회사 질화물 반도체 발광소자의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1992359A (zh) * 2005-09-22 2007-07-04 索尼株式会社 发光二极管及其制造方法

Also Published As

Publication number Publication date
US8298918B2 (en) 2012-10-30
KR101039970B1 (ko) 2011-06-09
EP2360743A2 (en) 2011-08-24
EP2360743B1 (en) 2018-01-31
CN102157631A (zh) 2011-08-17
US20110195539A1 (en) 2011-08-11
EP2360743A3 (en) 2015-11-18

Similar Documents

Publication Publication Date Title
KR101134731B1 (ko) 발광소자 및 그 제조방법
KR101007087B1 (ko) 발광소자 및 그 제조방법
JP5816243B2 (ja) 発光素子及び発光素子パッケージ
CN104813490A (zh) 电流分散效果优秀的发光器件及其制备方法
CN102047453A (zh) 半导体发光器件
KR20110052131A (ko) 발광소자 및 그 제조방법
CN107810563B (zh) 紫外光发光二极管、发光二极管封装及照明装置
KR20110096680A (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101081129B1 (ko) 발광소자 및 그 제조방법
KR20090066413A (ko) 반도체 발광소자 및 그 제조방법
KR101064091B1 (ko) 반도체 발광소자 및 그 제조방법
US11329204B2 (en) Micro light emitting diode and manufacturing method of micro light emitting diode
KR101114047B1 (ko) 발광소자 및 그 제조방법
KR101007078B1 (ko) 발광소자 및 그 제조방법
KR20100103962A (ko) 발광소자 및 그 제조방법
CN102157631B (zh) 用于形成半导体层的方法和用于制造发光器件的方法
CN101807643B (zh) 发光器件
KR102455224B1 (ko) 발광소자
KR101976446B1 (ko) 발광 소자 및 발광 소자 패키지
KR20110092728A (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101755670B1 (ko) 발광소자 및 발광소자의 제조방법
KR101072172B1 (ko) 발광소자 및 그 제조방법
KR20110042563A (ko) 발광 소자 및 그 제조방법
CN102255025A (zh) 发光二极管
CN104868031A (zh) 一种发光器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151202

Termination date: 20191224