KR20110042563A - 발광 소자 및 그 제조방법 - Google Patents

발광 소자 및 그 제조방법 Download PDF

Info

Publication number
KR20110042563A
KR20110042563A KR1020090099290A KR20090099290A KR20110042563A KR 20110042563 A KR20110042563 A KR 20110042563A KR 1020090099290 A KR1020090099290 A KR 1020090099290A KR 20090099290 A KR20090099290 A KR 20090099290A KR 20110042563 A KR20110042563 A KR 20110042563A
Authority
KR
South Korea
Prior art keywords
pattern
semiconductor layer
layer
light emitting
emitting device
Prior art date
Application number
KR1020090099290A
Other languages
English (en)
Inventor
정한옥
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020090099290A priority Critical patent/KR20110042563A/ko
Publication of KR20110042563A publication Critical patent/KR20110042563A/ko

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

실시예에 따른 발광 소자는 제1 반도체층; 상기 제1 반도체층에 형성된 복수개의 패턴구조물; 상기 제1 반도체층 상에 활성층; 상기 활성층 상에 제2 도전성 반도체층을 포함하며, 상기 복수개의 패턴구조물은 각각 내부패턴 및 상기 내부패턴을 포위하는 패턴보호막을 포함한다.
발광 소자

Description

발광 소자 및 그 제조방법{Lighting Device and Method of Manufacturing Thereof}
실시예는 발광 소자 및 그 제조방법에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 반도체 발광 소자이다.
발광 다이오드에 의해 방출되는 빛의 파장은 상기 발광 다이오드를 제조하는데 사용되는 반도체 재료에 따라 결정된다. 이는 방출된 빛의 파장이 가전자대(valence band) 전자들과 전도대(conduction band) 전자들 사이의 에너지 차를 나타내는 반도체 재료의 밴드갭(band-gap)에 따라 결정되기 때문이다.
최근 발광 다이오드는 휘도가 점차 증가하게 되어 디스플레이용 광원, 자동차용 광원 및 조명용 광원으로 사용이 증가하고 있으며, 형광 물질을 이용하거나 다양한 색의 발광 다이오드를 조합함으로써 효율이 우수한 백색 광을 발광하는 발광 다이오드도 구현이 가능하다.
한편, 발광 다이오드의 휘도는 활성층의 구조, 빛을 외부로 효과적으로 추출할 수 있는 광 추출 구조, 칩의 크기, 발광 다이오드를 포위하는 몰딩부재의 종류 등 다양한 조건들에 의해 좌우된다.
실시예는 광 추출 효율이 향상된 발광 소자 및 그 제조방법을 제공한다.
실시예는 신뢰성이 향상된 발광 소자 및 그 제조방법을 제공한다.
실시예에 따른 발광 소자는 제1 반도체층; 상기 제1 반도체층에 형성된 복수개의 패턴구조물; 상기 제1 반도체층 상에 활성층; 상기 활성층 상에 제2 도전성 반도체층을 포함하며, 상기 복수개의 패턴구조물은 각각 내부패턴 및 상기 내부패턴을 포위하는 패턴보호막을 포함한다.
실시예는 광 추출 효율이 향상된 발광 소자 및 그 제조방법을 제공할 수 있다.
실시예는 신뢰성이 향상된 발광 소자 및 그 제조방법을 제공할 수 있다.
실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
이하, 첨부된 도면을 참조하여 실시예들에 따른 발광 소자 및 그 제조방법에 대해 설명한다.
<제1 실시예>
도 1은 제1 실시예에 따른 발광 소자(100)를 나타내는 도면이다.
도 1을 참조하면, 상기 발광 소자(100)는 기판(110), 복수개의 패턴구조물(115), 언도프트 반도체층(120), 제1 도전성 반도체층(130), 활성층(140), 제2 도전성 반도체층(150), 제1 전극(180) 및 제2 전극(181)을 포함한다.
한편, 상기 기판(110)과 상기 언도프트 반도체층(120) 사이에는 버퍼층(미도시)이 삽입될 수 있다.
상기 버퍼층(미도시), 언도프트 반도체층(120), 제1 도전성 반도체층(130)은 제1 반도체층을 이룰 수 있다.
상기 발광 소자(100)는 단일의 발광 소자로 도시되었으나, 복수의 발광 소자로 형성될 수 있다.
상기 기판(110)은 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, GaAs, 금속성 기판 등으로 이루어진 군에서 선택될 수 있다.
상기 기판(110) 상에는 상기 복수개의 패턴구조물(115)이 선택적으로 형성될 수 있다. 상기 복수개의 패턴구조물(115)은 내부패턴(112)과, 상기 내부패턴(112) 을 덮어 보호하는 패턴보호막(114)을 포함할 수 있다. 다만, 상기 패턴보호막(114)은 형성되지 않을 수 있다.
상기 복수개의 패턴구조물(115)은 상기 활성층(140)으로부터 입사되는 광을 굴절, 회절, 산란 또는 반사시켜서 상기 발광 소자(100)의 광 추출 효율을 향상시킬 수 있다.
상기 내부패턴(112)은 상기 제1 반도체층보다 굴절률이 높은 금속 또는 비금속으로 형성될 수 있다.
상기 금속은 녹는점이 높고 고온에서 안정한 특성을 가지는 것이 바람직하며, 예를 들어 백금(Pt), 금(Au), 철(Fe), 텅스텐(W), 은(Ag), 티타늄(Ti), 크롬(Cr), 코발트(Co), 구리(Cu), 망간(Mn), 몰리브덴(Mo), 니켈(Ni), 알루미늄(Al) 등으로 이루어진 군에서 적어도 어느 하나로 형성될 수 있다.
상기 비금속은 고온에 안정하고, 산화 또는 질화가 잘되는 특성을 가지는 것이 바람직하며, 예를 들어 실리콘(Si) 등을 포함할 수 있다.
상기 내부패턴(112)은 상기 금속 또는 비금속으로 형성되어 상기 반도체층(120,130,140,150)보다 굴절률이 높으므로, 상기 활성층(140)으로부터 입사되는 광을 굴절, 회절, 산란 또는 반사시켜서 상기 발광 소자(100)의 광 추출 효율을 향상시킬 수 있다.
상기 패턴보호막(114)은 상기 내부패턴(112)을 덮음으로써 보호할 수 있다.
상기 패턴보호막(114)은 상기 내부패턴(112)을 산화시켜서 형성된 금속산화물 또는 비금속산화물 일 수 있다. 또는, 상기 패턴보호막(114)은 상기 내부패 턴(112)의 표면에 SiO2, Si3N4, Si0x, SiN2, SiNx, Si0xNy 등을 CVD, PECVD, 스퍼터링 등에 의해 증착한 것일 수 있다.
상기 패턴보호막(114)은 상기 내부패턴(112)을 열로부터 보호하고, 상기 내부패턴(112)의 형태가 변형되는 것을 방지할 수 있다.
도 6 및 도 7은 상기 복수개의 패턴구조물(115)의 결정 구조를 나타내는 도면이다.
도 6을 참조하면, 상기 복수개의 패턴구조물(115)은 상기 기판(110) 상에 복수 개가 이격되어 형성되며 다면체 형상으로 형성될 수 있다. 도 7을 참조하면, 상기 복수개의 패턴구조물(115)은 원뿔 형상으로 형성될 수 있다. 즉, 상기 복수개의 패턴구조물(115)의 형상은 한정되지 않으며, 다각뿔 형상, 원뿔 형상, 다면체 형상, 뿔대 형상 등 다양한 형상일 수 있다.
상기 기판(110) 및 복수개의 패턴구조물(115) 상에는 상기 언도프트 반도체층(120)이 형성될 수 있다. 상기 언도프트 반도체층(120)은 상기 제1,제2 도전성 반도체층(130,150)보다 전기전도성이 현저히 낮은 반도체층이며, 예를 들어 언도프드(Undoped) GaN 층일 수 있다.
상기 기판(110)과 상기 언도프트 반도체층(120) 사이에는 버퍼층(미도시)이 삽입될 수 있다. 상기 버퍼층(미도시)은 상기 기판(110)과 상기 언도프트 반도체층(120) 사이의 격자 상수 차이를 줄여주기 위한 층으로, GaN, AlN, AlGaN, InGaN, AlInGaN 등에서 어느 하나로 형성될 수 있다.
한편, 상기 버퍼층(미도시)과 언도프트 반도체층(120)은 적어도 한 층이 형 성되거나, 두 층 모두 존재하지 않을 수 있다.
또한, 상기 복수개의 패턴구조물(115)은 상기 기판(110), 버퍼층(미도시), 언도프트 반도체층(120), 제1 도전성 반도체층(130) 중 적어도 어느 하나에 형성될 수 있다. 즉, 상기 복수개의 패턴구조물(115)은 상기 제1 반도체층의 하부 또는 내부에 형성될 수 있다.
상기 언도프트 반도체층(120) 상에는 제1 도전성 반도체층(130)이 형성된다. 상기 제1 도전성 반도체층(130)은 예를 들어, n형 반도체층을 포함할 수 있는데, 상기 n형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑된다.
상기 제1 도전성 반도체층(130) 상에는 상기 활성층(140)이 형성되며, 상기 활성층(140)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.
상기 활성층(140)의 위 및/또는 아래에는 n형 또는 p형 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있으며, 상기 클래드층(미도시)은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다.
상기 활성층(140) 상에는 상기 제2 도전성 반도체층(150)이 형성된다. 상기 제2 도전성 반도체층(150)은 예를 들어, p형 반도체층으로 구현될 수 있는데, 상기 p형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 등에서 선택될 수 있으며, Mg 등의 p형 도펀트가 도핑된다.
한편, 상기 제1 도전성 반도체층(130)과 제2 도전성 반도체층(150)에 각각 p형과 n형의 도펀트가 도핑될 수 있으며, 이에 대해 한정하지 않는다. 또한, 도시되지는 않았지만 상기 제2 도전성 반도체층(150) 상에는 제3 도전성 반도체층(미도시)이 형성될 수 있다. 따라서 상기 반도체 발광 소자(100)는 pn, np, pnp, npn 접합 구조 중 어느 하나로 형성될 수 있다.
상기 제2 도전성 반도체층(150) 상에는 투명 전극층(160)이 형성될 수 있다. 상기 투명 전극층(160)은 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함하며, 이러한 재료로 한정하지는 않는다.
상기 투명 전극층(160) 상에는 제2 전극(181)이 형성될 수 있으며, 상기 제1 도전성 반도체층(130) 상에는 제1 전극(180)이 형성될 수 있다.
이하, 도 2 내지 도 4를 참조하여 상기 발광 소자(100)의 제조방법을 설명한다.
도 2 및 도 3을 참조하면, 상기 기판(110) 상에는 상기 복수개의 패턴구조물(115)이 선택적으로 형성된다.
상기 기판(110)은 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, GaAs, 금속성 기판 등으로 이루어진 군에서 선택될 수 있다.
상기 복수개의 패턴구조물(115)은 내부패턴(112)과, 상기 내부패턴(112)을 덮음으로써 보호하는 패턴보호막(114)을 포함할 수 있다.
상기 복수개의 패턴구조물(115)은 상기 활성층(140)으로부터 입사되는 광을 굴절, 회절, 산란 또는 반사시켜서 상기 발광 소자(100)의 광 추출 효율을 향상시킬 수 있다.
상기 내부패턴(112)은 상기 제1 반도체층보다 굴절률이 높은 금속 또는 비금속으로 형성될 수 있다.
상기 금속은 녹는점이 높고 고온에서 안정한 특성을 가지는 것이 바람직하며, 예를 들어 백금(Pt), 금(Au), 철(Fe), 텅스텐(W), 은(Ag), 티타늄(Ti), 크롬(Cr), 코발트(Co), 구리(Cu), 망간(Mn), 몰리브덴(Mo), 니켈(Ni), 알루미늄(Al) 등으로 이루어진 군에서 적어도 어느 하나로 형성될 수 있다.
상기 비금속은 고온에 안정하고, 산화 또는 질화가 잘되는 특성을 가지는 것이 바람직하며, 예를 들어 실리콘(Si) 등을 포함할 수 있다.
도 2를 참조하면, 상기 내부패턴(112)은 상기 기판(110) 상에 상기 금속 및 비금속을 포함하는 금속층 또는 비금속층을 형성한 후, 상기 금속층 또는 비금속층을 포토리스그래피 공정에 의해 선택적으로 에칭하여 형성할 수 있다.
또는, 상기 내부패턴(112)은 상기 기판(110) 상에 상기 내부패턴(112)에 대응되는 패턴이 형성된 마스크를 형성하고, 상기 마스크의 패턴에 도금을 실시하여 형성할 수 있다. 이외에도 상기 내부패턴(112)은 다양한 방법에 의해 형성될 수 있으며, 이에 대해 한정하지 않는다.
상기 내부패턴(112)은 상기 금속 및 비금속으로 형성되어 굴절률이 높으므로, 상기 활성층(140)으로부터 입사되는 광을 굴절, 회절, 산란 또는 반사시켜서 상기 발광 소자(100)의 광 추출 효율을 향상시킬 수 있다.
도 3을 참조하면, 상기 패턴보호막(114)은 상기 내부패턴(112)을 덮음으로써 보호할 수 있다.
상기 패턴보호막(114)은 상기 내부패턴(112)을 산화 또는 질화시켜서 형성된 산화물 또는 질화물 일 수 있다. 즉, 상기 내부패턴(112)에 사용된 금속 또는 비금속의 산화물 또는 질화물 일 수 있다.
또는, 상기 패턴보호막(114)은 상기 내부패턴(112)의 표면에 SiO2, Si3N4, Si0x, SiN2, SiNx, Si0xNy 등을 CVD, PECVD, 스퍼터링 등에 의해 증착하여 형성될 수 있다.
상기 패턴보호막(114)은 상기 내부패턴(112)을 열로부터 보호하고, 상기 내부패턴(112)의 형태가 변형되는 것을 방지할 수 있다.
도 4를 참조하면, 상기 기판(110) 및 복수개의 패턴구조물(115) 상에는 상기 언도프트 반도체층(120), 제1 도전성 반도체층(130), 활성층(140), 제2 도전성 반도체층(150) 등이 형성될 수 있으며 이들은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있다.
상기 기판(110) 및 복수개의 패턴구조물(115) 상에는 상기 언도프트 반도체층(120)이 형성될 수 있다. 상기 언도프트 반도체층(120)은 예를 들어 언도프드(Undoped) GaN 층일 수 있다.
이때, 상기 기판(110)과 상기 언도프트 반도체층(120) 사이에는 버퍼층(미도시)이 삽입될 수 있다. 상기 버퍼층(미도시)은 상기 기판(110)과 상기 언도프트 반도체층(120) 사이의 격자 상수 차이를 줄여주기 위한 층으로, GaN, AlN, AlGaN, InGaN, AlInGaN 등에서 어느 하나로 형성될 수 있다.
한편, 상기 버퍼층(미도시)과 언도프트 반도체층(120)은 적어도 한 층이 형성되거나, 두 층 모두 존재하지 않을 수 있다.
상기 언도프트 반도체층(120) 상에는 제1 도전성 반도체층(130)이 형성된다. 상기 제1 도전성 반도체층(130)은 예를 들어, n형 반도체층을 포함할 수 있는데, 상기 n형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑된다.
상기 제1 도전성 반도체층(130) 상에는 상기 활성층(140)이 형성되며, 상기 활성층(140)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.
상기 활성층(140)의 위 및/또는 아래에는 n형 또는 p형 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있으며, 상기 클래드층(미도시)은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다.
상기 활성층(140) 상에는 상기 제2 도전성 반도체층(150)이 형성된다. 상기 제2 도전성 반도체층(150)은 예를 들어, p형 반도체층으로 구현될 수 있는데, 상기 p형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 등에서 선택될 수 있으며, Mg 등의 p형 도펀트가 도핑된다.
한편, 상기 제1 도전성 반도체층(130)과 제2 도전성 반도체층(150)에 각각 p형과 n형의 도펀트가 도핑될 수 있으며, 이에 대해 한정하지 않는다. 또한, 도시되지는 않았지만 상기 제2 도전성 반도체층(150) 상에는 제3 도전성 반도체층(미도시)이 형성될 수 있다. 따라서 상기 반도체 발광 소자(100)는 pn, np, pnp, npn 접합 구조 중 어느 하나로 형성될 수 있다.
상기 제2 도전성 반도체층(150) 상에는 투명 전극층(160)이 형성될 수 있다. 상기 투명 전극층(160)은 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함하며, 이러한 재료로 한정하지는 않는다.
상기 투명 전극층(160) 상에는 제2 전극(181)이 형성될 수 있으며, 상기 제1 도전성 반도체층(130) 상에는 제1 전극(180)이 형성될 수 있다.
이에, 제1 실시예에 따른 발광 소자(100)가 제공될 수 있다.
<제2 실시예>
이하, 제2 실시예에 따른 발광 소자(100B)에 대해 상세히 설명한다. 제2 실시예를 설명함에 있어서, 상기 제1 실시예와 동일한 부분에 대해서는 제1 실시예를 참조하며, 중복 설명은 생략하기로 한다.
도 5는 제2 실시예에 따른 발광 소자(100B)를 나타내는 도면이다.
도 5를 참조하면, 상기 발광 소자(100B)는 기판(110), 복수개의 패턴구조물(115b), 언도프트 반도체층(120), 제1 도전성 반도체층(130), 활성층(140), 제2 도전성 반도체층(150), 제1 전극(180) 및 제2 전극(181)을 포함한다.
상기 기판(110) 상에는 상기 언도프트 반도체층(120)이 형성될 수 있다. 상기 언도프트 반도체층(120)은 상기 제1,제2 도전성 반도체층(130,150)보다 전기전도성이 현저히 낮은 반도체층이며, 예를 들어 언도프드(Undoped) GaN 층일 수 있다.
상기 언도프트 반도체층(120) 상에는 상기 복수개의 패턴구조물(115b)이 선택적으로 형성될 수 있다.
상기 복수개의 패턴구조물(115b)은 내부패턴(112b)과, 상기 내부패턴(112b)을 덮음으로써 보호하는 패턴보호막(114b)을 포함할 수 있다.
상기 복수개의 패턴구조물(115b)은 상기 활성층(140)으로부터 입사되는 광을 굴절, 회절, 산란 또는 반사시켜서 상기 발광 소자(100B)의 광 추출 효율을 향상시 킬 수 있다.
상기 복수개의 패턴구조물(115b)은 제1 실시예의 복수개의 패턴구조물(115)과 동일한 구성, 효과를 가지므로, 상세한 내용은 생략한다.
한편, 상기 복수개의 패턴구조물(115b)의 형성 위치에 대해 한정하지 않으며, 상기 언도프트 반도체층(120) 아래에 버퍼층(미도시)이 형성되는 경우, 상기 복수개의 패턴구조물(115b)은 상기 버퍼층(미도시) 상에 형성될 수도 있다.
또한, 상기 제1 도전성 반도체층(130)을 일부 성장하고, 상기 복수개의 패턴구조물(115b)을 형성한 다음, 상기 제1 도전성 반도체층(130)을 더 성장할 수도 있으며, 이 경우 상기 복수개의 패턴구조물(115b)은 상기 제1 도전성 반도체층(130) 내부에 형성될 수 있다.
또한, 상기 복수개의 패턴구조물(115b)은 하나의 층만 형성되지 않고, 복수개의 층으로 형성될 수 있다.
즉, 상기 버퍼층(미도시), 언도프트 반도체층(120), 제1 도전성 반도체층(130)은 제1 반도체층으로 정의하면, 상기 복수개의 패턴구조물(115b)은 상기 제1 반도체층에 적어도 한 층이 형성될 수 있다. 다만, 이에 대해 한정하지는 않는다.
상기 언도프트 반도체층(120) 및 상기 복수개의 패턴구조물(115b) 상에는 상기 제1 도전성 반도체층(130), 활성층(140), 제2 도전성 반도체층(150)이 차례로 형성될 수 있다.
또한, 상기 제2 도전성 반도체층(150) 상에는 투명 전극층(160)이 형성될 수 있고, 상기 투명 전극층(160) 상에는 제2 전극(181)이 형성될 수 있고, 상기 제1 도전성 반도체층(130) 상에는 제1 전극(180)이 형성될 수 있다.
<제3 실시예>
도 8은 제3 실시예에 따른 발광 소자(200)를 나타내는 도면이다.
도 8을 참조하면, 상기 발광 소자(200)는 제1 전극(280), 제1 도전성 반도체층(230), 활성층(240), 제2 도전성 반도체층(250), 반사층(260) 및 전도성 지지부재(270)를 포함한다.
상기 발광 소자(200)는 단일의 발광 소자로 도시되었으나, 복수의 발광 소자로 형성될 수 있다.
상기 제1 도전성 반도체층(230)은 예를 들어, n형 반도체층을 포함할 수 있는데, 상기 n형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑된다.
상기 제1 도전성 반도체층(230) 하면에는 홈 패턴(218)이 형성될 수 있다. 상기 홈 패턴(218)은 상기 발광 소자(200)의 광 추출 효율을 향상시킬 수 있다.
상기 홈 패턴(218)은 패턴구조물을 식각하여 형성될 수 있다. 이에 대해서는 자세히 후술한다.
또한, 상기 제1 도전성 반도체층(230)에는 상기 제1 전극(280)이 형성될 수 있다. 상기 제1 전극(280)은 상기 발광 소자(200)에 전원을 공급한다.
한편, 상기 제1 도전성 반도체층(230) 아래에는 언도프트 반도체층(미도시)또는/및 버퍼층(미도시)이 형성될 수 있으며, 상기 언도프트 반도체층(미도시) 또는/및 버퍼층(미도시)에 홈 패턴(218)이 형성될 수도 있다. 즉, 상기 제1 도전성 반도체층(230), 언도프트 반도체층(미도시) 및 버퍼층(미도시)을 제1 반도체층으로 정의하는 경우, 상기 홈 패턴(218)은 상기 제1 반도체층의 하부에 형성될 수 있다.
상기 제1 도전성 반도체층(230) 상에는 상기 활성층(240)이 형성되며, 상기 활성층(240)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.
상기 활성층(240)의 위 및/또는 아래에는 n형 또는 p형 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있으며, 상기 클래드층(미도시)은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다.
상기 활성층(240) 상에는 상기 제2 도전성 반도체층(250)이 형성된다. 상기 제2 도전성 반도체층(250)은 예를 들어, p형 반도체층으로 구현될 수 있는데, 상기 p형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 등에서 선택될 수 있으며, Mg 등의 p형 도펀트가 도핑된다.
한편, 상기 제1 도전성 반도체층(230)과 제2 도전성 반도체층(250)에 각각 p형과 n형의 도펀트가 도핑될 수 있으며, 이에 대해 한정하지 않는다. 또한, 도시되지는 않았지만 상기 제2 도전성 반도체층(250) 상에는 제3 도전성 반도체층(미도 시)이 형성될 수 있다. 따라서 상기 반도체 발광 소자(200)는 pn, np, pnp, npn 접합 구조 중 어느 하나로 형성될 수 있다.
상기 제2 도전성 반도체층(250) 상에는 반사층(260)이 형성될 수 있다. 상기 반사층(260)은 반사율이 높은 은(Ag), 은(Ag)을 포함하는 합금, 알루미늄(Al) 또는 알루미늄(Al)을 포함하는 합금 중 적어도 어느 하나로 형성될 수 있다.
상기 반사층(260) 상에는 상기 전도성 지지부재(270)가 형성될 수 있다. 상기 전도성 지지부재(270)는 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 구리(Cu), 몰리브덴(Mo) 또는 불순물이 주입된 반도체 기판 중 적어도 어느 하나로 형성될 수도 있고, 상기 제1 전극(280)과 함께 상기 발광 소자(200)에 전원을 제공한다.
한편, 상기 전도성 지지부재(270)와 상기 반사층(260) 사이에는 접착층(미도시)이 형성될 수 있다. 상기 접착층(미도시)은 상기 전도성 지지부재(270)와 상기 반사층(260) 사이의 계면 접합력을 강화할 수 있으며, 예를 들어 니켈(Ni), 티타늄(Ti) 등으로 형성될 수 있다.
이하, 도 8 내지 도 14를 참조하여 제3 실시예에 따른 발광 소자(200)의 제조방법에 대해 상세히 설명한다. 다만, 제3 실시예에 따른 발광 소자(200)의 제조방법에 있어서 제1 실시예와 중복되는 것에 대해서는 간단히 설명하거나 생략하며, 이에 대해서는 제1 실시예를 참조한다.
도 9 및 도 10을 참조하면, 기판(210) 상에 복수개의 제1 패턴구조물(215)이 선택적으로 형성된다.
상기 기판(210)은 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, GaAs, 금속성 기판 등으로 이루어진 군에서 선택될 수 있다.
상기 복수개의 제1 패턴구조물(215)은 내부패턴(212)과, 상기 내부패턴(212)을 덮는 패턴보호막(214)을 포함할 수 있다.
도 9를 참조하면, 상기 내부패턴(212)은 상기 기판(210) 상에 상기 금속 및 비금속을 포함하는 금속층 또는 비금속층을 형성한 후, 상기 금속층 또는 비금속층을 포토리스그래피 공정에 의해 선택적으로 에칭하여 형성할 수 있다.
또는, 상기 내부패턴(212)은 상기 기판(210) 상에 상기 내부패턴(212)에 대응되는 패턴이 형성된 마스크를 형성하고, 상기 마스크의 패턴에 도금을 실시하여 형성할 수 있다. 이외에도 상기 내부패턴(212)은 다양한 방법에 의해 형성될 수 있으며, 이에 대해 한정하지 않는다.
도 10을 참조하면, 상기 패턴보호막(214)은 상기 내부패턴(212)을 덮을 수 있다.
상기 패턴보호막(214)은 상기 내부패턴(212)을 산화 또는 질화시켜서 형성된 산화물 또는 질화물 일 수 있다. 즉, 상기 내부패턴(212)에 사용된 금속 또는 비금속의 산화물 또는 질화물 일 수 있다. 또는, 상기 패턴보호막(214)은 상기 내부패턴(212)의 표면에 SiO2, Si3N4, Si0x, SiN2, SiNx, Si0xNy 등을 CVD, PECVD, 스퍼터링 등에 의해 증착하여 형성될 수 있다.
상기 패턴보호막(214)은 상기 내부패턴(212)을 열로부터 보호하고, 상기 내부패턴(212)의 형태가 변형되는 것을 방지할 수 있다.
도 11을 참조하면, 상기 기판(210) 및 상기 복수개의 제1 패턴구조물(215) 상에는 언도프트 반도체층(220)이 형성될 수 있다. 상기 언도프트 반도체층(220)은 예를 들어 언도프드(Undoped) GaN 층일 수 있다.
이때, 상기 기판(210)과 상기 언도프트 반도체층(220) 사이에는 버퍼층(미도시)이 삽입될 수 있다. 상기 버퍼층(미도시)은 상기 기판(210)과 상기 언도프트 반도체층(220) 사이의 격자 상수 차이를 줄여주기 위한 층으로, GaN, AlN, AlGaN, InGaN, AlInGaN 등에서 어느 하나로 형성될 수 있다.
한편, 상기 제1 도전성 반도체층(230), 언도프트 반도체층(220), 버퍼층(미도시)은 제1 반도체층으로 정의될 수 있으며, 상기 버퍼층(미도시)과 언도프트 반도체층(220)은 적어도 한 층이 형성되거나, 두 층 모두 존재하지 않을 수 있다.
도 12를 참조하면, 상기 언도프트 반도체층(220) 상에는 복수개의 제2 패턴구조물(216)이 형성될 수 있다. 상기 복수개의 제2 패턴구조물(216)의 구성 및 제조방법은 상기 복수개의 제1 패턴구조물(215)과 동일하므로 상세한 설명은 생략한다.
또한, 상기 복수개의 제2 패턴구조물(216) 위에 복수개의 제3 패턴구조물이 형성되는 등 상기 복수개의 패턴구조물은 복수개의 층으로 형성될 수 있다. 즉, 상기 복수개의 패턴구조물과, 상기 복수개의 패턴구조물 상에 제1 반도체층을 적어도 1회 교번하여 형성함으로써, 상기 복수개의 패턴구조물은 복수개의 층을 가지도록 형성될 수 있다.
또는 상기 복수개의 패턴구조물은 단일의 층으로 형성될 수도 있으며, 이에 대해 한정하지는 않는다.
상기 복수개의 제1 패턴구조물(215)이 형성된 경우, 상기 복수개의 제2 패턴구조물(216)은 상기 복수개의 제1 패턴구조물(215)과 수직 연장선 상에 놓이지 않고 서로 엇갈려 위치하도록 형성될 수 있다. 즉, 복수개의 패턴구조물이 복수개의 층으로 형성되는 경우, 인접한 층끼리는 상기 복수개의 패턴구조물의 위치가 서로 엇갈려 위치하도록 형성될 수 있다.
상기 복수개의 패턴구조물(215,216)은 후술할 LLO(Laser Lift Off) 공정에 의해 상기 기판(210)을 상기 언도프트 반도체층(220)에서 제거할 때, 상기 LLO 공정에 의해 상기 발광 소자(200)가 크랙, 균열 등의 손상을 입는 것을 방지하는 효과가 있다. 이에 신뢰성이 향상된 상기 발광 소자(200) 및 그 제조방법을 제공할 수 있다.
도 13을 참조하면, 상기 언도프트 반도체층(220) 및 상기 복수개의 제2 패턴구조물(216) 상에는 제1 도전성 반도체층(230), 활성층(240), 제2 도전성 반도체층(250) 등이 형성될 수 있다. 이들은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있다.
상기 언도프트 반도체층(220) 및 상기 복수개의 제2 패턴구조물(216) 상에는 상기 제1 도전성 반도체층(230)이 형성되며, 상기 제1 도전성 반도체층(230)은 예를 들어, n형 반도체층을 포함할 수 있는데, 상기 n형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑된다.
상기 제1 도전성 반도체층(230) 상에는 상기 활성층(240)이 형성되며, 상기 활성층(240)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.
상기 활성층(240)의 위 및/또는 아래에는 n형 또는 p형 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있으며, 상기 클래드층(미도시)은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다.
상기 활성층(240) 상에는 상기 제2 도전성 반도체층(250)이 형성된다. 상기 제2 도전성 반도체층(250)은 예를 들어, p형 반도체층으로 구현될 수 있는데, 상기 p형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 등에서 선택될 수 있으며, Mg 등의 p형 도펀트가 도핑된다.
한편, 상기 제1 도전성 반도체층(230)과 제2 도전성 반도체층(250)에 각각 p 형과 n형의 도펀트가 도핑될 수 있으며, 이에 대해 한정하지 않는다. 또한, 도시되지는 않았지만 상기 제2 도전성 반도체층(250) 상에는 제3 도전성 반도체층(미도시)이 형성될 수 있다. 따라서 상기 반도체 발광 소자(200)는 pn, np, pnp, npn 접합 구조 중 어느 하나로 형성될 수 있다.
도 13 및 도 14를 참조하면, 상기 제2 도전성 반도체층(250) 상에는 상기 반사층(260)이 형성되고, 상기 반사층(260) 상에는 상기 전도성 지지부재(270)가 형성될 수 있다.
상기 반사층(260)은 반사율이 높은 은(Ag), 은(Ag)을 포함하는 합금, 알루미늄(Al) 또는 알루미늄(Al)을 포함하는 합금 중 적어도 어느 하나로 형성될 수 있다.
상기 전도성 지지부재(270)는 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 구리(Cu), 몰리브덴(Mo) 또는 불순물이 주입된 반도체 기판 중 적어도 어느 하나로 형성될 수도 있고, 상기 제1 전극(280)과 함께 상기 발광 소자(200)에 전원을 제공한다.
한편, 상기 전도성 지지부재(270)와 상기 반사층(260) 사이에는 접착층(미도시)이 형성될 수 있다. 상기 접착층(미도시)은 상기 전도성 지지부재(270)와 상기 반사층(260) 사이의 계면 접합력을 강화할 수 있으며, 예를 들어 니켈(Ni), 티타늄(Ti) 등으로 형성될 수 있다.
상기 전도성 지지부재(270)를 형성한 후, 상기 기판(210)은 레이저 리프트 오프(LLO : Laser Lift Off) 공정에 의해 상기 제1 반도체층으로부터 제거될 수 있 다.
이때, 상기 제1, 복수개의 제2 패턴구조물(215,216)은 상기 레이저 리프트 오프(LLO) 공정에 의한 충격으로부터 상기 발광 소자(200)를 보호할 수 있다.
일반적으로, 레이저 리프트 오프(LLO) 공정은 상기 기판(210) 하면에 대략 5eV의 레이저 에너지를 가하여, 상기 기판(210)에 인접한 상기 제1 반도체층을 열 에너지에 의해 분해함으로써, 상기 기판(210)을 제거하는 공정이다.
상기 제1 반도체층, 활성층(240) 및 제2 도전성 반도체층(250)의 밴드갭 에너지는 대략 3 내지 4V이므로, 상기 레이저 리프트 오프(LLO) 공정을 실시하는 과정에서, 상기 제1 반도체층은 상기 레이저 에너지에 의해 균열이나 크랙 등이 발생할 위험이 크다.
하지만 실시예에서는 상기 복수개의 패턴구조물(215,216)이 상기 제1 반도체층에 형성되므로, 상기 레이저 리프트 오프(LLO) 공정의 레이저 에너지가 상기 복수개의 제1, 제2 패턴구조물(215,216)에 의해 차단 또는 감쇄되어, 상기 발광 소자(200)의 손상을 최소화할 수 있다.
또한, 상기 기판(210) 상에 상기 복수개의 제1 패턴구조물(215)이 형성됨에 따라 상기 레이저 리프트 오프(LLO) 공정에 의해 분리되는 상기 기판(110)과 상기 제1 반도체층의 계면의 면적이 줄어들게 되므로, 상기 발광 소자(200)가 상기 레이저 리프트 오프(LLO) 공정에 의해 손상되는 것을 최소화할 수 있다.
즉, 상기 복수개의 패턴구조물(215,216)을 형성함으로써, 상기 발광 소자(200) 및 그 제조방법의 신뢰성이 향상될 수 있다.
도 14 및 도 8을 참조하면, 에칭 공정에 의해 상기 복수개의 제1 패턴구조물(215), 제1 반도체층의 일부 및 상기 복수개의 제2 패턴구조물(216)을 제거하여 상기 제1 반도체층의 하부에 상기 홈 패턴(218)을 형성할 수 있다.
예를 들어, 상기 복수개의 패턴구조물(215,216)과, 상기 제1 반도체층의 에천트(Etchant)는 상이하므로, 상기 복수개의 제1 패턴구조물(215)을 에칭 공정에 의해 먼저 제거한 후, 상기 제1 반도체층을 일부 제거하고, 다음으로 상기 복수개의 제2 패턴구조물(216)을 제거할 수 있다.
이에 상기 홈 패턴(218)이 형성되며, 상기 홈 패턴(218)은 상기 발광 소자(200)의 광 추출 효율을 향상시킬 수 있다. 한편, 상기 에칭 공정에 대해서는 한정하지 않으며, 다양하게 변형하여 실시될 수 있다.
또한, 상기 제1 도전성 반도체층(230)에는 제1 전극(280)이 형성될 수 있다. 상기 제1 전극(280)은 상기 전도성 지지부재(270)와 함께 상기 발광 소자(200)에 전원을 제공한다.
이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되 는 것으로 해석되어야 할 것이다.
도 1 내지 도 14는 실시예들에 따른 발광 소자를 설명하는 도면이다.

Claims (16)

  1. 제1 도전성 반도체층을 포함하는 제1 반도체층;
    상기 제1 반도체층에 형성된 복수개의 패턴구조물;
    상기 제1 반도체층 상에 활성층;
    상기 활성층 상에 제2 도전성 반도체층을 포함하며,
    상기 복수개의 패턴구조물은 각각 내부패턴 및 상기 내부패턴을 덮는 패턴보호막을 포함하는 발광 소자.
  2. 제 1항에 있어서,
    상기 제1 반도체층은 상기 제1 도전성 반도체층 아래에 버퍼층 및 언도프트 반도체층 중 적어도 한 층을 더 포함하는 발광 소자.
  3. 제 1항에 있어서,
    상기 복수개의 패턴구조물은 적어도 1개의 층으로 형성되는 발광 소자.
  4. 제 1항에 있어서,
    상기 내부패턴은 굴절률이 상기 제1 반도체층보다 큰 금속 또는 비금속으로 형성되는 발광 소자.
  5. 제 4항에 있어서,
    상기 금속 또는 비금속은 백금(Pt), 금(Au), 철(Fe), 텅스텐(W), 은(Ag), 티타늄(Ti), 크롬(Cr), 코발트(Co), 구리(Cu), 망간(Mn), 몰리브덴(Mo), 니켈(Ni), 알루미늄(Al), 아연(Zn), 주석(Sn), 게르마늄(Ge), 실리콘(Si) 중 적어도 어느 하나로 형성된 발광 소자.
  6. 제 1항에 있어서,
    상기 패턴보호막은 SiO2, Si3N4, Si0x, SiN2, SiNx, Si0xNy 중 적어도 어느 하나로 형성된 발광 소자.
  7. 제 4항에 있어서,
    상기 패턴보호막은 상기 금속의 금속 산화물로 형성된 발광 소자.
  8. 제 1항에 있어서,
    상기 복수개의 패턴구조물은 사면체, 원뿔, 뿔대, 다각뿔 중 어느 하나의 형상을 가지는 발광 소자.
  9. 기판 상에 복수개의 패턴구조물과, 상기 복수개의 패턴구조물 상에 제1 반도체층을 적어도 1회 교번하여 형성하는 단계;
    상기 제1 반도체층 상에 활성층을 형성하는 단계; 및
    상기 활성층 상에 제2 도전성 반도체층을 형성하는 단계를 포함하며,
    상기 복수개의 패턴구조물은 각각 내부패턴 및 상기 내부패턴을 덮는 패턴보호막을 포함하는 발광 소자 제조방법.
  10. 제 9항에 있어서,
    상기 복수개의 패턴구조물을 형성하는 단계는,
    상기 내부패턴을 포토리소그래피 공정에 의해 형성하는 단계; 및
    상기 내부패턴을 각각 덮도록 패턴보호막을 형성하는 단계를 포함하는 발광 소자 제조방법.
  11. 제 9항에 있어서,
    상기 패턴보호막은 상기 내부패턴을 산화시켜서 형성하는 발광 소자 제조방법.
  12. 제 9항에 있어서,
    상기 패턴보호막은 상기 내부패턴의 표면에 SiO2, Si3N4, Si0x, SiN2, SiNx, Si0xNy 중 적어도 어느 하나를 증착하여 형성된 발광 소자 제조방법.
  13. 제 9항에 있어서,
    상기 복수개의 패턴구조물이 복수개의 층으로 형성된 경우,
    인접한 층끼리 상기 복수개의 패턴구조물의 위치가 서로 엇갈려 위치하도록 형성되는 발광 소자 제조방법.
  14. 제 9항 또는 제 13항에 있어서,
    상기 제2 도전성 반도체층을 형성한 후,
    상기 기판을 제거하는 단계를 포함하는 발광 소자 제조방법.
  15. 제 13항에 있어서,
    상기 기판을 제거하기 전에,
    상기 제2 도전성 반도체층 상에 전도성 지지부재를 형성하는 단계를 더 포함하는 발광 소자 제조방법.
  16. 제 14항에 있어서,
    상기 기판을 제거한 후,
    상기 복수개의 패턴구조물을 제거하여 상기 제1 반도체층 하부에 홈 패턴을 형성하는 단계를 포함하는 발광 소자 제조방법.
KR1020090099290A 2009-10-19 2009-10-19 발광 소자 및 그 제조방법 KR20110042563A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090099290A KR20110042563A (ko) 2009-10-19 2009-10-19 발광 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090099290A KR20110042563A (ko) 2009-10-19 2009-10-19 발광 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20110042563A true KR20110042563A (ko) 2011-04-27

Family

ID=44047953

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090099290A KR20110042563A (ko) 2009-10-19 2009-10-19 발광 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20110042563A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023086346A1 (en) * 2021-11-12 2023-05-19 Lumileds Llc Thin-film led array with low refractive index patterned structures

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023086346A1 (en) * 2021-11-12 2023-05-19 Lumileds Llc Thin-film led array with low refractive index patterned structures

Similar Documents

Publication Publication Date Title
US9099610B2 (en) Light emitting device and light emitting device package
EP2290707B1 (en) Semiconductor light-emitting device
KR101125395B1 (ko) 발광소자 및 그 제조방법
US9548416B2 (en) Light emitting device and light emitting device package having the same
KR101039904B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
EP2262010A2 (en) Semiconductor light-emitting device
KR20110052131A (ko) 발광소자 및 그 제조방법
KR20110096680A (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US20110220945A1 (en) Light emitting device and light emitting device package having the same
KR100992657B1 (ko) 반도체 발광소자 및 그 제조방법
EP2219237A2 (en) Semiconductor light emitting device and method of manufacturing the same
US8101958B2 (en) Semiconductor light-emitting device
EP2221892A1 (en) Semiconductor light emitting device and light emitting device package including the same
KR101081278B1 (ko) 발광 소자 및 그 제조방법
KR101081129B1 (ko) 발광소자 및 그 제조방법
KR101028286B1 (ko) 반도체 발광소자 및 그 제조방법
KR101007078B1 (ko) 발광소자 및 그 제조방법
KR102053415B1 (ko) 발광 소자 및 발광 소자 패키지
KR20110042563A (ko) 발광 소자 및 그 제조방법
KR101104645B1 (ko) 발광 소자 및 그의 제조 방법
KR102175346B1 (ko) 발광소자 및 발광 소자 패키지
KR101134840B1 (ko) 발광 소자 및 그 제조방법
KR102249637B1 (ko) 발광소자 및 이를 구비한 발광소자 패키지
KR102153123B1 (ko) 발광소자 및 이를 구비한 발광소자 패키지
EP2722898B1 (en) Electrode for Light Emitting Diode

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application