CN102148616A - 防止延迟锁相环错误锁定的方法及其系统 - Google Patents
防止延迟锁相环错误锁定的方法及其系统 Download PDFInfo
- Publication number
- CN102148616A CN102148616A CN2011100798906A CN201110079890A CN102148616A CN 102148616 A CN102148616 A CN 102148616A CN 2011100798906 A CN2011100798906 A CN 2011100798906A CN 201110079890 A CN201110079890 A CN 201110079890A CN 102148616 A CN102148616 A CN 102148616A
- Authority
- CN
- China
- Prior art keywords
- phase discriminator
- delay
- phase
- feedback clock
- dividing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000005070 sampling Methods 0.000 claims abstract description 5
- 238000009966 trimming Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/14—Preventing false-lock or pseudo-lock of the PLL
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供了一种防止延迟锁相环错误锁定的方法及其系统。其方法包括以下步骤：1)延时持续增加阶段；2)微调阶段；其中，步骤1)具体分为1.1)输入时钟经输入时钟分频电路分频后，所得到的分频输入时钟分别输入控制逻辑电路的I鉴相器和II鉴相器；1.2)反馈时钟经反馈时钟分频电路进行差分分频后，得到两路差分反馈时钟，分别输入控制逻辑电路的I鉴相器和II鉴相器；1.3)I鉴相器和II鉴相器对分频输入时钟和两路差分反馈时钟进行采样、比较后，当I鉴相器和II鉴相器的输出发生从1到0或从0到1的翻转时，发出锁定信号。本发明可以有效防止在输入时钟发生抖动时出现的延迟锁相环错锁现象，控制逻辑简单，并且可以加速锁定过程。
Description
技术领域
本发明属延迟锁相环领域，尤其涉及一种防止延迟锁相环错误锁定的方法及其系统。
背景技术
延迟锁相环是一种通过延时线产生输入时钟的延时输出系统。
参见图1，延迟锁相环的具体的基本工作原理如下：
步骤1：延迟锁相环的输出时钟经过时钟分布网络后产生反馈时钟，反馈时钟重新输入延迟锁相环，
步骤2：延迟锁相环的鉴相器对输入时钟和反馈时钟进行抽样、比较，并将比较结果输出给控制逻辑电路，
步骤3：控制逻辑电路根据比较结果调整可变延时线的延时，实现反馈时钟与输入时钟为零传输延迟，使分布于整个系统的时钟引脚间的偏差最小。
其中步骤3中的零传输延迟：是指前面的时钟信号即步骤1中延迟锁相环的输出时钟，经过若干延时后，依然能够与后面的时钟信号相同步。
由于现代高频时钟系统时钟在传递过程中很难避免干扰，因此，系统的输入时钟往往会有很大的抖动，即输入时钟相位是在一个平衡值附近抖动，而延迟锁相环的反馈时钟是输入时钟的一个延时输出，反馈时钟会继承输入时钟的抖动，由此更加剧了系统的不稳定，因此需要对延迟锁相环的进行锁定。
参见图2，传统延迟锁相环的主要锁定流程如下：
1)延时持续增加阶段：
延迟锁相环经过重置后，控制逻辑电路强制可变延时线持续增加，鉴相器通过输入时钟的上升沿对反馈时钟进行采样，再根据采样输出信号的变化来判断是否锁定：
由于可变延时线的长度在持续增加，所以反馈时钟与输入时钟的相位差持续增加。当采样输出信号发生从1到0的变化时，判定遇到反馈时钟上升沿，即认为进入锁定状态，然后进入微调阶段；
2)微调阶段
控制逻辑电路直接根据鉴相器的采样输出信号调节可变延时线的长度：当采样输出信号为1时增加可变延时线的长度，当采样输出信号为0时减少可变延时线的长度，从而保持输入时钟与反馈时钟的相位差为0。
然而，参见图3，当采用上述延迟锁相环的锁定流程时，当反馈时钟的下降沿被采样时，若采样输出信号为1，在输入时钟或者反馈时钟有抖动时，采样输出信号变为0，则控制逻辑电路会错误的发出锁定信号，会导致延迟锁相环错误锁定在下降沿(如图3中的圆圈处)。
发明内容
为了解决背景技术中存在的技术问题，本发明提供了一种防止延迟锁相环错误锁定的方法及其系统，其可有效防止在输入时钟发生抖动时出现的延迟锁相环错锁现象。
本发明的技术解决方案是：本发明为一种防止延迟锁相环错误锁定的方法，其特殊之处在于：该方法包括以下步骤：
1)延时持续增加阶段：
1.1)输入时钟经输入时钟分频电路分频后，所得到的分频输入时钟分别输入控制逻辑电路的I鉴相器和II鉴相器；
1.2)反馈时钟经反馈时钟分频电路进行差分分频后，得到两路差分反馈时钟，分别输入控制逻辑电路的I鉴相器和II鉴相器；
1.3)I鉴相器和II鉴相器对分频输入时钟和两路差分反馈时钟进行采样、比较后，当I鉴相器和II鉴相器的输出发生从1到0或从0到1的翻转时，发出锁定信号；
2)微调阶段。
上述步骤2)中的具体步骤如下：
2.1)对步骤1.2)中的分频后得到的一路差分反馈时钟进行延迟，
2.2)对该延迟的差分反馈时钟进行采样，根据对延迟的差分反馈时钟的采样结果，决定采用不同的采样输出进行微调。
上述步骤2.2)中若延迟的差分反馈时钟的的采样结果为1，采用I鉴相器的输出结果控制延时链增减，若延迟的差分反馈时钟的的采样结果为0，采用II鉴相器的输出结果控制延时链增减。
本发明还提供一种防止延迟锁相环错误锁定的系统：其特殊之处在于：该系统包括输入时钟分频电路、反馈时钟分频电路和控制逻辑电路，输入时钟分频电路和反馈时钟分频电路分别接入控制逻辑电路。
上述控制逻辑电路包括I鉴相器、II鉴相器、延时单元、触发器、锁定判断电路和多路选择器，输入时钟分频电路接入I鉴相器，反馈时钟分频电路接入II鉴相器，I鉴相器和II鉴相器分别接入锁定判断电路，输入时钟分频电路接入触发器，所述反馈时钟分频电路通过延时单元接入触发器，I鉴相器、II鉴相器和触发器分别接入多路选择器。
上述延时单元采用与非门延时单元。
上述输入时钟分频电路和反馈时钟分频电路均采用触发器。
本发明的优点如下：
本发明将输入时钟和反馈时钟进行分频处理，从而消除下降沿信息，因此本发明可以有效防止在输入时钟发生抖动时出现的延迟锁相环错锁现象，同时本发明与现有相关技术兼容性好，锁定过程简单，控制逻辑简单，并且可以加速锁定过程。
附图说明
图1是延迟锁相环的原理图；
图2是传统延迟锁相环的锁定过程图；
图3是反馈时钟有抖动时传统延迟锁相环的错锁过程图；
图4是本发明的原理示意图；
图5是本发明锁定过程一过程图；
图6是本发明锁定过程二过程图；
图7是本发明锁定过程一增减信号选择示意图；
图8是本发明锁定过程二增减信号选择示意图；
图9是本发明的控制逻辑电路的结构图。
具体实施方式
本发明是将输入鉴相器的输入时钟和反馈时钟进行分频，对分频信号进行锁定。其具体过程如下：
参见图4-6，(1)延时持续增加阶段：
(1.1)输入时钟经输入时钟分频电路分频后，所得到的分频输入时钟分别输入控制逻辑电路的I鉴相器和II鉴相器；
(1.2)反馈时钟经反馈时钟分频电路进行差分分频后，得到两路差分反馈时钟，一路差分反馈时钟为分频反馈时钟反，输入控制逻辑电路的I鉴相器，另一路为分频反馈时钟，输入控制逻辑电路的II鉴相器；
(1.3)I鉴相器和II鉴相器对分频输入时钟、分频反馈时钟反和分频反馈时钟进行采样、比较，当I鉴相器和II鉴相器的输出发生从1到0或从0到1的翻转时，发出锁定信号。
分频反馈时钟反和分频反馈时钟是相位相反的两路时钟。
参见7、8，(2)微调阶段：
由于I鉴相器和II鉴相器的输出有从1到0或从0到1的翻转的两种不同锁定状态，因此需要判断锁定在何种状态？，控制逻辑电路才能根据采样输出进行微调。
2.1)对步骤1.2)中的分频后得到的分频反馈时钟进行延迟，
2.2)对该延时分频反馈时钟进行采样，根据对延迟的分频反馈时钟的采样结果，决定采用不同的采样输出，保证正确锁定。
若延迟的分频反馈时钟的采样结果为1，采用I鉴相器的输出结果控制延时链增减，若延迟的分频反馈时钟的采样结果为0，采用II鉴相器的输出结果控制延时链(即背景技术所述“可变延时线”)增减。
参见图4，本发明的延迟锁相环错误锁定的系统包括输入时钟分频电路、反馈时钟分频电路和控制逻辑电路，述输入时钟分频电路和反馈时钟分频电路分别接入控制逻辑电路，输入时钟分频电路和反馈时钟分频电路的电路结构相同，可采用现有的各种分频电路结构，如触发器的等。
参见图9，本发明的控制逻辑电路包括I鉴相器、II鉴相器、延时单元、触发器、锁定判断电路和多路选择器，输入时钟分频电路接入I鉴相器，反馈时钟分频电路接入II鉴相器，I鉴相器和II鉴相器分别接入锁定判断电路，输入时钟分频电路接入触发器，反馈时钟分频电路通过延时单元接入触发器，I鉴相器、II鉴相器和触发器分别接入多路选择器，
本发明为提高于现有相关技术的兼容性，I鉴相器、II鉴相器、触发器、锁定判断电路和多路选择器均可采用现有技术的控制逻辑电路中的结构，只是在反馈时钟分频电路和触发器之间增加了延时单元，而延时单元可采用现有的各种延时电路，如与非门延时单元等。
本发明的系统工作原理是：输入时钟经输入时钟分频电路分频后，所得到的分频输入时钟分别输入控制逻辑电路的I鉴相器和II鉴相器；反馈时钟经反馈时钟分频电路进行差分分频后，得到两路差分反馈时钟，一路差分反馈时钟为分频反馈时钟反，输入控制逻辑电路的I鉴相器，另一路为分频反馈时钟，输入控制逻辑电路的II鉴相器；I鉴相器和II鉴相器对分频输入时钟、分频反馈时钟反和分频反馈时钟进行采样、比较，当I鉴相器和II鉴相器的输出发生从1到0或从0到1的翻转时，锁定判断电路发出锁定信号。
微调时，将分频反馈时钟通过延时单元进行延时，作为触发器的时钟输入，利用分频输入时钟作为触发器的数据输入，使此延时的分频反馈时钟对分频输入时钟锁存，根据触发器的结果进行选择，如果锁存结果为1，则由多路选择器选择用I鉴相器的输出控制延时链的增减，如果锁存结果为0，则由多路选择器选择用II鉴相器的输出控制延时链的增减，进行微调操作，保证正确锁定。
Claims (7)
1.一种防止延迟锁相环错误锁定的方法，其特征在于：该方法包括以下步骤：
1)延时持续增加阶段：
1.1)输入时钟经输入时钟分频电路分频后，所得到的分频输入时钟分别输入控制逻辑电路的I鉴相器和II鉴相器；
1.2)反馈时钟经反馈时钟分频电路进行差分分频后，得到两路差分反馈时钟，分别输入控制逻辑电路的I鉴相器和II鉴相器；
1.3)I鉴相器和II鉴相器对分频输入时钟和两路差分反馈时钟进行采样、比较后，当I鉴相器和II鉴相器的输出发生从1到0或从0到1的翻转时，发出锁定信号；
2)微调阶段。
2.根据权利要求1所述的防止延迟锁相环错误锁定的方法，其特征在于：所述步骤2)中的具体步骤如下：
2.1)对步骤1.2)中的分频后得到的一路差分反馈时钟进行延迟，
2.2)对该延时差分反馈时钟进行采样，根据对延迟的差分反馈时钟的采样结果，决定采用不同的采样输出进行微调。
3.根据权利要求2所述的防止延迟锁相环错误锁定的方法，其特征在于：所述步骤2.2)中若延迟的差分反馈时钟的的采样结果为1，采用I鉴相器的输出结果控制延时链增减，若延迟的差分反馈时钟的的采样结果为0，采用II鉴相器的输出结果控制延时链增减。
4.一种防止延迟锁相环错误锁定的系统：其特征在于：该系统包括输入时钟分频电路、反馈时钟分频电路和控制逻辑电路，所述输入时钟分频电路和反馈时钟分频电路分别接入控制逻辑电路。
5.根据权利要求4所述的防止延迟锁相环错误锁定的系统：其特征在于：所述控制逻辑电路包括I鉴相器、II鉴相器、延时单元、触发器、锁定判断电路和多路选择器，所述输入时钟分频电路接入I鉴相器，所述反馈时钟分频电路接入II鉴相器，所述I鉴相器和II鉴相器分别接入锁定判断电路，所述输入时钟分频电路接入触发器，所述反馈时钟分频电路通过延时单元接入触发器，所述I鉴相器、II鉴相器和触发器分别接入多路选择器。
6.根据权利要求5所述的防止延迟锁相环错误锁定的系统：其特征在于：所述延时单元采用与非门延时单元。
7.根据权利要求3或4或5或6所述的防止延迟锁相环错误锁定的系统：其特征在于：所述输入时钟分频电路和反馈时钟分频电路均采用触发器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011100798906A CN102148616B (zh) | 2011-03-31 | 2011-03-31 | 防止延迟锁相环错误锁定的方法及其系统 |
| PCT/CN2011/085113 WO2012129956A1 (zh) | 2011-03-31 | 2011-12-31 | 防止延迟锁相环错误锁定的方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011100798906A CN102148616B (zh) | 2011-03-31 | 2011-03-31 | 防止延迟锁相环错误锁定的方法及其系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102148616A true CN102148616A (zh) | 2011-08-10 |
| CN102148616B CN102148616B (zh) | 2013-04-03 |
Family
ID=44422652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011100798906A Active CN102148616B (zh) | 2011-03-31 | 2011-03-31 | 防止延迟锁相环错误锁定的方法及其系统 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN102148616B (zh) |
| WO (1) | WO2012129956A1 (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012129956A1 (zh) * | 2011-03-31 | 2012-10-04 | 山东华芯半导体有限公司 | 防止延迟锁相环错误锁定的方法及系统 |
| CN104253610A (zh) * | 2014-09-30 | 2014-12-31 | 山东华芯半导体有限公司 | 一种延迟锁相环防止错锁的电路及方法 |
| CN105262464A (zh) * | 2015-11-16 | 2016-01-20 | 西安华芯半导体有限公司 | 减小芯片输入端口所需建立保持时间的电路及方法 |
| CN106357267A (zh) * | 2016-09-29 | 2017-01-25 | 上海航天测控通信研究所 | 一种dll延迟锁相环自适应监控方法及系统 |
| CN107870555A (zh) * | 2016-09-27 | 2018-04-03 | 精工爱普生株式会社 | 电路装置、物理量测量装置、电子设备和移动体 |
| CN108964454A (zh) * | 2017-05-17 | 2018-12-07 | 中芯国际集成电路制造(上海)有限公司 | 直流-直流转换电路系统及其形成方法 |
| US10637488B1 (en) | 2018-11-05 | 2020-04-28 | SK Hynix Inc. | Phase detection circuit, and clock generation circuit and semiconductor apparatus including the phase detection circuit |
| CN111416620A (zh) * | 2020-04-03 | 2020-07-14 | 上海安路信息科技有限公司 | 延迟锁相环的鉴相电路 |
| CN111835345A (zh) * | 2020-07-30 | 2020-10-27 | 云知声智能科技股份有限公司 | Dll控制电路及控制方法 |
| CN113541915A (zh) * | 2021-06-11 | 2021-10-22 | 珠海亿智电子科技有限公司 | 一种宽动态范围的快速时钟恢复实现方法及装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116388747B (zh) * | 2023-04-23 | 2023-09-12 | 上海合时安防技术有限公司 | 驱动与信号检测的隔离防爆电路 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1801622A (zh) * | 2004-12-31 | 2006-07-12 | 华为技术有限公司 | 锁相环频率锁定的判断方法及电路 |
| US20080218274A1 (en) * | 2007-03-08 | 2008-09-11 | Integrated Device Technology, Inc. | Phase locked loop and delay locked loop with chopper stabilized phase offset |
| CN101299609A (zh) * | 2007-04-30 | 2008-11-05 | 大唐移动通信设备有限公司 | 一种鉴相器、鉴相方法及锁相环 |
| CN101320972A (zh) * | 2007-06-08 | 2008-12-10 | 联发科技股份有限公司 | 延迟锁相环电路以及相关方法 |
| CN101577544A (zh) * | 2009-06-15 | 2009-11-11 | 华亚微电子（上海）有限公司 | 具有崩溃保护机制的锁相环 |
| CN201976085U (zh) * | 2011-03-31 | 2011-09-14 | 西安华芯半导体有限公司 | 防止延迟锁相环错误锁定的系统 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7622969B2 (en) * | 2007-12-18 | 2009-11-24 | Micron Technology, Inc. | Methods, devices, and systems for a delay locked loop having a frequency divided feedback clock |
| CN101572543A (zh) * | 2008-05-04 | 2009-11-04 | 华为技术有限公司 | 一种稳定时钟的方法和装置 |
| CN102148616B (zh) * | 2011-03-31 | 2013-04-03 | 山东华芯半导体有限公司 | 防止延迟锁相环错误锁定的方法及其系统 |
-
2011
- 2011-03-31 CN CN2011100798906A patent/CN102148616B/zh active Active
- 2011-12-31 WO PCT/CN2011/085113 patent/WO2012129956A1/zh active Application Filing
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1801622A (zh) * | 2004-12-31 | 2006-07-12 | 华为技术有限公司 | 锁相环频率锁定的判断方法及电路 |
| US20080218274A1 (en) * | 2007-03-08 | 2008-09-11 | Integrated Device Technology, Inc. | Phase locked loop and delay locked loop with chopper stabilized phase offset |
| CN101299609A (zh) * | 2007-04-30 | 2008-11-05 | 大唐移动通信设备有限公司 | 一种鉴相器、鉴相方法及锁相环 |
| CN101320972A (zh) * | 2007-06-08 | 2008-12-10 | 联发科技股份有限公司 | 延迟锁相环电路以及相关方法 |
| CN101577544A (zh) * | 2009-06-15 | 2009-11-11 | 华亚微电子（上海）有限公司 | 具有崩溃保护机制的锁相环 |
| CN201976085U (zh) * | 2011-03-31 | 2011-09-14 | 西安华芯半导体有限公司 | 防止延迟锁相环错误锁定的系统 |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012129956A1 (zh) * | 2011-03-31 | 2012-10-04 | 山东华芯半导体有限公司 | 防止延迟锁相环错误锁定的方法及系统 |
| CN104253610A (zh) * | 2014-09-30 | 2014-12-31 | 山东华芯半导体有限公司 | 一种延迟锁相环防止错锁的电路及方法 |
| CN104253610B (zh) * | 2014-09-30 | 2018-10-19 | 西安紫光国芯半导体有限公司 | 一种延迟锁相环防止错锁的电路及方法 |
| CN105262464A (zh) * | 2015-11-16 | 2016-01-20 | 西安华芯半导体有限公司 | 减小芯片输入端口所需建立保持时间的电路及方法 |
| CN105262464B (zh) * | 2015-11-16 | 2018-05-08 | 西安紫光国芯半导体有限公司 | 减小芯片输入端口所需建立保持时间的电路及方法 |
| CN107870555B (zh) * | 2016-09-27 | 2021-04-23 | 精工爱普生株式会社 | 电路装置、物理量测量装置、电子设备和移动体 |
| CN107870555A (zh) * | 2016-09-27 | 2018-04-03 | 精工爱普生株式会社 | 电路装置、物理量测量装置、电子设备和移动体 |
| CN106357267A (zh) * | 2016-09-29 | 2017-01-25 | 上海航天测控通信研究所 | 一种dll延迟锁相环自适应监控方法及系统 |
| CN106357267B (zh) * | 2016-09-29 | 2018-10-19 | 上海航天测控通信研究所 | 一种dll延迟锁相环自适应监控方法及系统 |
| CN108964454A (zh) * | 2017-05-17 | 2018-12-07 | 中芯国际集成电路制造(上海)有限公司 | 直流-直流转换电路系统及其形成方法 |
| CN108964454B (zh) * | 2017-05-17 | 2020-07-28 | 中芯国际集成电路制造(上海)有限公司 | 直流-直流转换电路系统及其形成方法 |
| US10819357B2 (en) | 2018-11-05 | 2020-10-27 | SK Hynix Inc. | Phase detection circuit, and clock generation circuit and semiconductor apparatus including the phase detection circuit |
| US10637488B1 (en) | 2018-11-05 | 2020-04-28 | SK Hynix Inc. | Phase detection circuit, and clock generation circuit and semiconductor apparatus including the phase detection circuit |
| US11171660B2 (en) | 2018-11-05 | 2021-11-09 | SK Hynix Inc. | Phase detection circuit, and clock generation circuit and semiconductor apparatus including the phase detection circuit |
| CN111416620A (zh) * | 2020-04-03 | 2020-07-14 | 上海安路信息科技有限公司 | 延迟锁相环的鉴相电路 |
| CN111416620B (zh) * | 2020-04-03 | 2021-06-18 | 上海安路信息科技股份有限公司 | 延迟锁相环的鉴相电路 |
| CN111835345A (zh) * | 2020-07-30 | 2020-10-27 | 云知声智能科技股份有限公司 | Dll控制电路及控制方法 |
| CN113541915A (zh) * | 2021-06-11 | 2021-10-22 | 珠海亿智电子科技有限公司 | 一种宽动态范围的快速时钟恢复实现方法及装置 |
| CN113541915B (zh) * | 2021-06-11 | 2024-04-16 | 珠海亿智电子科技有限公司 | 一种宽动态范围的快速时钟恢复实现方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2012129956A1 (zh) | 2012-10-04 |
| CN102148616B (zh) | 2013-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102148616B (zh) | 防止延迟锁相环错误锁定的方法及其系统 | |
| US7138837B2 (en) | Digital phase locked loop circuitry and methods | |
| US7512201B2 (en) | Multi-channel synchronization architecture | |
| US8040156B2 (en) | Lock detection circuit and lock detecting method | |
| US8483344B2 (en) | Fast lock serializer-deserializer (SERDES) architecture | |
| US8023605B2 (en) | Oversampling circuit and oversampling method | |
| US9237000B2 (en) | Transceiver clock architecture with transmit PLL and receive slave delay lines | |
| US6285219B1 (en) | Dual mode phase and frequency detector | |
| US9564907B2 (en) | Multi-channel delay locked loop | |
| US8355431B2 (en) | Decision feedback equalizer having clock recovery circuit and method for recovering clock | |
| JP4533715B2 (ja) | 位相比較器 | |
| CN204168277U (zh) | 一种延迟锁相环防止错锁的电路 | |
| US9542354B2 (en) | Generating a parallel data signal by converting serial data of a serial data signal to parallel data | |
| US9813069B1 (en) | Half-rate bang-bang phase detector | |
| US11012077B2 (en) | Integrated circuit detecting frequency and phase of clock signal and clock and data recovery circuit including the integrated circuit | |
| US8718215B2 (en) | Method and apparatus for deskewing data transmissions | |
| CN201976085U (zh) | 防止延迟锁相环错误锁定的系统 | |
| US6011412A (en) | Frequency shift detection circuit with selectable granularity | |
| US20040161067A1 (en) | Data synchronization across an asynchronous boundary using, for example, multi-phase clocks | |
| CN104253610A (zh) | 一种延迟锁相环防止错锁的电路及方法 | |
| CN1983815B (zh) | 一种延时锁定环电路 | |
| US8755480B1 (en) | Integrated circuit (IC) clocking techniques | |
| CN103051333B (zh) | 一种快速锁定的锁相环 | |
| CN102111150B (zh) | 一种用于鉴频鉴相器的数字边沿对齐器 | |
| Park et al. | A low power DLL based clock and data recovery circuit with wide range anti-harmonic lock |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170426 Address after: 710055 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4 Patentee after: XI'AN UNIIC SEMICONDUCTORS Co.,Ltd. Address before: Xinluo Avenue high tech Zone of Ji'nan City, Shandong province 250101 No. 1768 Qilu Software building B block two layer Patentee before: Shandong Sinochip Semiconductors Co., Ltd. |
|
| TR01 | Transfer of patent right |