CN102130120A - 二极管及其制造方法 - Google Patents
二极管及其制造方法 Download PDFInfo
- Publication number
- CN102130120A CN102130120A CN201010027327XA CN201010027327A CN102130120A CN 102130120 A CN102130120 A CN 102130120A CN 201010027327X A CN201010027327X A CN 201010027327XA CN 201010027327 A CN201010027327 A CN 201010027327A CN 102130120 A CN102130120 A CN 102130120A
- Authority
- CN
- China
- Prior art keywords
- trap
- high pressure
- type
- diode
- buried regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Bipolar Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种二极管，基于NPN型三极管设计而成，其中NPN型三极管的下方具有n型埋层，作为所述NPN型三极管与p型衬底之间的隔离。并且所述NPN型三极管的发射极和基极的下方还具有p型埋层，防止所述NPN型三极管的n型发射极与n型埋层之间穿通。所述NPN型三极管的发射极作为二极管的阴极，将所述NPN型三极管的基极和集电极短接作为二极管的阳极。本发明也可基于PNP型三极管设计。本发明还公开了所述二极管的制造方法。本发明所述二极管具有几乎不漏电、击穿电压大的特点，能够承受高压，可以应用于高压环境。同时其制造方法也具有简单、便利的特点。
Description
技术领域
本发明涉及一种半导体集成电路器件及其制造方法。
背景技术
请参阅图1，这是一种现有的二极管器件结构示意图。在p型衬底10中具有n型埋层11和p型埋层12，两个埋层之上为n型外延层13。在n型外延层13中有高压p阱14、重掺杂n阱15和隔离环16。其中隔离环16包括高压p阱161、低压p阱162和重掺杂p阱163。并且高压p阱161的底部与p型埋层12相接触，低压p阱162在高压p阱161之中，重掺杂p阱163在低压p阱162之中。如果从俯视角度看，隔离环16包围整个器件四周，将器件与外界进行隔离。
图1所示的二极管器件中，高压p阱14作为二极管的阳极，重掺杂n阱15作为二极管的阴极，本来高压p阱14中的空穴应该流动到重掺杂n阱15。可是测试发现，图1所示的二极管结构中形成了一个由高压p阱14、n型外延层13和p型隔离环16所组成的PNP型寄生三极管。由于n型外延层13的掺杂浓度很低，高压p阱14中的一部份空穴来不及移动到重掺杂n阱15，就被会被p型隔离环16抽走，从而在n型外延层13中形成较大的衬底电流。该寄生三极管使得图1所示的二极管器件产生严重的漏电现象，因而也无法在高压环境中应用。
发明内容
本发明所要解决的技术问题是提供一种二极管，可以避免产生漏电，又能承受高压。
为解决上述技术问题，本发明二极管为：p型衬底20中具有n型埋层21和p型埋层22，部分n型埋层21之上具有p型埋层23，三个埋层之上为n型外延层24；
在n型外延层24中具有高压p阱251、高压n阱252和高压p阱253；其中高压p阱251的底部与p型埋层23相接触，高压p阱253的底部与p型埋层22相接触；
在高压p阱251中有低压n阱271；在高压n阱252中有低压n阱272；在高压p阱253中有低压p阱273；
在低压n阱271中有重掺杂n阱281，在高压p阱251中有重掺杂p阱282，在低压n阱272中有重掺杂n阱283，在低压p阱273中有重掺杂p阱284；
低压n阱271、重掺杂p阱282、低压n阱272之间有隔离结构26，高压n阱252和高压p阱253之间有隔离结构26；
所述重掺杂n阱281作为二极管的阴极，所述重掺杂p阱282和重掺杂n阱283相连接作为二极管的阳极。
所述二极管的制造方法包括如下步骤：
第1步，在p型衬底20中通过离子注入工艺形成n型埋层21、p型埋层22和p型埋层23，其中p型埋层23在且仅在部分n型埋层21的上方；
第2步，在硅片表面通过外延工艺生长一层n型单晶硅，称为n型外延层24；
第3步，在n型外延层24中通过离子注入工艺形成高压p阱251、高压n阱252和高压p阱253，其中高压p阱251的底部与p型埋层23相接触，高压p阱253的底部与p型埋层22相接触；
第4步，在高压p阱251中通过离子注入工艺形成低压n阱271，在高压n阱252中通过离子注入工艺形成低压n阱272，在高压p阱253中通过离子注入工艺形成低压p阱273；
第5步，在低压n阱271中通过离子注入工艺形成重掺杂n阱281，在高压p阱251中通过离子注入工艺形成重掺杂p阱282，在低压n阱272中通过离子注入工艺形成重掺杂n阱283，在低压p阱273中通过离子注入工艺形成重掺杂p阱284；
其中重掺杂n阱281作为二极管的阴极，重掺杂p阱282和重掺杂n阱283相连接作为二极管的阳极。
所述方法第1步、第3～5步中，在离子注入工艺之后都具有退火工艺，所述退火工艺为高温炉退火。
本发明二极管可以杜绝了漏电的产生，并具有击穿电压大的特点。
附图说明
图1是现有的二极管的剖面结构示意图；
图2是本发明二极管的剖面结构示意图；
图3是本发明二极管的一个实施例的剖面结构示意图；
图4是本发明二极管进行漏电电流测试的结果图；
图5是本发明二极管进行击穿电压测试的结果图。
图中附图标记说明：
10为p型衬底；11为n型埋层；12为p型埋层；13为n型外延层；14为高压p阱；15为重掺杂n阱；16为隔离环；161为高压p阱；162为低压p阱；163为重掺杂p阱；20为p型衬底；21为n型埋层；22为p型埋层；23为p型埋层；24为n型外延层；251为高压p阱；252为高压n阱；253为高压p阱；26为隔离结构；271为低压n阱；272为低压n阱；273为低压p阱；281为重掺杂n阱；282为重掺杂p阱；283为重掺杂n阱；284为重掺杂p阱。
具体实施方式
请参阅图2，本发明二极管的结构为：p型衬底20中具有n型埋层21、p型埋层22和p型埋层23。其中p型埋层23在且仅在部分的n型埋层21之上且两者相互接触。n型埋层21和p型埋层22之间为p型衬底20。p型埋层22和p型埋层23之间为p型衬底20。n型埋层21和p型埋层23的总高度大致相当于p型埋层22的高度。两个埋层之上为n型外延层24。在n型外延层24中具有高压p阱251、高压n阱252和高压p阱253。其中高压p阱251在p型埋层23的正上方，并且高压p阱251的底部与p型埋层23相接触。高压n阱252在n型埋层21的正上方，并且高压n阱252的底部与n型埋层21之间由n型外延层24相隔离。高压p阱253在p型埋层22的正上方，且高压p阱253的底部与p型埋层22相接触。高压p阱251和高压n阱252之间相互接触，而高压n阱252和高压p阱253之间由n型外延层24相隔离。在高压p阱251中有低压n阱271。在高压n阱252中有低压n阱272。在高压p阱253中有低压p阱273。在低压n阱271中有重掺杂n阱281。在高压p阱251中有重掺杂p阱282。在低压n阱272中有重掺杂n阱283。在低压p阱273中有重掺杂p阱284。低压n阱271、重掺杂p阱282、低压n阱272之间有隔离结构26。高压n阱252和高压p阱253之间有隔离结构26。隔离结构26例如是场氧隔离(LOCOS)结构或浅槽隔离(STI)结构。
图2所示的二极管实际上是以一个NPN型三极管作为设计基础的。所述NPN型三极管的发射极是重掺杂n阱281，基极是重掺杂p阱282，集电极是重掺杂n阱283。本发明将所述NPN型三极管的发射极281作为二极管的阴极，将所述NPN型三极管的基极282和集电极283短接作为二极管的阳极。
本发明二极管也可以基于PNP型三极管作为设计基础，只需要将图2中各部分结构的掺杂类型变为相反即可。
由于所述NPN型三极管的基极282和集电极283没有电压差，使得发射极281的电子能尽可能的往集电级283中跑去，从而使得本发明二极管的阳极的流入电流等于阴极的流出电流，杜绝了漏电的产生。请参阅图4，对本发明二极管进行测试时发现，阴极流出的电流基本上与阳极流入的电流相等，漏电电流非常小。
本发明二极管中，作为设计基础的NPN型三极管的下方具有n型埋层21，作为所述NPN型三极管与p型衬底20之间的隔离。并且所述NPN型三极管的发射极和基极的下方还具有p型埋层23，防止所述NPN型三极管的n型发射极281与n型埋层21之间穿通。请参阅图5，对本发明二极管进行测试时发现，其阳极和阴极之间的击穿电压可以达到30V，远大于普通的二极管。
所述二极管的制造方法包括如下步骤：
第1步，在p型衬底20中通过离子注入工艺形成n型埋层21、p型埋层22和p型埋层23，其中p型埋层23在且仅在部分n型埋层21的上方；
第2步，在硅片表面通过外延工艺生长一层n型单晶硅，称为n型外延层24；
第3步，在n型外延层24中通过离子注入工艺形成高压p阱251、高压n阱252和高压p阱253，其中高压p阱251的底部与p型埋层23相接触，高压p阱253的底部与p型埋层21相接触；
第4步，在高压p阱251中通过离子注入工艺形成低压n阱271，在高压n阱252中通过离子注入工艺形成低压n阱272，在高压p阱253中通过离子注入工艺形成低压p阱273；
第5步，在低压n阱271中通过离子注入工艺形成重掺杂n阱281，在高压p阱251中通过离子注入工艺形成重掺杂p阱282，在低压n阱272中通过离子注入工艺形成重掺杂n阱283，在低压p阱273中通过离子注入工艺形成重掺杂p阱284；
其中重掺杂n阱281作为二极管的阴极，重掺杂p阱282和重掺杂n阱283相连接作为二极管的阳极。
如果是基于PNP型三极管制造本发明所述二极管，则上述方法的各步工艺中，离子注入的类型相反，所形成的二极管的各部分掺杂类型相反。
所述方法第1步、第3～5步中，在离子注入工艺之后都具有退火工艺，所述退火工艺为高温炉退火。
综上所述，本发明所述二极管具有几乎不漏电、击穿电压大的特点，能够承受高压，可以应用于高压环境。同时其制造方法也具有简单、便利的特点。
上述实施例中的结构、形状、位置、步骤、参数等均为示意，在本发明所公开的总体思想下，本领域的一般技术人员可以作任何等同变换，这些均应属于本发明的保护范围之内。
Claims (5)
1.一种二极管，其特征是，p型衬底(20)中具有n型埋层(21)和p型埋层(22)，部分n型埋层(21)之上具有p型埋层(23)，三个埋层之上为n型外延层(24)；
在n型外延层(24)中具有高压p阱(251)、高压n阱(252)和高压p阱(253)；其中高压p阱(251)的底部与p型埋层(23)相接触，高压p阱(253)的底部与p型埋层(22)相接触；
在高压p阱(251)中有低压n阱(271)；在高压n阱(252)中有低压n阱(272)；在高压p阱(253)中有低压p阱(273)；
在低压n阱(271)中有重掺杂n阱(281)，在高压p阱(251)中有重掺杂p阱(282)，在低压n阱(272)中有重掺杂n阱(283)，在低压p阱(273)中有重掺杂p阱(284)；
低压n阱(271)、重掺杂p阱(282)、低压n阱(273)之间有隔离结构(26)，高压n阱(252)和高压p阱(253)之间有隔离结构(26)；
所述重掺杂n阱(281)作为二极管的阴极，所述重掺杂p阱(282)和重掺杂n阱(283)相连接作为二极管的阳极。
2.根据权利要求1所述的二极管，其特征是，各部分结构的掺杂类型相反。
3.如权利要求1所述的二极管的制造方法，其特征是，包括如下步骤：
第1步，在p型衬底(20)中通过离子注入工艺形成n型埋层(21)、p型埋层(22)和p型埋层(23)，其中p型埋层(23)在且仅在部分n型埋层(21)的上方；
第2步，在硅片表面通过外延工艺生长一层n型单晶硅，称为n型外延层(24)；
第3步，在n型外延层(24)中通过离子注入工艺形成高压p阱(251)、高压n阱(252)和高压p阱(253)，其中高压p阱(251)的底部与p型埋层(23)相接触，高压p阱(253)的底部与p型埋层(21)相接触；
第4步，在高压p阱(251)中通过离子注入工艺形成低压n阱(271)，在高压n阱(252)中通过离子注入工艺形成低压n阱(272)，在高压p阱(253)中通过离子注入工艺形成低压p阱(273)；
第5步，在低压n阱(271)中通过离子注入工艺形成重掺杂n阱(281)，在高压p阱(251)中通过离子注入工艺形成重掺杂p阱(282)，在低压n阱(272)中通过离子注入工艺形成重掺杂n阱(283)，在低压p阱(273)中通过离子注入工艺形成重掺杂p阱(284)；
其中重掺杂n阱(281)作为二极管的阴极，重掺杂p阱(282)和重掺杂n阱(283)相连接作为二极管的阳极。
4.根据权利要求3所述的二极管的制造方法，其特征是，所述方法的各步工艺中，离子注入的类型相反，所形成的二极管的各部分掺杂类型相反。
5.根据权利要求3所述的二极管的制造方法，其特征是，所述方法第1步、第3～5步中，在离子注入工艺之后都具有退火工艺，所述退火工艺为高温炉退火。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010027327 CN102130120B (zh) | 2010-01-20 | 2010-01-20 | 二极管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010027327 CN102130120B (zh) | 2010-01-20 | 2010-01-20 | 二极管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102130120A true CN102130120A (zh) | 2011-07-20 |
| CN102130120B CN102130120B (zh) | 2013-02-13 |
Family
ID=44268120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010027327 Active CN102130120B (zh) | 2010-01-20 | 2010-01-20 | 二极管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102130120B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105448889A (zh) * | 2014-09-02 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 测试结构及测试方法 |
| CN108269800A (zh) * | 2016-12-30 | 2018-07-10 | 中芯国际集成电路制造(上海)有限公司 | 用于高压器件的静电保护单元及其制作方法、电子装置 |
| CN114068517A (zh) * | 2020-08-05 | 2022-02-18 | 圣邦微电子（北京）股份有限公司 | 半导体芯片 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7372083B2 (en) * | 2005-08-09 | 2008-05-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Embedded silicon-controlled rectifier (SCR) for HVPMOS ESD protection |
-
2010
- 2010-01-20 CN CN 201010027327 patent/CN102130120B/zh active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105448889A (zh) * | 2014-09-02 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 测试结构及测试方法 |
| CN105448889B (zh) * | 2014-09-02 | 2019-01-08 | 中芯国际集成电路制造(上海)有限公司 | 测试结构及测试方法 |
| CN108269800A (zh) * | 2016-12-30 | 2018-07-10 | 中芯国际集成电路制造(上海)有限公司 | 用于高压器件的静电保护单元及其制作方法、电子装置 |
| CN114068517A (zh) * | 2020-08-05 | 2022-02-18 | 圣邦微电子（北京）股份有限公司 | 半导体芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102130120B (zh) | 2013-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103021958B (zh) | 集成高压器件的方法 | |
| CN101877358B (zh) | 具有对称击穿电压的瞬时电压抑制器 | |
| CN102110709B (zh) | BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法 | |
| TWI473248B (zh) | 結合高低壓元件之半導體芯片 | |
| CN105304631A (zh) | 半导体装置 | |
| CN103066116B (zh) | 双极晶体管器件及制造方法 | |
| CN105633078B (zh) | 双极结型半导体器件及其制造方法 | |
| CN102130120B (zh) | 二极管及其制造方法 | |
| CN101471259A (zh) | 半导体器件的肖特基二极管及其制造方法 | |
| CN102376775B (zh) | BiCMOS工艺中的寄生PIN器件及制造方法 | |
| CN102983161B (zh) | 非埋层的双深n型阱高压隔离n型ldmos及制造方法 | |
| CN102376776A (zh) | BiCMOS工艺中的寄生PIN二极管及制造方法 | |
| CN102130119B (zh) | 二极管及其制造方法 | |
| CN102280495B (zh) | 一种齐纳二极管及其制造方法 | |
| CN105514040A (zh) | 集成jfet的ldmos器件及工艺方法 | |
| CN102623511B (zh) | 功率二极管 | |
| CN102544082B (zh) | 锗硅异质结npn三极管器件及制造方法 | |
| CN103178121B (zh) | Pin二极管及其制造方法 | |
| CN103681807B (zh) | 一种双极结型晶体管及其制作方法 | |
| CN102386183B (zh) | BiCMOS工艺中的寄生PIN器件组合结构及制造方法 | |
| CN103178100B (zh) | 纵向pnp型三极管及其制造方法 | |
| CN105355594B (zh) | 集成电路结构 | |
| CN103839985A (zh) | 锗硅hbt工艺中的横向寄生pnp器件及制造方法 | |
| CN104205337B (zh) | 具有提高的击穿电压-截止频率乘积的SiGe异质结双极晶体管 | |
| CN207587739U (zh) | Npn型三极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140108 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20140108 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |