CN105448889B - 测试结构及测试方法 - Google Patents

Abstract

本申请公开了一种测试结构和测试方法。其中，该测试结构包括由第一互连金属层、层间介质层和第二互连金属层构成的互连电容，以及与第一互连金属层电连接的第一焊盘，和与第二互连金属层电连接的第二焊盘，该测试结构还包括：至少一个半导体二极管，半导体二极管的正极分别与第一互连金属层和第一焊盘形成电连接，半导体二极管的负极分别与第二互连金属层和第二焊盘形成电连接；至少一个电容器，与半导体二极管并联设置，电容器的击穿电压大于互连电容的击穿电压。上述测试结构能够减少由静电荷引起的测试结构中互连电容的击穿，进而提高测试结果的准确性。

Description

测试结构及测试方法

技术领域

本申请涉及半导体集成电路的技术领域，具体而言，涉及一种测试结构及测试方法。

背景技术

芯片中的互连金属层和相邻的互连金属层之间的层间介质层会形成互连电容，而互连电容在一定的电场作用下会发生经时击穿，进而影响芯片的可靠性。所谓经时击穿(TDDB)，又称时间有关电介质击穿，是指在电介质上施加一定电场(或电压)，该电场的场强低于电介质发生本证击穿时候的场强，在该电场的作用下电介质内会产生并聚集缺陷(陷阱)，导致电介质在经过一段时间以后发生击穿。

为了测试芯片的可靠性，通常会在芯片上形成包含互连电容的测试结构，然后对互连电容进行经时击穿测试，以验证芯片的可用性或预估芯片的使用寿命。如图1所示，该测试结构包括互连电容10′、第一焊盘21′和第二焊盘23′，其中互连电容通过金属引线与所述第一焊盘21′和第二焊盘23′形成电连接。对该测试结构进行经时击穿测试的过程为：在第一焊盘21′和第二焊盘23′之间施加恒定的测试电压，且该测试电压小于互连电容10′中层间介质层的击穿电压，持续施加该测试电压至互连电容10′发生击穿。

在对芯片进行测试时，将芯片传入测试机器以及测试结束后将芯片传出测试机器的过程通常会产生静电荷，该静电电荷会通过第一焊盘或第二焊盘迁移至互连电容上，从而在互连电容上产生感应电场。在该感应电场的作用下，互连电容会发生击穿，从而影响上述经时击穿测试结果的准确性。目前，只能通过增加测试芯片的数量以获得准确的测试结果，然而该方法会造成芯片的浪费，从而增加测试的时间和成本。

发明内容

本申请旨在提供一种测试结构及测试方法，以减少由静电电荷引起的测试结构的击穿。

为了实现上述目的，本申请提供了一种测试结构，包括由第一互连金属层、层间介质层和第二互连金属层构成的互连电容，以及与第一互连金属层电连接的第一焊盘，和与第二互连金属层电连接的第二焊盘，该测试结构还包括：至少一个半导体二极管，半导体二极管的正极分别与第一互连金属层和第一焊盘形成电连接，半导体二极管的负极分别与第二互连金属层和第二焊盘形成电连接；至少一个电容器，与半导体二极管并联设置，电容器的击穿电压大于互连电容的击穿电压。

进一步地，上述测试结构中，半导体二极管形成于衬底中，包括N型区和P型区，且P型区与半导体二极管的正极相连，N型区与半导体二极管的负极相连。

进一步地，上述测试结构中，半导体二极管还包括N阱和P阱，以及设置于N阱和P阱之间的沟槽隔离结构，且N型区设置于N阱中，P型区设置于P阱中。

进一步地，上述测试结构中，第一互连金属层通过第一金属引线与第一焊盘形成电连接，第二互连金属层通过第二金属引线与第一焊盘形成电连接，且半导体二极管的正极通过第三金属引线与第一金属引线形成电连接，半导体二极管的负极通过第四金属引线与第二金属引线形成电连接。

进一步地，上述测试结构中，电容器包括第一极板、第二极板以及设置于第一极板和第二极板之间的介电层，且第一极板与半导体二极管的正极形成电连接，第二极板与半导体二极管的负极形成电连接。

进一步地，上述测试结构中，介电层的材料与层间介质层的材料相同，第一极板和第二极板之间的距离与第一互连金属层和第二互连金属层之间的距离之比为a，且a＞1，优选a≥2。

进一步地，上述测试结构中，第一极板和第二极板之间的距离与第一互连金属层和第二互连金属层之间的距离之比为a，第一极板或第二极板的面积与第一互连金属层或第二互连金属层的面积之比为b，且b＞a，优选b＝8，a＝2。

进一步地，上述测试结构中，第一极板通过第五金属引线与第一金属引线形成电连接，第二极板通过第六金属引线与第二金属引线形成电连接。

进一步地，上述测试结构中，第一极板和第二极板的材料与第一互连金属层和第二互连金属层的材料相同。

本申请还提供了一种测试方法，用于对本申请上述的测试结构中互连电容进行经时击穿测试，该测试方法包括以下步骤：在测试结构中第一焊盘和第二焊盘之间加载恒定的测试电压，以使电流从第二焊盘流向第一焊盘，测试电压小于互连电容的击穿电压；记录从加载恒定电压至互连电容击穿时的时间。

应用本申请的技术方案，在测试结构中设置至少一个半导体二极管和至少一个电容器，且半导体二极管的正极分别与测试结构中第一互连金属层和第一焊盘形成电连接，半导体二极管的负极分别与测试结构中第二互连金属层和第二焊盘形成电连接，电容器与半导体二极管并联设置。该电容器通过金属引线与第一焊盘和第二焊盘形成电连接，使得测试结构中产生的静电荷会迁移至电容器上并使电容器发生充电，同时由于该电容器和金属引线的电阻构成一个RC电路，从而使得半导体二极管有足够的时间去释放电容器上的电荷，进而有效减少了由静电荷引起的测试结构中互连电容的击穿，提高了测试结果的准确性。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1示出了现有测试结构的示意图；

图2示出了本申请优选实施方式所提供的测试结构的示意图；

图2-1示出了在图2所示的测试结构中第一焊盘上产生静电正电荷时，测试结构中静电电流的流向的示意图；

图2-2示出了在图2所示的测试结构中第一焊盘上产生静电负电荷时，测试结构中电容器充电的示意图；

图2-3示出了在图2-2所示的测试结构中电容器产生放电的示意图；

图2-4示出了在图2所示的测试结构中第一焊盘和第二焊盘之间加载测试电压时，测试结构中电流的流向的示意图；以及

图3示出了本申请实施方式所提供的测试方法的流程示意图。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。

正如背景技术中所介绍的，在对测试结构进行测试的过程中会产生静电电荷，且静电电荷会击穿测试结构中的互连电容。本申请的发明人针对上述问题进行研究，提出了一种测试结构。如图2所示，该测试结构包括互连电容10、第一焊盘21、第二焊盘23和至少一个半导体二极管40和至少一个电容器50。其中，互连电容10由第一互连金属层11、层间介质层12和第二互连金属层13构成，且第一焊盘21与第一互连金属层11形成电连接，第二焊盘23与第二互连金属层13形成电连接；半导体二极管40的正极分别与第一互连金属层11和第一焊盘21形成电连接，半导体二极管40的负极分别与第二互连金属层13和第二焊盘23形成电连接；电容器50与半导体二极管40并联设置，且电容器50的击穿电压大于互连电容10的击穿电压。需要注意的是，上述互连电容10可以由多个互连电容10并联形成。上述测试结构中可以包括多个并联设置的半导体二极管40(图中未示出)。

上述电容器50通过金属引线与第一焊盘21和第二焊盘23形成电连接，使得测试结构中产生的静电荷会迁移至电容器50上并使电容器50发生充电，同时由于该电容器50和金属引线的电阻构成一个RC电路，从而使得半导体二极管40有足够的时间去释放电容器50上的电荷，进而有效减少了由静电荷引起的测试结构中互连电容10的击穿，提高了测试结果的准确性。

同时，上述半导体二极管40具有单向导通性，即在半导体二极管40的正极和负极之间形成正向电压时半导体二极管40导通，在半导体二极管40的正极和负极之间形成反向电压时半导体二极管40不导通。由静电引起的从第一焊盘21流向第二焊盘23的静电电流会在半导体二极管40的正极和负极之间形成正向电压，从而使得半导体二极管40发生导通，静电通过上述半导体二极管迁移到测试结构以外，进而减少了迁移到测试结构中互连电容的静电，并减少了由静电引起的测试结构中互连电容的击穿。

上述半导体二极管40形成于衬底中，包括N型区和P型区，且P型区与半导体二极管40的正极相连，N型区与半导体二极管40的负极相连。在一种优选的实施方式中，上述半导体二极管40还包括N阱和P阱，以及设置于N阱和P阱之间的沟槽隔离结构，且N型区设置于N阱中，P型区设置于P阱中。具有该结构的半导体二极管40的耐压性能更好，进而进一步减少了由静电电荷引起的测试结构的击穿，并进一步提高了测试结果的准确性。

在上述测试结构中，半导体二极管40通过金属引线与互连电容10、第一焊盘21、第二焊盘23连接。优选地，第一互连金属层11通过第一金属引线31与第一焊盘21形成电连接，第二互连金属层13通过第二金属引线32与第一焊盘21形成电连接，且半导体二极管40的正极通过第三金属引线33与第一金属引线31形成电连接，半导体二极管40的负极通过第四金属引线34与第二金属引线32形成电连接，其结构如图2所示。

上述电容器50包括第一极板51、第二极板53以及设置于第一极板51和第二极板53之间的介电层52，且第一极板51与半导体二极管40的正极形成电连接，第二极板53与半导体二极管40的负极形成电连接，电容器50的击穿电压大于互连电容10的击穿电压。优选地，第一极板51通过第五金属引线35与第一金属引线31形成电连接，第二极板53通过第六金属引线36与第二金属引线32形成电连接，其结构如图2所示。需要注意的是，上述测试结构中可以包括多个并联设置的电容器50(图中未示出)。

在对上述优选实施方式所提供的测试结构进行测试的过程中，在第一焊盘21上产生的静电正电荷会迁移至电容器50的第二极板53上，并使得电容器50的第一极板51上感应生成正电荷，从而使得电容器50发生充电(如图2-1所示)。需要注意的是，电容器50发生充电的过程中，部分静电正电荷会迁移至半导体二极管40，并在半导体二极管40的正极和负极之间形成正向电压，从而使得半导体二极管40发生导通，静电正电荷通过上述半导体二极管40迁移到第二焊盘23上并导出到测试结构以外(如图2-1所示)。

在第二焊盘23上产生的静电负电荷会迁移至电容器50的第二极板53上，并使得电容器50的第一极板51上感应生成正电荷，从而使得电容器50发生充电(如图2-2所示)，并在电容器50中形成方向为第一极板51至第二极板53的电场。需要注意的是，在电容器50发生充电的过程中，也会有部分静电负电荷通过半导体二极管40迁移到第一焊盘21上并导出到测试结构以外(如图2-2所示)。

当上述电容器50的充电过程结束后，二极管的正极和负极之间形成正向电压，从而使得半导体二极管40发生导通。此时，第一极板51上的正电荷沿第五金属引线35、第一金属引线31、第三金属引线33、半导体二极管40、第四金属引线34和第二金属引线32向第二极板53迁移(如图2-3所示)，第二极板53上的负电荷沿相反的方向向第一极板51上迁移，从而使得正电荷和负电荷中和，减少了迁移到测试结构中互连电容10的静电正电荷，并减少了由静电荷引起的测试结构中互连电容10的击穿。

在对上述测试结构进行测试时，在上述第一焊盘21和第二焊盘23之间加载测试电压以在半导体二极管40的正极和负极之间形成反向电压时，半导体二极管40不导通，测试电流从第二焊盘23通过互连电容10流向第一焊盘21(如图2-4所示)，从而能够准确测出测试结构中互连电容10的可靠性，提高了测试结果的准确性。需要注意的是，部分测试电流会从第二焊盘23通过电容器50流向第一焊盘21(图2-4中未标出)。

上述优选实施方式所提供的测试结构中，由于电容器50的击穿电压大于互连电容10的击穿电压，测试时互连电容10先发生击穿，从而完成对互连电容10的可靠性的测试。上述电容器50的击穿电压与介电层52的材料和第一极板51和第二极板53之间的距离有关。在一种优选的实施方式中，介电层52的材料与层间介质层12的材料相同。此时，为了使得电容器50的击穿电压大于互连电容10的击穿电压，只需满足第一极板51和第二极板53之间的距离与相邻互连金属层之间的距离之比a＞1即可。更优选地，a≥2。

上述电容器50的电容越大，越有利于静电电荷通过充电过程存储在电容器50中，并有利于减少迁移到测试结构中互连电容10的静电正电荷，进而减少由静电荷引起的测试结构中互连电容10的击穿。优选地，上述电容器50的电容值大于互连电容10的电容值。由本领域的现有技术可知，电容值与极板的面积成正比，与极板之间的距离成反比。因此，为了使得上述电容器50的电容值大于互连电容10的电容值，只需使得第一极板51或第二极板53的面积与第一互连金属层11或第二互连金属层13的面积之比b＞第一极板51和第二极板53之间的距离与第一互连金属层11和第二互连金属层13之间的距离之比a。举例而言，在一种优选的实施方式中，b＝8，a＝2。此时，上述电容器50的电容值与互连电容10的电容值之比为b/a＝8/2＝4。

上述电容器50中，第一极板51和第二极板53的材料可以为金属层或半导体层。为了更容易制备上述电容器50，在一种优选的实施方式中，电容器50中第一极板51和第二极板53的材料与第一互连金属层11和第二互连金属层13的材料相同。

本申请还提供了一种测试方法，用于对本申请上述的测试结构中互连电容进行经时击穿测试。如图3所示，该测试方法包括以下步骤：在测试结构中第一焊盘和第二焊盘之间加载恒定的测试电压，以使电流从第二焊盘流向第一焊盘，测试电压小于互连电容的击穿电压；记录从加载恒定电压至互连电容击穿时的时间。

上述测试方法能够减少由静电荷引起的测试结构中互连电容的击穿，同时能够准确测出测试结构中互连电容的可靠性，从而提高了测试结果的准确性。上述测试方法还能够减少用于测试的芯片的使用量，进而减少了测试的时间和成本。

从以上的描述中，可以看出，本申请上述的实施方式实现了如下技术效果：

(1)在测试结构中设置至少一个半导体二极管和至少一个电容器，且半导体二极管的正极分别与测试结构中第一互连金属层和第一焊盘形成电连接，半导体二极管的负极分别与测试结构中第二互连金属层和第二焊盘形成电连接，电容器与半导体二极管并联设置。该电容器通过金属引线与第一焊盘和第二焊盘形成电连接，使得测试结构中产生的静电荷会迁移至电容器上并使电容器发生充电，同时由于该电容器和金属引线的电阻构成一个RC电路，从而使得半导体二极管有足够的时间去释放电容器上的电荷，进而有效减少了由静电荷引起的测试结构中互连电容的击穿，提高了测试结果的准确性。

(2)采用上述测试结构进行测试能够减少用于测试的芯片的使用量，进而减少了测试的时间和成本。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种测试结构，包括由第一互连金属层、层间介质层和第二互连金属层构成的互连电容，以及与所述第一互连金属层电连接的第一焊盘，和与所述第二互连金属层电连接的第二焊盘，其特征在于，所述测试结构还包括：

至少一个半导体二极管，所述半导体二极管的正极分别与所述第一互连金属层和所述第一焊盘形成电连接，所述半导体二极管的负极分别与所述第二互连金属层和所述第二焊盘形成电连接；

至少一个电容器，与所述半导体二极管并联设置，所述电容器的击穿电压大于所述互连电容的击穿电压，

所述半导体二极管形成于衬底中，包括N型区和P型区，且所述P型区与所述半导体二极管的正极相连，所述N型区与所述半导体二极管的负极相连，

所述半导体二极管还包括N阱和P阱，以及设置于所述N阱和所述P阱之间的沟槽隔离结构，且所述N型区设置于所述N阱中，所述P型区设置于所述P阱中。

2.根据权利要求1所述的测试结构，其特征在于，所述第一互连金属层通过第一金属引线与所述第一焊盘形成电连接，所述第二互连金属层通过第二金属引线与所述第一焊盘形成电连接，且所述半导体二极管的正极通过第三金属引线与所述第一金属引线形成电连接，所述半导体二极管的负极通过第四金属引线与所述第二金属引线形成电连接。

3.根据权利要求2所述的测试结构，其特征在于，所述电容器包括第一极板、第二极板以及设置于所述第一极板和第二极板之间的介电层，且所述第一极板与所述半导体二极管的正极形成电连接，所述第二极板与所述半导体二极管的负极形成电连接。

4.根据权利要求3所述的测试结构，其特征在于，所述介电层的材料与所述层间介质层的材料相同，所述第一极板和所述第二极板之间的距离与所述第一互连金属层和所述第二互连金属层之间的距离之比为a，且a＞1。

5.根据权利要求4所述的测试结构，其特征在于，a≥2。

6.根据权利要求3所述的测试结构，其特征在于，所述第一极板和所述第二极板之间的距离与所述第一互连金属层和所述第二互连金属层之间的距离之比为a，所述第一极板或所述第二极板的面积与所述第一互连金属层或第二互连金属层的面积之比为b，且b＞a。

7.根据权利要求6所述的测试结构，其特征在于，b＝8，a＝2。

8.根据权利要求3所述的测试结构，其特征在于，所述第一极板通过第五金属引线与所述第一金属引线形成电连接，所述第二极板通过第六金属引线与所述第二金属引线形成电连接。

9.根据权利要求3所述的测试结构，其特征在于，所述第一极板和所述第二极板的材料与所述第一互连金属层和所述第二互连金属层的材料相同。

10.一种测试方法，用于对权利要求1至9中任一项所述测试结构中互连电容进行经时击穿测试，其特征在于，所述测试方法包括以下步骤：

在所述测试结构中第一焊盘和第二焊盘之间加载恒定的测试电压，以使电流从所述第二焊盘流向第一焊盘，所述测试电压小于所述互连电容的击穿电压；

记录从加载所述恒定电压至所述互连电容击穿时的时间。