CN102119441B - 制造电容器、动态随机存取存储器阵列及电子系统的方法 - Google Patents

制造电容器、动态随机存取存储器阵列及电子系统的方法 Download PDF

Info

Publication number
CN102119441B
CN102119441B CN2009801313481A CN200980131348A CN102119441B CN 102119441 B CN102119441 B CN 102119441B CN 2009801313481 A CN2009801313481 A CN 2009801313481A CN 200980131348 A CN200980131348 A CN 200980131348A CN 102119441 B CN102119441 B CN 102119441B
Authority
CN
China
Prior art keywords
backing material
carbon
silicon
capacitor
screw bolt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009801313481A
Other languages
English (en)
Other versions
CN102119441A (zh
Inventor
马克·基尔鲍赫
凯文·R·谢伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN102119441A publication Critical patent/CN102119441A/zh
Application granted granted Critical
Publication of CN102119441B publication Critical patent/CN102119441B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)

Abstract

一些实施例包括利用含碳支撑材料来制造螺栓型电容器的方法。开口可经形成而穿过所述含碳支撑材料达电节点，且随后导电材料可在所述开口内生长。接着可移除所述含碳支撑材料，且将所述导电材料用作螺栓型电容器的螺栓型存储节点。所述螺栓型电容器可并入到动态随机存取存储器(DRAM)中，且所述DRAM可用于电子系统中。

Description

制造电容器、动态随机存取存储器阵列及电子系统的方法
技术领域
本发明涉及制造电容器、动态随机存取存储器(DRAM)阵列及电子系统的方法。
背景技术
支撑材料可形成于半导体材料上且用于集成电路组件的制造。
典型支撑材料为二氧化硅。二氧化硅可为无掺杂的，或可掺杂有磷、硼及氟中的一者或一者以上(举例来说，二氧化硅可呈硼磷硅玻璃的形式)。
一种利用支撑材料的方法是形成用于动态随机存取存储器(DRAM)的电容器。可在所述支撑材料中形成开口，且接着可通过在所述开口内沉积材料来制造一个或一个以上结构。举例来说，可通过沉积氮化钛层以部分地填充支撑材料中的开口，来形成容器型电容器(container-shaped capacitor)存储节点。随后，可移除所述支撑材料，且接着电容器电介质及电容器极板材料可沉积于所述存储节点内及所述存储节点周围以形成电容器构造。
作为支撑材料，二氧化硅可能具有若干缺点。举例来说，二氧化硅的图案化可能会因二氧化硅的干式蚀刻具有较大物理分量而变复杂(即，与例如化学蚀刻相比，其更类似于物理溅镀)。因为所述蚀刻可能呈现会导致锥形轮廓的横向分量，所以溅镀性质可能难以获得笔直的轮廓。
需要开发出利用支撑材料来制造微电子结构的新方法。
附图说明
图1-6为在一实施例的各个处理阶段中半导体构造的一部分的图解横截面图。
图7为计算机实施例的图解视图。
图8为展示图7的计算机实施例的母板的特定特征的框图。
图9为电子系统实施例的高级框图。
图10为存储器装置实施例的简化框图。
具体实施方式
随着整合程度在集成电路中不断增大，形成尺寸日益减小的电子组件。集成电路中所利用的一种类型的组件为电容器。电容器可适用于众多任务，其中常见任务为用作DRAM的电荷存储装置。
在尝试减少个别电容器的占据面积的过程中，电容器变得越来越高且薄，且借此节省半导体的面积。当前电容器的尺寸越来越接近由常规处理方法可达到的极限，且需要开发新处理方法以使得可将电容器按比例调至越来越薄的尺寸。
在一些实施例中，本文中所描述的本发明涉及用于形成电容器的新处理方法，其中螺栓型电容器在含碳支撑材料内图案化。所述含碳支撑材料可提供优于含二氧化硅的支撑材料的优点。举例来说，将在含碳支撑材料内适当对准的开口图案化比将含二氧化硅的材料中的所述开口图案化更为实用。在一些实施例中，通过利用含碳支撑材料可缓和或甚至防止一些现有技术的问题。可得到缓和或防止的现有技术问题是此项技术中称作扭转(twisting)的问题，以及与获得沿蚀刻开口的侧壁的笔直轮廓相关联的问题。
含碳支撑材料已在有关用于制造容器型电容器的第11/971,138号美国专利申请案中描述。在利用含碳支撑材料时可运用的容器型电容器与螺栓型电容器的制造之间存在一些明显差异，且本文中所描述的一些实施例涉及所述优点的利用。举例来说，螺栓型电容器的存储节点材料可自含碳支撑材料中的开口内暴露的电节点生长，而非沉积于所述支撑材料上。因此，不需要从支撑材料上移除存储节点材料，此可允许省略蚀刻及/或平坦化步骤。蚀刻及/或平坦化的避免使加工步骤消除，这可改善制造过程的产量，减少所述工艺中错误的机会，且最终减少与所述工艺相关联的成本。
参考图1至图6描述在制造螺栓型电容器期间利用含碳支撑材料的实例实施例过程。
图1展示半导体构造10的一部分。所述半导体构造包括支撑多个电节点14、16及18的衬底12。衬底12可包含例如经本底p型掺杂剂轻掺杂的单晶硅；基本上由例如经本底p型掺杂剂轻掺杂的单晶硅组成；或由例如经本底p型掺杂剂轻掺杂的单晶硅组成。术语“半导电衬底”及“半导体衬底”意味着包含半导电材料的任何构造，所述半导电材料包括(但不限于)例如半导电芯片等块体半导电材料(单独所述材料或为其上包含其它材料的组合件)及半导电材料层(单独所述材料层或包含其它材料的组合件)。术语“衬底”指包括(但不限于)以上所描述的半导电衬底的任何支撑结构。所述衬底可为均质的，或可包含与集成电路制造相关联的各种层及材料。
电节点14、16及18可包含任何适当材料。举例来说，所述节点可对应于单晶衬底的导电性掺杂区。在所述实施例中，所述导电性掺杂区可主要为n型或p型掺杂的。在其它实施例中，节点14、16及18中的一者或一者以上可包含金属，且可对应于由衬底12支撑的含金属的台座。所述金属可呈任何适当形式；且可例如包含单质金属(elementalmetal)(例如钛、钨、铂等)、金属氮化物(例如氮化钛)及金属硅化物(例如硅化钛)中的一者或一者以上。在一些实施例中，电节点14、16及18可对应于其它半导体装置之间的多晶硅触点(未图示)。举例来说，节点14、16及18可为多晶硅柱的顶部，且所述多晶硅柱中的至少一些可由数字线(未图示)彼此隔开。
支撑材料20在衬底12上，且在电节点14、16及18上。所述支撑材料可为含碳材料。支撑材料20可包含单一均质层(如所示)、单一均质材料的多个层，或具有不同组成及/或物理性质的多个层。支撑材料20可包含一种或一种以上电绝缘材料及/或导电材料；基本上由一种或一种以上电绝缘材料及/或导电材料组成；或由一种或一种以上电绝缘材料及/或导电材料组成。特定来说，支撑材料28可含有至少百分之二十原子百分比(at％)的碳。虽然20at％的碳可适于绝缘材料或导电材料，但视具体材料而定，较高碳含量可有助于导电性的增大。因此，在导电材料的情况下，支撑材料20可含有至少25at％的碳。特定来说，在导电材料的情况下，支撑材料20可含有至少50at％的碳。
碳可主要呈导电碳主链聚合物或含烃的硅酸盐主链聚合物的形式。尽管所述硅酸盐主链聚合物可为导电或电绝缘的，但通常所述聚合物为电绝缘的。已知硅酸盐主链聚合物含有多达36at％的碳，但其为绝缘的。
在支撑材料20导电的情况下，可减少特征充电(feature charging)。因此，可减少垂直电位梯度及/或横向电位梯度，解决了纵横比依赖性蚀刻及扭转的问题。由此，特征充电的减少对于高纵横比特征变得尤其重要。在支撑材料20为电绝缘的情况下，即使不必减少特征充电，所述支撑材料也可提供本文中所描述的其它益处。
支撑材料20可进一步包括钛及/或硅。硅可主要呈含烃的硅酸盐主链聚合物的形式。或者，硅可呈另一形式。钛及/或硅可呈绝缘的氧化物的形式，或呈可绝缘或导电的其它形式。可提供钛及/或硅以使支撑材料20的刚度增大且超过在无钛及硅的情况下另外所呈现的刚度。较硬的支撑材料20可改善后续处理期间的稳定性。可选择钛及/或硅的量以产生所要效果。
在支撑材料20不包括钛的情况下，硅可不超过26at％。在支撑材料20不包括硅的情况下，钛可不超过12at％。在支撑材料20包括钛及硅的情况下，钛可不超过7.7at％且硅可不超过12.5at％。
支撑材料20可为非晶材料。举例来说，支撑材料20可由无定形碳、中碳、透明碳或其组合组成。在本发明的上下文中，“无定形”碳指不为结晶的碳。即，无定形碳包括“透明”碳，其因sp3杂化键结(每个碳具有四个单键)的普遍性增加而具有某种结构规则性。然而，透明碳不展现众所周知为结晶碳(例如，金刚石、石墨等)的特性的高结构规则度。相比来说，完全无定形碳因sp2杂化键结(每个碳具有一个双键及两个单键)的普遍性增加而不具有结构规则性，且完全“缺乏确定的形式”，即，其为无定形的。完全无定形碳因此包括较多芳族烃及/或不饱和烃。可理解，关于无定形碳的结构规则性，其还包括位于完全无定形碳与结晶碳之间的“中”碳。透明碳因此在中碳的范围内，且为中碳的一种类型。
透明碳的一个实例含有约55at％的碳及约40at％的氢，其中剩余部分为氮及/或氧。完全无定形碳的一个实例包括约70at％的碳及约25at％的氢，其中剩余部分为氮及/或氧。因此，支撑材料20可由约55at％到约70at％的碳、约5at％或低于5at％的氮、氧、硫、金属及半金属(可缺少其中任一者)及剩余部分氢组成。“半金属”通常至少指硼、硅、砷、硒及碲。
形成支撑材料20可包括将液体混合物涂覆至衬底12上，且接着使所述液体混合物固化成为固体。所述液体混合物的涂覆可通过已知旋涂技术实现。形成支撑材料20可使用例如化学气相沉积(CVD)等其它技术实现。用于沉积透明碳的已知CVD技术包括等离子增强CVD及热蒸镀CVD。透明碳的等离子增强CVD经常在约375℃下发生。
所述液体混合物可为聚合物固体与载体以及视情况选用的交联剂及/或催化剂的混合物。可能适当的液体混合物包括抗反射涂层(ARC)材料混合物及/或硬式掩模(HM)材料混合物。可主要根据制造商的说明书(包括一系列热烘焙及/或固化阶段)处理已知用于形成抗反射涂层及/或硬式掩模的液体混合物。所述处理可使载体及其它组份蒸发，同时使聚合物固体交联及/或催化聚合物固体反应(例如，聚合)，留下符合本文中的实施例的支撑材料。
对已知液体混合物及/或制造商所建议的处理的变更可用于最有效地获得所要支撑材料。除了所述液体混合物的组成外，还可考虑固化温度及固化时间的选择，因为其会潜在地影响所得支撑材料的组成。举例来说，固化条件可影响支撑材料中键结及/或交联的类型。又，对于旋涂式涂覆来说，可考虑粘度、旋涂速率(每分钟的转数)及分配量的选择，因为其会影响所得支撑材料的厚度。
硬式掩模材料混合物的实例包括可购自密苏里大学罗拉分校布鲁尔科技有限公司(Brewer Science，Inc.of Rolla，Missouri)的专有组合物BSI.M05068B及BSI.S07051。前者产生含有约36at％碳的有机硅酸盐硬式掩模材料，而后者产生含有约22at％碳的有机钛酸盐-硅酸盐硬式掩模材料，且两者均为绝缘的。ARC材料混合物的实例包括也可购自布鲁尔科技有限公司的专有组合物BSI.M06089A。所述混合物产生含有约44at％碳的有机(无钛或硅)ARC材料，且所述涂料导电。已知的导电聚合物类别的实例包括聚(乙炔)类、聚(吡咯)类、聚(噻吩)类、聚(苯胺)类、聚(茀)类、聚(3-烷基噻吩)类、聚四硫富瓦烯类、聚萘类、聚(对苯硫醚)类及聚(对伸苯基-伸乙烯基)类。
支撑材料20可在衬底12上具有例如大于约1微米(μm)的厚度。在一些实施例中，所述厚度可能小于约3μm，或为约1.5μm到约2μm。
经图案化的掩模材料22在支撑材料20上。所述经图案化的掩模材料可包含任何适当组合物或组合物的组合。所述经图案化的掩模材料可例如包含硬式掩模(例如，多晶硅、二氧化硅及氮化硅中的一者或一者以上)；基本上由所述硬式掩模块成；或由所述硬式掩模块成。所述经图案化的掩模材料具有多个延伸穿过其的开口24、26及28。可通过以下步骤将所述掩模材料22图案化：在材料22上形成光刻光致抗蚀剂掩模(未图示)；通过适当蚀刻将图案从所述光致抗蚀剂掩模转印至材料22；且接着移除所述光致抗蚀剂掩模以存留呈图1中所展示的图案的掩模材料22。
参看图2，开口24、26及28通过适当蚀刻而延伸穿过支撑材料20。所述开口可具有高纵横比，且在一些实施例中可具有至少约20∶1、至少约30∶1或至少约40∶1的纵横比。所述开口可具有约1μm至约3μm的高度，及约60纳米(nm)或小于60纳米的宽度。所述开口可具有任何适当的外周边形状，且在一些实施例中可具有圆形或椭圆形外周边形状。如以下更详细地论述，所述开口最终用于形成螺栓型电容器结构的螺栓形存储节点。
所述开口可形成于衬底12的存储器阵列区上，且可用以形成DRAM阵列的电容器，如以下更详细地论述。
支撑材料20中开口的蚀刻可包含多种技术中的任一种，包括各向异性地蚀刻支撑材料20。所述蚀刻可使用由气体组合物产生的等离子，所述气体组合物含有O2连同SO2、SiCl4、N2或N2/CxHyFz，其中x、y及z为整数，0≤x≤6，0≤y≤4且0≤z≤8。CxHyFz的实例包括CH2F2、C4F8、C4F6、C6F6(芳族)、C5F8等。一组可能的各向异性蚀刻条件包括以约50标准立方厘米/分钟(sccm)至约300sccm的总流动速率及约1∶2至约2∶1的O2比SO2的流动速率比，将O2及SO2供应到感应耦合等离子反应器。另一组可能的各向异性蚀刻条件包括以约500sccm至约300sccm的总流动速率及约5∶1的O2比SiCl4的流动速率比，将O2及SiCl4供应到感应耦合等离子反应器。在任一组中，反应器温度均可为约20℃至约100℃，且在一些实施例中，其可为约50℃至约70℃。反应器压力可为约5毫托(milliTorr)至约100毫托，且在一些实施例中，其可为约20毫托至约40毫托。供应至顶板的功率可为约500瓦特(W)至约1200瓦特，且在一些实施例中其可为近似850瓦特。反应器偏压可为约20伏特(volt)至约200伏特，且在一些实施例中其可为近似110伏特。感应耦合等离子反应器的一个实例包括可购自加利福尼亚州弗里蒙特的拉姆研究公司(Lam Research Corporation in Fremont，California)的Lam 2300Kiyo系统。
另一组可能的各向异性蚀刻条件包括以约100sccm至约500sccm的总流动速率及约1∶2至约2∶1的O2比N2的流动速率比，将O2及N2供应到电容耦合等离子反应器。又一组可能的各向异性蚀刻条件包括将CHxFy(其中x及y为0至4的整数且x与y的和等于4)添加至O2/N2气体混合物中以提供10％至50％的总流量。在任一组中，反应器温度可为约20℃至约100℃，且在一些实施例中，其可为约50℃至约70℃。反应器压力可为约5毫托至约100毫托，且在一些实施例中，其可为约20毫托至约40毫托。所述反应器可在双频功率下操作，所述双频功率具有在约27兆赫(MHz)至约160兆赫下供应的约200W至约1000W的高频功率，及在约2MHz至约13.6MHz下供应的约20W至约1000W的低频功率。电容耦合等离子反应器的一个实例包括可购自加利福尼亚州弗里蒙特的拉姆研究公司的Lam 2300Exelan系统。
以上所论述的支撑材料20(特定来说，其中碳主要呈导电碳主链聚合物的形式)的性质可使得形成纵横比比在二氧化硅中可实现的纵横比高得多的良好质量的开口。与溅镀组份相对，在支撑材料20的各向异性蚀刻中的化学组份比二氧化硅的化学组份大。对于碳主链聚合物来说，所述差异甚至更明显。因此，可比二氧化硅支撑材料的常规蚀刻更有效地各向异性蚀刻支撑材料20，以形成高纵横比的开口。
开口24、26及28延伸穿过支撑材料20达节点14、16及18的上表面。如果所述节点对应于导电性掺杂的扩散区，则所述上表面将包含半导体材料(例如，硅及/或锗)。如果所述节点对应于含金属的材料，则所述节点的上表面将包含金属。
参看图3，在所说明的实例实施例中，掩模材料22(图2)展示为移除的。所述移除可通过相对于下伏支撑材料20对掩模材料具选择性的蚀刻来实现。在其它实施例中，所述掩模材料可留在支撑材料20上，且可接着在后续处理阶段中移除。
参看图4，导电材料30在开口24、26及28内生长以形成台座32、34及36。材料30可包含任何适当的组合物或组合物的组合。在一些实施例中，材料30包含在节点14、16及18的含金属表面上生长的金属。所述生长可包含电解电镀及/或无电处理。如果利用无电处理，那么可通过活化组合物来处理节点14、16及18的上表面(如果所述上表面不另外适于无电处理)，且/或可通过适当沉积过程(例如，物理气相沉积)在节点14、16及18的上表面上形成晶种材料。所述无电及/或电解电镀处理可包含常规操作条件，且可利用常规材料(例如，在利用无电电镀及电解电镀中的一者或两者形成材料30的应用中，材料30可包含钌、钛、铂、镍、钴及氮化钛中的一者或一者以上)。所述无电及/或电解电镀处理可在相对较低的温度下进行，例如低于约200℃的温度。所述低温对于一些在较高操作温度下将分解的含碳材料20可为有利的。
在节点14、16及18包含含半导体的上表面的实施例中，可用于在开口24、26及28内生长材料30的另一方法为外延生长。外延生长可用以形成半导体材料(例如，硅及/或锗)，所述半导体材料在外延生长期间在原位经导电性掺杂或者在外延生长之后通过植入而导电性掺杂。外延生长可包含常规操作条件，且可利用常规材料。如果选择在相对较高温度(例如，在约200℃与约1000℃之间的温度)下稳定的含碳材料，那么外延生长可在所述温度下进行。可对相对较高的温度稳定的含碳材料为含有硅及/或硅酸盐并入其中的材料。
材料30展示为仅部分地填充开口24、26及28，且因此在材料30上留下所述开口的未填充区38。有利的是，材料30未过量填充所述开口以致可除去移除将原本沉积于支撑材料20上的过量的材料30的步骤(例如，如果过量的材料30形成于支撑材料20上，那么干式蚀刻或化学机械抛光步骤将为可利用的额外移除步骤)。为了确保避免开口的过量填充，可需要使所述开口填充不足。在其它实施例中，可完全填充所述开口。又，尽管可能需要不将材料30形成于支撑材料20上，但也存在可容易地从材料20上移除材料30且因此开口的过量填充不构成问题的实施例。
在所展示的实施例中，材料30仅在开口24、26及28内生长。换句话说，材料30的生长仅在节点14、16及18上起始，且材料30不从支撑材料20的暴露表面生长。
台座32、34及36具有最上部(即，顶部)表面31及侧壁表面33。所述侧壁表面与材料20相抵。最终，台座32、34及36用作螺栓型电容器的存储节点，且因此需要暴露所述侧壁表面以用于电容器的制造。
图5展示在已移除支撑材料20(图4)暴露出台座32、34及36的侧壁表面33之后的构造10。支撑材料20的移除可通过干式剥离及包括皮拉纳(piranha)蚀刻的其它可能的干式技术或湿式技术来实现。干式剥离可包括形成等离子及将支撑材料20暴露于由所述等离子产生的氧自由基。所述等离子的形成可使用含有O2以及N2/H2及NH3中的一者或两者的气体，其中NH3及/或N2/H2有助于减少暴露于所述干式剥离的金属的氧化。所述N2/H2可为包含10％H2且剩余部分为N2的“形成气体(forming gas)”。
存在已知的干式剥离系统且可称为“微波剥离器(microwave stripper)”。等离子与经干式剥离的衬底之间的多孔格栅状结构防止等离子与所述衬底接触且损害所述衬底，但允许氧自由基穿过所述格栅以进行各向同性蚀刻。已知的干式剥离系统可购自加利福尼亚州弗里蒙特的马特森技术有限公司(Mattson Technology，Inc.in Fremont，California)及马萨诸塞州贝弗利的亚舍利技术公司(Axcelis Technologies in Beverly，Massachusetts)。干式剥离系统通常用作移除例如光致抗蚀剂及不良处理残余物的含碳聚合物以在后续处理之前清洁衬底的简单而有效的技术。支撑材料20可类似于均含有碳的光致抗蚀剂或残余物，但其中差异为：支撑材料20在用于形成高纵横比的结构时可展现大得多的厚度。处理次数或其它参数的适当修改可调整已知干式剥离过程，从而使其适用于支撑材料20的移除。
虽然将钛及/或硅用于支撑材料20可增加刚度，但所述添加剂可使支撑材料20不太易于干式剥离。以氧化物形式存在的钛及/或硅可使支撑材料甚至更不易于干式剥离。尽管存在所述潜在缺点，但对于给定结构性质及各向异性蚀刻性质的一些应用来说，钛及/硅的使用仍可为需要的。类似地，与使用碳主链聚合物相比较，使用硅酸盐主链聚合物可降低干式剥离的容易程度。
尽管在所展示的实施例中移除全部支撑材料20(图4)，但在其它实施例中可仅移除一部分支撑材料以使得仅暴露侧壁33的若干部分。
参看图6，电介质材料52及电容器极板材料54形成于台座32、34及36上及其周围。可认为台座32、34及36是第一电容器电极，且可认为电容器极板材料34是第二电容器电极，其电容耦合到所述第一电容器电极。因此，台座32、34及36分别并入电容器60、62及64中。所说明的电容器为螺栓型电容器，且其可为同时形成于衬底12上的大的螺栓型电容器阵列的一部分。可通过利用与字线相关联的晶体管栅极70、72及74以将所述电容器耦合到位线76来将所述电容器并入DRAM中。所述电容器说明为耦合到共同位线，这是在所述电容器全部在存储器阵列的一共同行中时的情况。或者，如果所述电容器全部在存储器阵列的一共同列中，那么所述电容器可耦合到共同字线。所述存储器阵列将包含众多用以单一地定址存储器阵列的个别存储器单元的字线及位线。所述晶体管栅极及位线示意性地说明于图6中，且其可包含利用任何适当方法形成的任何适当结构。因此，所述晶体管栅极及位线可包含利用常规方法形成的常规结构。
尽管在图5中将台座32、34及36展示为独立的，但在一些实施例中可利用支撑材料的栅格(未图示)以在倾斜、倾倒或邻近台座之间的静摩擦另外构成问题时提供对所述台座的额外支撑。
图6的DRAM阵列可并入各种电子系统中。以下参考图7至图10描述一些实例电子系统。
图7说明计算机系统400的实施例。计算机系统400包括监视器401或其它通信输出装置、键盘402或其它通信输入装置，及母板404。母板404可承载微处理器406或其它数据处理单元，及至少一个存储器装置408。存储器装置408可包含存储器单元的阵列，且所述阵列可与定址电路耦合以存取阵列中的个别存储器单元。另外，可将存储器单元阵列耦合到读取电路以从所述存储器单元读取数据。定址电路及读取电路可用于在存储器装置408与处理器406之间传送信息。此情形在图8中所展示的母板404的框图中说明。在所述框图中，以410来说明定址电路且以412来说明读取电路。
处理器装置406可对应于处理器模块，且与所述模块一起利用的相关联存储器可包含展示于图6中的结构。
存储器装置408可对应于存储器模块，且可包含图6中所展示的结构。
图9说明电子系统700的高级组织的简化框图。系统700可对应于例如计算机系统、过程控制系统，或使用处理器及相关联存储器的任何其它系统。电子系统700具有功能元件，包括处理器702、控制单元704、存储器装置单元706及输入/输出(I/O)装置708(应理解，在各种实施例中，所述系统可具有多个处理器、控制单元、存储器装置单元及/或I/O装置)。通常，电子系统700将具有本机指令集，其指定处理器702将对数据执行的操作以及处理器702、存储器装置单元706与I/O装置708之间的其它交互作用。控制单元704通过连续地在致使从存储器装置706提取指令且执行指令的操作集内循环来协调处理器702、存储器装置706及I/O装置708的所有操作。存储器装置706可包括图6中所展示的结构。
图10为电子系统800的简化框图。系统800包括存储器装置802，所述存储器装置802具有存储器单元阵列804、地址解码器806、行存取电路808、列存取电路810、用于控制操作的读/写控制电路812，及输入/输出电路814。存储器装置802进一步包括功率电路816及传感器820(例如，用于确定存储器单元处于低阈值传导状态还是处于高阈值非传导状态的电流传感器)。所说明的功率电路816包括电源电路880、用于提供参考电压的电路882、用于向第一互连线提供脉冲的电路884、用于向第二互连线提供脉冲的电路886，及用于向第三互连线提供脉冲的电路888。系统800还包括处理器822或用于存储器存取的存储器控制器。
存储器装置802经由布线或金属化线从处理器822接收控制信号。存储器装置802用以存储经由I/O线存取的数据。处理器822或存储器装置802中的至少一者可包括图6中所展示的结构。
可将各种电子系统制造于单一封装处理单元中，或甚至制造于单一半导体芯片上，以便减少处理器与存储器装置之间的通信时间。
电子系统可用于存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块及专用模块中，且可包括多层多芯片模块。
电子系统可为宽广范围的系统(例如，时钟、电视、手机、个人计算机、汽车、工业控制系统、飞机等)中的任一者。

Claims (11)

1.一种形成电容器的方法，其包含：
在半导体衬底上形成支撑材料，所述支撑材料含有至少20at％的碳，所述支撑材料包含分散于所述碳内的钛；
形成穿过所述支撑材料达所述衬底的开口，所述支撑材料具有一厚度且所述开口具有在所述支撑材料的所述厚度内的20∶1或大于20∶1的纵横比；
在所述开口内生长螺栓型电容器的螺栓型电极；所述螺栓型电极具有从所述螺栓型电极的顶部延伸到所述螺栓型电极的底部的侧壁表面；所述生长所述螺栓型电极包含在所述开口内且从所述半导体衬底的含半导体上表面外延生长硅和锗中的一者或两者；
移除所述支撑材料；
在移除所述支撑材料之后，在所述螺栓型电极上形成电容器电介质材料；及
在所述电容器电介质材料上形成第二电容器电极。
2.根据权利要求1所述的方法，其中所述支撑材料为电绝缘的。
3.根据权利要求1所述的方法，其中所述碳为含烃的硅酸盐主链聚合物的一部分。
4.根据权利要求1所述的方法，其中所述支撑材料为非晶的。
5.根据权利要求1所述的方法，其中所述纵横比为至少30∶1。
6.根据权利要求1所述的方法，其中所述纵横比为至少40∶1。
7.根据权利要求1所述的方法，其中所述厚度大于或等于1μm。
8.根据权利要求1所述的方法，其中所述支撑材料进一步包含硅。
9.根据权利要求8所述的方法，其中硅不超过26at％。
10.根据权利要求1所述的方法，其中所述钛以大于0at％且小于或等于12at％的浓度存在。
11.根据权利要求1所述的方法，其中所述支撑材料包含分散于所述碳内的硅，且其中所述硅不超过12.5at％。
CN2009801313481A 2008-08-13 2009-07-16 制造电容器、动态随机存取存储器阵列及电子系统的方法 Active CN102119441B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/190,821 US8268695B2 (en) 2008-08-13 2008-08-13 Methods of making capacitors
US12/190,821 2008-08-13
PCT/US2009/050863 WO2010019343A2 (en) 2008-08-13 2009-07-16 Methods of making capacitors, dram arrays and electronic systems

Publications (2)

Publication Number Publication Date
CN102119441A CN102119441A (zh) 2011-07-06
CN102119441B true CN102119441B (zh) 2013-06-19

Family

ID=41669550

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801313481A Active CN102119441B (zh) 2008-08-13 2009-07-16 制造电容器、动态随机存取存储器阵列及电子系统的方法

Country Status (6)

Country Link
US (2) US8268695B2 (zh)
EP (1) EP2313925B1 (zh)
KR (1) KR101225861B1 (zh)
CN (1) CN102119441B (zh)
TW (1) TWI478289B (zh)
WO (1) WO2010019343A2 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US7682924B2 (en) * 2007-08-13 2010-03-23 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8388851B2 (en) * 2008-01-08 2013-03-05 Micron Technology, Inc. Capacitor forming methods
US8274777B2 (en) * 2008-04-08 2012-09-25 Micron Technology, Inc. High aspect ratio openings
US7759193B2 (en) * 2008-07-09 2010-07-20 Micron Technology, Inc. Methods of forming a plurality of capacitors
KR101087877B1 (ko) * 2008-12-23 2011-11-30 주식회사 하이닉스반도체 고집적 반도체 장치의 제조 방법 및 반도체 장치
US8268730B2 (en) * 2009-06-03 2012-09-18 Micron Technology, Inc. Methods of masking semiconductor device structures
US8518788B2 (en) 2010-08-11 2013-08-27 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8394682B2 (en) 2011-07-26 2013-03-12 Micron Technology, Inc. Methods of forming graphene-containing switches
US9076680B2 (en) 2011-10-18 2015-07-07 Micron Technology, Inc. Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array
US8946043B2 (en) 2011-12-21 2015-02-03 Micron Technology, Inc. Methods of forming capacitors
US8652926B1 (en) 2012-07-26 2014-02-18 Micron Technology, Inc. Methods of forming capacitors
US10090376B2 (en) 2013-10-29 2018-10-02 Micron Technology, Inc. Methods of forming semiconductor device structures, and methods of forming capacitor structures
US10381102B2 (en) * 2014-04-30 2019-08-13 Micron Technology, Inc. Memory devices having a read function of data stored in a plurality of reference cells

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7326587B2 (en) * 2001-05-31 2008-02-05 Samsung Electronics Co., Ltd. Semiconductor memory device having capacitor and method of forming the same

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4705659A (en) 1985-04-01 1987-11-10 Motorola, Inc. Carbon film oxidation for free-standing film formation
US5155657A (en) * 1991-10-31 1992-10-13 International Business Machines Corporation High area capacitor formation using material dependent etching
JP4053647B2 (ja) * 1997-02-27 2008-02-27 株式会社東芝 半導体記憶装置及びその製造方法
US6294425B1 (en) 1999-10-14 2001-09-25 Samsung Electronics Co., Ltd. Methods of forming integrated circuit capacitors by electroplating electrodes from seed layers
JP2001257327A (ja) * 2000-03-10 2001-09-21 Nec Corp 半導体装置およびその製造方法
US6713378B2 (en) 2000-06-16 2004-03-30 Micron Technology, Inc. Interconnect line selectively isolated from an underlying contact plug
JP4088052B2 (ja) * 2001-07-17 2008-05-21 株式会社東芝 半導体装置の製造方法
US6984301B2 (en) * 2002-07-18 2006-01-10 Micron Technology, Inc. Methods of forming capacitor constructions
US7468323B2 (en) * 2004-02-27 2008-12-23 Micron Technology, Inc. Method of forming high aspect ratio structures
KR100539268B1 (ko) * 2004-06-24 2005-12-27 삼성전자주식회사 반도체 메모리 소자의 제조 방법
JP2006135261A (ja) * 2004-11-09 2006-05-25 Elpida Memory Inc キャパシタの製造方法
KR20060134344A (ko) 2005-06-22 2006-12-28 주식회사 하이닉스반도체 반도체 장치의 캐패시터 형성방법
US20070001208A1 (en) 2005-06-30 2007-01-04 Andrew Graham DRAM having carbon stack capacitor
US7199005B2 (en) * 2005-08-02 2007-04-03 Micron Technology, Inc. Methods of forming pluralities of capacitors
KR100656283B1 (ko) 2005-12-14 2006-12-11 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
US7557013B2 (en) * 2006-04-10 2009-07-07 Micron Technology, Inc. Methods of forming a plurality of capacitors
KR20070110747A (ko) 2006-05-15 2007-11-20 주식회사 하이닉스반도체 반도체소자의 스토리지노드 형성방법
CN101573772B (zh) 2006-10-04 2011-10-05 Nxp股份有限公司 Mim电容器
KR101270200B1 (ko) * 2006-10-30 2013-05-31 삼성디스플레이 주식회사 와이어 그리드 편광 패턴의 제조 방법 및 이에 의해 제조된액정 표시 장치
US7476587B2 (en) * 2006-12-06 2009-01-13 Macronix International Co., Ltd. Method for making a self-converged memory material element for memory cell
US8388851B2 (en) 2008-01-08 2013-03-05 Micron Technology, Inc. Capacitor forming methods
US7618874B1 (en) 2008-05-02 2009-11-17 Micron Technology, Inc. Methods of forming capacitors
US7696056B2 (en) 2008-05-02 2010-04-13 Micron Technology, Inc. Methods of forming capacitors
KR20100004648A (ko) 2008-07-04 2010-01-13 주식회사 하이닉스반도체 반도체 장치의 캐패시터 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7326587B2 (en) * 2001-05-31 2008-02-05 Samsung Electronics Co., Ltd. Semiconductor memory device having capacitor and method of forming the same

Also Published As

Publication number Publication date
KR101225861B1 (ko) 2013-01-24
US8268695B2 (en) 2012-09-18
US8853050B2 (en) 2014-10-07
US20130005111A1 (en) 2013-01-03
KR20110042212A (ko) 2011-04-25
EP2313925A2 (en) 2011-04-27
EP2313925B1 (en) 2017-10-25
WO2010019343A2 (en) 2010-02-18
CN102119441A (zh) 2011-07-06
TW201017829A (en) 2010-05-01
WO2010019343A3 (en) 2010-05-14
EP2313925A4 (en) 2012-12-05
US20100041204A1 (en) 2010-02-18
TWI478289B (zh) 2015-03-21

Similar Documents

Publication Publication Date Title
CN102119441B (zh) 制造电容器、动态随机存取存储器阵列及电子系统的方法
US9224798B2 (en) Capacitor forming methods
EP2351071B1 (en) Method for forming a capacitor with selective formation of a conductive material
US11302714B2 (en) Three-dimensional memory device including a composite semiconductor channel and a horizontal source contact layer and method of making the same
JP2006013504A (ja) メモリ・ゲイン・セル、メモリ回路、およびゲイン・セルのための構造を形成する方法（水平メモリ・ゲイン・セル）
KR19980055746A (ko) 반도체 소자의 전극 형성방법
US20080067568A1 (en) Capacitor with hemispherical silicon-germanium grains and a method for making the same
US9576848B2 (en) Method of treating a porous dielectric layer and a method of fabricating a semiconductor device using the same
US20210233768A1 (en) Electronic devices comprising silicon carbide materials and related methods and systems
KR100307294B1 (ko) 반도체장치의제조방법
JP2004031728A (ja) 記憶装置
KR20090088549A (ko) 탄소나노튜브 수직성장법을 통한 ｃｏｂ타입 슈퍼 캐패시터형성 방법
US20210126103A1 (en) Apparatus comprising wordlines comprising multiple metal materials, and related methods and electronic systems
KR100567058B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100338818B1 (ko) 반도체장치의 전하저장전극 형성방법
KR100522420B1 (ko) 도핑효율을 증대시킨 엠피에스 구조의 캐패시터 제조 방법
KR100541679B1 (ko) 반도체소자의 캐패시터 형성방법
JPH11289063A (ja) 半導体装置の製造方法
WO2022031357A1 (en) Three-dimensional memory device including a composite semiconductor channel and a horizontal source contact layer and method of making the same
CN114695351A (zh) 一种半导体存储器结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant