CN102110475B - 一种存储器的读出电路及其从存储器中读出数据的方法 - Google Patents
一种存储器的读出电路及其从存储器中读出数据的方法 Download PDFInfo
- Publication number
- CN102110475B CN102110475B CN 201110031781 CN201110031781A CN102110475B CN 102110475 B CN102110475 B CN 102110475B CN 201110031781 CN201110031781 CN 201110031781 CN 201110031781 A CN201110031781 A CN 201110031781A CN 102110475 B CN102110475 B CN 102110475B
- Authority
- CN
- China
- Prior art keywords
- connects
- pipe
- pmos pipe
- drain electrode
- storer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dram (AREA)
Abstract
本发明适用于半导体器件领域，提供了一种存储器读出电路及其读出数据的方法。所述读出电路采用两级开环放大器结构，所述放大器具有一差分输入对；所述差分输入对的两个输入端分别连接一存储单元和一参考单元；所述参考单元为一未编程的存储单元，在版图上和存储单元放置在一起。所述方法包括下述步骤：在读出数据之前，对差分输入对的两个输入端的数据清零。本发明对读出电路的数据读出方法进行改进，在读出数据之前，首先对差分输入对的两个输入端的数据清零，使读出的数据不容易被辐照电离出的电荷影响，在一定程度上提高了读出电路的抗辐照性能，通过设置放大器的放大倍数和带宽，可实现高精度和高速度。
Description
技术领域
本发明属于半导体器件领域，尤其涉及一种存储器的读出电路及其从存储器中读出数据的方法。
背景技术
随着集成电路工艺技术的进步，对芯片的功耗、面积、性能变得越来越苛刻，特征尺寸和面积不断减小，电源电压和功耗不断降低，速度和精度等性能要求不断提高，半导体存储器在这种技术发展趋势的环境下，要求存储容量变大、读出数据的速度变快。
读出电路是存储器设计中的关键单元模块之一，其响应速度和精度直接决定了存储器存取数据的时间大小，因此设计一款满足电路应用要求的读出电路显得至关重要。传统的存储器读出电路常采用低功耗的正反馈锁存结构，但其在某些特定的应用领域如太空，由于辐照可能会产生锁存数据错误，通常需要加固技术来应对辐照环境，但现有的锁存结构加固技术会降低存储器读出速度，且很难达到抗辐照的效果，使得正反馈锁存结构在辐照环境中的应用失去了吸引力。因此，必须在抗辐照、功耗、面积、速度等方面折中，相比之下，采用开环放大器结构的读出电路能够很好的工作在辐照环境，而且能够达到很高的速度和精度。但是普通的两级开环放大器中，差分结构的输入对的两个MOS管相等（即两个MOS管的实际宽长比、阈值电压、栅氧厚度等参数基本一样），并且需要版图匹配，容易被辐照电离出的电荷影响，而普通的锁存结构读出电路也可能被单粒子打翻电压，读出错误数据。
总之，现有的存储器读出电路设计难以兼顾抗辐照、功耗、面积、速度、精度等性能要求。
发明内容
本发明所要解决的技术问题在于提供一种受环境影响较小、芯片面积较小的存储器读出电路。
本发明是这样实现的，一种存储器的读出电路，所述读出电路具有一差分输入对，其中，所述差分输入对的正输入端和负输入端连接至存储器中两个不同的存储单元；
所述差分输入对的正输入端和负输入端均连接有清零信号发生单元。
进一步地，所述清零信号发生单元包括：
NMOS管N1，其栅极连接复位端，漏极连接所述差分输入对的正输入端，源极连接参考电位端；
NMOS管N2，其栅极连接复位端，漏极连接所述差分输入对的负输入端，源极连接参考电位端。
进一步地，所述存储器可工作于单端模式和差分模式；
当工作于单端模式时，差分输入对的负输入端连接的存储单元不被编程；
当工作于差分模式时，差分输入对的正输入端连接的存储单元和负输入端连接的存储单元中，只有一个被编程。
进一步地，所述读出电路采用两级开环放大器结构，包括依次连接的第一级放大器、第二级放大器、反相器；
所述第一级放大器包括：PMOS管P1、PMOS管P2、PMOS管P3、NMOS管N3、NMOS管N4；其中，PMOS管P1、PMOS管P2的栅极分别作为差分输入对的正、负输入端连接至存储器中不同的存储单元，PMOS管P3的栅极连接偏置电压输入端，PMOS管P3的源极连接电源端，PMOS管P3的漏极同时连接PMOS管P1和PMOS管P2的源极，NMOS管N3和NMOS管N4的漏极分别连接PMOS管P1和PMOS管P2的漏极，NMOS管N3和NMOS管N4的栅极均连接至PMOS管P1的漏极，NMOS管N3和NMOS管N4的源极均连接至参考电位端；
所述第二级放大器包括：PMOS管P4、NMOS管N5；其中，PMOS管P4的栅极连接偏置电压输入端，PMOS管P4的源极连接电源端，PMOS管P4的漏极连接NMOS管N5的漏极，NMOS管N5的栅极连接PMOS管P2的漏极，NMOS管N5的源极连接至参考电位端；
所述反相器的输入端连接所述PMOS管P4的漏极和所述NMOS管N5的漏极之间的节点，所述反相器的输出端作为读出电路的输出端。
本发明还提供了一种上述任意一种读出电路从存储器中读出数据的方法，包括下述步骤：
在读出数据之前，对差分输入对的两个输入端的正输入端和负输入端的数据清零。
本发明对读出电路的结构进行改进，使读出电路的差分输入对连接存储器中两个不同的存储单元，通过调节读出电路的阈值电压读出数据，可减小芯片工作环境变化的影响，本设计结构简单、思路新颖、匹配度高，相比之下可以减少带隙基准及参考电压电路的设计，可减小芯片面积和减少工作量。进一步设置该两个存储单元中有一个存储单元始终不被编程或只有一个存储单元被编程，可使存储器选择性地工作于存储容量更大的单端模式或可靠性更高的差分模式。另外在读出数据之前，首先对差分输入对的两个输入端的数据清零，使读出的数据不容易被辐照电离出的电荷影响，也在一定程度上提高了读出电路的抗辐照性能。读出电路采用两级开环放大器结构，通过设置放大器的放大倍数和带宽，可实现高精度和高速度。
附图说明
图1是本发明实施例提供的匹配存储单元的存储器读出电路设计原理图；
图2是图1所示存储器读出电路的进一步改进设计图；
图3是图2所示存储器读出电路的一种电路示例图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明实施例中，本发明对读出电路的结构和数据读出方法进行改进，使读出电路的差分输入对连接存储器中两个不同的存储单元，进一步设置该两个存储单元中有一个存储单元始终不被编程或只有一个存储单元被编程，可使存储器选择性地工作于存储容量更大的单端模式或可靠性更高的差分模式。另外在读出数据之前，首先对差分输入对的两个输入端的数据清零，使读出的数据不容易被辐照电离出的电荷影响。
普通的开环放大器构成的读出电路，通常工作在单端模式下，参考电压由带隙基准电压分压得到，要达到高精度的带隙基准，需要采用高性能运放达到高电源抑制比，或同时需要对电路进行二阶温度补偿，且电路匹配度要求非常高，一个小的寄生电阻会造成实际电压偏离设计值较大。通过以上途径抑制温度、电源电压及工艺的变化，同时另行需要一个低通滤波器来得到一个稳定的输出电压。对于高精度的参考电压，其设计难度较大。
图1示出了本发明实施例提供的存储器读出电路设计原理。本设计中读出电路具有一差分输入对，其中差分输入对的正输入端INP和负输入端INM连接至存储器中两个不同的存储单元，如图1中示出的第一存储单元和第二存储单元。由于上述第一存储单元和第二存储单元位于同一个器件中，在版图上同时设计，且在相同的工艺条件中制作出，两者的参数的实际值与设计值的偏差相同，输入至读出电路的差分输入对并经过比较后不会发生误差，因此通过调节读出电路的阈值电压读出数据，可减小芯片工作环境变化的影响。本设计结构简单、思路新颖、匹配度高，相比之下可以减少带隙基准及参考电压电路的设计，可减小芯片面积和减少工作量。
外太空辐射环境主要以三种方式影响CMOS器件：总剂量辐射效应(TID)、单粒子翻转效应(SEU)和单粒子闩锁效应(SEL)。所以在位线上有可能产生辐射电离出的电荷，必须在求值前进行位线清零，同时版图设计加固，消除辐照的影响。
普通的两级开环放大器，输入对采用差分结构，差分输入对的两个MOS管相等，并且需要版图匹配。通常情况下是没有清零脉冲的，容易被辐照电离出的电荷影响，导致读出错误数据。图2是图1所示存储器读出电路的进一步改进设计图，在差分输入对的正输入端INP和负输入端INM均连接有清零信号发生单元，在从存储器中读出数据时，清零信号发生单元首先对正输入端INP和负输入端INM清零，以降低辐照环境的影响。
图3是图2所示存储器读出电路的一种电路示例图。参照图2，清零信号发生单元包括：NMOS管N1和NMOS管N2，其中，NMOS管N1的栅极连接复位端RESET，漏极连接所述差分输入对的正输入端，源极连接参考电位端；NMOS管N2的栅极连接复位端RESET，漏极连接所述差分输入对的负输入端，源极连接参考电位端。具体复位端RESET可通过发出高电平使NMOS管N1和NMOS管N2导通，实现差分输入端清零。
图3所示的读出电路采用两级开环放大器结构，包括依次连接的第一级放大器、第二级放大器、反相器。其中，第一级放大器包括：PMOS管P1、PMOS管P2、PMOS管P3、NMOS管N3、NMOS管N4，具体连接关系如下：PMOS管P1、PMOS管P2的栅极分别作为差分输入对的正、负输入端连接至存储器中不同的存储单元，PMOS管P3的栅极连接偏置电压输入端，PMOS管P3的源极连接电源端，PMOS管P3的漏极同时连接PMOS管P1和PMOS管P2的源极，NMOS管N3和NMOS管N4的漏极分别连接PMOS管P1和PMOS管P2的漏极，NMOS管N3和NMOS管N4的栅极均连接至PMOS管P1的漏极，NMOS管N3和NMOS管N4的源极均连接至参考电位端。第二级放大器包括：PMOS管P4、NMOS管N5，具体连接关系如下：PMOS管P4的栅极连接偏置电压输入端，PMOS管P4的源极连接电源端，PMOS管P4的漏极连接NMOS管N5的漏极，NMOS管N5的栅极连接PMOS管P2的漏极，NMOS管N5的源极连接至参考电位端。反相器的输入端连接PMOS管P4的漏极和NMOS管N5的漏极之间的节点，反相器的输出端则作为读出电路的输出端。
下面详述图3所示工作电路的工作原理。BIAS偏置电路提供一个偏置电压，使电路正常工作。然后进行RESET清零，对INP和INM两端清除以前的值。清零后的INP和INM值为0，再停止清零。此后INP和INM上面就会充电到实际存储单元的电压。电压输送到第一级放大，通过P1和P2两个MOS管，这两个管子不同，使得阈值电压为400mv，转换为电流，假设为I1和I2，I1电流通过复制，得到I1’，I2和I1’之差再乘以第一级输出端的电阻，得到第一级输出的电压，通过第一级的分析可以看出第一级的输出实际上是体现了INP和INM+400mv之间的差值放大。但是这个放大倍数较大，需要增加第二级放大。最后通过反相器达到满摆幅。目的是比较INP和INM+400mv并输出数字信号。其中P1和P2工作在线性区，其他MOS管工作在饱和区，输入端控制P1和P2的导通电阻（此处原本内容删除），使得流过P1和P2的电流有差异，再通过电流镜求电流差，最后经过NMOS管放大。通过设置放大器的放大倍数和带宽，可实现高精度和高速度。
由于图1中采用参考单元，清零后参考单元位线上的电压为0，为了能够识别编程的存储单元，需要设置一个阈值电压（如200mv），通过设计P1和P2的W/L比例不同来实现。
本设计通过选择放大器输入差分对W/L的比例，可配置整体电路工作在差分或单端两种模式下。常见的半导体存储器如SRAM，工作于差分模式，存储一位数据需要两个差分的存储单元。而本设计中，存储器可工作于单端模式，相对于差分模式可以得到两倍的数据量。同时为了增加系统的可靠性，又设置了电路的差分工作模式，在存储容量和可靠性方面可进行选择。
当存储器工作于单端模式下时，在存储器中与读出电路连接的两个存储单元中，连接在差分输入对的负输入端的存储单元始终不被编程，此模式下的参考存储单元可以共用，使得存储1M位数据，大约需要1M存储单元+1k个参考单元。通过调节P1和P2的宽长比不同，并在版图上匹配好，可得到放大器的阈值（如200mv）。存储器读取存储单元值时，INP端连接第一存储单元，INM端连接第二存储单元作为参考。若第一存储单元未编程，则清零后的放大器两端都保持为0，INP端达不到阈值（如200mv），读出0。
当存储器工作于差分模式下时，在存储器中与读出电路连接的两个存储单元中，只有一个存储单元被编程，这样INP和INM的组合只有两种10和01，分别对应存储的数据1和0.差分模式时，存储1M的数据需要2M的存储单元。通过调节P1和P2的宽长比相等，并在版图上匹配好，可得到放大器的阈值几乎为0（＜20mv）。存储器读取存储单元值时，INP端连接存储单元1，INM端连接存储单元2。若存储单元1未编程，存储单元2编程，则放大器清零后，INP端保持0，INM端电压持续上升，当INM端电压达到20mv以上，则输出0；若存储单元2未编程，存储单元1编程，则放大器清零后，INM端保持0，INP端电压持续上升，当INP端电压达到20mv以上，则输出1。
根据实际应用情况的要求，设计电路时可通过调节P1和P2的不同的宽长比，可得到需要的阈值电压（如0～500mv）。
通过采用0.18u工艺HSPICE模型参数对读出电路的性能进行模拟，结果表明此器件能够很好的工作于辐照环境，同时具有高精度和高速度。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (5)
1.一种存储器的读出电路，其特征在于，所述读出电路具有一差分输入对，其中，所述差分输入对的正输入端和负输入端连接至存储器中两个不同的存储单元;
所述差分输入对的正输入端和负输入端均连接有清零信号发生单元。
2.如权利要求1所述的存储器的读出电路，其特征在于，所述清零信号发生单元包括：
NMOS管N1，其栅极连接复位端，漏极连接所述差分输入对的正输入端，源极连接参考电位端；
NMOS管N2，其栅极连接复位端，漏极连接所述差分输入对的负输入端，源极连接参考电位端。
3.如权利要求1所述的存储器的读出电路，其特征在于，所述存储器可工作于单端模式和差分模式；
当工作于单端模式时，差分输入对的负输入端连接的存储单元不被编程；
当工作于差分模式时，差分输入对的正输入端连接的存储单元和负输入端连接的存储单元中，只有一个被编程。
4.如权利要求1至3任一项所述的存储器的读出电路，其特征在于，所述读出电路采用两级开环放大器结构，包括依次连接的第一级放大器、第二级放大器、反相器；
所述第一级放大器包括：PMOS管P1、PMOS管P2、PMOS管P3、NMOS管N3、NMOS管N4；其中，PMOS管P1、PMOS管P2的栅极分别作为差分输入对的正、负输入端连接至存储器中不同的存储单元，PMOS管P3的栅极连接偏置电压输入端，PMOS管P3的源极连接电源端，PMOS管P3的漏极同时连接PMOS管P1和PMOS管P2的源极，NMOS管N3和NMOS管N4的漏极分别连接PMOS管P1和PMOS管P2的漏极，NMOS管N3和NMOS管N4的栅极均连接至PMOS管P1的漏极，NMOS管N3和NMOS管N4的源极均连接至参考电位端；
所述第二级放大器包括：PMOS管P4、NMOS管N5；其中，PMOS管P4的栅极连接偏置电压输入端，PMOS管P4的源极连接电源端，PMOS管P4的漏极连接NMOS管N5的漏极，NMOS管N5的栅极连接PMOS管P2的漏极，NMOS管N5的源极连接至参考电位端；
所述反相器的输入端连接所述PMOS管P4的漏极和所述NMOS管N5的漏极之间的节点，所述反相器的输出端作为读出电路的输出端。
5.一种如权利要求1至4任一项所述的读出电路从存储器中读出数据的方法，其特征在于，包括下述步骤：
在读出数据之前，对差分输入对的两个输入端的正输入端和负输入端的数据清零。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110031781 CN102110475B (zh) | 2011-01-27 | 2011-01-27 | 一种存储器的读出电路及其从存储器中读出数据的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110031781 CN102110475B (zh) | 2011-01-27 | 2011-01-27 | 一种存储器的读出电路及其从存储器中读出数据的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102110475A CN102110475A (zh) | 2011-06-29 |
| CN102110475B true CN102110475B (zh) | 2013-09-04 |
Family
ID=44174603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201110031781 Expired - Fee Related CN102110475B (zh) | 2011-01-27 | 2011-01-27 | 一种存储器的读出电路及其从存储器中读出数据的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102110475B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103632715B (zh) * | 2013-05-08 | 2017-03-08 | 中国科学院电子学研究所 | 用于可编程逻辑器件的二模冗余配置存储单元电路 |
| CN109256158A (zh) * | 2018-08-16 | 2019-01-22 | 歌尔股份有限公司 | 感测电路 |
| CN111008506B (zh) * | 2019-11-30 | 2023-04-07 | 中国科学院新疆理化技术研究所 | 一种基于阈值电压类型匹配的6-t存储单元抗总剂量加固方法 |
| CN113946178B (zh) * | 2020-07-15 | 2023-04-28 | 上海江波龙微电子技术有限公司 | 存储器及其偏置电压产生电路、方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1366677A (zh) * | 2000-06-21 | 2002-08-28 | 爱特梅尔股份有限公司 | 非易失存储器高速读出用基准单元 |
| CN101800068A (zh) * | 2010-03-10 | 2010-08-11 | 上海宏力半导体制造有限公司 | 一种读出放大电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008077766A (ja) * | 2006-09-21 | 2008-04-03 | Renesas Technology Corp | 半導体装置 |
-
2011
- 2011-01-27 CN CN 201110031781 patent/CN102110475B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1366677A (zh) * | 2000-06-21 | 2002-08-28 | 爱特梅尔股份有限公司 | 非易失存储器高速读出用基准单元 |
| CN101800068A (zh) * | 2010-03-10 | 2010-08-11 | 上海宏力半导体制造有限公司 | 一种读出放大电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102110475A (zh) | 2011-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100395843C (zh) | 高速低功耗电流灵敏放大器 | |
| Sharma et al. | A robust, ultra low-power, data-dependent-power-supplied 11T SRAM cell with expanded read/write stabilities for internet-of-things applications | |
| CN103474093B (zh) | 控制灵敏放大器开启的追踪电路和采用追踪电路的sram | |
| Kumar et al. | A review on performance evaluation of different low power SRAM cells in nano-scale era | |
| Gavaskar et al. | Low power self-controllable voltage level and low swing logic based 11T SRAM cell for high speed CMOS circuits | |
| Ickes et al. | A 28 nm 0.6 V low power DSP for mobile applications | |
| CN102097123A (zh) | 一种抗单粒子效应的静态随机存储器单元 | |
| Prasad et al. | Statistical analysis of low-power SRAM cell structure | |
| CN105745715A (zh) | 使用电阻式存储器的具有保持性的存储器单元 | |
| CN102385901B (zh) | 低功耗apd灵敏放大器 | |
| CN102110475B (zh) | 一种存储器的读出电路及其从存储器中读出数据的方法 | |
| CN102930891A (zh) | 读出电路 | |
| CN102646440A (zh) | 非对称读出放大器设计 | |
| CN116434794B (zh) | 基于下交叉耦合的自适应关断型sram灵敏放大器电路、模块 | |
| CN104392745B (zh) | 一种高写入速度低静态功耗抗单粒子翻转的sram单元 | |
| CN109119119B (zh) | 灵敏放大器 | |
| Zhu et al. | A review of sense amplifiers for static random access memory | |
| CN104681055A (zh) | 一种应用于静态随机存储器电路的高速电流灵敏放大器 | |
| CN116168736B (zh) | 基于上交叉耦合的自适应关断型sram灵敏放大器电路、模块 | |
| Anh-Tuan et al. | Hybrid-mode SRAM sense amplifiers: New approach on transistor sizing | |
| Kumar et al. | Stability and performance analysis of low power 6T SRAM cell and memristor based SRAM cell using 45NM CMOS technology | |
| CN109658962B (zh) | 一种抗单粒子多节点翻转的近阈值sram存储单元 | |
| CN103440014A (zh) | 连续输出全集成开关电容带隙基准电路 | |
| Gupta et al. | Novel low-power and stable SRAM cells for sub-threshold operation at 45 nm | |
| Kumar et al. | Impact of different technology node on the delay and power dissipation of 6T SRAM cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C53 | Correction of patent for invention or patent application | ||
| CB02 | Change of applicant information |
Address after: 518057 Guangdong city of Shenzhen province Nanshan District Gao Xin Road No. 015 building six layer A in micro research Applicant after: Shenzhen Guowei Electronics Co., Ltd. Address before: 518000 Guangdong city of Shenzhen province high tech Industrial Park South high SSMEC building 6 floor Applicant before: Guowei Electronics Co., Ltd., Shenzhen |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: APPLICANT; FROM: GUOWEI ELECTRONICS CO., LTD., SHENZHEN TO: SHENZHEN STATEMICRO ELECTRONICS CO., LTD. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130904 Termination date: 20210127 |