CN102097335B - 封装结构及其封装工艺 - Google Patents

封装结构及其封装工艺 Download PDF

Info

Publication number
CN102097335B
CN102097335B CN200910254199.XA CN200910254199A CN102097335B CN 102097335 B CN102097335 B CN 102097335B CN 200910254199 A CN200910254199 A CN 200910254199A CN 102097335 B CN102097335 B CN 102097335B
Authority
CN
China
Prior art keywords
protective layer
semiconductor element
face
line motherboard
semiconductor elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910254199.XA
Other languages
English (en)
Other versions
CN102097335A (zh
Inventor
沈启智
陈仁川
潘彦良
张惠珊
洪嘉临
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN200910254199.XA priority Critical patent/CN102097335B/zh
Publication of CN102097335A publication Critical patent/CN102097335A/zh
Application granted granted Critical
Publication of CN102097335B publication Critical patent/CN102097335B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

一种封装工艺如下所述。首先，提供载具。接着，在载具上配置线路母板，线路母板包括多个线路板。然后，提供多个半导体元件，且各半导体元件具有相对的顶面与底面，各半导体元件具有多个导电通道，各导电通道具有相对的第一端面与第二端面，且各半导体元件的底面暴露出对应的导电通道的第二端面。之后，使半导体元件分别通过对应的导电通道而连接至线路板，其中半导体元件的底面朝向线路母板，且各半导体元件与对应的线路板之间形成有绝缘胶。接着，在线路母板上形成保护层，保护层覆盖半导体元件。然后，薄化保护层与半导体元件，以暴露出导电通道的第一端面。

Description

封装结构及其封装工艺
技术领域
本发明是涉及一种封装结构及其封装工艺，且特别是涉及一种适于应用在堆叠式半导体元件封装工艺中的封装结构及其封装工艺。
背景技术
在现今的资讯社会中，使用者均是追求高速度、高品质、多功能性的电子产品。就产品外观而言，电子产品的设计是朝向轻、薄、短、小的趋势迈进。因此，电子封装技术发展出诸如堆叠式半导体元件封装等多半导体元件封装技术。
堆叠式半导体元件封装是利用垂直堆叠的方式将多个半导体元件封装于同一封装结构中，如此可提升封装密度以使封装体小型化，且可利用立体堆叠的方式缩短半导体元件之间的信号传输的路径长度，以提升半导体元件之间信号传输的速度，并可将不同功能的半导体元件组合于同一封装体中。
已知的堆叠式半导体元件封装的制作方法如下所述。首先，将多个半导体元件相互堆叠而形成半导体元件堆叠结构，这些半导体元件至少其中之一具有多个贯穿半导体元件的直通硅晶穿孔(Through Silicon Via，TSV)结构，且半导体元件之间可通过直通硅晶穿孔结构而彼此电性连接。之后，再将半导体元件堆叠结构配置于线路板上，以通过直通硅晶穿孔结构电性连接至线路板，并于线路板上形成封装胶体，以保护半导体元件堆叠结构。换言之，已知技术是先制作出半导体元件堆叠结构，之后才将半导体元件堆叠结构安装于线路板上。
然而，已知的堆叠式半导体元件封装的制作方法必须在工艺一开始时就先决定构成半导体元件堆叠结构的多个半导体元件的种类(或布线)，以致于降低堆叠式半导体元件封装工艺的在半导体元件搭配上的选择弹性。
发明内容
本发明提供一种封装结构，适于应用在堆叠式半导体元件封装工艺中且其可依实际情况而与不同的半导体元件搭配。
本发明提供一种封装工艺，可增加封装结构在堆叠式半导体元件封装工艺中半导体元件搭配上的选择弹性。
本发明提出一种封装工艺如下所述。首先，提供载具。接着，在载具上配置线路母板，线路母板包括多个线路板。然后，提供多个第一半导体元件，且各第一半导体元件具有相对的第一顶面与底面，各第一半导体元件具有多个导电通道，各导电通道具有相对的第一端面与第二端面，且各第一半导体元件的底面暴露出对应的导电通道的第二端面。之后，使第一半导体元件分别通过对应的导电通道而连接至线路板，其中第一半导体元件的底面朝向线路母板。接着，在线路母板上形成第一保护层，第一保护层覆盖第一半导体元件。然后，薄化第一保护层与第一半导体元件，以暴露出导电通道的第一端面。
在本发明的实施例中，上述的封装工艺还包括在暴露出导电通道的第一端面之后，移除第一保护层，以及于线路母板上形成第二保护层，第二保护层覆盖第一半导体元件。
在本发明的实施例中，封装工艺还包括下述步骤。在形成第二保护层之后，薄化第二保护层，以暴露出导电通道的第一端面，其中第二保护层覆盖各第一半导体元件的远离线路母板的第二顶面，且各导电通道的远离该线路母板的端部突出于第二保护层的远离线路母板的表面。之后，将多个第二半导体元件分别连接至第一半导体元件，其中各第一半导体元件的导电通道连接对应的第二半导体元件。接着，在线路母板上形成第三保护层，第三保护层覆盖第二半导体元件。然后，分离线路母板与载具。之后，沿着线路板的边界切割第二保护层、第三保护层与线路母板，以形成多个封装结构。
在本发明的实施例中，上述的薄化第一保护层与各第一半导体元件的方法包括对第一保护层的远离线路母板的第一侧进行研磨工艺，以暴露出导电通道的第一端面，以及自第一保护层的第一侧薄化第一保护层与第一半导体元件，以使导电通道的远离线路母板的端部突出于对应的第一半导体元件的远离线路母板的第二顶面。
在本发明的实施例中，上述的封装工艺还包括对各导电通道的第一端面进行表面处理工艺，以形成至少覆盖第一端面的覆盖层。
在本发明的实施例中，上述的封装工艺还包括在将第一半导体元件分别连接至线路板之前，将多个第一绝缘胶分别形成在线路板上，以及在将第一半导体元件分别连接至线路板时，使各第一半导体元件配置于对应的第一绝缘胶上，且各第一绝缘胶包覆对应的第一半导体元件的底面上的多个导电凸块，其中导电凸块连接至对应的线路板。
在本发明的实施例中，上述的封装工艺还包括在暴露出导电通道的第一端面之后，将多个第二半导体元件分别连接至第一半导体元件，其中各第一半导体元件的导电通道连接对应的第二半导体元件；于线路母板上形成第三保护层，第三保护层覆盖第二半导体元件；分离线路母板与载具；以及沿着线路板的边界切割第一保护层、第三保护层与线路母板，以形成多个封装结构。
本发明提出一种封装结构包括线路板、第一半导体元件以及第一保护层。第一半导体元件配置于线路板上，并具有相对的顶面与底面，其中底面朝向线路板，且第一半导体元件具有多个导电通道，各导电通道具有相对的第一端面与第二端面，顶面暴露出导电通道的第一端面，底面暴露出导电通道的第二端面。第一保护层配置于线路板上，并至少包覆第一半导体元件的侧壁且暴露出导电通道的第一端面，其中第一保护层的侧壁切齐于线路板的侧壁。
在本发明的实施例中，上述的封装结构还包括覆盖层，其配置于各导电通道的第一端面上。
在本发明的实施例中，上述的封装结构还包括第二半导体元件以及第三保护层，第二半导体元件配置于第一半导体元件的顶面上，并连接第一半导体元件的导电通道，第三保护层配置于线路板上且覆盖第二半导体元件。
在本发明的实施例中，上述的第三保护层的侧壁切齐于第一保护层的侧壁以及线路板的侧壁。
在本发明的实施例中，各导电通道的远离线路板的端部突出于第一半导体元件的顶面。
在本发明的实施例中，第一保护层的远离线路板的顶面切齐于第一半导体元件的顶面。
在本发明的实施例中，部分第一保护层覆盖第一半导体元件的顶面，且导电通道的远离线路板的端部突出于第一保护层的远离线路板的表面。
在本发明的实施例中，第一保护层的远离线路板的顶面低于或高于第一半导体元件的顶面。
基于上述，本发明是先在线路母板上配置第一半导体元件以形成暴露出第一半导体元件的导电通道的封装结构，之后，再视实际需求而将符合需要的第二半导体元件连接至第一半导体元件。因此，本发明的封装工艺在第一半导体元件与第二半导体元件的搭配上具有较大的选择弹性。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A～图1G绘示本发明实施例的封装结构的工艺剖面图。
图2A～图2B绘示接续图1G的步骤的封装结构的工艺剖面图。
图3A～图3F绘示接续图1G的步骤的封装结构的工艺剖面图。
图4绘示图3F中的封装结构的一种变化。
图5A～图5F绘示接续图2B的步骤的封装结构的工艺剖面图。
附图标记说明
110：载具
120：线路母板
122：线路板
122a、172：表面
124：线路板的边界
130：第一半导体元件
132、132a、154：顶面
134、224：底面
136：导电通道
136a：第一端面
136b：第二端面
136c：端部
138：导电凸块
140：第一绝缘胶
150：第一保护层
152：第一侧
160：覆盖层
170：第二保护层
210：第二绝缘胶
220：第二半导体元件
222：接垫
230：第三保护层
240：焊球
A：粘着层
P、P1、P2、P3：封装结构
S1、S2、S3、S4：侧壁
具体实施方式
图1A～图1G绘示本发明实施例的封装结构的工艺剖面图。
首先，请参照图1A，提供载具110。接着，在本实施例中，可在载具110上形成粘着层A。接着，请参照图1B，在粘着层A上配置线路母板120，线路母板120包括多个线路板122。
然后，请参照图1C，提供多个第一半导体元件130(例如芯片)，且各第一半导体元件130具有相对的顶面132与底面134。此外，各第一半导体元件130还具有多个导电通道136，且各导电通道136具有相对的第一端面136a与第二端面136b，其中各第一半导体元件130的底面134暴露出对应的导电通道136的第二端面136b。值得注意的是，前述『对应』一词是代表同一第一半导体元件130的底面134与导电通道136。在本实施例中，导电通道136为直通硅晶穿孔(Through Silicon Via，TSV)结构。之后，使第一半导体元件130通过导电通道136以及配置于底面134上的多个导电凸块138而连接至线路板122，其中第一半导体元件130的底面134朝向线路母板120，而顶面132远离线路母板120。
在本实施例中，为保护导电凸块138，可在各第一半导体元件130与对应的线路板122之间形成第一绝缘胶140，而且第一绝缘胶140可以是在第一半导体元件130连接至线路板122之前或之后形成。第一绝缘胶140例如是非导电胶(Non-Conductive Polymer，NCP)或其他适合作为底胶的材料。
若是在第一半导体元件130连接至线路板122之前形成第一绝缘胶140，则在将第一半导体元件130连接至线路板122时，需使各第一半导体元件130配置于对应的第一绝缘胶140上，其中各第一绝缘胶140包覆对应的第一半导体元件130的底面134上的多个导电凸块138，其中导电凸块138连接至对应的线路板122。若是在第一半导体元件130连接至线路板122之后形成第一绝缘胶140，则形成第一绝缘胶140的方式可以是将第一绝缘胶140填入各第一半导体元件130与对应的线路板122之间，以包覆导电凸块138。
接着，请参照图1D，在线路母板120上形成第一保护层150，第一保护层150覆盖第一半导体元件130。在本实施例中，形成第一保护层150的方式可为涂布(coating)或是铸模成型(molding)。
然后，请参照图1F，薄化第一保护层150与第一半导体元件130，以暴露出导电通道136的第一端面136a。详细而言，在本实施例中，薄化第一保护层150与各第一半导体元件130的方法如下所述。首先，请参照图1D与图1E，对第一保护层150的远离线路母板120的第一侧152进行研磨工艺，以暴露出导电通道136的第一端面136a。研磨工艺例如为一般研磨或化学机械抛光(chemical mechanical polishing，CMP)工艺。
之后，请参照图1F，自第一保护层150的第一侧152薄化第一保护层150与第一半导体元件130，以使各导电通道136的远离线路母板120的端部136c突出于对应的第一半导体元件130的远离线路母板120的顶面132a，其中薄化第一保护层150与第一半导体元件130的方法可为化学机械抛光(chemical mechanical polishing，CMP)、化学蚀刻、灰化(ashing)、研磨或是其他适合同时或分别薄化第一保护层150与第一半导体元件130的加工工艺。在本实施例中，化学机械抛光所使用的化学药液可选择对硅的蚀刻速度大于对导电通道136的蚀刻速度的化学药液，以避免在薄化的过程中过度损伤导电通道136。
值得注意的是，在本实施例中，可以是同时薄化也可以是分别薄化第一保护层150与第一半导体元件130，因此，第一保护层150的远离线路母板120的顶面154与第一半导体元件130的顶面132a可以是共平面也可以是不共平面。
然后，请参照图1G，在本实施例中，可对各导电通道136的第一端面136a进行表面处理工艺，以形成至少覆盖第一端面136a的覆盖层160，覆盖层160的材料例如为镍/金、镍钯金、银、锡及其合金、锡膏或有机保焊剂(Organic Solderability Preservative，OSP)。在其他实施例中，覆盖层160可覆盖导电通道136的突出于顶面132a的端部136c。
图2A～图2B绘示接续图1G的步骤的封装结构的工艺剖面图。在实施例中，第一保护层150的材料例如为易移除的材料，因此，可在暴露出导电通道136的第一端面136a之后，移除第一保护层150(如图2A所示)，然后，在线路母板120上形成第二保护层170(如图2B所示)，第二保护层170覆盖第一半导体元件130，以作为封装胶体，形成第二保护层170的方式可为涂布或是铸模成型。
图3A～图3F绘示接续图1G的步骤的封装结构的工艺剖面图。接续图1G，请参照图3A，在本实施例中，可选择性地在各第一半导体元件130上形成第二绝缘胶210，第二绝缘胶210例如是非导电胶或其他适合作为底胶的材料。之后，请参照图3B，在本实施例中，在各第二绝缘胶210上配置第二半导体元件220(例如芯片)，并使第二半导体元件220连接至第一半导体元件130，其中各第一半导体元件130的导电通道136连接对应的第二半导体元件220的接垫222。
在其他实施例中，第二绝缘胶210也可以是在第二半导体元件220连接至第一半导体元件130之后形成，且形成第二绝缘胶210的方式可以是将第二绝缘胶210填入各第一半导体元件130与对应的第二半导体元件220之间。
接着，请参照图3C，在本实施例中，在线路母板120上形成第三保护层230，且第三保护层230覆盖第二半导体元件220，而形成第三保护层230的方式可为涂布或是铸模成型。然后，请参照图3D，在本实施例中，分离线路母板120与载具110(以及粘着层A)。之后，请参照图3E，在本实施例中，在各线路板122的远离对应的第一半导体元件130的表面122a上形成多个焊球240。
之后，请参照图3E与图3F，沿着线路板122的边界124切割第一保护层150、第三保护层230与线路母板120，以形成多个封装结构P(图3F仅绘示一个封装结构P为代表)。
值得注意的是，在本实施例中是以相互堆叠的第一半导体元件130与第二半导体元件220为例，但并非用以限定封装结构P中堆叠的半导体元件数量。举例来说，封装结构P可具有三个或三个以上相互堆叠的半导体元件，而这些半导体元件可通过半导体元件的导电通道136而彼此电性连接。
图4绘示图3F中的封装结构的一种变化。请参照图4，若是于图3A与图3B的步骤中未形成第二绝缘胶210，则于图3C的步骤中第三保护层230可填入第一半导体元件130与第二半导体元件220之间，且在经过图3D～图3F的步骤(亦即分离线路母板120与载具110、形成焊球240以及切割第一保护层150、第三保护层230与线路母板120)之后，可形成图4的封装结构P1。
值得注意的是，相较于已知技术是先制作出半导体元件堆叠结构，之后才将半导体元件堆叠结构安装于线路板上，本实施例是先在线路母板120上配置第一半导体元件130以形成暴露出第一半导体元件130的导电通道136的封装结构P2(如图1G所示)，之后，再视实际需求而将适合的第二半导体元件220连接至第一半导体元件130。因此，本实施例的封装工艺在第一半导体元件130与第二半导体元件220的搭配上具有较大的选择弹性。
如此一来，封装结构的制造商可制作封装结构P2并将封装结构P2卖给客户，而客户可依照实际的需求而选择将需要的第二半导体元件220连接至第一半导体元件130，以制作出符合实际需求的封装结构P(如图3F所示)。因此，封装结构的制造商的工艺与客户的工艺可彼此独立，从而增加客户在半导体元件搭配上的选择性。
以下将详细介绍图3F的封装结构P。
请参照图3F，本实施例的封装结构P包括线路板122、第一半导体元件130以及第一保护层150。第一半导体元件130配置于线路板122上，并具有相对的顶面132a与底面134，其中底面134朝向线路板122。此外，第一半导体元件130具有多个导电通道136，且各导电通道136具有相对的第一端面136a与第二端面136b，其中顶面132a暴露出导电通道136的第一端面136a，底面134暴露出导电通道136的第二端面136b。在本实施例中，导电通道136贯穿第一半导体元件130，且导电通道136的远离线路板122的端部136c突出于第一半导体元件130的顶面132a。
详细而言，在本实施例中，第一半导体元件130是通过配置于底面134上的多个导电凸块138而连接至线路板122，并且，为保护导电凸块138，可在第一半导体元件130与线路板122之间填入第一绝缘胶140。
在本实施例中，可在各导电通道136的第一端面136a上配置覆盖层160，以避免导电通道136氧化或受到外界环境的污染，或者是以利于导电通道136与其他的电子元件(例如另一半导体元件)电性连接。
第一保护层150配置于线路板122上，并覆盖第一半导体元件130的侧壁S1，且暴露出导电通道136的第一端面136a。第一保护层150的侧壁S2切齐于线路板122的侧壁S3，且第一保护层150的远离线路板122的顶面154切齐于第一半导体元件130的顶面132a。在其他实施例中，可通过使部分的第一保护层150填入第一半导体元件130与线路板122之间来取代第一绝缘胶140。
在本实施例中，可在各第一半导体元件130的顶面132a上配置第二半导体元件220，且第二半导体元件220的底面224上的多个接垫222连接第一半导体元件130的导电通道136。另外，在本实施例中，可在第一半导体元件130与第二半导体元件220之间配置第二绝缘胶210，以保护第一半导体元件130与第二半导体元件220的相接之处(即接垫222、覆盖层160与导电通道136的第一端面136a)。
此外，为保护第二半导体元件220免于受到外界环境的污染或者是后续工艺的破坏，可在线路板122上配置第三保护层230，且第三保护层230覆盖第二半导体元件220，其中第三保护层230的侧壁S4切齐于第一保护层150的侧壁S2以及线路板122的侧壁S3。在其他实施例中，可通过使部分的第三保护层230填入第一半导体元件130与第二半导体元件220之间来取代第二绝缘胶210。
另外，为使第一半导体元件130与第二半导体元件220可通过线路板122的线路(未绘示)而与其他的电子元件电性连接，可在线路板122的远离第一半导体元件130的表面122a上配置多个焊球240。
图5A～图5F绘示接续图2B的步骤的封装结构的工艺剖面图。接续图2B，请参照图5A，薄化第二保护层170，以暴露出导电通道136的第一端面136a。在本实施例中，第二保护层170覆盖各第一半导体元件130的顶面132a，且各导电通道136的远离线路母板120的端部136c突出于第二保护层170的远离线路母板120的表面172。
之后，请参照图5B，将多个第二半导体元件220分别连接至第一半导体元件130，其中各第一半导体元件130的导电通道136连接对应的第二半导体元件220。在本实施例中，可选择性地于各第一半导体元件130以及对应的第二半导体元件220之间形成第二绝缘胶210，而且第二绝缘胶210可以是在第二半导体元件220连接至第一半导体元件130之前或之后形成。
接着，请参照图5C，在线路母板120上形成第三保护层230，第三保护层230覆盖第二半导体元件220。
然后，请参照图5D，分离线路母板120与载具110(以及粘着层A)。
之后，请参照图5E，在各线路板122的远离对应的第一半导体元件130的表面122a上形成多个焊球240。
之后，请参照图5F，沿着线路板122的边界124切割第二保护层170、第三保护层230与线路母板120，以形成多个封装结构P3。
在本实施例中，封装结构P3相似于图3F的封装结构P，两者的差异之处在于封装结构P3的第二保护层170覆盖第一半导体元件130的顶面132a，且导电通道136突出于第二保护层170的远离线路板122的表面172。在本实施例中，第二保护层170的表面172高于第一半导体元件130的顶面132a。
综上所述，本发明是先在线路母板上配置第一半导体元件以形成暴露出第一半导体元件的导电通道的封装结构，之后，再视实际需求而将符合需要的第二半导体元件连接至第一半导体元件。因此，本发明的封装工艺在第一半导体元件与第二半导体元件的搭配上具有较大的选择弹性。
虽然本发明已以实施例披露如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附的权利要求所界定为准。

Claims (7)

1.一种封装工艺，包括：
提供载具；
于该载具上配置线路母板，该线路母板包括多个线路板；
提供多个第一半导体元件，且各该第一半导体元件具有相对的第一顶面与底面，各该第一半导体元件具有多个导电通道，各该导电通道具有相对的第一端面与第二端面，且各该第一半导体元件的该底面暴露出对应的该多个导电通道的该多个第二端面；
使该多个第一半导体元件分别通过对应的该多个导电通道而连接至该多个线路板，其中该多个第一半导体元件的该多个底面朝向该线路母板；
于该线路母板上形成第一保护层，该第一保护层覆盖该多个第一半导体元件；以及
薄化该第一保护层与该多个第一半导体元件，以暴露出该多个导电通道的该多个第一端面。
2.如权利要求1所述的封装工艺，还包括：
在暴露出该多个导电通道的该多个第一端面之后，移除该第一保护层；以及
于该线路母板上形成第二保护层，该第二保护层覆盖该多个第一半导体元件。
3.如权利要求2所述的封装工艺，还包括：
在形成该第二保护层之后，薄化该第二保护层，以暴露出该多个导电通道的该多个第一端面，其中该第二保护层覆盖各该第一半导体元件的远离该线路母板的第二顶面，且各该导电通道的远离该线路母板的端部突出于该第二保护层的远离该线路母板的表面；
将多个第二半导体元件分别连接至该多个第一半导体元件，其中各该第一半导体元件的该多个导电通道连接对应的该第二半导体元件；
于该线路母板上形成第三保护层，该第三保护层覆盖该多个第二半导体元件；
分离该线路母板与该载具；以及
沿着该多个线路板的边界切割该第二保护层、该第三保护层与该线路母板，以形成多个封装结构。
4.如权利要求1所述的封装工艺，其中薄化该第一保护层与各该第一半导体元件的方法包括：
对该第一保护层的远离该线路母板的第一侧进行研磨工艺，以暴露出该多个导电通道的该多个第一端面；以及
自该第一保护层的该第一侧薄化该第一保护层与该多个第一半导体元件，以使各该导电通道的远离该线路母板的端部突出于对应的该第一半导体元件的远离该线路母板的第二顶面。
5.如权利要求1所述的封装工艺，还包括：
对各该导电通道的该第一端面进行表面处理工艺，以形成至少覆盖该第一端面的覆盖层。
6.如权利要求1所述的封装工艺，还包括：
在将该多个第一半导体元件分别连接至该多个线路板之前，将多个第一绝缘胶分别形成在该多个线路板上；以及
在将该多个第一半导体元件分别连接至该多个线路板时，使各该第一半导体元件配置于对应的该第一绝缘胶上，且各该第一绝缘胶包覆对应的该第一半导体元件的该底面上的多个导电凸块，其中该多个导电凸块连接至对应的该线路板。
7.如权利要求1所述的封装工艺，还包括：
在暴露出该多个导电通道的该多个第一端面之后，将多个第二半导体元件分别连接至该多个第一半导体元件，其中各该第一半导体元件的该多个导电通道连接对应的该第二半导体元件；
于该线路母板上形成第三保护层，该第三保护层覆盖该多个第二半导体元件；
分离该线路母板与该载具；以及
沿着该多个线路板的边界切割该第一保护层、该第三保护层与该线路母板，以形成多个封装结构。
CN200910254199.XA 2009-12-10 2009-12-10 封装结构及其封装工艺 Active CN102097335B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910254199.XA CN102097335B (zh) 2009-12-10 2009-12-10 封装结构及其封装工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910254199.XA CN102097335B (zh) 2009-12-10 2009-12-10 封装结构及其封装工艺

Publications (2)

Publication Number Publication Date
CN102097335A CN102097335A (zh) 2011-06-15
CN102097335B true CN102097335B (zh) 2013-03-20

Family

ID=44130357

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910254199.XA Active CN102097335B (zh) 2009-12-10 2009-12-10 封装结构及其封装工艺

Country Status (1)

Country Link
CN (1) CN102097335B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11152274B2 (en) * 2017-09-11 2021-10-19 Advanced Semiconductor Engineering, Inc. Multi-moldings fan-out package and process

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335262A (zh) * 2007-06-26 2008-12-31 海力士半导体有限公司 叠层封装及其制造方法
CN101989558A (zh) * 2009-07-31 2011-03-23 新科金朋有限公司 半导体器件及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335262A (zh) * 2007-06-26 2008-12-31 海力士半导体有限公司 叠层封装及其制造方法
CN101989558A (zh) * 2009-07-31 2011-03-23 新科金朋有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN102097335A (zh) 2011-06-15

Similar Documents

Publication Publication Date Title
CN107636813B (zh) 具有高密度管芯至管芯连接的半导体封装及其制造方法
CN104253115B (zh) 用于半导体封装中减小的管芯到管芯间隔的底部填充材料流控制
TWI392069B (zh) 封裝結構及其封裝製程
US20090134528A1 (en) Semiconductor package, electronic device including the semiconductor package, and method of manufacturing the semiconductor package
JP5923243B2 (ja) 印刷回路基板の製造方法及びこれを含む半導体パッケージの製造方法
US20120049366A1 (en) Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof
US9451694B2 (en) Package substrate structure
JP2010510665A (ja) 誘電体層を用いてデバイスをパッケージングする方法
JP2007019454A (ja) チップ挿入型媒介基板の構造及びその製造方法、並びにこれを用いた異種チップのウェーハレベル積層構造及びパッケージ構造
CN103325703A (zh) 在封装件形成期间探测芯片
TWI664706B (zh) 包含可去除載體的可佈線電鑄襯底
US7687312B2 (en) Method of manufacturing hybrid structure of multi-layer substrates
CN106206331B (zh) 堆叠封装装置及其制造方法
CN101477980B (zh) 具有减小尺寸的堆叠晶片水平封装
US11616044B2 (en) Chip packaging method and particle chips
US20080009104A1 (en) Semiconductor package having electromagnetic interference shielding and fabricating method thereof
KR101837514B1 (ko) 반도체 패키지, 이의 제조 방법 및 시스템 인 패키지
JP6956095B2 (ja) 集積回路（ｉｃ）パッケージ間にフレキシブルコネクタを備える集積デバイス
CN102097335B (zh) 封装结构及其封装工艺
US10109587B1 (en) Integrated circuit packaging system with substrate and method of manufacture thereof
CN115458511A (zh) 一种滤波器电路封装结构及其制作方法
US10115704B2 (en) Semiconductor device
US20170243047A1 (en) Fingerprint identification module and manufacturing method thereof
US20120057309A1 (en) USB device structure
CN108630626A (zh) 无基板封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant