JP2010510665A - 誘電体層を用いてデバイスをパッケージングする方法 - Google Patents

誘電体層を用いてデバイスをパッケージングする方法 Download PDF

Info

Publication number
JP2010510665A
JP2010510665A JP2009537256A JP2009537256A JP2010510665A JP 2010510665 A JP2010510665 A JP 2010510665A JP 2009537256 A JP2009537256 A JP 2009537256A JP 2009537256 A JP2009537256 A JP 2009537256A JP 2010510665 A JP2010510665 A JP 2010510665A
Authority
JP
Japan
Prior art keywords
forming
dielectric layer
contact
main surface
sealing body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009537256A
Other languages
English (en)
Inventor
エイ． マングラム、マーク
アール． バーチ、ケネス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2010510665A publication Critical patent/JP2010510665A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

本発明の方法は、第１の主面及び第２の主面を有する第１のデバイス（１４、１６）をパッケージングするためのものである。封止体（１８）は、第１のデバイス（１４、１６）の第２の主面を覆うと共に第１のデバイス（１４）の側部の周辺に形成される。これにより、第１のデバイスの第１の主面が露出したまま残される。第１の誘電体層（２０）は、第１のデバイスの第１の主面を覆って形成される。第１の誘電体層（２０）を覆う少なくとも一部を有するサイドコンタクト境界（３６、１６；４８、５６、４６；４８、５６、７０、７２）が形成される。封止体（１８）は、切断されて、封止体の複数の側部（６２、６４）を形成する。封止体（１８）の一部を複数の側部の第１の側部（６４）に沿って除去することにより、複数の側部の第１の側部に沿ってサイドコンタクト境界（７２、４６、１６）の一部が露出させられる。

Description

本発明は、一般に、デバイスのパッケージングに関し、より詳細には、誘電体層を用いたデバイスのパッケージングに関する。
典型的には、デバイスは、動作中の保護のためにパッケージングされている。これらのパッケージングされたデバイスは、プリント配線基板（ＰＣＢ）上に、他のデバイスと共に配置される。
デバイスを備えたＰＣＢは、コンピュータや携帯電話等の製品に用いられる。コンピュータや携帯電話等の製品のサイズを小さくするという要望があるため、機能性を犠牲にすることなく、ＰＣＢやパッケージデバイスのサイズを小さくする必要がある。多くの場合、追加的な機能が要求される。例えば、１つのパッケージに、１つ以上のデバイスを有することが好ましい。また、コストも問題である。そのため、機能性を高めることのできるコスト効率の良いパッケージング方法に対する要求がある。
本発明は、例証として説明されており、添付図面によって限定されるものではなく、同様の符号は、同様の構成要素を示す。当業者は、図中の構成要素が、便宜上のために図示されており、縮尺通りに描かれる必要はないことを理解するであろう。
本発明の一実施形態に係る接着層の一部、第１のデバイス、及び第２のデバイスを含む集合体の断面図。 一実施形態に係るダイ及び第２のデバイスを覆う封止体を形成した後の図１の集合体を示す図。 一実施形態に係る接着層を除去した後の図２の集合体を示す図。 一実施形態に係る第１の誘電体層を形成した後の図３の集合体を示す図。 一実施形態に係るビアホールを形成した後の図４の集合体を示す図。 一実施形態に係るビア及び相互接続体を形成した後の図５の集合体を示す図。 一実施形態に係る第２の誘電体層を形成した後の図６の集合体を示す図。 一実施形態に係る第２の誘電体層内にビアホールを形成した後の図７の集合体を示す図。 一実施形態に係る第２の誘電体層上に第３のデバイスを形成した後の図８の集合体を示す図。 一実施形態に係る相互接続体を形成した後の図９の集合体を示す図。 一実施形態に係る層を形成した後の図１０の集合体を示す図。 一実施形態に係るシンギュレーションラインを有する図１１の集合体を示す図。 一実施形態に係るシンギュレーションラインに沿って切断して、小さい方の面を形成した後の図１２の集合体を示す図。 一実施形態に係るサイドコンタクト境界の一部を露出させるための切断時に形成された複数の側面のうちの１つに沿って封止体の一部を除去した後の図１３の集合体を示す図。 一実施形態に係るサイドコンタクト境界を露出させた後の図１４の集合体の小さい方の面を示す図。 一実施形態に係る別のサイドコンタクト境界を有する集合体を示す図。 一実施形態に係る図１６の集合体の小さい方の面を示す図。
サイドコンタクト境界が、パッケージ内に形成される。サイドコンタクト境界は、側部または小さい方の面で露出される導電性素子を含むことができる。導電性素子は、ソケットまたは同様の境界コンポーネント等の他のコネクタと位置合わせすることが可能である。サイドコンタクト境界は、例えば、パッケージの性能を高めるため、抵抗またはキャパシタを含むことができる。例えば、キャパシタまたは抵抗は、静電放電（ＥＳＤ）性能を向上させるか、または、インピーダンスを変更するのに用いることができる。いくつかの実施形態において、導電性素子は、抵抗、キャパシタ及び相互接続体の一端、導電性スラグ、あるいはこれらの組合せからなる。
図１は、本発明の実施形態に係る接着層１２の一部、ダイ１４及び抵抗１６を含む集合体１０の断面を示す。ダイ１４は、コンタクト（例えば、パッド）１３を含み、コンタクトは、ダイ１４の一方の面（すなわち、前面）に露出されている。抵抗１６は、抵抗１６の一方の面から他方へと延びる複数のコンタクト１５を含む。一実施形態において、接着層１２はテープからなる。集合体１０はパネルの一部であり、パネルは、一実施形態において、複数の同一の集合体１０を含み、別の実施形態において、全てが互いに同一ではない複数の集合体１０を含む。パネルは、電気的、機械的またはこれらの両方等の検査要件を通過したダイ（すなわち、既知の良好なダイ）、個別素子、またはこれらの組合せを接着層１２上に配置して形成される。例えば、ダイをアレイ状に配置してパネルを形成することができる。ダイは、任意の配列であっても用いることができる。例えば、ダイを格子状に配列して、ウェハ上のダイの配列に類似の円形形状を形成することができる。パネルは、本質的に、既知の良好なダイによって再構成される。さらなる説明によって理解されるように、集合体１０は、（単一の）パッケージになる。すなわち、図１に示す実施形態において、パッケージは、ダイ１４及び抵抗１６を含むことになる。
図２は、一実施形態に係るダイ１４及び抵抗１６を覆って封止体１８を形成した後の集合体１０を示す。市販の封止体も用いることができる。例えば、封止体は、エポキシベースで熱硬化性であってもよい。一実施形態において、封止体の厚さは約３００〜５００μである。接着層１２は、ダイ１４の一方の面及び抵抗１６の一方の面に接触しているため、封止体１８は、接着層１２と接触していないダイ１４及び抵抗１６の（５つの）側部上に形成される。図示の実施形態において、封止体１８に接触しているダイ１４の５つの側部は、パッド１３が露出されている側部以外のダイ１４の全ての側部を含む。そのため、封止体１８は、ダイ１４及び抵抗１６の側部を覆うと共に隣接するようにして形成される。従って、封止体１８は、ダイ１４と抵抗１６との間に形成される。
図３は、一実施形態に係る接着層１２を除去した後の集合体１０を示す。一旦、封止体１８が形成されると、ダイ１４及び抵抗１６は、封止体１８に物理的に結合され、その結果、接着層１２はもはや必要なくなる。接着層１２は、熱（例えば、紫外（ＵＶ）光及び赤外（ＩＲ）光）、溶剤またはこれらの組合せ等の何らかのプロセスを用いて除去することができる。接着層１２を除去した後は、集合体１０は、ダイ１４のパッド１３が上部にあり、かつ露出されるようにひっくり返される。集合体１０をひっくり返した後、図の抵抗１６は、先に示した抵抗１６及びダイ１４の同じ側部を示すように、ダイ１４の反対側上にある。
図４は、一実施形態に係るダイ１４及び抵抗１６を覆って第１の誘電体層２０を形成した後の集合体１０を示す。第１の誘電体層２０は、従来の回転塗布されたポリマー、または、何らかの適切なプロセスによって形成された他の適切な材料とすることができる。一実施形態において、第１の誘電体層２０は、約２０μ厚の回転塗布されたポリマーであってもよい。
図５は、一実施形態に係る抵抗ビアホール２２及びダイビアホール２４を形成した後の集合体１０を示す。抵抗ビアホール２２及びダイビアホール２４は、第１の誘電体層２０をパターニング及びエッチングして、コンタクト１５の１つの少なくとも一部と、パッド１３の各々の少なくとも一部とを露出させることによって形成される。図示した実施形態において、抵抗ビアホール２２は、ダイ１４に最も近いコンタクト１５（すなわち、内側のコンタクト１５）上に形成されている。さらなる論考の後により良く理解されるように、このコンタクト１５は、後の処理中に露出されて、抵抗を外部のデバイスに結合するためのコネクタを形成するため、抵抗ビアホールは、図示した実施形態において、他方のコンタクト１５（すなわち、外側のコンタクト１５）には形成されていない。
図６は、一実施形態に係る抵抗１６のコンタクト１５へのビア２８、ダイ１４へのダイビア３０、３２及び３４、および相互接続体３６、３８及び４０を形成した後の集合体１０を示す。（これらのビアは、ビアホール内に形成された導体である。）抵抗及びダイビア２８、３０、３２及び３４を充填し、および相互接続体３６、３８及び４０を形成するのに用いられる材料は、銅等の導電性材料とすることができる。材料は、何らかの適切なプロセス（例えば、化学気相成長（ＣＶＤ）、原子層堆積（ＡＬＤ）、めっき及びこれらの組合せ等）を用いて堆積し、ビアホール２２及び２４を充填して、第１の誘電体層２０上に十分に厚い材料を形成することができる。抵抗及びダイビア２８、３０、３２及び３４の外側、および第１の誘電体層２０上にある材料物質は、パターン化して、相互接続体３６、３８及び４０を形成することができる。相互接続体３６は、抵抗ビア２８及びダイビア３０を介して、抵抗１６をダイ１４に結合する。相互接続体３８は、紙面の内外の方向に配線されており、ダイ１４を、図示されていない他のデバイスに結合することができる。相互接続体４０は、ダイ１４の右方に、および紙面の内外方向に配線されており、ダイ１４を、図示されていない他のデバイスに結合することができる。相互接続体２８及び４０の長さは、同じである必要はない。当業者であれば、図６に図示されている相互接続体３６、３８及び４０が、形成可能な相互接続体の実施例にすぎないことは明白である。
図７は、第２の誘電体層４２を形成した後の集合体１０を示す。第２の誘電体層４２は、回転塗布されたポリマーまたは他の適切な材料であってもよい。第２の誘電体層４２は、第１の誘電体層２０と同じ材料、または、異なる材料であってもよく、第１の誘電体層２０と同じプロセスによって形成しても、しなくてもよい。第２の誘電体層４２は、相互接続体３６、３８及び４０を覆って形成される。一実施形態において、第２の誘電体層４２の厚さは約２０μである。
図８は、一実施形態に係る第２の誘電体層４２内にビアホール４４を形成した後の集合体１０を示す。ビアホール４４は、第２の誘電体層４２をパターニング及びエッチングして形成することができる。ビアホール４４は、図示した実施形態において、相互接続体３８の少なくとも一部を露出させる。当業者であれば、ビアホール４４を、相互接続体４０等の別の相互接続体を覆って形成できることは明らかである。
図９は、一実施形態に係る第２の誘電体層４２上に抵抗４６を形成した後の集合体１０を示す。抵抗４６は、抵抗１６のコンタクト１５と同様のコンタクト４５を含む。抵抗４６は、抵抗１６上で、かつ抵抗１６にほぼ沿って、ピックアンドプレースツールを用いて配置することができる。この実施形態において、コンタクト４５の端部及びコンタクト１５の端部は、互いにほぼ一列に並んでいる。従来のピックアンドプレースツールは、抵抗４６を所定の位置の約１０μ以内に配置できるため、抵抗４６及び１６は実質的に互いに一列に並んでいる。しかし、抵抗４６および１６は、互いに一列に並んでいなくてもよい。従って、抵抗４６及び１６は、互いに対してどの方向にもずらすことができる。抵抗４６は、好ましくは、第２の誘電体層４２が完全に乾燥する前に配置される。その結果、第２の誘電体層４２は粘着性があり、抵抗４６は、追加的な接着層を要することなく、第２の誘電体層４２に付着することになる。
図１０は、一実施形態に係る相互接続体５０を形成した後の集合体１０を示す。相互接続体５０は、銅等のどのような導電性材料であってもよい。一実施形態において、相互接続体５０を形成するために、（例えば、ＣＶＤ、ＡＬＤ、めっき、またはこれらの組合せ等により）材料物質が堆積されてパターニングされる。相互接続体５０は、抵抗４６（すなわち、内側のコンタクト４５）を、ビア４８及び３２、コンタクト１４及び４５、および相互接続体３８を介してダイ１４に結合する。一実施形態において、ビア４８は、第２の誘電体層４２をパターニングし、集合体１０を覆って導電性材料を形成し、および導電性材料をパターニングしてビア４８を形成することによって形成される。ビア４８は、一実施形態において、抵抗４６を配置する前に形成され、また別の実施形態において、抵抗は、抵抗４６を配置した後に形成される。一実施形態において、抵抗４６を被覆するが、後に形成される相互接続体５０に結合されるコンタクト４５は、露出させる厚膜タイプのフォトレジスト層を集合体１０上に形成してもよい。フォトレジストは、集合体１０のための配線経路を画成する。次に、銅等の導電性材料が形成される。抵抗４６がフォトレジスト層によって被覆されていない場合でも、抵抗４６が例えばセラミック体を有しているならば、導電性材料は抵抗に付着しない可能性がある。次に、フォトレジスト層を除去して、相互接続体５０を形成することができる。
図１１は、一実施形態に係る層５２を形成した後の集合体１０を示す。層５２は、第２の誘電体層４２または第１の誘電体層２０と同じプロセスによって形成することができ、また、第１及び第２の誘電体層と同じ材料とすることができる。一実施形態において、第３の誘電体層２０は封止材料からなる。
図１２は、一実施形態に係るシンギュレーションライン５４及び５６を備える集合体１０を示す。図示した実施形態において、シンギュレーションライン５４は、抵抗１６及び４６付近で集合体１０をシンギュレートするが、抵抗１６及び４６を露出させない。一実施形態において、シンギュレーションライン５４が、抵抗１６及び４６付近で集合体１０をシンギュレートする場合、シンギュレーションライン５４は、集合体を、抵抗１６及び４６の最も近接する縁部の０．０２５インチ以内でシンギュレートする。一実施形態において、シンギュレーションライン５４が抵抗１６及び４６付近で集合体１０をシンギュレートする場合、シンギュレーションは、シンギュレーション及び配置プロセスの精度限界の範囲内にある。シンギュレーションは、鋸、レーザまたは他の手段等の何らかのプロセスによって行うことができる。図示した実施形態において、シンギュレーションライン５６はダイ１４付近で集合体１０を切断するが、ダイ１４を露出させない。この結果、封止体１８（および第３の誘電体層２０が封止体である場合、第３の誘電体層２０）が切断されて、封止体１８の複数の側部（および第３の誘電体層２０が封止体である場合には、第３の誘電体層２０）が形成される。
図１３は、一実施形態に係るシンギュレーションライン５４及び５６に沿って切断し、小さい方の面６４及び６２を形成した後の集合体１０を示す。集合体１０は、主面５８及び６０と、小さい方の面６２及び６４とを有する。主面５８及び６０は、互いに反対側にあり、また、小さい方の面６２及び６４は、互いに反対側にある。一実施形態において、主面５８は、集合体１０の最上面であり、主面６０は、集合体１０の底部である。小さい方の面６２及び６４は、集合体１０の縁部である。
図１４は、一実施形態に係るサイドコンタクト境界の一部を露出させるため切断したときに形成された複数の側部のうちの１つに沿って、封止体１８及び層５２の一部を除去した後の集合体１０を示す。この除去は、レーザを用いるなどの様々なプロセスにより、または、封止体１８及び誘電体層５２の一部をエッチング除去することにより行われる。図示した実施形態において、２つのサイドコンタクト境界がある。第１のサイドコンタクト境界は、相互接続体３６、抵抗ビア２８、及び抵抗１６を含む。第１のサイドコンタクト境界は、ここではパッケージである集合体１０の小さい方の面６４に沿って露出しており、封止体により、ダイビア３０を介して５つの側部で囲まれているダイ１４に結合されている。第２のサイドコンタクト境界は、相互接続体３８、ビア４８、相互接続体５０、及び抵抗４６を含む。第２のサイドコンタクト境界は、ダイビア３２を介してダイ１４に結合されている。図示した実施形態において、サイドコンタクト境界は、小さい方の面６４に沿って露出されており、ビアを介して、ダイ１４等のデバイスに結合され、結合に用いられるいかなる追加的なビアまたは相互接続体も、サイドコンタクト境界の一部である。
図１５は、サイドコンタクト境界を露出させた後の集合体１０の小さい方の面６４を示す。図示した実施形態において、多数の抵抗４６及び１６が集合体１０（または、パッケージ）内にある。それに伴って、多数のコンタクト１５及び４５がある。多数のコンタクト１５及び４５は、パッケージ１０を別のデバイスに結合するのに用いることのできる１つのコネクタ（または、多数のコネクタ）を一緒に構成する。例えば、パッケージ１０は、コネクタを介して携帯電話、コンピュータ、または別のデバイスに結合することができる。
図１６は、別の実施形態に係る外部相互接続体７２を有する集合体であって、この段階でパッケージ化されている集合体１０を示す。集合体１０は、抵抗１６を含まない。そのため、相互接続体３６は、抵抗１６に結合されておらず、その代わりに、集合体１０内の別のデバイス（図示せず）に結合することができる。別法として、相互接続体３６は無くてもよい。集合体１０は、抵抗４６に結合されている外部相互接続体７２を含む。図示した実施形態において、外部相互接続体７２は、抵抗ビア７０を介して、集合体１０の縁部に最も近いコンタクト４５（すなわち、外側のコンタクト４５）に結合されている。抵抗ビア７０及び外部相互接続体７２は、層５２をパターニングして抵抗ビアホールを形成した後、ビアホールを銅等の導電性材料で充填して形成することができる。導電性材料は層５２を覆って形成される。層５２を覆う導電性材料は、その後、パターニングして外部相互接続体７２を形成することができる。外部相互接続体７２を形成した後、何らかの誘電体層または封止体とすることができる層７４が形成される。図示した実施形態において、サイドコンタクト境界は、相互接続体５０、（そのコンタクト４５を有する）抵抗４６、ビア７０、及び外部相互接続体７２を含む。層７４を形成した後、集合体１０は、図１２の場合のように切断される。図１６に示すように、集合体１０を切断して、外部相互接続体７２を露出させることができる。一実施形態において、外部相互接続体７２の一部は、切断プロセス中に除去される。この切断は、抵抗４６の一部を除去しないことが望ましい。そのため、抵抗４６と外部相互接続体７２は、図１６に示すように、ずらしてもよい。集合体１０を切断してパッケージを形成した後、誘電体または封止体の一部は、除去しなくてもよい。換言すれば、抵抗４６は、露出させなくてもよい。主部５８は、ここでは、層７４を覆っており、層５２は覆っていない。
図１７は、一実施形態に係る外部相互接続体７２を露出させた後の集合体１０の小さい方の面６４を示す。この実施形態において、抵抗４６は、露出されていない。（しかし、別の実施形態において、抵抗４６は、外部相互接続体７２に沿って露出されている。）複数の外部相互接続体７２が、コネクタ境界として用いられる。抵抗４６は、露出されていないため、コネクタ境界の一部ではない。しかしながら、抵抗４６は、外部相互接続体に結合されているため、図示した実施形態においてコネクタ境界の一部となる。一実施形態において、抵抗４６が無いため、外部相互接続体は抵抗を要することなく、相互接続体５０に結合されている。
上記の実施形態に対する様々な変更が可能である。例えば、抵抗１６及び４６は、キャパシタ、インダクタ、導電性スラグ、または、これらの組合せ等の他の要素とすることができる。また、コネクタ、または、コネクタの一部として用いられるサイドコンタクト境界の露出した部分は、相互接続体の一部（例えば、端部）とすることができる。図９〜図１５は、２つの抵抗（抵抗１６及び４６）を示しているが、いかなる数の抵抗を用いてもよい。例えば、抵抗が１つだけあってもよい。図９〜図１５において、抵抗１６が、ダイ１４と同一水平面または層内にあるが、抵抗１６は、ダイ１４とは異なる層内にあってもよい。例えば、抵抗１６は、ダイ１４上の層内にあってもよく、または、ダイ１４は、抵抗１６上の層内にあってもよい。同様に、図９〜図１５において、抵抗１６及び４６は、異なる層内にあるが、これらの抵抗は、互いに同じ層内にあってもよい。図１２において、シンギュレーションライン５４は、切断プロセスの後に、抵抗１６及び４６が露出しないように選定される。しかし、シンギュレーションライン５４は、切断プロセスの後に、抵抗１６及び４６が露出されるように選定してもよい。一実施形態において、コンタクト１５及び４５の一部は、切断プロセス中に除去してもよい。図１４において、封止体１８及び層５２の一部は、除去される。別の実施形態においては、誘電体層２０及び４２の一部および封止体１８及び層５２の追加的な部分が除去される。このことは、抵抗１６及び４６のコンタクト１５及び４５を露出させるラッピングまたは研削プロセスを用いて行うことができる。図示されてはいないが、はんだボールまたは他の外部接続部を、パッケージの主面５８及び６０または小さい方の面６２及び６４上に形成してもよい。一実施形態において、はんだボールは、主面６０上に形成され、サイドコンタクト境界は、はんだボールよりも短い、パッケージ外の電気的経路であるため、サイドコンタクト境界は、アンテナに結合される。また、いかなる数のダイ、個別素子（例えば、抵抗等）、導電性プラグ等、またはこれらの組合せも、パッケージ内に形成することができる。図示されている抵抗及びダイの数は、例示のためのものである。従って、１つのみのダイを、パッケージ内に形成してもよく、また、ダイは、抵抗等の個別素子を含んでも、或いは含まなくてもよい１つのサイドコンタクト境界を有してもよい。さらに、サイドコンタクト境界は、小さい方の面６４または６２と同一平面にあってもよく、あるいは、小さい方の面６４または６２に対して凹んでいてもよいことを理解するべきである。また、１つ以上のサイドコンタクト境界がある場合、各境界は、隔てて同一平面にするか、または凹ませることができ、境界は、全て同じ距離を隔てて同一平面にする必要はなく、あるいは凹ませる必要はない。さらに、サイドコンタクト境界は、小さい方の面６２に露出されて図示されているが、サイドコンタクト境界は、別法として、小さい方の面６４に露出させてもよく、あるいは、小さい方の面６２に露出された境界に加えて、小さい方の面６４で露出させてもよい。
当業者であれば、図示されているサイドコンタクト境界が種々のサイドコンタクト境界の実施例にすぎないことは明らかである。一般に、サイドコンタクト境界は、パッケージの小さい方の面で露出されている。サイドコンタクト境界は、相互接続体、抵抗、キャパシタ、インダクタ、スラグ等で終端することができる。サイドコンタクト境界は、パッケージの縁部での電気的接続を可能にする。サイドコンタクト境界は、パッケージ内のデバイスに結合され、また、外部デバイスに結合されることが可能である。例えば、ユーザは、外部デバイスをサイドコンタクト境界に埋め込むことができる。
さて、パッケージを形成するビルドアップ技術を用いてコネクタまたは電気的インターフェースを作製して、パッケージ内に埋め込む低コストの方法について説明してきたことに気付くべきである。得られるパッケージは、１つ以上の層の間に相互接続体が経路指定され、または、再配線されて、パッケージの面積が最小化されるため、再配線されたチップパッケージ（ＲＣＰ）とすることができる。ＲＣＰを形成するのに、ワイヤボンディングや従来の基板（リードフレームまたはパッケージ基板）は必要ない。このことは、歩留まりを向上させ、かつコストを低下させる。
上述した説明において、本発明を、特定の実施形態に関して記載してきた。しかし、当業者は、クレームに記載された本発明の範囲から逸脱することなく、様々な修正及び変更が可能であることを理解する。従って、本明細書及び図面は、限定的なものというよりむしろ、例示的なものであると見なすべきであり、また、そのような変更は、本発明の範囲に含まれることが意図されている。
利点、効果、問題に対する解決策、および何らかの利点、効果または解決策を生じさせる、または顕著にする可能性のある構成要素は、いずれかのまたは全ての請求の範囲の重大な、必須のまたは本質的な特徴または要素として解釈すべきではない。本願明細書において用いられている「１つの（「ａ」または「ａｎ」）」という言葉は、他の要素が、クレームにおいて、または本明細書において、１つ以上であると明確に述べられていても、１つ以上であると定義される。本願明細書において用いられている「複数の」という言葉は、２つ以上として定義される。本願明細書において用いられている「別の」という言葉は、少なくとも第２のものあるいはそれ以降のものとして定義される。本願明細書において用いられている「結合される」という言葉は、接続されると定義されるが、直接的である必要はなく、また、機械的である必要はない。また、上記説明及び請求の範囲において、「前」、「後」、「最上」、「底部」、「覆う」、「下」等の言葉が用いられている場合、これらの用語は、説明目的のためのものであり、必ずしも恒久的な相対的位置を説明するものではない。このようにして用いられている言葉は、本願明細書に記載されている本発明の実施形態が、例えば、本願明細書に例示され、記載されているのとはことなる他の適応での動作が可能であるように、適切な状況下で置換え可能であることは理解されよう。

Claims (20)

  1. 第１の主面及び第２の主面を有する第１のデバイスをパッケージングする方法であって、
    前記第１のデバイスの第２の主面を覆うと共に前記第１のデバイスの側部の周囲に封止体を形成し、前記第１のデバイスの第１の主面を露出したまま残すステップと、
    前記第１のデバイスの第１の主面を覆う第１の誘電体層を形成するステップと、
    前記第１の誘電体層を覆う少なくとも一部を有するサイドコンタクト境界を形成するステップと、
    前記封止体を切断して、前記封止体の複数の側部を形成するステップと、
    前記複数の側部の第１の側部に沿って前記封止体の一部を除去することにより、前記複数の側部の第１の側部に沿って前記サイドコンタクト境界の一部を露出させるステップと
    を備える方法。
  2. 請求項１記載の方法は、更に、
    前記封止体を形成するステップの前に、前記第１の主面にテープを貼るステップと、
    前記第１の誘電体層を形成するステップの前に、前記テープを剥がすステップとを備える方法。
  3. 請求項１記載の方法は、更に、
    前記第１のデバイスの第１のコンタクトに対する第１のビアを前記第１の誘電体層内に形成するステップを備え、
    前記サイドコンタクト境界を形成するステップは、更に、前記第１のビアと、前記複数の側部の第１の側部との間に第１の相互接続体を備えるサイドコンタクト境界を特徴とする方法。
  4. 請求項３記載の方法において、
    前記サイドコンタクト境界を形成するステップは、更に、前記相互接続体と、前記複数の側部の第１の側部との間に第２のデバイスを備えるサイドコンタクト境界を特徴とする方法。
  5. 請求項４記載の方法において、
    前記サイドコンタクト境界を形成するステップは、更に、
    前記第１の誘電体層を介して、前記第２のデバイスの第１のコンタクトと前記第１の相互接続体との間に第２のビアを形成することを特徴とする方法。
  6. 請求項４記載の方法において、
    前記サイドコンタクト境界を形成するステップは、更に、前記第１の誘電体層を覆って形成される第２のデバイスを特徴とする方法。
  7. 請求項４記載の方法おいて、
    前記第１の誘電体層を形成するステップは、更に、前記第２のデバイスを覆って形成されることを特徴とする方法。
  8. 請求項１記載の方法において、
    前記サイドコンタクト境界を形成するステップは、更に、
    前記第１の誘電体層を介して、第２のデバイスの第１のコンタクトと、前記ビアと前記複数の側部の第１の側部との間の第１の相互接続体との間に、第１のビアを形成することを特徴とする方法。
  9. 請求項１記載の方法において、
    前記封止体を形成するステップは、更に、エポキシベースで、熱硬化性であることを特徴とする方法。
  10. 請求項１記載の方法において、
    前記第１の誘電体層のステップは、更に、ポリマー誘電体である第１の誘電体層を特徴とする方法。
  11. 第１のデバイスの第１の主面にテープを貼るステップと、
    前記第１のデバイスに対処するための物理的サポートを設けるため、前記第１のデバイスの第２の主面を覆うと共に前記第１のデバイスの側部を周囲にある封止体を形成するステップと、
    前記封止体を形成した後に、前記第１の主面から前記テープを剥がすステップと、
    ポリマー誘電体である第１の誘電体層を、前記第１のデバイスの第１の主面を覆って堆積させるステップと、
    少なくとも一部を有するサイドコンタクト境界を、前記第１の誘電体層を覆って形成するステップと、
    前記封止体を切断して、前記封止体の複数の側部を形成するステップと、
    前記複数の側部の第１の側部に沿って前記封止体の一部を除去することにより、前記複数の側部の第１の側部に沿って前記サイドコンタクト境界の一部を露出させるステップと
    を備える方法。
  12. 請求項１１記載の方法において、
    前記テープを貼るステップは、更に、コンタクトを有する前記第１のデバイスを特徴とすると共に、前記方法は、更に、
    前記第１の誘電体層を介してビアホールをエッチングするステップと、
    前記ビアホール内に導電体を形成するステップとを備え、
    前記ビアが、前記サイドコンタクト境界と、前記第１のデバイスの第１のコンタクトとに接触することを特徴とする方法。
  13. 請求項１１記載の方法において、
    前記サイドコンタクト境界を形成するステップは、更に、前記ビアと、前記複数の側部の第１の側部との間に接続された第２のデバイスを備えるサイドコンタクト境界を特徴とする方法。
  14. 請求項１３記載の方法において、
    前記封止体の一部を除去するステップは、更に、前記第２のデバイスのコンタクトを露出させることを特徴とする方法。
  15. 請求項１１記載の方法において、
    前記サイドコンタクト境界を形成するステップは、更に、前記第１の側部にまで延びる相互接続層を備えるサイドコンタクト境界を特徴とし、
    前記封止体の一部を除去するステップは、更に、前記相互接続層の端部を露出させることを特徴とする方法。
  16. 請求項１１記載の方法は、更に、
    前記サイドコンタクト境界を覆って第２の誘電体層を形成するステップ備える方法。
  17. 請求項１１記載の方法において、
    前記第１のデバイスの第１の主面にテープを貼るステップは、更に、半導体ダイである第１のデバイスを特徴とする方法。
  18. 接着性を有するテープを、第１のデバイスの第１の主面と、第２のデバイスの第１の主面とに貼るステップであって、前記第１のデバイスが、前記第１の主面に沿って第１のコンタクトを有し、前記第２のデバイスが、第１のコンタクト及び第２のコンタクトを有するステップと、
    前記第１のデバイスの第２の主面及び前記第２のデバイスの第２の主面を覆うと共に前記第１及び前記第２のデバイスの側部に沿って、封止体を形成するステップであって、前記封止体が、前記第１及び前記第２のデバイスの第２の主面を覆う第１の主面と、前記第１の主面の反対側に第２の主面とを有するステップと、
    前記テープを剥がすステップと、
    前記第１のデバイスの第１の主面及び前記第２のデバイスの第１の主面を覆って第１の誘電体層を形成するステップと、
    前記第１の誘電体層内に、第１のビアホール及び第２のビアホールを形成するステップと、
    前記第１のデバイスの第１のコンタクトから前記第２のデバイスの第１のコンタクトへと、前記第１及び前記第２のビアホールを介して第１の導電体を形成するステップと、
    前記封止体を切断して、前記封止体の第１の主面と第２の主面との間に、封止体の複数の側部を形成するステップと、
    前記複数の側部の第１の側部に沿って前記封止体の一部を除去することにより、前記複数の側部の第１の側部に沿って前記第２のデバイスの第２のコンタクトを露出させるステップと
    を備える方法。
  19. 請求項１８記載の方法において、
    前記第１のデバイスは半導体ダイであり、前記第２のデバイスは抵抗を備える方法。
  20. 請求項１８記載の方法において、
    前記第１のデバイスが第２のコンタクトを有し、前記方法は、更に、
    前記第１の誘電体層を覆って、第１のコンタクト及び第２のコンタクトを有する第３のデバイスを形成するステップと、
    前記第１の誘電体層及び第３のデバイス上に第２の誘電体層を形成するステップと、
    前記第１の誘電体層を貫通する第３のビアを形成するステップと、
    前記第２の誘電体層を貫通する第４のビアを形成するステップと、
    前記第１のデバイスの第２のコンタクトから前記第３のデバイスの第１のコンタクトへと、前記第３及び前記第４のビアを介して第２の導電体を形成するステップと備え、
    前記封止体の一部を除去するステップは、前記第３のデバイスの第２のコンタクトを、前記封止体の第１の側部に沿って露出させることを特徴とする方法。
JP2009537256A 2006-11-17 2007-10-05 誘電体層を用いてデバイスをパッケージングする方法 Withdrawn JP2010510665A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/561,241 US7476563B2 (en) 2006-11-17 2006-11-17 Method of packaging a device using a dielectric layer
PCT/US2007/080523 WO2008063761A2 (en) 2006-11-17 2007-10-05 Method of packaging a device using a dielectric layer

Publications (1)

Publication Number Publication Date
JP2010510665A true JP2010510665A (ja) 2010-04-02

Family

ID=39417421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009537256A Withdrawn JP2010510665A (ja) 2006-11-17 2007-10-05 誘電体層を用いてデバイスをパッケージングする方法

Country Status (5)

Country Link
US (1) US7476563B2 (ja)
JP (1) JP2010510665A (ja)
CN (1) CN101530012B (ja)
TW (1) TWI415240B (ja)
WO (1) WO2008063761A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016532302A (ja) * 2014-07-28 2016-10-13 インテル・コーポレーション 密なパッケージ配線を有するマルチチップモジュールの半導体チップパッケージ

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI360207B (en) * 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
US8035216B2 (en) * 2008-02-22 2011-10-11 Intel Corporation Integrated circuit package and method of manufacturing same
US20100148357A1 (en) * 2008-12-16 2010-06-17 Freescale Semiconductor, Inc. Method of packaging integrated circuit dies with thermal dissipation capability
JP2010219489A (ja) * 2009-02-20 2010-09-30 Toshiba Corp 半導体装置およびその製造方法
TWI456715B (zh) * 2009-06-19 2014-10-11 Advanced Semiconductor Eng 晶片封裝結構及其製造方法
TWI466259B (zh) * 2009-07-21 2014-12-21 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體的製造方法
TWI405306B (zh) * 2009-07-23 2013-08-11 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體
US8053898B2 (en) * 2009-10-05 2011-11-08 Samsung Electronics Co., Ltd. Connection for off-chip electrostatic discharge protection
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US20110108999A1 (en) * 2009-11-06 2011-05-12 Nalla Ravi K Microelectronic package and method of manufacturing same
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8327532B2 (en) * 2009-11-23 2012-12-11 Freescale Semiconductor, Inc. Method for releasing a microelectronic assembly from a carrier substrate
TWI497679B (zh) * 2009-11-27 2015-08-21 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8901724B2 (en) 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8742561B2 (en) * 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8372689B2 (en) * 2010-01-21 2013-02-12 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof
US8320134B2 (en) * 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8535989B2 (en) 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8319318B2 (en) 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8618652B2 (en) 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US9847308B2 (en) 2010-04-28 2017-12-19 Intel Corporation Magnetic intermetallic compound interconnect
US8939347B2 (en) 2010-04-28 2015-01-27 Intel Corporation Magnetic intermetallic compound interconnect
US8313958B2 (en) 2010-05-12 2012-11-20 Intel Corporation Magnetic microelectronic device attachment
US8434668B2 (en) 2010-05-12 2013-05-07 Intel Corporation Magnetic attachment structure
US8609532B2 (en) 2010-05-26 2013-12-17 Intel Corporation Magnetically sintered conductive via
US20120001339A1 (en) 2010-06-30 2012-01-05 Pramod Malatkar Bumpless build-up layer package design with an interposer
US8372666B2 (en) 2010-07-06 2013-02-12 Intel Corporation Misalignment correction for embedded microelectronic die applications
US8754516B2 (en) 2010-08-26 2014-06-17 Intel Corporation Bumpless build-up layer package with pre-stacked microelectronic devices
US8304913B2 (en) 2010-09-24 2012-11-06 Intel Corporation Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US8937382B2 (en) 2011-06-27 2015-01-20 Intel Corporation Secondary device integration into coreless microelectronic device packages
US8848380B2 (en) 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction
US9224674B2 (en) * 2011-12-15 2015-12-29 Intel Corporation Packaged semiconductor die with bumpless die-package interface for bumpless build-up layer (BBUL) packages
US9257368B2 (en) 2012-05-14 2016-02-09 Intel Corporation Microelectric package utilizing multiple bumpless build-up structures and through-silicon vias
DE112012006469B4 (de) 2012-06-08 2022-05-05 Intel Corporation Mikroelektronisches Gehäuse mit nicht komplanaren gekapselten mikroelektronischen Bauelementen und einer Aufbauschicht ohne Kontaktierhügel
US8822268B1 (en) * 2013-07-17 2014-09-02 Freescale Semiconductor, Inc. Redistributed chip packages containing multiple components and methods for the fabrication thereof
US9134366B2 (en) 2013-08-27 2015-09-15 Freescale Semiconductor, Inc. Method for forming a packaged semiconductor device
US10217724B2 (en) * 2015-03-30 2019-02-26 Mediatek Inc. Semiconductor package assembly with embedded IPD
US20170040266A1 (en) 2015-05-05 2017-02-09 Mediatek Inc. Fan-out package structure including antenna

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4088546A (en) 1977-03-01 1978-05-09 Westinghouse Electric Corp. Method of electroplating interconnections
US5829128A (en) * 1993-11-16 1998-11-03 Formfactor, Inc. Method of mounting resilient contact structures to semiconductor devices
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US6400573B1 (en) 1993-02-09 2002-06-04 Texas Instruments Incorporated Multi-chip integrated circuit module
US6153929A (en) 1998-08-21 2000-11-28 Micron Technology, Inc. Low profile multi-IC package connector
JP2001024312A (ja) * 1999-07-13 2001-01-26 Taiyo Yuden Co Ltd 電子装置の製造方法及び電子装置並びに樹脂充填方法
US6316287B1 (en) 1999-09-13 2001-11-13 Vishay Intertechnology, Inc. Chip scale surface mount packages for semiconductor device and process of fabricating the same
US6271060B1 (en) 1999-09-13 2001-08-07 Vishay Intertechnology, Inc. Process of fabricating a chip scale surface mount package for semiconductor device
KR100462980B1 (ko) 1999-09-13 2004-12-23 비쉐이 메저먼츠 그룹, 인코포레이티드 반도체장치용 칩 스케일 표면 장착 패키지 및 그 제조공정
US6586836B1 (en) * 2000-03-01 2003-07-01 Intel Corporation Process for forming microelectronic packages and intermediate structures formed therewith
US6407929B1 (en) * 2000-06-29 2002-06-18 Intel Corporation Electronic package having embedded capacitors and method of fabrication therefor
US6890829B2 (en) * 2000-10-24 2005-05-10 Intel Corporation Fabrication of on-package and on-chip structure using build-up layer process
US6825552B2 (en) * 2001-05-09 2004-11-30 Tessera, Inc. Connection components with anisotropic conductive material interconnection
JP2004039897A (ja) * 2002-07-04 2004-02-05 Toshiba Corp 電子デバイスの接続方法
US6921860B2 (en) * 2003-03-18 2005-07-26 Micron Technology, Inc. Microelectronic component assemblies having exposed contacts
US6921975B2 (en) 2003-04-18 2005-07-26 Freescale Semiconductor, Inc. Circuit device with at least partial packaging, exposed active surface and a voltage reference plane
US6838776B2 (en) 2003-04-18 2005-01-04 Freescale Semiconductor, Inc. Circuit device with at least partial packaging and method for forming
US7030469B2 (en) * 2003-09-25 2006-04-18 Freescale Semiconductor, Inc. Method of forming a semiconductor package and structure thereof
US7015075B2 (en) 2004-02-09 2006-03-21 Freescale Semiconuctor, Inc. Die encapsulation using a porous carrier
US7345359B2 (en) 2004-03-05 2008-03-18 Intel Corporation Integrated circuit package with chip-side signal connections
US20050242425A1 (en) 2004-04-30 2005-11-03 Leal George R Semiconductor device with a protected active die region and method therefor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016532302A (ja) * 2014-07-28 2016-10-13 インテル・コーポレーション 密なパッケージ配線を有するマルチチップモジュールの半導体チップパッケージ
US10256211B2 (en) 2014-07-28 2019-04-09 Intel Corporation Multi-chip-module semiconductor chip package having dense package wiring

Also Published As

Publication number Publication date
WO2008063761A2 (en) 2008-05-29
US20080119013A1 (en) 2008-05-22
TWI415240B (zh) 2013-11-11
US7476563B2 (en) 2009-01-13
WO2008063761A3 (en) 2008-08-14
CN101530012A (zh) 2009-09-09
TW200832665A (en) 2008-08-01
CN101530012B (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
JP2010510665A (ja) 誘電体層を用いてデバイスをパッケージングする方法
US11205604B2 (en) Semiconductor package including a thermal conductive layer and method of manufacturing the same
US9570350B2 (en) Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
US9831282B2 (en) Electronic device package and fabricating method thereof
KR101858952B1 (ko) 반도체 패키지 및 이의 제조 방법
US7245021B2 (en) Micropede stacked die component assembly
US8354598B2 (en) Packaging substrate and fabrication method thereof
TWI536469B (zh) 微電子封裝體基體用多重表面修整層
KR102196173B1 (ko) 반도체 패키지 및 제조 방법
US20090134528A1 (en) Semiconductor package, electronic device including the semiconductor package, and method of manufacturing the semiconductor package
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
US20130026650A1 (en) Semiconductor device, semiconductor module structure configured by vertically stacking semiconductor devices, and manufacturing method thereof
US20120049366A1 (en) Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof
US20090121323A1 (en) Semiconductor device and method of fabricating the same
TWI392069B (zh) 封裝結構及其封裝製程
JP5615936B2 (ja) パネルベースのリードフレームパッケージング方法及び装置
JP2010510663A (ja) 半導体デバイスおよび組み立てコネクタをパッケージングする方法
TWI456715B (zh) 晶片封裝結構及其製造方法
KR100910233B1 (ko) 적층 웨이퍼 레벨 패키지
KR101858954B1 (ko) 반도체 패키지 및 이의 제조 방법
EP2754169A1 (en) Soldering relief method and semiconductor device employing same
KR101837514B1 (ko) 반도체 패키지, 이의 제조 방법 및 시스템 인 패키지
KR102041373B1 (ko) 반도체 소자 및 제조 방법
WO2005114729A1 (ja) 半導体装置及び配線基板
KR102235811B1 (ko) 반도체 장치, 반도체 적층모듈구조, 적층모듈구조 및 이들의 제조방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20101207