JP6956095B2 - 集積回路（ｉｃ）パッケージ間にフレキシブルコネクタを備える集積デバイス - Google Patents

集積回路（ｉｃ）パッケージ間にフレキシブルコネクタを備える集積デバイス Download PDF

Info

Publication number
JP6956095B2
JP6956095B2 JP2018540419A JP2018540419A JP6956095B2 JP 6956095 B2 JP6956095 B2 JP 6956095B2 JP 2018540419 A JP2018540419 A JP 2018540419A JP 2018540419 A JP2018540419 A JP 2018540419A JP 6956095 B2 JP6956095 B2 JP 6956095B2
Authority
JP
Japan
Prior art keywords
package
integrated
dielectric layer
michipa
kkeji
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018540419A
Other languages
English (en)
Other versions
JP2019510368A5 (ja
JP2019510368A (ja
Inventor
ホン・ボク・ウィ
ジェ・シク・イ
ドン・ウク・キム
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2019510368A publication Critical patent/JP2019510368A/ja
Publication of JP2019510368A5 publication Critical patent/JP2019510368A5/ja
Application granted granted Critical
Publication of JP6956095B2 publication Critical patent/JP6956095B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Description

関連出願の相互参照
本出願は、その内容全体が参照により本明細書に組み込まれる、２０１６年２月１０日に米国特許商標庁に出願された、非仮出願第１５／０４０，８８１号の優先権および利益を主張する。
様々な特徴は、集積デバイスに関する場合があり、より詳細には、集積回路（ＩＣ）パッケージ間にフレキシブルコネクタを含む集積デバイスに関する場合がある。
スマートフォン、タブレット、モノのインターネット（ＩｏＴ）などのモバイルデバイスは、多数の構成要素、チップセットなどを必要とする。通常、これらの構成要素は、１つまたは複数の集積回路と一緒にプリント回路板上に設けられる。これらの構成要素をまとめて製品として実装することは、特に特殊な形状または湾曲形状を有するデバイスにおいてますます困難になっている。これらの特殊な形状または湾曲形状に対応するために、チップ（たとえば、ダイ）を含むいくつかのプリント回路板を互いに結合するためにフレキシブルコネクタが使用される。
図１は、第１の集積回路板（ＩＣ）パッケージ１０２と、第２の集積回路（ＩＣ）パッケージ１０４と、フレキシブルコネクタ１０６を含む集積デバイス１００を示す。第１の集積回路（ＩＣ）パッケージ１０２は、プリント回路板（ＰＣＢ）１２０と第１のチップ１２２（たとえば、ダイ、ダイパッケージ）とを含む。第２の集積回路（ＩＣ）パッケージ１０４は、プリント回路板（ＰＣＢ）１４０と第２のチップ１４２（たとえば、ダイ、ダイパッケージ）とを含む。
第１の集積回路（ＩＣ）パッケージ１０２は、フレキシブルコネクタ１０６を介して第２の集積回路（ＩＣ）パッケージ１０４に結合される。フレキシブルコネクタ１０６はプリント回路板（ＰＣＢ）コネクタである。フレキシブルコネクタ１０６は、複数の配線１６０と、第１のＰＣＢインターフェース１６２と、第２のＰＣＢインターフェース１６４と、カバー１６６とを含む。カバー１６６は、複数の配線１６０を取り囲む。複数の配線１６０は、第１のＰＣＢインターフェース１６２および第２のＰＣＢインターフェース１６４に結合される。第１のＰＣＢインターフェース１６２は、第１のＰＣＢ１２０の表面に結合される。第２のＰＣＢインターフェース１６４は、第２のＰＣＢ１４０の表面に結合される。
図１に示すように、集積デバイス１００は、３つの別個の構成要素、第１の集積回路（ＩＣ）パッケージ１０２と、第２の集積回路（ＩＣ）パッケージ１０４と、フレキシブルコネクタ１０６とから構成される。これらの構成要素は、別個に製作され、次いで集積デバイス１００を形成するように組み立てられる。別個の構成要素を製作し、次いでそれらを組み立てるプロセスは、コストがかかるプロセスであり、大きすぎて小形のデバイスに収まらないことがあるパッケージを生じさせる。パッケージがより小形のデバイスの中に配置されるように、これらのパッケージのサイズ、高さ、および／またはスペースを小さくすることが望ましい。理想的には、そのようなパッケージは、フォームファクタがより優れており、製作コストがより安く、同時に、モバイルデバイス、モノのインターネット（ＩｏＴ）デバイス、および／またはウェアラブルデバイスの要件を満たす。
様々な特徴は、集積デバイスに関する場合があり、より詳細には、集積回路（ＩＣ）パッケージ間にフレキシブルコネクタを含む集積デバイスに関する場合がある。
いくつかの特徴は、第１の集積回路（ＩＣ）パッケージと、フレキシブルコネクタと、第２の集積回路（ＩＣ）パッケージとを含む集積デバイスに関する。第１の集積回路（ＩＣ）パッケージは、第１のダイと、複数の第１の相互接続部と、第１のダイを封入する第１の誘電体層とを含む。フレキシブルコネクタは、第１の集積回路（ＩＣ）パッケージに結合される。フレキシブルコネクタは、第１の誘電体層と相互接続部とを含む。第２の集積回路（ＩＣ）パッケージはフレキシブルコネクタに結合される。第２の集積回路（ＩＣ）パッケージは、第１の誘電体層と複数の第２の相互接続部とを含む。第１の集積回路（ＩＣ）パッケージ、第２の集積回路（ＩＣ）パッケージ、およびフレキシブルコネクタは、第１の誘電体層の少なくとも一部（たとえば、連続部分）を介して互いに結合される。
いくつかの特徴は、第１の集積回路（ＩＣ）パッケージと、電気的接続のための手段と、第２の集積回路（ＩＣ）パッケージとを含む集積デバイスに関する。第１の集積回路（ＩＣ）パッケージは、第１のダイと、複数の第１の相互接続部と、第１のダイを封入する第１の誘電体層とを含む。電気的接続のための手段は、第１の集積回路（ＩＣ）パッケージに結合される。第２の集積回路（ＩＣ）パッケージはフレキシブルコネクタに結合される。第２の集積回路（ＩＣ）パッケージは、第１の誘電体層と複数の第２の相互接続部とを含む。第１の集積回路（ＩＣ）パッケージ、第２の集積回路（ＩＣ）パッケージ、および電気的接続のための手段は、第１の誘電体層の少なくとも一部（たとえば、連続部分）を介して互いに結合される。
いくつかの特徴は、集積デバイスを製作するための方法に関する。この方法は、第１の集積回路（ＩＣ）パッケージを設けるステップを含み、第１の集積回路（ＩＣ）パッケージを設けるステップは、第１のダイを設けるステップと、複数の第１の相互接続部を形成するステップと、第１のダイを封入する第１の誘電体層を形成するステップとを含む。この方法は、フレキシブルコネクタを、第１の集積回路（ＩＣ）パッケージに結合されるように形成するステップを含み、フレキシブルコネクタを形成するステップは、第１の誘電体層を形成するステップと、相互接続部を形成するステップとを含む。この方法は、第２の集積回路（ＩＣ）パッケージを、フレキシブルコネクタに結合されるように設けるステップを含み、第２の集積回路（ＩＣ）パッケージを設けるステップは、第１の誘電体層を形成するステップと、複数の第２の相互接続部を形成するステップとを含む。第１の集積回路（ＩＣ）パッケージ、第２の集積回路（ＩＣ）パッケージ、およびフレキシブルコネクタは、第１の集積回路（ＩＣ）パッケージ、第２の集積回路（ＩＣ）パッケージ、およびフレキシブルコネクタが第１の誘電体層の少なくとも一部を介して互いに結合されるように形成される。
様々な特徴、性質、および利点は、以下に記載された詳細な説明を図面と併せて検討したときに明らかになることがあり、図面全体にわたって、同様の参照符号はそれに対応して同一視する。
フレキシブルコネクタを介して互いに結合された２つのパッケージを含むデバイスの図である。 フレキシブルコネクタを介して互いに結合された２つのパッケージを含むデバイスの断面図である。 フレキシブルコネクタを介して互いに結合された２つのパッケージを含むデバイスの断面図である。 フレキシブルコネクタを介して互いに結合された２つのパッケージを含むデバイスの断面図である。 フレキシブルコネクタを介して互いに結合された２つのパッケージを含むデバイスの断面図である。 フレキシブルコネクタを介して互いに結合された２つのパッケージを含むデバイスの断面図である。 図７Ａ〜図７Ｆを含む図であって、フレキシブルコネクタを介して互いに結合された２つのパッケージを含むデバイスを製作するためのシーケンスの一例を示す図である。 フレキシブルコネクタを介して互いに結合された２つのパッケージを含むデバイスを製作するための例示的な方法の流れ図である。 本明細書において説明する様々な集積デバイス、集積デバイスパッケージ、半導体デバイス、ダイ、集積回路、および／またはパッケージを含むことがある、様々な電子デバイスを示す図である。
以下の説明では、本開示の様々な態様を完全に理解できるように、具体的な詳細が与えられる。しかしながら、態様がこれらの具体的な詳細なしに実践される場合があることが、当業者によって理解されよう。たとえば、回路は、不必要な詳細で態様を曖昧にすることを避けるために、ブロック図で示されることがある。他の事例では、よく知られている回路、構造、および技法は、本開示の態様を曖昧にしないために、詳細に示されないことがある。
いくつかの特徴は、第１の集積回路（ＩＣ）パッケージと、フレキシブルコネクタと、第２の集積回路（ＩＣ）パッケージとを含む集積デバイスに関する。第１の集積回路（ＩＣ）パッケージは、第１のダイと、複数の第１の相互接続部と、第１のダイを封入する第１の誘電体層とを含む。フレキシブルコネクタは、第１の集積回路（ＩＣ）パッケージに結合される。フレキシブルコネクタは、第１の誘電体層と相互接続部とを含む。第２の集積回路（ＩＣ）パッケージはフレキシブルコネクタに結合される。フレキシブルコネクタは、２つのパッケージ同士を電気的に接続するための手段であってもよい。第２の集積回路（ＩＣ）パッケージは、第１の誘電体層と複数の第２の相互接続部とを含む。第１の集積回路（ＩＣ）パッケージ、第２の集積回路（ＩＣ）パッケージ、およびフレキシブルコネクタは、第１の誘電体層の少なくとも一部を介して互いに結合される。いくつかの実装形態では、第１の集積回路（ＩＣ）パッケージ、第２の集積回路（ＩＣ）パッケージ、およびフレキシブルコネクタによって共有される第１の誘電体層の部分は、第１の誘電体層の連続部分である。いくつかの実装形態では、フレキシブルコネクタはダミー金属層を備える。いくつかの実装形態では、第１の誘電体層はポリイミド（ＰＩ）層を含む。いくつかの実装形態では、第１の誘電体層はいくつかの誘電体層を含む。いくつかの実装形態では、第１の誘電体層は、第１の集積回路（ＩＣ）パッケージと第２の集積回路（ＩＣ）パッケージを機械的および構造的に結合するように構成される。いくつかの実装形態では、フレキシブルコネクタの相互接続部（たとえば、電気的接続のための手段）は、第１の集積回路（ＩＣ）パッケージと第２の集積回路（ＩＣ）パッケージを電気的に結合するように構成される。
いくつかの実装形態では、相互接続部とは、２つの点、要素、および／または構成要素の間の電気接続を可能または容易にする、デバイスまたはパッケージの要素または構成要素である。いくつかの実装形態では、相互接続部は、トレース、ビア、パッド、ピラー、再分配金属層、および／またはアンダーバンプメタライゼーション（ＵＢＭ）層を含んでよい。いくつかの実装形態では、相互接続部は、信号（たとえば、データ信号、接地信号、電力信号）のための電気経路を形成するように構成されてもよい導電性の材料である。相互接続部は、回路の一部であってもよい。相互接続部は、２つ以上の要素または構成要素を含んでもよい。
パッケージ間にフレキシブルコネクタを含む例示的な集積デバイス
図２は、第１のパッケージ２０２（たとえば、第１の集積回路（ＩＣ）パッケージ）と、第２のパッケージ２０４（たとえば、第２の集積回路（ＩＣ）パッケージ）と、フレキシブルコネクタ２０６（たとえば、２つのパッケージ同士を電気的に接続するための手段）とを含む集積デバイス２００（たとえば、集積回路（ＩＣ）デバイス）を示す。第１のパッケージ２０２は、フレキシブルコネクタ２０６を介して第２のパッケージ２０４に結合される。以下でさらに説明するように、フレキシブルコネクタ２０６は、第１のパッケージ２０２を第２のパッケージ２０４に電気的および／または機械的に結合するように構成される。
いくつかの実装形態では、フレキシブルコネクタ２０６は、第１のパッケージ２０２および第２のパッケージ２０４に埋め込まれる。フレキシブルコネクタ２０６は、第１のパッケージ２０２および第２のパッケージ２０４と共有される少なくとも１つの誘電体層を含む。したがって、フレキシブルコネクタ２０６の誘電体層も、第１のパッケージ２０２および第２のパッケージ２０４内に形成される。
図２に示すように、第１のパッケージ２０２は、第１の誘電体層２２０と、第１のダイ２２２と、第２のダイ２２４と、第２の誘電体層２６０と、第３の誘電体層２６２と、複数の第１の相互接続部２２７と、アンダーフィル２３２と、アンダーフィル２３４と、はんだレジスト層２６４とを含む。いくつかの実装形態では、第１の誘電体層２２０、第２の誘電体層２６０、および第３の誘電体層２６２は１つの誘電体層である。第１の誘電体層２２０は第１のダイ２２２を封入する。第１の誘電体層２２０、第２の誘電体層２６０、および第３の誘電体層２６２はポリイミド（ＰＩ）層を含んでもよい。
いくつかの実装形態では、第１のダイ２２２および／または第２のダイ２２４は、ダイパッケージ（たとえば、ウエハレベルパッケージ）である。第１のパッケージ２０２は、パッケージオンパッケージ（ＰｏＰ）デバイスであってもよい。第１のダイ２２２は、第１のアクティブ面（たとえば、複数の第１の相互接続部２２３を備える面）と第１の非アクティブ面とを含む。第２のダイ２２４は、第２のアクティブ面（たとえば、複数の第１の相互接続部２２５を備える面）と第２の非アクティブ面とを含む。図２に示すように、第１のダイ２２２の第１のアクティブ面は第２のダイ２２４の第２のアクティブ面に面する。
第１のダイ２２２は、複数の相互接続部２２３を介して複数の第１の相互接続部２２７に結合される。複数の第１の相互接続部２２７は、トレース、パッド、および／またはビアを含む。複数の相互接続部２２３はパッドおよび／またはバンプ（たとえば、銅ピラー）を含む。いくつかの実装形態では、複数の相互接続部２２３を複数の第１の相互接続部２２７に結合するために１つまたは複数のはんだ相互接続部（たとえば、はんだボール）が使用されてもよい。アンダーフィル２３２は、複数の相互接続部２２３を少なくとも部分的に取り囲む。複数の第１の相互接続部２２７は、誘電体層（たとえば、第１の誘電体層２２０、第２の誘電体層２６０、第３の誘電体層２６２）内および／またはこの誘電体層上に形成されてもよい。はんだレジスト層２６４は、第３の誘電体層２６２および複数の第１の相互接続部２２７からの相互接続部の上方に形成される。
図２は、第２のダイ２２４が表面実装ダイであることを示す。第２のダイ２２４は、はんだレジスト層２６４に結合される（たとえば、取り付けられる）。第２のダイ２２４は、複数の第１の相互接続部２２５を介して複数の第１の相互接続部２２７に結合される。複数の第１の相互接続部２２５はパッドおよび／またはバンプ（たとえば、銅ピラー）を含む。いくつかの実装形態では、複数の第１の相互接続部２２５を複数の第１の相互接続部２２７に結合するために１つまたは複数のはんだ相互接続部（たとえば、はんだボール）が使用されてもよい。アンダーフィル２３４は、複数の第１の相互接続部２２５を少なくとも部分的に取り囲む。
図２に示すように、第２のパッケージ２０４は、第１の誘電体層２２０と、第３のダイ２４２と、第４のダイ２４４と、第２の誘電体層２６０と、第３の誘電体層２６２と、複数の第１の相互接続部２４７と、アンダーフィル２５２と、アンダーフィル２５４と、はんだレジスト層２６４とを含む。いくつかの実装形態では、第１の誘電体層２２０、第２の誘電体層２６０、および第３の誘電体層２６２は１つの誘電体層である。第１の誘電体層２２０は第３のダイ２４２を封入する。第１の誘電体層２２０、第２の誘電体層２６０、および第３の誘電体層２６２はポリイミド（ＰＩ）層を含んでもよい。
いくつかの実装形態では、第３のダイ２４２および／または第４のダイ２４４は、ダイパッケージ（たとえば、ウエハレベルパッケージ）である。第２のパッケージ２０４は、パッケージオンパッケージ（ＰｏＰ）デバイスであってもよい。
第３のダイ２４２は、第１のアクティブ面（たとえば、複数の第１の相互接続部２４３を備える面）と第１の非アクティブ面とを含む。第４のダイ２４４は、第２のアクティブ面（たとえば、複数の相互接続部２４５を備える面）と第２の非アクティブ面とを含む。図２に示すように、第３のダイ２４２の第１のアクティブ面は第４のダイ２４４の第２のアクティブ面に面する。
第３のダイ２４２は、複数の相互接続部２４３を介して複数の第１の相互接続部２４７に結合される。複数の第１の相互接続部２４７は、トレース、パッド、および／またはビアを含む。複数の相互接続部２４３はパッドおよび／またはバンプ（たとえば、銅ピラー）を含む。いくつかの実装形態では、複数の相互接続部２４３を複数の第１の相互接続部２４７に結合するために１つまたは複数のはんだ相互接続部（たとえば、はんだボール）が使用されてもよい。アンダーフィル２５２は、複数の相互接続部２４３を少なくとも部分的に取り囲む。複数の第１の相互接続部２４７は、誘電体層（たとえば、第１の誘電体層２２０、第２の誘電体層２６０、第３の誘電体層２６２）内および／または誘電体層上に形成されてもよい。はんだレジスト層２６４は、第３の誘電体層２６２および複数の第１の相互接続部２４７からの相互接続部の上方に形成される。
図２は、第４のダイ２４４が表面実装ダイであることを示す。第４のダイ２４４は、はんだレジスト層２６４に結合される（たとえば、取り付けられる）。第４のダイ２４４は、複数の相互接続部２４５を介して複数の第１の相互接続部２４７に結合される。複数の相互接続部２４５はパッドおよび／またはバンプ（たとえば、銅ピラー）を含む。いくつかの実装形態では、複数の相互接続部２４５を複数の第１の相互接続部２４７に結合するために１つまたは複数のはんだ相互接続部（たとえば、はんだボール）が使用されてもよい。アンダーフィル２５４は、複数の相互接続部２４５を少なくとも部分的に取り囲む。
フレキシブルコネクタ２０６（たとえば、２つのパッケージ同士を電気的に接続するための手段）は、第２の誘電体層２６０と、第３の誘電体層２６２（いくつかの実装形態では、第３の誘電体層２６２はフレキシブルコネクタ２０６の第１の誘電体層である）と、はんだレジスト層２６４と、相互接続部２６５と、ダミー金属層２６９とを含む。いくつかの実装形態では、フレキシブルコネクタ２０６は、第１の誘電体層２２０内にキャビティ２０９を形成および／または作製することによって形成される。キャビティ２０９を形成するためにレーザプロセスが使用されてもよい。ダミー金属層２６９は、レーザが第１の誘電体層２２０、第２の誘電体層２６０、および／または第３の誘電体層２６２内にキャビティをさらに形成するのを妨げるためにバックストップとして使用されてもよい。いくつかの実装形態では、ダミー金属層（たとえば、ダミー金属層２６９）が、電気信号を送信しないように構成されるかまたは電気信号用の電気経路として使用されないように構成される。
いくつかの実装形態では、第２の誘電体層２６０と第３の誘電体層２６２とは同じ誘電体層である。いくつかの実装形態では、第１の誘電体層２２０、第２の誘電体層２６０、および第３の誘電体層２６２は同じ誘電体層である。
いくつかの実装形態では、第１のパッケージ２０２、第２のパッケージ２０４、およびフレキシブルコネクタ２０６は、第１の誘電体層２２０、第２の誘電体層２６０、第３の誘電体層２６２、はんだレジスト層２６４、および相互接続部２６５を共有する。いくつかの実装形態では、第１の誘電体層２２０、第２の誘電体層２６０、第３の誘電体層２６２、および／またははんだレジスト層２６４は、第１のパッケージ２０２とフレキシブルコネクタ２０６と第２のパッケージ２０４との機械的および／または構造的結合を可能にするように構成される。いくつかの実装形態では、相互接続部２６５は、第１のパッケージ２０２とフレキシブルコネクタ２０６と第２のパッケージ２０４との電気的結合を可能にするように構成される。
いくつかの実装形態では、第１の集積回路（ＩＣ）パッケージ、第２の集積回路（ＩＣ）パッケージ、およびフレキシブルコネクタ（たとえば、２つのパッケージ同士を電気的に接続するための手段）によって共有される誘電体層（たとえば、第１の誘電体層２２０、第２の誘電体層２６０、第３の誘電体層２６２）の１つまたは複数の部分は、誘電体層の連続部分である。
誘電体層の連続部分は、第１のパッケージ２０２および／または第２のパッケージ２０４の一部（たとえば、実質的な部分）または全体を横切ってもよい。
図２が、相互接続部２６５の１つの層を含むフレキシブルコネクタ２０６を示すことに留意されたい。相互接続部２６５は、複数の相互接続部を含んでもよい。いくつかの実装形態では、フレキシブルコネクタ２０６は、それぞれに異なる金属層上に形成された相互接続部２６５のいくつかの層を含んでもよい。同様に、フレキシブルコネクタ２０６は、誘電体層のいくつかの異なる層を含んでもよい。
フレキシブルコネクタの上記の特徴および実装形態は、パッケージ間の他の接続に勝るいくつかの技術的利点をもたらす。これらの技術的利点について以下においてさらに説明される。
１つ目の利点として、誘電体層（たとえば、ポリイミド（ＰＩ）層）および／または相互接続部を第１のパッケージ２０２、フレキシブルコネクタ２０６、および第２のパッケージ２０４と共有すると、第１のパッケージ２０２と第２のパッケージ２０４との間の接続または結合に関してよりコンパクトなフォームファクタが実現される。第１のパッケージ２０２、フレキシブルコネクタ２０６、および第２のパッケージ２０４が材料を共有するので、第１のパッケージ２０２、フレキシブルコネクタ２０６、および第２のパッケージ２０４を機械的に結合するうえで余分な界面を付加する必要はない。別々に製作され機械的に互いに組み立てられる３つの別々の構成要素（第１の集積回路（ＩＣ）パッケージ１０２、第２の集積回路（ＩＣ）パッケージ１０４、およびフレキシブルコネクタ１０６）を示す図１とは対照的に、いくつかの実装形態では、第１のパッケージ２０２、フレキシブルコネクタ２０６、および第２のパッケージ２０４が１つの連続体（たとえば、第１のパッケージ２０２と、フレキシブルコネクタ２０６と、第２のパッケージ２０４とを含むユニボディパッケージ）と見なされてもよい。
２つ目の利点として、誘電体層（たとえば、ポリイミド（ＰＩ）層）および／または相互接続部を第１のパッケージ２０２、フレキシブルコネクタ２０６、および第２のパッケージ２０４と共有することは、第１のパッケージ２０２、フレキシブルコネクタ２０６、および第２のパッケージ２０４がまとめて製作され、それによって、第１のパッケージ２０２、フレキシブルコネクタ２０６、および第２のパッケージ２０４の全体的な製作コストが低下することを意味する。
３つ目の利点として、フレキシブルコネクタ２０６に第１のパッケージ２０２および第２のパッケージ２０４を実装するかまたは埋め込むことは、第１のパッケージ２０２と第２のパッケージ２０４との接続がより正確で厳密になることを意味する。その理由は、フレキシブルコネクタ２０６、第１のパッケージ２０２、および第２のパッケージ２０４の相互接続部が同じ製作プロセスの間に形成されるからである。いくつかの実装形態では、同じ製作プロセスを使用してフレキシブルコネクタ２０６、第１のパッケージ２０２および第２のパッケージ２０４を製作することは、接続間にずれが生じる可能性が低くなることを意味する。概して、図１の集積デバイス１００を組み立てるのに使用される、各構成要素の機械的な組立てでは、ずれが生じる可能性がより高い。
４つ目の利点として、フレキシブルコネクタ２０６の相互接続部（たとえば、相互接続部２６５）は、他のコネクタよりも細かいピッチおよびより細かい間隔を有し、したがって、第１のパッケージ２０２と第２のパッケージ２０４との間により高い密度の接続をもたらす。いくつかの実装形態では、このことは、フレキシブルコネクタ２０６の相互接続部（たとえば、相互接続部２６５）が第１のパッケージ２０２の相互接続部および第２のパッケージ２０４の相互接続部と同じ製作プロセスを使用して形成されることを理由にして可能になる。
５つ目の利点として、集積デバイス２００は、プリント回路板（ＰＣＢ）および／またはマザーボードの必要なしに完全に機能的な集積デバイスを提供する。いくつかの実装形態では、上記の例示的な集積デバイス２００は、第１のパッケージ２０２がプリント回路板（ＰＣＢ）の必要なしに第２のパッケージ２０４に電気的に結合されるのを可能にするように構成される。すなわち、たとえば、１つまたは複数の電気信号（たとえば、入力／出力信号）は、プリント回路板（ＰＣＢ）を通過せずに第１のパッケージ２０２と第２のパッケージ２０４との間を移動することがある。したがって、いくつかの実装形態では、プリント回路板（ＰＣＢ）が、存在し、ならびに／あるいは集積デバイスに機械的に結合されている場合でも、電気信号が、第１のパッケージと第２のパッケージとの間を移動し、プリント回路板（ＰＣＢ）をバイパスすることがある。
いくつかの実装形態では、上記の技術的利点が本開示において説明する他の集積デバイス（たとえば、３００、４００、５００、６００）に当てはまる場合もある。
パッケージ間にフレキシブルコネクタを含む例示的な集積デバイス
図３は、第１のパッケージ２０２（たとえば、第１の集積回路（ＩＣ）パッケージ）と、第２のパッケージ３０４（たとえば、第２の集積回路（ＩＣ）パッケージ）と、フレキシブルコネクタ２０６（たとえば、２つのパッケージ同士を電気的に接続するための手段）とを含む集積デバイス３００（たとえば、集積回路（ＩＣ）デバイス）を示す。第１のパッケージ２０２は、フレキシブルコネクタ２０６を介して第２のパッケージ３０４に結合される。フレキシブルコネクタ２０６は、第１のパッケージ２０２を第２のパッケージ３０４に電気的に結合するように構成される。
図３は、第２のパッケージ３０４が図２の第２のパッケージ２０４とは異なることを除いて図２と同様である。特に、図３の第２のパッケージ３０４は第４のダイ２４４を含まない。
図３に示すように、第２のパッケージ３０４は、第１の誘電体層２２０と、第３のダイ２４２と、第２の誘電体層２６０と、第３の誘電体層２６２と、複数の第１の相互接続部２４７と、アンダーフィル２５２と、はんだレジスト層２６４とを含む。いくつかの実装形態では、第１の誘電体層２２０、第２の誘電体層２６０、および第３の誘電体層２６２は１つの誘電体層である。第１の誘電体層２２０は第３のダイ２４２を封入する。第１の誘電体層２２０、第２の誘電体層２６０、および第３の誘電体層２６２はポリイミド（ＰＩ）層を含んでもよい。いくつかの実装形態では、第３のダイ２４２は、ダイパッケージ（たとえば、ウエハレベルパッケージ）である。
いくつかの実装形態では、第１のパッケージ２０２、第２のパッケージ３０４、およびフレキシブルコネクタ２０６は、第１の誘電体層２２０、第２の誘電体層２６０、第３の誘電体層２６２、はんだレジスト層２６４、および相互接続部２６５を共有する。いくつかの実装形態では、第１の誘電体層２２０、第２の誘電体層２６０、第３の誘電体層２６２、および／またははんだレジスト層２６４は、第１のパッケージ２０２とフレキシブルコネクタ２０６と第２のパッケージ３０４との機械的および／または構造的結合を可能にするように構成される。いくつかの実装形態では、相互接続部２６５は、第１のパッケージ２０２とフレキシブルコネクタ２０６と第２のパッケージ３０４との電気的結合を可能にするように構成される。
いくつかの実装形態では、第１の集積回路（ＩＣ）パッケージ、第２の集積回路（ＩＣ）パッケージ、およびフレキシブルコネクタによって共有される誘電体層（たとえば、第１の誘電体層２２０、第２の誘電体層２６０、第３の誘電体層２６２）の１つまたは複数の部分は、誘電体層の連続部分である。誘電体層の連続部分は、第１のパッケージ２０２および／または第２のパッケージ３０４の一部（たとえば、実質的な部分）または全体を横切ってもよい。
パッケージ間にフレキシブルコネクタを含む例示的な集積デバイス
図４は、第１のパッケージ２０２（たとえば、第１の集積回路（ＩＣ）パッケージ）と、第２のパッケージ４０４（たとえば、第２の集積回路（ＩＣ）パッケージ）と、フレキシブルコネクタ２０６とを含む集積デバイス４００（たとえば、集積回路（ＩＣ）デバイス）を示す。第１のパッケージ２０２は、フレキシブルコネクタ２０６（たとえば、２つのパッケージ同士を電気的に接続するための手段）を介して第２のパッケージ４０４に結合される。フレキシブルコネクタ２０６は、第１のパッケージ２０２を第２のパッケージ４０４に電気的に結合するように構成される。
図４は、第２のパッケージ４０４が図２の第２のパッケージ２０４とは異なることを除いて図２と同様である。特に、図４の第２のパッケージ４０４は第４のダイ２４４を含まない。
図４に示すように、第２のパッケージ４０４は、第１の誘電体層２２０と、第４のダイ２４４と、第２の誘電体層２６０と、第３の誘電体層２６２と、複数の第１の相互接続部２４７と、アンダーフィル２５４と、はんだレジスト層２６４とを含む。いくつかの実装形態では、第１の誘電体層２２０、第２の誘電体層２６０、および第３の誘電体層２６２は１つの誘電体層である。第１の誘電体層２２０、第２の誘電体層２６０、および第３の誘電体層２６２はポリイミド（ＰＩ）層を含んでもよい。いくつかの実装形態では、第４のダイ２４４は、ダイパッケージ（たとえば、ウエハレベルパッケージ）である。
第４のダイ２４４は表面実装ダイである。第４のダイ２４４は、はんだレジスト層２６４に結合される（たとえば、取り付けられる）。第４のダイ２４４は、複数の相互接続部２４５を介して複数の第１の相互接続部２４７に結合される。複数の相互接続部２４５はパッドおよび／またはバンプ（たとえば、銅ピラー）を含む。いくつかの実装形態では、複数の相互接続部２４５を複数の第１の相互接続部２４７に結合するために１つまたは複数のはんだ相互接続部（たとえば、はんだボール）が使用されてもよい。アンダーフィル２５４は、複数の相互接続部２４５を少なくとも部分的に取り囲む。
いくつかの実装形態では、第１のパッケージ２０２、第２のパッケージ４０４、およびフレキシブルコネクタ２０６は、第１の誘電体層２２０、第２の誘電体層２６０、第３の誘電体層２６２、はんだレジスト層２６４、および相互接続部２６５を共有する。いくつかの実装形態では、第１の誘電体層２２０、第２の誘電体層２６０、第３の誘電体層２６２、および／またははんだレジスト層２６４は、第１のパッケージ２０２とフレキシブルコネクタ２０６と第２のパッケージ４０４との機械的および／または構造的結合を可能にするように構成される。いくつかの実装形態では、相互接続部２６５は、第１のパッケージ２０２とフレキシブルコネクタ２０６と第２のパッケージ４０４との電気的結合を可能にするように構成される。
いくつかの実装形態では、第１の集積回路（ＩＣ）パッケージ、第２の集積回路（ＩＣ）パッケージ、およびフレキシブルコネクタによって共有される誘電体層（たとえば、第１の誘電体層２２０、第２の誘電体層２６０、第３の誘電体層２６２）の１つまたは複数の部分は、誘電体層の連続部分である。誘電体層の連続部分は、第１のパッケージ２０２および／または第２のパッケージ４０４の一部（たとえば、実質的な部分）または全体を横切ってもよい。
いくつかの実装形態では、第２のパッケージ４０４における第１の誘電体層２２０および／または第２の誘電体層２６０は（破線によって示されているように）省略可能であってもよいことに留意されたい。
パッケージ間にフレキシブルコネクタを含む例示的な集積デバイス
図５は、第１のパッケージ５０２（たとえば、第１の集積回路（ＩＣ）パッケージ）と、第２のパッケージ５０４（たとえば、第２の集積回路（ＩＣ）パッケージ）と、フレキシブルコネクタ２０６とを含む集積デバイス５００（たとえば、集積回路（ＩＣ）デバイス）を示す。第１のパッケージ２０２は、フレキシブルコネクタ２０６（たとえば、２つのパッケージ同士を電気的に接続するための手段）を介して第２のパッケージ５０４に結合される。フレキシブルコネクタ２０６は、第１のパッケージ５０２を第２のパッケージ５０４に電気的に結合するように構成される。
図５は、（ｉ）第１のパッケージ５０２が第１のパッケージ２０２とは異なり、（ｉｉ）第２のパッケージ５０４が図２の第２のパッケージ２０４とは異なることを除いて図２と同様である。特に、図５の第１のパッケージ５０２および第２のパッケージ５０４は表面実装ダイを含まない。
いくつかの実装形態では、第１のパッケージ５０２、第２のパッケージ５０４、およびフレキシブルコネクタ２０６は、第１の誘電体層２２０、第２の誘電体層２６０、第３の誘電体層２６２、はんだレジスト層２６４、および相互接続部２６５を共有する。いくつかの実装形態では、第１の誘電体層２２０、第２の誘電体層２６０、第３の誘電体層２６２、および／またははんだレジスト層２６４は、第１のパッケージ５０２とフレキシブルコネクタ２０６と第２のパッケージ５０４との機械的および／または構造的結合を可能にするように構成される。いくつかの実装形態では、相互接続部２６５は、第１のパッケージ５０２とフレキシブルコネクタ２０６と第２のパッケージ５０４との電気的結合を可能にするように構成される。
いくつかの実装形態では、第１の集積回路（ＩＣ）パッケージ、第２の集積回路（ＩＣ）パッケージ、およびフレキシブルコネクタによって共有される誘電体層（たとえば、第１の誘電体層２２０、第２の誘電体層２６０、第３の誘電体層２６２）の１つまたは複数の部分は、誘電体層の連続部分である。誘電体層の連続部分は、第１のパッケージ５０２および／または第２のパッケージ５０４の一部（たとえば、実質的な部分）または全体を横切ってもよい。
図２〜図５は、２つのパッケージを含む集積デバイスを示す。しかしながら、いくつかの実装形態では、集積デバイスは、３つ以上のパッケージを含んでもよい。図６は、３つのパッケージ、すなわち、第１のパッケージ５０２、第２のパッケージ５０４、および第２のパッケージ２０４を含む集積デバイス６００を示す。第２のパッケージ２０４は、パッケージオンパッケージ（ＰｏＰ）デバイスであってもよい。
第１のパッケージ５０２は、フレキシブルコネクタ２０６を介して第２のパッケージ５０４に結合される（たとえば、電気的に結合されならびに／あるいは機械的に結合される）。第２のパッケージ５０４は、フレキシブルコネクタ６０６を介して第２のパッケージ２０４に結合される（たとえば、電気的に結合されならびに／あるいは機械的に結合される）。フレキシブルコネクタ６０６（たとえば、２つのパッケージ同士を電気的に接続するための手段）はフレキシブルコネクタ２０６と同様であってもよい。集積デバイス６００は、本開示において説明するパッケージのいずれかによって形成されてもよいことに留意されたい。
パッケージ間にフレキシブルコネクタを含む集積デバイスを製作するための例示的なシーケンス
いくつかの実装形態では、埋込み型フレキシブルコネクタを含む集積回路（ＩＣ）デバイスを設ける／製作することは、いくつかのプロセスを含む。図７（図７Ａ〜図７Ｆを含む）は、埋込み型フレキシブルコネクタを含む集積回路（ＩＣ）デバイスを設ける／製作するための例示的なシーケンスを示す。いくつかの実装形態では、図７Ａ〜図７Ｆのシーケンスは、図２の埋込み型フレキシブルコネクタを含む集積回路（ＩＣ）デバイスおよび／または本開示において説明する他の集積回路（ＩＣ）デバイスを製作するために使用される場合がある。次に、図７Ａ〜図７Ｆについて、図２の集積回路（ＩＣ）デバイスを設ける／製作する状況において説明する。
図７Ａ〜図７Ｆのシーケンスでは、埋込み型フレキシブルコネクタを含む集積回路（ＩＣ）デバイスを設けるためのシーケンスを単純化しならびに／あるいは明確にするために、１つまたは複数のステージを組み合わせてもよいことに留意されたい。いくつかの実装形態では、プロセスの順序は変更または修正されてよい。
図７Ａの段階１は、設けられたキャリア７００を示す。キャリア７００は、供給元によって設けられてもよく、あるいは製作されてもよい。キャリア７００は、接着剤層であってよい。
段階２は、キャリア７００上に第２の誘電体層２６０が形成された状態を示す。第２の誘電体層２６０はポリイミド（ＰＩ）層を含んでもよい。いくつかの実装形態では、第２の誘電体層２６０は、キャリア７００上に液体誘電体を設けることによって形成され、次いで硬化される。
段階３は、第２の誘電体層２６０内にキャビティ７０２およびキャビティ７０４が形成された状態を示す。様々な実装形態は、それぞれに異なるようにキャビティ（たとえば、キャビティ７０２、キャビティ７０４）を形成する場合がある。いくつかの実装形態では、キャビティは、レーザプロセスおよび／またはフォトエッチングプロセス（たとえば、第２の誘電体層２６０がフォトエッチング可能であるとき）を使用して形成される。
段階４は、第２の誘電体層２６０およびキャリア７００の上方にシード層７１０が形成された状態を示す。いくつかの実装形態では、シード層７１０は、第２の誘電体層２６０の形状および／または外形に従ってもよい。シード層７１０は、金属層（たとえば、銅層）を含んでもよい。
段階５は、シード層７１０の上方に積層７２０が形成された状態を示す。積層７２０はフォトレジスト（ＰＲ）層であってもよい。
図７Ｂの段階６は、第２の誘電体層２６０内および／または第２の誘電体層２６０上に複数の相互接続部７０３および複数の相互接続部７０７が形成された状態を示す。いくつかの実装形態では、複数の相互接続部７０３および複数の相互接続部７０７は積層７２０の開口部に形成される。段階６は、複数の相互接続部７０３および複数の相互接続部７０７が形成された後積層７２０が除去された状態を示す。
段階７は、第２の誘電体層２６０、複数の相互接続部７０３、および複数の相互接続部７０７からキャリア７００が分離された（たとえば、切り離されるかまたは取り外された）状態を示す。
段階８は、第１のダイ２２２が複数の第１の相互接続部２２３を介して複数の相互接続部７０３に結合された状態を示す。段階８は、第３のダイ２４２が、複数の第１の相互接続部２４３を介して複数の相互接続部７０７に結合された状態も示す。いくつかの実装形態では、複数の相互接続部７０３を複数の第１の相互接続部２２３に結合するために、図示されていないはんだ相互接続部（たとえば、はんだボール）が使用されてもよい。同様に、いくつかの実装形態では、複数の相互接続部７０７を複数の第１の相互接続部２４３に結合するために、図示されていないはんだ相互接続部（たとえば、はんだボール）が使用されてもよい。
段階９は、第１のダイ２２２と第２の誘電体層２６０との間にアンダーフィル２３２が形成された状態を示す。アンダーフィル２３２は、複数の相互接続部７０３および複数の第１の相互接続部２２３を少なくとも部分的に取り囲む。段階９は、第３のダイ２４２と第２の誘電体層２６０との間にアンダーフィル２５２が形成された状態も示す。アンダーフィル２５２は、複数の相互接続部７０７および複数の第１の相互接続部２４３を少なくとも部分的に取り囲む。アンダーフィルが省略可能であることに留意されたい。
段階１０は、第１のダイ２２２、第３のダイ２４２、および第２の誘電体層２６０の上方に第１の誘電体層２２０が形成された状態を示す。第１の誘電体層２２０は、第１のダイ２２２および第３のダイ２４２を少なくとも部分的に封入してもよい。第１の誘電体層２２０はポリイミド（ＰＩ）層を含んでもよい。第１の誘電体層２２０は、第２の誘電体層２６０と同じであってもよい（たとえば、第１の誘電体層２２０と第２の誘電体層２６０の両方が１つの誘電体層であってもよい）。
図７Ｃの段階１１は、第２の誘電体層２６０の上方に積層７３０が形成された状態を示す。積層７２０はフォトレジスト（ＰＲ）層であってもよい。
段階１２は、積層７３０に複数のキャビティ７３１および複数のキャビティ７３５が形成された状態を示す。様々な実装形態は、キャビティをそれぞれに異なるように形成する場合がある。いくつかの実装形態では、キャビティは、レーザプロセスおよび／またはフォトエッチングプロセスを使用して形成される。
段階１３は、第２の誘電体層２６０上に複数の相互接続部７３３および複数の相互接続部７３７が形成された状態を示す。段階１３は、第２の誘電体層２６０の上方にダミー金属層２６９が形成された状態も示す。いくつかの実装形態では、複数の相互接続部７３３、複数の相互接続部７３７およびダミー金属層２６９は、積層７３０のキャビティ／開口部に形成される。段階１３は、複数の相互接続部７３３、複数の相互接続部７３７、およびダミー金属層２６９が形成された後積層７３０が除去された状態を示す。
段階１４は、第２の誘電体層２６０の上方に第３の誘電体層２６２が形成された状態を示す。いくつかの実装形態では、第３の誘電体層２６２はポリイミド（ＰＩ）層を含む。いくつかの実装形態では、第３の誘電体層２６２、第２の誘電体層２６０、および第１の誘電体層２２０は１つの誘電体層である。
図７Ｄの段階１５は、第３の誘電体層２６２に複数のキャビティ７４３および複数のキャビティ７４５が形成された状態を示す。様々な実装形態はキャビティをそれぞれに異なるように形成する場合がある。いくつかの実装形態では、キャビティは、レーザプロセスおよび／またはフォトエッチングプロセスを使用して形成される。
段階１６は、シード層７１０の上方に積層７５０が形成された状態を示す。積層７５０はフォトレジスト（ＰＲ）層であってもよい。積層７５０はキャビティおよび／または開口部を含んでもよい。様々な実装形態はキャビティをそれぞれに異なるように形成する場合がある。いくつかの実装形態では、キャビティは、レーザプロセスおよび／またはフォトエッチングプロセスを使用して形成される。
段階１７は、第３の誘電体層２６２内および／または第３の誘電体層２６２上に複数の相互接続部７５３および複数の相互接続部７５７が形成された状態を示す。段階１７は、第３の誘電体層２６２の上方に相互接続部２６５が形成された状態も示す。いくつかの実装形態では、複数の相互接続部７５３、複数の相互接続部７５７、および相互接続部２６５は、積層７５０のキャビティ／開口部に形成される。段階１７は、複数の相互接続部７５３、複数の相互接続部７５７、および相互接続部２６５が形成された後積層７５０が除去された状態を示す。
図７Ｅの段階１８は、第３の誘電体層２６２および相互接続部２６５の上方にはんだレジスト層２６４が形成された状態を示す。
段階１９は、はんだレジスト層２６４内および／またははんだレジスト層２６４上に複数の相互接続部７６３および複数の相互接続部７６７が形成された状態を示す。いくつかの実装形態では、複数の相互接続部７０３、７３３、７５３、および／または７６３は複数の第１の相互接続部２２７であってもよい。同様に、いくつかの実装形態では、複数の相互接続部７０７、７３７、７５７、および／または７６７は複数の第１の相互接続部２４７であってもよい。
段階２０は、第２のダイ２２４が複数の第１の相互接続部２２５を介して複数の相互接続部７６３に結合された状態を示す。段階２０は、第４のダイ２４４が、複数の相互接続部２４５を介して複数の相互接続部７６７に結合された状態も示す。いくつかの実装形態では、複数の第１の相互接続部２２５を複数の相互接続部７６３に結合するためにはんだ相互接続部（たとえば、はんだボール）が使用されてもよい。いくつかの実装形態では、複数の相互接続部２４５を複数の相互接続部７６７に結合するためにはんだ相互接続部（たとえば、はんだボール）が使用されてもよい。
図７Ｆの段階２１は、第２のダイ２２４とはんだレジスト層２６４との間にアンダーフィル２３４が形成された状態を示す。段階２１は、第４のダイ２４４とはんだレジスト層２６４との間にアンダーフィル２５４が形成された状態も示す。
段階２２は、少なくとも第１の誘電体層２２０内にキャビティ２０９およびキャビティ７０９が形成された状態を示す。いくつかの実装形態では、キャビティ２０９およびキャビティ７０９を形成するためにレーザプロセスが使用される。いくつかの実装形態では、キャビティ２０９は第１の誘電体層２２０においてダミー金属層２６９まで形成され、ダミー金属層２６９は、バックストップとして働き、レーザが誘電体層をさらに穿孔するのを妨げる。いくつかの実装形態では、キャビティ２０９を形成すると、第１のパッケージと第２のパッケージとの間の可撓性および／または屈曲可能接続を可能にするフレキシブルコネクタ２０６（たとえば、２つのパッケージ同士を電気的に接続するための手段）が作製される。いくつかの実装形態では、フレキシブルコネクタ２０６は、第１の誘電体層２２０と、第２の誘電体層２６０と、第３の誘電体層２６２と、はんだレジスト層２６４と、相互接続部２６５と、ダミー金属層２６９とを含む。
段階２３は、図２に示すように、第１のパッケージ２０２がフレキシブルコネクタ２０６を介して第２のパッケージ２０４に結合された状態を示す。段階２３は、第３の誘電体層２６２およびはんだレジスト層２６４を切断しならびに／あるいはスライスしてパッケージをダイシングする状態を示す。いくつかの実装形態では、第３の誘電体層２６２およびはんだレジスト層２６４をさらに切断するためにレーザプロセスおよび／または機械的プロセス（たとえば、鋸）が使用されてもよい。
パッケージ間にフレキシブルコネクタを含む集積デバイスを製作するための例示的な方法
いくつかの実装形態では、埋込み型フレキシブルコネクタを含む集積回路（ＩＣ）デバイスを設ける／製作することは、いくつかのプロセスを含む。図８は、埋込み型フレキシブルコネクタを含む集積回路（ＩＣ）デバイスを設ける／製作するための方法８００の例示的な流れ図を示す。いくつかの実装形態では、図８の方法は、図２〜図６の埋込み型フレキシブルコネクタを含む集積回路（ＩＣ）デバイスおよび／または本開示において説明する他の集積回路（ＩＣ）デバイスを製作するために使用される場合がある。図８について、図２の集積回路（ＩＣ）デバイスを製作する状況において説明する。
図８の流れ図は、集積回路（ＩＣ）デバイスを設けるための方法を単純化しならびに／あるいは明確にするために、１つまたは複数のプロセスを組み合わせてもよいことに留意されたい。いくつかの実装形態では、プロセスの順序は変更または修正されてもよい。
この方法では、（８０５において）キャリア（たとえば、キャリア７００）上に誘電体層（たとえば、誘電体層２６０）を形成する。キャリアは、接着剤層であってもよい。誘電体層はポリイミド（ＰＩ）層を含んでもよい。
この方法では、（８１０において）誘電体層内および／または誘電体層上に複数の相互接続部を形成する。複数の相互接続部は複数の相互接続部７０３および７０５であってもよい。いくつかの実装形態では、複数の相互接続部は、シード層を形成することを含むリソグラフィプロセス、積層プロセス、露光プロセス、現像プロセス、めっきプロセス、剥離プロセス、およびエッチングプロセス（たとえば、シードエッチングプロセス）を使用して形成されてもよい。
この方法では、（８１５において）誘電体層（たとえば、２６０）および複数の相互接続部（たとえば、７０３）からキャリア（たとえば、７００）を分離する。いくつかの実装形態では、キャリアを分離することは、キャリアを切り離しならびに／あるいは取り外すことを含む。
この方法では、（８２０において）複数の相互接続部（たとえば、７０３）に第１のダイ（たとえば、２２２）を結合する。いくつかの実装形態では、複数の相互接続部に第１のダイを結合するためにはんだ相互接続部が使用されてもよい。
この方法では、（８２５において）第１のダイ（たとえば、第１のダイ２２２）を少なくとも部分的に封入する少なくとも１つの誘電体層（たとえば、第１の誘電体層２２０）を形成する。誘電体層はポリイミド（ＰＩ）層を含んでもよい。
この方法では、（８３０において）レーザが誘電体層をさらに穿孔するのを妨げるためのバックストップとして動作するように構成されたダミー金属層（たとえば、ダミー金属層２６９）を形成する。ダミー金属層はフレキシブルコネクタ内に形成されてもよい。
いくつかの実装形態では、ダミー金属層を形成することは、相互接続部２６５を形成することなど、誘電体層内に複数の相互接続部を形成することをさらに含んでもよい。いくつかの実装形態では、複数の相互接続部は、シード層を形成することを含むリソグラフィプロセス、積層プロセス、露光プロセス、現像プロセス、めっきプロセス、剥離プロセス、およびエッチングプロセス（たとえば、シードエッチングプロセス）を使用して形成されてもよい。
この方法では、（８３５において）誘電体層（たとえば、第３の誘電体層２６２）の上方にはんだレジスト層（たとえば、はんだレジスト層２６４）を形成する。
次いで、この方法では、（８４０において）はんだレジスト層（たとえば、２６４）に第２のダイ（たとえば、第２のダイ２２４）を結合する。いくつかの実装形態では、複数の相互接続部（たとえば、７６３）に第２のダイを結合するためにはんだ相互接続部が使用されてもよい。いくつかの実装形態では、１つまたは複数のダイを結合することは、表面実装技術（ＳＭＴ）プロセスを使用してダイを取り付けることを含む。
この方法では、（８４５において）誘電体層（たとえば、第１の誘電体層２２０）内にキャビティ（たとえば、キャビティ２０９）を形成して、第１のパッケージ（たとえば、第１のパッケージ２０２）を電気的、機械的、および構造的に第２のパッケージ（たとえば、第２のパッケージ２０４）に結合するように構成されたフレキシブルコネクタ２０６を形成する。
例示的な電子デバイス
図９は、上述の集積デバイス、半導体デバイス、集積回路、ダイ、インターポーザ、パッケージ、またはパッケージオンパッケージ（ＰｏＰ）のいずれかと統合されることがある様々な電子デバイスを示す。たとえば、モバイル電話デバイス９０２、ラップトップコンピュータデバイス９０４、固定ロケーション端末デバイス９０６、ウェアラブルデバイス９０８が、本明細書で説明するような集積デバイス９００を含んでよい。集積デバイス９００は、たとえば、本明細書で説明する集積回路、ダイ、集積デバイス、集積デバイスパッケージ、集積回路デバイス、デバイスパッケージ、集積回路（ＩＣ）パッケージ、パッケージオンパッケージデバイスのいずれかであってよい。図９に示すデバイス９０２、９０４、９０６、９０８は、例にすぎない。他の電子デバイスも、限定はしないが、モバイルデバイス、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末などのポータブルデータユニット、全地球測位システム（ＧＰＳ）対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、メーター読取り機器などの固定ロケーションデータユニット、通信デバイス、スマートフォン、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス（たとえば、時計、眼鏡）、モノのインターネット（ＩｏＴ）デバイス、サーバ、ルータ、自動車車両（たとえば、自律車両）に実装された電子デバイス、またはデータもしくはコンピュータ命令を記憶しもしくは取り出す任意の他のデバイス、あるいはそれらの任意の組合せを含むデバイス（たとえば、電子デバイス）のグループを含む、集積デバイス９００を特徴として備えてもよい。
図２、図３、図４、図５、図６、図７Ａ〜図７Ｆ、図８、および／または図９に示す構成要素、プロセス、特徴、および／または機能のうちの１つまたは複数は、単一の構成要素、プロセス、特徴、または機能として再構成されならびに／あるいは組み合わされてもよく、あるいはいくつかの構成要素、プロセス、または機能として具現化されてもよい。本開示から逸脱することなく、追加の要素、構成要素、プロセス、および／または機能が追加されてもよい。本開示における図２、図３、図４、図５、図６、図７Ａ〜７Ｆ、図８、および／または図９、ならびにそれに対応する説明は、ダイおよび／またはＩＣに限定されないことにも留意されたい。いくつかの実装態様では、図２、図３、図４、図５、図６、図７Ａ〜図７Ｆ、図８、および／または図９、ならびにそれに対応する説明は、集積デバイスを製造し、作製し、設け、ならびに／あるいは生産するために用いられてもよい。いくつかの実装形態では、デバイスは、ダイ、集積デバイス、ダイパッケージ、集積回路（ＩＣ）、デバイスパッケージ、集積回路（ＩＣ）パッケージ、ウエハ、半導体デバイス、パッケージオンパッケージ（ＰｏＰ）デバイス、および／またはインターポーザを含んでもよい。
「例示的」という語は、本明細書において「一例、事例、または例示としての働きをすること」を意味するために使用される。本明細書で「例示的」として記載されている任意の実装形態または態様は、必ずしも本開示の他の態様よりも好ましいまたは有利であると解釈されるべきではない。同様に、「態様」という用語は、本開示のすべての態様が、説明した特徴、利点、または動作モードを含むことを必要としない。「結合される」という用語は、２つの物体間の直接的または間接的な結合を指すために本明細書において使用される。たとえば、物体Ａが物体Ｂに物理的に接触し、物体Ｂが物体Ｃに接触する場合、物体ＡとＣはやはり、直接的に物理的に互いに接触しない場合であっても、互いに結合されると見なされることがある。
また、本明細書に含まれる様々な開示が、フローチャート、流れ図、構造図、またはブロック図として示されるプロセスとして説明される場合があることに留意されたい。フローチャートは動作を逐次プロセスとして説明することがあるが、動作の多くは並行してまたは同時に実行することができる。加えて、動作の順序は並べ替えられてよい。プロセスは、その動作が完了するときに終了される。
本明細書で説明した本開示の様々な特徴は、本開示から逸脱することなく様々なシステムにおいて実施することができる。本開示の上記の態様が例にすぎず、本開示を限定するものとして解釈すべきでないことに留意されたい。本開示の態様の説明は、例示的であることを意図しており、特許請求の範囲を限定することを意図していない。したがって、本教示は、他のタイプの装置に容易に適用することができ、多くの代替、修正、および変形が当業者には明らかであろう。
１００ 集積デバイス
１０２ 第１の集積回路（ＩＣ）パッケージ
１０４ 第２の集積回路（ＩＣ）パッケージ
１０６ フレキシブルコネクタ
１２０ プリント回路板（ＰＣＢ）
１２２ 第１のチップ
１４０ プリント回路板（ＰＣＢ）
１６０ 配線
１６２ 第１のＰＣＢインターフェース
１６４ 第２のＰＣＢインターフェース
１６６ カバー
２００ 集積デバイス
２０２ 第１のパッケージ
２０４ 第２のパッケージ
２０６ フレキシブルコネクタ
２０９ キャビティ
２２０ 第１の誘電体層
２２２ 第１のダイ
２２３ 第１の相互接続部
２２４ 第２のダイ
２２５ 第１の相互接続部
２２７ 第１の相互接続部
２３２ アンダーフィル
２３４ アンダーフィル
２４０ 第２のパッケージ
２４２ 第３のダイ
２４３ 第１の相互接続部
２４４ 第４のダイ
２４５ 相互接続部
２４７ 第１の相互接続部
２５２ アンダーフィル
２５４ アンダーフィル
２６０ 第２の誘電体層
２６２ 第３の誘電体層
２６４ はんだレジスト層
２６５ 相互接続部
２６９ ダミー金属層
３００ 集積デバイス
３０４ 第２のパッケージ
４００ 集積デバイス
４０４ 第２のパッケージ
５００ 集積デバイス
５０２ 第１のパッケージ
５０４ 第２のパッケージ
６００ 集積デバイス
６０６ フレキシブルコネクタ
７００ キャリア
７０２ キャビティ
７０３ 相互接続部
７０４ キャビティ
７０７ 相互接続部
７０９ キャビティ
７１０ シード層
７２０ 積層
７３０ 積層
７３１ キャビティ
７３３ 相互接続部
７３５ キャビティ
７３７ 相互接続部
７４３ キャビティ
７４５ キャビティ
７５０ 積層
７５３ 相互接続部
７５７ 相互接続部
７６３ 相互接続部
７６７ 相互接続部
９００ 集積デバイス
９０２ モバイル電話デバイス
９０４ ラップトップコンピュータデバイス
９０６ 固定ロケーション端末デバイス
９０８ ウェアラブルデバイス

Claims (15)

  1. 集積デバイスであって、
    第１の集積回路パッケージであって、
    第１のダイと、
    複数の第１の相互接続部と、
    前記第１のダイを封入する誘電体層と
    を備える第１の集積回路パッケージと、
    前記第１の集積回路パッケージに結合されたフレキシブルコネクタであって、
    前記誘電体層と、
    ダミー金属層と、
    相互接続部と
    を備え、前記誘電体層は、キャビティを含み、前記ダミー金属層は、レーザが前記誘電体層の一部を貫通するのを妨げるように構成されている、フレキシブルコネクタと、
    前記フレキシブルコネクタに結合された第２の集積回路パッケージであって、
    前記誘電体層と、
    複数の第２の相互接続部と
    を備える第２の集積回路パッケージとを備え、
    前記第１の集積回路パッケージ、前記第２の集積回路パッケージ、および前記フレキシブルコネクタは、前記誘電体層の少なくとも一部を介して互いに結合される集積デバイス。
  2. 前記第１の集積回路パッケージ、前記第２の集積回路パッケージ、および前記フレキシブルコネクタによって共有される前記誘電体層の前記一部は、前記誘電体層の連続部分を共有している、請求項１に記載の集積デバイス。
  3. 前記ダミー金属層は、電気信号を送信しないように構成される、請求項１に記載の集積デバイス。
  4. 前記第２の集積回路パッケージは、前記誘電体層内に位置する第２のダイ、または前記誘電体層の上方に位置する第２のダイを備える、請求項１に記載の集積デバイス。
  5. 前記第１の集積回路パッケージは、前記誘電体層の上方に位置する第２のダイを備える、請求項１に記載の集積デバイス。
  6. 前記第１のダイは第１のダイパッケージであり、前記第２のダイは第２のダイパッケージであり、前記第１の集積回路パッケージはパッケージオンパッケージデバイスを備える、請求項５に記載の集積デバイス。
  7. 前記誘電体層はポリイミド層を含む、請求項１に記載の集積デバイス。
  8. 前記誘電体層は複数の誘電体層を備える、請求項１に記載の集積デバイス。
  9. 前記フレキシブルコネクタはパッケージツーパッケージコネクタである、請求項１に記載の集積デバイス。
  10. 前記集積デバイスは、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定ロケーション端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、モノのインターネットデバイス、ラップトップコンピュータ、サーバ、および自動車車両の中のデバイスからなる群から選択されたデバイスの中に組み込まれる、請求項１に記載の集積デバイス。
  11. 集積デバイスを製作するための方法であって、
    誘電体層を形成するステップと、
    第１の集積回路パッケージを設けるステップであって、
    第１のダイを設けるステップと、
    複数の第１の相互接続部を形成するステップと、
    を含み、前記誘電体層は前記第１のダイを封入する、第１の集積回路パッケージを設けるステップと、
    第２の集積回路パッケージを設けるステップであって、
    複数の第２の相互接続部を形成するステップと
    を含む、第２の集積回路パッケージを設けるステップと、
    フレキシブルコネクタを、前記第１の集積回路パッケージおよび前記第２の集積回路パッケージに結合されるように形成するステップであって、
    相互接続部を形成するステップと、
    前記誘電体層にダミー金属層を形成するステップと、
    レーザプロセスを使用して前記誘電体層にキャビティを作製するステップであって、前記ダミー金属層は、レーザが前記誘電体層の一部を貫通するのを妨げるように構成されている、キャビティを作製するステップと
    を含む、フレキシブルコネクタを形成するステップとを含み
    前記第１の集積回路パッケージ、前記第２の集積回路パッケージ、および前記フレキシブルコネクタは、前記第１の集積回路パッケージ、前記第２の集積回路パッケージ、および前記フレキシブルコネクタが前記誘電体層の少なくとも一部を介して互いに結合されるように形成される方法。
  12. 前記第１の集積回路パッケージ、前記第２の集積回路パッケージ、および前記フレキシブルコネクタによって共有される前記誘電体層の前記一部は、前記誘電体層の連続部分を共有している、請求項１１に記載の方法。
  13. 前記ダミー金属層は、電気信号を送信しないように構成される、請求項１１に記載の方法。
  14. 前記誘電体層を形成するステップは、ポリイミド層を形成するステップを含む、請求項１１に記載の方法。
  15. 前記フレキシブルコネクタは、電気信号が、プリント回路板をバイパスしつつ、前記第１の集積回路パッケージと前記第２の集積回路パッケージとの間を移動するのを可能にするように構成される、請求項１１に記載の方法。
JP2018540419A 2016-02-10 2017-02-07 集積回路（ｉｃ）パッケージ間にフレキシブルコネクタを備える集積デバイス Active JP6956095B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/040,881 US9633950B1 (en) 2016-02-10 2016-02-10 Integrated device comprising flexible connector between integrated circuit (IC) packages
US15/040,881 2016-02-10
PCT/US2017/016864 WO2017139285A1 (en) 2016-02-10 2017-02-07 Integrated device comprising flexible connector between integrated circuit (ic) packages

Publications (3)

Publication Number Publication Date
JP2019510368A JP2019510368A (ja) 2019-04-11
JP2019510368A5 JP2019510368A5 (ja) 2020-02-27
JP6956095B2 true JP6956095B2 (ja) 2021-10-27

Family

ID=58057302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018540419A Active JP6956095B2 (ja) 2016-02-10 2017-02-07 集積回路（ｉｃ）パッケージ間にフレキシブルコネクタを備える集積デバイス

Country Status (9)

Country Link
US (1) US9633950B1 (ja)
EP (1) EP3414776B1 (ja)
JP (1) JP6956095B2 (ja)
KR (1) KR20180111840A (ja)
CN (1) CN108604585B (ja)
AU (1) AU2017217375A1 (ja)
BR (1) BR112018016132B1 (ja)
TW (1) TWI601217B (ja)
WO (1) WO2017139285A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11581261B2 (en) * 2018-06-12 2023-02-14 Novatek Microelectronics Corp. Chip on film package
US11342268B2 (en) * 2020-01-29 2022-05-24 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
US20220157680A1 (en) * 2020-11-19 2022-05-19 Apple Inc. Flexible Package Architecture Concept in Fanout

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4246595A (en) * 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
JP3280394B2 (ja) * 1990-04-05 2002-05-13 ロックヒード マーティン コーポレーション 電子装置
US5527741A (en) * 1994-10-11 1996-06-18 Martin Marietta Corporation Fabrication and structures of circuit modules with flexible interconnect layers
CN1186971C (zh) 1999-04-22 2005-01-26 罗姆股份有限公司 印刷电路板、电池组件和印刷电路板的制造方法
FR2793352B1 (fr) 1999-05-07 2006-09-22 Sagem Composant electrique a nappe souple de conducteurs de raccordement
US6940729B2 (en) 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
JP2006502587A (ja) 2002-10-11 2006-01-19 テッセラ，インコーポレイテッド マルチチップパッケージ用のコンポーネント、方法およびアセンブリ
US6862191B1 (en) * 2003-08-19 2005-03-01 Cardiac Pacemakers, Inc. Volumetrically efficient electronic circuit module
US20060033217A1 (en) * 2004-08-10 2006-02-16 Brian Taggart Flip-chips on flex substrates, flip-chip and wire-bonded chip stacks, and methods of assembling same
KR100659826B1 (ko) 2005-12-20 2006-12-19 삼성에스디아이 주식회사 배터리 팩의 회로 기판
DE102006004321A1 (de) * 2006-01-31 2007-08-16 Häusermann GmbH Biegbare Leiterplatte mit zusätzlichem funktionalem Element und einer Kerbfräsung und Herstellverfahren und Anwendung
JP2010504571A (ja) 2006-09-19 2010-02-12 イビデン株式会社 光インターコネクトデバイス及びその製造方法
US8031475B2 (en) * 2007-07-12 2011-10-04 Stats Chippac, Ltd. Integrated circuit package system with flexible substrate and mounded package
TWI365524B (en) * 2007-10-04 2012-06-01 Unimicron Technology Corp Stackable semiconductor device and fabrication method thereof
JP4975584B2 (ja) * 2007-10-26 2012-07-11 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法。
KR20090078124A (ko) * 2008-01-14 2009-07-17 한국광기술원 연성 광전배선을 이용한 시스템 패키지 및 그의 신호 처리방법
FI122216B (fi) * 2009-01-05 2011-10-14 Imbera Electronics Oy Rigid-flex moduuli
US20110194240A1 (en) * 2010-02-05 2011-08-11 Broadcom Corporation Waveguide assembly and applications thereof
KR101078743B1 (ko) 2010-04-14 2011-11-02 주식회사 하이닉스반도체 스택 패키지
US9190380B2 (en) * 2012-12-06 2015-11-17 Intel Corporation High density substrate routing in BBUL package
JP2014192476A (ja) 2013-03-28 2014-10-06 Fujitsu Ltd プリント基板の半田実装方法及び半田実装構造
KR102135415B1 (ko) 2013-06-28 2020-07-17 엘지이노텍 주식회사 회로기판 및 상기 회로기판을 포함하는 조명장치

Also Published As

Publication number Publication date
KR20180111840A (ko) 2018-10-11
CN108604585B (zh) 2021-09-24
EP3414776A1 (en) 2018-12-19
TWI601217B (zh) 2017-10-01
US9633950B1 (en) 2017-04-25
CN108604585A (zh) 2018-09-28
BR112018016132A2 (pt) 2019-01-02
TW201735193A (zh) 2017-10-01
JP2019510368A (ja) 2019-04-11
AU2017217375A1 (en) 2018-07-26
EP3414776B1 (en) 2021-06-16
WO2017139285A1 (en) 2017-08-17
BR112018016132B1 (pt) 2022-09-20

Similar Documents

Publication Publication Date Title
TWI780357B (zh) 印刷電路板裝置
US9633977B1 (en) Integrated device comprising flexible connector between integrated circuit (IC) packages
US9642259B2 (en) Embedded bridge structure in a substrate
US9349708B2 (en) Chip stacked package structure and electronic device
KR20190107985A (ko) 팬-아웃 반도체 패키지
CN107735860B (zh) 包括电容器、重分布层、和分立同轴连接的封装基板
US20120049366A1 (en) Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof
JP6980530B2 (ja) 相互接続のスタックと、はんだレジスト層上の相互接続と、基板の側面部分上の相互接続とを備える基板
US9299602B2 (en) Enabling package-on-package (PoP) pad surface finishes on bumpless build-up layer (BBUL) package
CN107534041B (zh) 包括集成电路器件封装之间的焊料连接的层叠封装(PoP)器件
JP2019528568A (ja) スイッチおよびフィルタを備えるパッケージ
JP6275670B2 (ja) 高密度チップ間接続
US20160343646A1 (en) High aspect ratio interconnect for wafer level package (wlp) and integrated circuit (ic) package
JP6956095B2 (ja) 集積回路（ｉｃ）パッケージ間にフレキシブルコネクタを備える集積デバイス
US9355898B2 (en) Package on package (PoP) integrated device comprising a plurality of solder resist layers
WO2018175099A1 (en) Low profile integrated package
US9799628B2 (en) Stacked package configurations and methods of making the same
TW202117996A (zh) 包括具有內部互連、介電層和傳導層的互連結構的整合元件
CN107112310B (zh) 包括高性能封装间连接的层叠封装(pop)器件
CN112635439A (zh) 具有预制的铁氧体芯的同轴磁感应器
CN115362550A (zh) 包括具有在阻焊层之上的互连路由线路的基板的封装件
JP2024505487A (ja) 基板の表面と整合された表面相互接続を備える基板を有するパッケージ
TWI658553B (zh) 扇出型半導體封裝
EP2962535B1 (en) Package substrate with testing pads on fine pitch traces
US20210057397A1 (en) Electrodeless passive embedded substrate

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180813

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211004

R150 Certificate of patent or registration of utility model

Ref document number: 6956095

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150