CN102065632B - 电磁带隙结构和包括该电磁带隙结构的印刷电路板 - Google Patents

电磁带隙结构和包括该电磁带隙结构的印刷电路板 Download PDF

Info

Publication number
CN102065632B
CN102065632B CN2010101399307A CN201010139930A CN102065632B CN 102065632 B CN102065632 B CN 102065632B CN 2010101399307 A CN2010101399307 A CN 2010101399307A CN 201010139930 A CN201010139930 A CN 201010139930A CN 102065632 B CN102065632 B CN 102065632B
Authority
CN
China
Prior art keywords
blind hole
dielectric layer
conductive
perforation
electromagnetic bandgap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010101399307A
Other languages
English (en)
Other versions
CN102065632A (zh
Inventor
睦智秀
杨德桭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN102065632A publication Critical patent/CN102065632A/zh
Application granted granted Critical
Publication of CN102065632B publication Critical patent/CN102065632B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/20Frequency-selective devices, e.g. filters
    • H01P1/2005Electromagnetic photonic bandgaps [EPB], or photonic bandgaps [PBG]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0236Electromagnetic band-gap structures
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09309Core having two or more power planes; Capacitive laminate of two power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09627Special connections between adjacent vias, not for grounding vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本申请公开了一种电磁带隙结构和包括该电磁带隙结构的印刷电路板,该电磁带隙结构包括:介电层;形成在该介电层一侧上的多个导电板;连接贯孔,该连接贯孔用于电连接所述多个导电板中的两个相邻导电板;以及第一盲孔,该第一盲孔沿该介电层的厚度方向形成在该多个导电板的每一个上。即使在印刷电路板上同时安装有模拟电路和数字电路,包括该电磁带隙结构的印刷电路板也能够解决混合信号问题。

Description

电磁带隙结构和包括该电磁带隙结构的印刷电路板
相关申请的交叉引用
本申请要求申请日为2009年11月18日、名称为“Electromagneticbandgap structure and Printed circuit board having the same”的韩国专利申请10-2009-0111645的优先权,该韩国专利申请的全部内容在此通过引用并入本申请。
技术领域
本发明涉及一种电磁带隙结构和包括该电磁带隙结构的印刷电路板。
背景技术
市场上销售的电子装置和通讯装置日趋纤小轻薄。这种电子装置和通讯装置配备有用于实现其功能和操作的各种电子电路(模拟电路或数字电路)。通常,这种电子电路安装在印刷电路板中以执行它们的功能。在此情形下,安装在印刷电路板上的大部分电子电路的工作频率彼此不同。
因此,在安装有各种电子电路的印刷电路板中,分配给一些电子电路的工作频率的电磁(EM)波及其谐波分量会传递到其它电子电路,从而使得电磁波之间彼此干涉,因此引起杂音问题(混合信号问题)。
常规方法使用安装有旁路电容的印刷电路板来解决混合信号问题,但这种印刷电路板不能将高频噪音降低到希望的程度。
最近,已经提出将共面电磁带隙结构作为一种解决存在于数字电路和模拟电路之间的混合信号问题的方法。共面电磁带隙结构是一种在接地层上重复形成特定频率不能穿过的电磁带隙单元的结构。
这种共面电磁带隙结构通过在接地层或电源层的整个面积上重复布置小区域和大区域而形成。在共面电磁带隙结构中,相邻的电磁带隙单元通过细长的导线图案彼此连接以便获得高的阻抗。在这种情况下,需要相对大的面积以形成细长的导线图案,这会导致设计上的限制。
特别是,类似于需要错综复杂地布置数字电路和模拟电路的移动电话的主基板或封装基板,当必须在小区域上布置大量的有源元件和无源元件时,在设计上的困难会更多。
发明内容
因此,作出本发明以解决上述问题,本发明提供一种电磁带隙结构和包括该电磁带隙结构的印刷电路板,该电磁带隙结构因为具有低带隙频率,因此能够减小特定频率的噪音。
此外,本发明提供一种电磁带隙结构,该电磁带隙结构由于在小的面积上也具有高的阻抗,因此能够用于适当地设计错综复杂地布置有源元件和无源元件的印刷电路板。
本发明的一个方面提供一种电磁带隙结构,该电磁带隙结构包括:介电层;形成在介电层一侧上的多个导电板;连接贯孔,该连接贯孔用于电连接多个导电板中的两个相邻的导电板,并包括贯穿所述介电层且一端连接到两个相邻导电板中的一个的第一贯孔、贯穿所述介电层且一端连接到两个相邻导电板中的另一个的第二贯孔以及一端连接到第一贯孔的另一端且另一端部连接到第二贯孔的另一端的连接图案;以及第一盲孔,该第一盲孔沿所述介电层的厚度方向形成在多个导电板的每一个上。
这里,所述第一盲孔可具有圆锥形形状或圆柱形形状。
此外,所述第一盲孔可通过在其内填充传导性浆体而形成。
此外,所述多个导电板可形成在相同平面中。
此外,电磁带隙结构还可包括:导电层,该导电层形成在介电层的另一侧上,从而使得所述介电层布置在所述多个导电板和导电层之间。
此外,所述导电层可包括沿介电层的厚度方向形成在该导电层上的第二盲孔。
此外,所述导电层可设置有间隙孔,并且所述连接图案可容纳在该间隙孔中。
此外,所述第二盲孔可形成在与形成于多个导电板的每个上的第一盲孔相对的位置上。
本发明的另一方面提供一种电磁带隙结构,该电磁带隙结构包括:介电层;形成在该介电层一侧上的多个导电板;连接贯孔,该连接贯孔用于电连接多个导电板中的两个相邻的导电板,并包括贯穿所述介电层且一端连接到两个相邻导电板中的任一个的第一贯孔、贯穿所述介电层且一端连接到两个相邻导电板中的另一个的第二贯孔以及其一端连接到第一贯孔的另一端且另一端连接到第二贯孔的另一端的连接图案;导电层,该导电层形成在所述介电层另一侧上,从而使得所述介电层布置在所述多个导电板和导电层之间;以及沿所述介电层的厚度方向形成在所述导电层上的第二盲孔。
这里,所述第二盲孔可具有圆锥形形状或圆柱形形状。
此外,所述第二盲孔可通过在其内部填充导电胶而形成。
此外,所述导电层可设置有间隙孔,并且所述连接图案可容纳在该间隙孔中。
本发明的又一方面提供一种印刷电路板,彼此具有不同工作频率的两个电子电路安装在该印刷电路板中,该印刷电路板包括电磁带隙结构,其中布置在两个电子电路之间的所述电磁带隙结构包括:介电层;形成在该介电层一侧上的多个导电板;连接贯孔,该连接贯孔用于电连接多个导电板中的两个相邻的导电板,并包括贯穿所述介电层且一个端连接到两个相邻导电板中的任一个的第一贯孔、贯穿所述介电层且其一个端部连接到两个相邻导电板的另一个的第二贯孔以及一端连接到所述第一贯孔的另一端且另一端连接到所述第二贯孔的另一端的连接图案;以及第一盲孔,该第一盲孔沿所述介电层的厚度方向形成在所述多个导电板的每一个上。
这里,所述电磁带隙结构还可包括导电层,该导电层形成在所述介电层的另一侧上,从而使得所述介电层布置在所述多个导电板和导电层之间。
此外,所述导电层可包括沿所述介电层的厚度方向形成在该导电层上的第二盲孔。
此外,所述导电层可设置有间隙孔,并且所述连接图案可容纳在该间隙孔中。
此外,所述导电层可以是接地层或电源层,并且所述多个导电板可以与所述接地层或电源层中的另一个电连接。
此外,所述导电层可以是接地层,并且所述多个导电板可以与信号层电连接。
通过以下参考附图对实施方式的描述,本发明的各种目的、优点和特征将变得显然。
本说明书和权利要求的使用术语和单词不应当解释为限于其典型含义或词典定义,而是应当基于如下规则,即发明人能够适当地限定术语的含义以描述其所知的用于实施本发明的最佳方法,而将这些术语或单词解释为具有与本发明的技术范围相关的含义和概念。
附图说明
通过以下结合附图的详细描述,将会更加清楚地理解本发明的上述和其它目的、特征和优点,其中:
图1是示出根据本发明一种实施方式的电磁带隙结构的透视图;
图2是示出沿图1中的线A-A’截取的电磁带隙结构的剖面图;
图3示出图2所示的电磁带隙结构的变型实施例;
图4是示出根据本发明另一种实施方式的电磁带隙结构的剖面图;以及
图5是示出根据本发明又一种实施方式的电磁带隙结构的剖面图。
具体实施方式
从以下结合附图的详细描述和优选实施方式,将更加清楚地理解本发明的目标、特征和优点。在所有附图中,相同的附图标记用于指示相同或相似部件,并且省略对其重复描述。此外,在本发明的描述中,当确定现有技术的详细描述将使本发明的要点模糊时,将省略其描述。
下面,将参考附图详细描述本发明的优选实施方式。
图1是示出根据本发明的实施方式的电磁带隙结构100的透视图,图2是示出沿图1中的线A-A’截取的电磁带隙结构100的剖面图,以及图3示出图2所示的电磁带隙结构100的变型实施例。下面,将参考图1到图3描述根据该实施方式的电磁带隙结构100。
如图1到图3中示出的,根据该实施方式的电磁带隙结构包括:介电层120;形成在介电层120一侧上的多个导电板110(110a和110b);电连接相邻的导电板110a和110b的连接贯孔130;以及形成在导电板110下方的盲孔140。该电磁带隙结构还可包括形成在介电层120另一侧上的导电层150。
该电磁带隙结构100是双层平面结构,其中,导电层150是第一层,而多个导电板110是第二层。在这种情况下,导电层150和导电板110通过介电层120彼此间隔开。
这里,为了方便起见,图1到图3所示的电磁带隙结构100仅通过必要的元件简化表示,但多个导电板110和导电层150可以是构成多层印刷电路板的两个内层。此外,显然地,在导电板110和导电层150之间应当布置有至少一个金属层。
在这种情况下,导电板110可以布置在相同平面中,并且彼此间隔开预定间隔。这些导电板110为金属板(例如,铜板),以用于传递电信号。
此外,导电层150也是金属层。
此外,连接贯孔130电连接两个相邻的板110a和110b。这里,两个相邻的导电板110a和110b不在与该两个导电板相同平面中连接,而是通过另一个层连接。下面详细描述连接贯孔130。
连接贯孔130包括第一贯孔131、第二贯孔132以及连接第一和第二贯孔131和132的连接图案133。第一贯孔131的一个端部连接到第一导电板110a,并且第一贯孔131的另一端部连接到连接图案133的一个端部。第二贯孔132的一个端部连接到第二导电板110b,并且第二贯孔132的另一端部连接到连接图案133的另一端部。因此,第一贯孔131和第二贯孔132连接到连接图案133的两端,并且连接图案133可包括贯孔连接区。
在这种情况下,为了电连接导电板110,第一贯孔131和第二贯孔132中的每个可通过仅在其内壁上或在其整个内部形成镀层或者通过在其内部填充导电胶而形成。
因此,相邻的第一和第二导电板110a和110b通过第一贯孔131、连接图案133和第二贯孔132彼此连接。
同时,第一导电板110a可邻近于另一导电板而不是第二导电板110b。因此,第一导电板110a可通过另一连接贯孔电连接到另一导电板,而不是连接到第二导电板110b。当第一导电板110a具有四边形形状时,第一导电板110a可以通过四个连接贯孔与四个相邻的导电板电连接。然而,除了四边形外,导电板110的每一个可具有各种形状,诸如三角形等,并且可以由具有不同尺寸的多个组构成。
由于导电板110通过连接贯孔130彼此连接,因此不需要在第二层的平面上形成用来连接导电板的图案。从而,形成在第二层的平面上的导电板110之间的距离减小,并且导电板的面积增加,因此增加了导电板之间的间隙中的电容(即电容量)。
此外,盲孔140(下面称为“第一盲孔140”以便将其区别于下面的形成在导电层150上的盲孔)沿介电层120的厚度方向形成在导电板110的每一个上。第一盲孔140不同于构成连接贯孔130的第一贯孔131或第二贯孔132,该第一盲孔140构造成使得其一端与导电板110连接,但其另一端并不与另一金属层连接。因此,第一盲孔140可形成为沿介电层120的厚度方向部分地穿入介电层120。第一盲孔140的长度可以在介电层120的厚度范围内调节。
同样,由于第一盲孔140形成在导电板110上,构成电容器的下部电极层的导电层150和构成电容器的上部电极层的导电板110之间的距离减小,因此能够增加两者之间的电容。
第一盲孔140可以形成为圆柱形形状,如图1和2中所示。圆柱形的第一盲孔140能够容易地形成。此外,第一盲孔140也可以形成为圆锥形形状,如图3中所示。在圆锥形的第一盲孔140’中,电荷被收集在圆锥体的顶点,因此第一盲孔140’和导电层150之间的电容集中在第一盲孔140’的顶点上。同时,第一盲孔140的形状不限于这些圆柱形和圆锥形形状。
第一盲孔140可以通过在其内壁上形成镀层或通过在其内填充导电胶而形成。导电胶通常是金属胶,并且使得电荷能够在导电板110和第一盲孔140之间移动。
同时,在图1中,虽然一个导电板110设置有五个第一盲孔140,但第一盲孔的数量不受限制。
此外,导电层150可设置有用于容纳连接图案133的间隙孔155。间隙孔155可具有一定形状,使得它可容纳与连接图案133一起的贯孔连接区。间隙孔155用于电分离连接贯孔130和导电层150。
同时,导电板110连接到不同于导电层150的另一金属层。当导电层150是电源层时,另一金属层成为接地层,并且因此导电板110连接到接地层。相反,当导电层150是接地层时,另一层成为电源层,并且因此导电板110连接到电源层。
图4是示出根据本发明另一实施方式的电磁带隙结构200的剖面图,图5是示出根据本发明又一实施方式的电磁带隙结构300的剖面图。下面,将参考图4和图5分别描述根据这些实施方式的电磁带隙结构。
如图4中示出的,根据本发明另一实施方式的电磁带隙结构200包括:介电层220;形成在介电层220一侧上的多个导电板210;电连接相邻导电板210a和210b的连接贯孔230;形成在介电层220另一侧上的导电层250;以及沿介电层220的厚度方向形成在导电层250上的盲孔245(下面称为“第二盲孔245”)。
这里,由于导电板210、介电层220、连接贯孔230和导电层250的形状和功能与参考图1到图3描述的导电板110、介电层120、连接贯孔130和导电层150的形状和功能相同,因此将省略其详细描述。
在该情况下,导电层250包括沿介电层220的厚度方向形成在其上的第二盲孔245。第二盲孔245的结构和功能类似于上述第一盲孔140的结构和功能。
然而,第二盲孔245不形成在导电板210上,而是形成在导电层250上,并且增加了导电板210和导电层250之间的电容。
如图5中示出的,根据本发明又一实施方式的电磁带隙结构300在图1到图3所示的电磁带隙结构100的基础上还包括沿介电层320的厚度方向形成在导电层350上的盲孔345(下面称为“第二盲孔345”)。
第二盲孔345也沿介电层320的厚度方向形成在导电层350上。由于第二盲孔345的结构和功能类似于上述第一盲孔340的结构和功能,因此将省略其详细描述。
第二盲孔345会对导电板310和导电层350之间的电容增加形成影响。第二盲孔345减小了导电层350和导电板310之间的距离,因为电荷被收集在该第二盲孔345的端部,因此增加了导电层350和导电板310之间的电容量。
此外,第二盲孔345形成在与参考图1到图3描述的第一盲孔340相对的位置上。第一盲孔340的端部必须与第一盲孔345的端部不接触。在这种情况下,电荷被收集在第一盲孔340和第二盲孔345的端部,并且因此使得第一盲孔340的端部和第二盲孔345的端部之间的电容增加。
下面,将描述包括上述电磁带隙结构的印刷电路板。该印刷电路板可包括大量电子电路,并且这些电子电路的工作频率可以彼此不同。
这种印刷电路板可包括电源层和接地层,或者可包括信号层和接地层。这里,导电层可用作电源层或接地层。多个导电板也可用作电源层或接地层的任一个,因为所有相邻导电板通过连接贯孔彼此连接以构成一个闭合的电路。
此外,当印刷电路板用作SiP(封装系统)基板时,导电层可用作接地层,并且多个导电板可用作信号层。由于通过信号层传递的信号具有高工作频率,因此会产生噪音。在这种情况下,为了减小具有特定频率的噪音,上述电磁带隙结构用于制造印刷电路板。
具有不同工作频率的两个电子电路布置成使得它们通过电磁带隙结构彼此间隔开。该两个电子电路例如可包括数字电路和模拟电路。
由于电磁带隙结构布置在两个电子电路之间,因此可以防止且减小从数字电路传递到模拟电路的电磁波的特定频带的噪音。因此,可解决由模拟电路产生的混合信号的问题。
如上所述,根据本发明的电磁带隙结构具有小尺寸和低带隙频率,因此能够减小规定频率的噪音。
此外,因为根据本发明的电磁带隙结构即使在小的面积中也具有高的阻抗,因此其可以用于适当地设计错综复杂地布置有源元件和无源元件的印刷电路板。
此外,根据本发明,即使当大量RF电路和数字电路集合在一个印刷电路板上时,也可以解决混合信号问题。
虽然为了说明目的已经公开了本发明的优选实施方式,但本领域技术人员应当理解,在不偏离如附带的权利要求中公开的本发明的范围和精神的情况下,各种修改、添加和替换都是可能的。因此,对本发明简单的修改、添加和替换均属于本发明的范围,并且本发明的具体范围将由所附的权利要求清楚地限定。

Claims (11)

1.一种电磁带隙结构,包括:
介电层;
多个导电板,形成在该介电层一侧上;
导电层,该导电层形成在所述介电层的另一侧上,从而使得所述介电层布置在所述多个导电板和所述导电层之间;
连接贯孔,该连接贯孔用于电连接所述多个导电板中的两个相邻的导电板,并包括第一贯孔、第二贯孔以及连接图案,所述第一贯孔贯穿所述介电层且一端连接到所述两个相邻的导电板中的任一个上,所述第二贯孔贯穿所述介电层且一端连接到所述两个相邻的导电板中的另一个上,所述连接图案的一端连接到所述第一贯孔的另一端,且所述连接图案的另一端连接到所述第二贯孔的另一端;
第一盲孔,所述第一盲孔的一端与导电板连接,并且该第一盲孔形成为沿所述介电层的厚度方向部分地穿入所述介电层;以及
第二盲孔,所述第二盲孔的一端与所述导电层连接,并且该第二盲孔形成为沿所述介电层的厚度方向部分地穿入所述介电层;
其中,所述第二盲孔的形成位置与所述第一盲孔的形成位置相对,且所述第一盲孔的另一端与所述第二盲孔的另一端不接触。
2.根据权利要求1所述的电磁带隙结构,其中,所述第一盲孔具有圆锥形形状或圆柱形形状。
3.根据权利要求1所述的电磁带隙结构,其中,所述第一盲孔通过在盲孔的内部填充导电胶而形成。
4.根据权利要求1所述的电磁带隙结构,其中,所述多个导电板形成 在相同平面中。
5.根据权利要求1所述的电磁带隙结构,其中,所述导电层设置有间隙孔,并且所述连接图案容纳在该间隙孔中。
6.根据权利要求1所述的电磁带隙结构,其中,所述第二盲孔具有圆锥形形状或圆柱形形状。
7.根据权利要求1所述的电磁带隙结构,其中,所述第二盲孔通过在盲孔的内部填充导电胶而形成。
8.一种印刷电路板,该印刷电路板上安装有工作频率彼此不同的两个电子电路,该印刷电路板包括电磁带隙结构,
其中,所述电磁带隙结构布置在所述两个电子电路之间,并包括:
介电层;
多个导电板,形成在该介电层一侧上;
导电层,该导电层形成在所述介电层的另一侧上,从而使得所述介电层布置在所述多个导电板和所述导电层之间;
连接贯孔,该连接贯孔用于电连接所述多个导电板中的两个相邻的导电板,并包括第一贯孔、第二贯孔以及连接图案,所述第一贯孔贯穿所述介电层且一端连接到所述两个相邻的导电板中的任一个上,所述第二贯孔贯穿所述介电层且一端连接到所述两个相邻的导电板中的另一个上,所述连接图案的一端连接到所述第一贯孔的另一端,且所述连接图案的另一端连接到所述第二贯孔的另一端;
第一盲孔,所述第一盲孔的一端与导电板连接,并且该第一盲孔形成为 沿所述介电层的厚度方向部分地穿入所述介电层;以及
第二盲孔,所述第二盲孔的一端与所述导电层连接,并且该第二盲孔形成为沿所述介电层的厚度方向部分地穿入所述介电层;
其中,所述第二盲孔的形成位置与所述第一盲孔的形成位置相对,且所述第一盲孔的另一端与所述第二盲孔的另一端不接触。
9.根据权利要求8所述的印刷电路板,其中,所述导电层设置有间隙孔,并且所述连接图案容纳在该间隙孔中。
10.根据权利要求8所述的印刷电路板,其中,所述导电层是接地层和电源层的任一个,并且所述多个导电板与所述接地层或电源层中的另一个电连接。
11.根据权利要求8所述的印刷电路板,其中,所述导电层是接地层,并且所述多个导电板与信号层电连接。 
CN2010101399307A 2009-11-18 2010-03-30 电磁带隙结构和包括该电磁带隙结构的印刷电路板 Expired - Fee Related CN102065632B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0111645 2009-11-18
KR1020090111645A KR101044203B1 (ko) 2009-11-18 2009-11-18 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판

Publications (2)

Publication Number Publication Date
CN102065632A CN102065632A (zh) 2011-05-18
CN102065632B true CN102065632B (zh) 2013-03-20

Family

ID=44000648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101399307A Expired - Fee Related CN102065632B (zh) 2009-11-18 2010-03-30 电磁带隙结构和包括该电磁带隙结构的印刷电路板

Country Status (3)

Country Link
US (1) US20110114380A1 (zh)
KR (1) KR101044203B1 (zh)
CN (1) CN102065632B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI589197B (zh) * 2015-11-25 2017-06-21 中原大學 電路結構

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102395245B (zh) * 2011-07-22 2013-06-12 西安电子科技大学 具有低频同时开关噪声抑制作用的u型电磁带隙电路板
JP6894602B2 (ja) * 2014-11-28 2021-06-30 国立大学法人 岡山大学 印刷配線板およびその製造方法
CN105241367A (zh) * 2015-10-26 2016-01-13 上海华力微电子有限公司 一种缝合工艺对准精度的检测方法及结构
TWI645774B (zh) 2018-05-18 2018-12-21 瑞昱半導體股份有限公司 立體電磁能隙電路
CN110536537B (zh) * 2018-05-24 2021-04-23 瑞昱半导体股份有限公司 立体电磁能隙电路
CN113678574B (zh) * 2019-04-11 2023-07-18 华为技术有限公司 一种共模抑制的封装装置和印制电路板
WO2021000173A1 (zh) * 2019-06-30 2021-01-07 瑞声声学科技(深圳)有限公司 一种传输线
US10957651B2 (en) * 2019-08-07 2021-03-23 Nvidia Corp. Package level power gating
CN111342179B (zh) * 2020-04-14 2021-02-02 南京航空航天大学 用于微波电路模块封装的2.5维小型化电磁带隙结构
CN112003002B (zh) * 2020-08-25 2022-03-25 成都天锐星通科技有限公司 电磁带隙组件及天线
KR102531599B1 (ko) * 2021-04-26 2023-05-12 한국전자기술연구원 기판 접착력이 향상된 전극패드 구조 및 이의 제조방법
US20230018448A1 (en) * 2021-07-14 2023-01-19 Qualcomm Incorporated Reduced impedance substrate
CN113727513B (zh) * 2021-07-27 2024-01-09 平头哥(上海)半导体技术有限公司 封装基板、印刷电路板、封装器件和电子装置
KR20240020914A (ko) * 2022-08-09 2024-02-16 엘지이노텍 주식회사 반도체 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1835657A (zh) * 2005-03-18 2006-09-20 三星电机株式会社 具有盲通孔的电容器内嵌式印刷电路板及其制造方法
CN101365293A (zh) * 2007-08-07 2009-02-11 三星电机株式会社 电磁带隙结构及印刷电路板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5700549A (en) * 1996-06-24 1997-12-23 International Business Machines Corporation Structure to reduce stress in multilayer ceramic substrates
US5886597A (en) * 1997-03-28 1999-03-23 Virginia Tech Intellectual Properties, Inc. Circuit structure including RF/wideband resonant vias
JP4170137B2 (ja) * 2003-04-24 2008-10-22 新光電気工業株式会社 配線基板及び電子部品実装構造
EP1622435A1 (en) * 2004-07-28 2006-02-01 ATOTECH Deutschland GmbH Method of manufacturing an electronic circuit assembly using direct write techniques
US7778039B2 (en) * 2006-05-08 2010-08-17 Micron Technology, Inc. Substrates, systems, and devices including structures for suppressing power and ground plane noise, and methods for suppressing power and ground plane noise
JP2008147763A (ja) 2006-12-06 2008-06-26 Mitsubishi Electric Corp Ebg構造
KR100998720B1 (ko) * 2007-12-07 2010-12-07 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
JP5136131B2 (ja) 2008-03-17 2013-02-06 日本電気株式会社 構造、プリント基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1835657A (zh) * 2005-03-18 2006-09-20 三星电机株式会社 具有盲通孔的电容器内嵌式印刷电路板及其制造方法
CN101365293A (zh) * 2007-08-07 2009-02-11 三星电机株式会社 电磁带隙结构及印刷电路板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2008-147763A 2008.06.26

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI589197B (zh) * 2015-11-25 2017-06-21 中原大學 電路結構

Also Published As

Publication number Publication date
US20110114380A1 (en) 2011-05-19
CN102065632A (zh) 2011-05-18
KR20110054853A (ko) 2011-05-25
KR101044203B1 (ko) 2011-06-29

Similar Documents

Publication Publication Date Title
CN102065632B (zh) 电磁带隙结构和包括该电磁带隙结构的印刷电路板
US8354975B2 (en) Electromagnetic band gap element, and antenna and filter using the same
US6724611B1 (en) Multi-layer chip capacitor
US7309917B2 (en) Multilayer board and a semiconductor device
JP6168943B2 (ja) Ebg構造体、半導体デバイスおよび回路基板
US9282632B2 (en) Multilayer circuit substrate
KR101973419B1 (ko) 복합 전자 부품 및 그 실장 기판
US9107300B2 (en) Resonant via structures in multilayer substrates and filters based on these via structures
CN103155280A (zh) 天线装置基板及天线装置
US20080225463A1 (en) Layered capacitor and mounting structure
CN110506454B (zh) 基板间连接构造
CN104812170B (zh) 高频模块
US20120224333A1 (en) Multi-plate board embedded capacitor and methods for fabricating the same
US20150181708A1 (en) Semiconductor package module
US7798851B2 (en) Connector with filter function
US9526165B2 (en) Multilayer circuit substrate
CN106133860A (zh) 芯片型电子部件
US9560743B2 (en) Multilayer circuit substrate having core layer with through-hole
JP4333659B2 (ja) フレキシブル配線基板
TWI691239B (zh) 電路板及應用該電路板的電子裝置
CN106998619A (zh) 布线构造及具有上述布线构造的印刷电路布线基板
CN110859022A (zh) 电路板及应用该电路板的电子装置
CN112433631A (zh) 触控显示屏及电子设备
JP2013030718A (ja) 積層セラミックコンデンサおよびこれを用いたジャンパ実装構造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130320

Termination date: 20160330