CN102053814B - 用于控制图像处理器的方法、机器可读存储介质和计算机 - Google Patents

用于控制图像处理器的方法、机器可读存储介质和计算机 Download PDF

Info

Publication number
CN102053814B
CN102053814B CN2010105312641A CN201010531264A CN102053814B CN 102053814 B CN102053814 B CN 102053814B CN 2010105312641 A CN2010105312641 A CN 2010105312641A CN 201010531264 A CN201010531264 A CN 201010531264A CN 102053814 B CN102053814 B CN 102053814B
Authority
CN
China
Prior art keywords
display device
frame
image
displayed
generation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010105312641A
Other languages
English (en)
Other versions
CN102053814A (zh
Inventor
原田英树
有田佳弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Publication of CN102053814A publication Critical patent/CN102053814A/zh
Application granted granted Critical
Publication of CN102053814B publication Critical patent/CN102053814B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/399Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • G09G2340/0407Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

公开了用于控制图像处理器的方法、机器可读存储介质和计算机。提供一种用于控制图像处理器的方法,该方法控制图像处理器以执行与短帧同步的第一显示装置上的图像的显示并且执行与长帧同步的第二显示装置上的图像的显示,长帧中的每一个具有比每个短帧的时间长度长的时间长度。根据此方法,同步信号获取处理获取与短帧的切换同步的第一同步信号。每次第一同步信号被获取时,估算处理估算第一同步信号被获取之后与两个第一帧相对应的2帧时段内与长帧的切换同步的第二同步信号的生成位置。可控制地根据估算处理估算的结果将指示要被显示在第一显示装置或者第二显示装置上的图像的生成的绘制命令提供给图像处理器。

Description

用于控制图像处理器的方法、机器可读存储介质和计算机
技术领域
本发明涉及用于允许提供在娱乐设备中的图像处理器将图像显示在显示装置上的技术,并且更加具体地涉及允许图像处理器将图像显示在采用不同的帧率的两个显示装置上的控制方法、设备以及程序。
背景技术
一些个人计算机等具有允许图像被显示在两个显示装置上的双屏幕功能。最近已经提出具有这样的双屏幕功能的诸如游戏机的娱乐设备。
然而,在一些情况下,诸如娱乐设备的电子设备要求将运动图像显示在具有不同的时间帧长度(垂直扫描周期)的两个显示装置上的功能。为了满足此要求,设备可以包括两个图像处理器,这两个图像处理器生成要被显示在两个显示装置上的图像数据并且可以被构造为允许两个图像处理器并行地进行操作。然而,这样包括两个图像处理器的设备是昂贵的。因此,例如,设备可以被构造为允许一个图像处理器使用两个显示装置的不同长度帧当中的较短帧的切换,作为触发,执行两种类型的绘制(或者渲染)处理以生成要被显示在两个显示装置上的图像数据。然而,当两个显示装置的帧长度不同时,显示的帧之间的相位关系随时间而变化。因此,可能没能在用于显示画面的图像数据的帧的开始时及时地生成要被显示在利用长帧进行操作的显示装置上的画面的图像数据,没能显示画面从而引起掉帧(或者画面)或者跳帧(或者画面)。
发明内容
鉴于此情况而提出本发明,且本发明的目的是提供用于控制图像处理器的方法、程序以及设备,其允许图像处理器将运动图像显示在具有不同的帧长度的两个显示装置上而不会引起掉帧。
本发明提供一种方法,其控制图像处理器以执行与第一帧同步的第一显示装置上的图像的显示以及与第二帧同步的第二显示装置上的图像的显示,第二帧中的每一个具有比第一帧中的每一个的时间长度更长的时间长度,该方法包括:同步信号获取处理,用于获取与第一帧的切换同步的第一同步信号;和估算处理,用于在每次获取第一同步信号时,估算第一同步信号被获取之后与两个第一帧相对应的2帧时段内与第二帧的切换同步的第二同步信号的生成位置,其中可控制地根据估算处理的估算结果,为图像处理器提供绘制命令,指示要被显示在第一显示装置或者第二显示装置上的图像的生成。
在优选的形式中,根据2帧时段中的第二同步信号的估算的生成位置,为图像处理器提供绘制命令。
在实际的形式中,在2帧时段中两个第一帧中的前一个和后一个中的每一个中设置基准点,以将前第一帧和后第一帧中的每一个划分为前子时段和后子时段,该方法进一步包括命令加载处理,包括:执行关于第二同步信号的估算的生成位置是否落在后第一帧的前子时段中的第一确定,并且当第一确定是肯定时,将指示要被显示在第一显示装置上的图像的生成的前绘制命令和指示要被显示在第二显示装置上的图像的生成的后绘制命令顺序地提供给图像处理器;当第一确定不是肯定时,执行关于第二同步信号的估算的生成位置是否落在前第一帧的后子时段中的第二确定,并且当第二确定是肯定时,将指示要被显示在第二显示装置上的图像的生成的前绘制命令和指示要被显示在第一显示装置上的图像的生成的后绘制命令顺序地提供给图像处理器;并且当第一确定不是肯定并且第二确定不是肯定时,将指示要被显示在第一显示装置上的图像的生成的单独绘制命令提供给图像处理器。
优选地,图像处理器进一步包括:第一帧缓冲器和第二帧缓冲器,每一个都存储要被显示在第一显示装置上的图像,其中,第一和第二帧缓冲器中的一个处于显示状态而另一个处于绘制状态,在显示状态中,图像的数据被从帧缓冲器提供到第一显示装置,而在绘制状态中,图像的数据被写入到帧缓冲器,第一和第二帧缓冲器与每个第一帧同步地执行组翻转以将第一和第二帧缓冲器中的一个从绘制状态切换到显示状态并且将另一个从显示状态切换到绘制状态;以及第三帧缓冲器和第四帧缓冲器,每一个都存储要被显示在第二显示装置上的图像,其中,第三和第四帧缓冲器中的一个处于显示状态而另一个处于绘制状态,在显示状态中,图像的数据被从帧缓冲器提供到第二显示装置,而在绘制状态中,图像的数据被写入到帧缓冲器,第三和第四帧缓冲器与每个第二帧同步地执行组翻转以将第三和第四帧缓冲器中的一个从绘制状态切换到显示状态并且将另一个从显示状态切换到绘制状态,并且其中命令加载处理包括:当第一确定是肯定时,给图像处理器提供包括组翻转等待命令的命令序列,该组翻转等待命令指示图像处理器等待后续命令的执行直到生成第三和第四帧缓冲器之间的组翻转,组翻转等待命令被插入在指示要被显示在第一显示装置上的图像的生成的前绘制命令和指示要被显示在第二显示装置上的图像的生成的后绘制命令之间;并且当第一确定不是肯定并且第二确定是肯定时,给图像处理器提供包括组翻转等待命令的命令序列,该组翻转等待命令指示图像处理器等待后续命令的执行直到生成第一和第二帧缓冲器之间的组翻转,组翻转等待命令被插入在指示要被显示在第二显示装置上的图像的生成的前绘制命令和指示要被显示在第一显示装置上的图像的生成的后绘制命令之间。
优选地,基准点被设置为使得前子时段与后子时段的比率对应于用于生成要被显示在第一显示装置上的图像所需的时间与用于生成要被显示在第二显示装置上的图像所需的时间的比率。
本发明进一步包括用于在计算机中使用的机器可读存储介质,该介质包含可由计算机执行以执行下述方法的程序,该方法用于控制图像处理器以执行与第一帧同步的第一显示装置上的图像的显示并且执行与第二帧同步的第二显示装置上的图像的显示,第二帧中的每一个具有比第一帧中的每一个的时间长度更长的时间长度,其中该方法包括:同步信号获取处理,用于获取与第一帧的切换同步的第一同步信号;和估算处理,用于在每次获取第一同步信号时,估算第一同步信号被获取之后与两个第一帧相对应的2帧时段内与第二帧的切换同步的第二同步信号的生成位置,其中该方法可控制地根据估算处理的估算结果给图像处理器提供绘制命令,指示要被显示在第一显示装置或者第二显示装置上的图像的生成。
本发明进一步包括连接到图像处理器的计算机,该图像处理器执行与第一帧同步的第一显示装置上的图像的显示并且执行与第二帧同步的第二显示装置上的图像的显示,第二帧中的每一个具有比第一帧中的每一个的时间长度更长的时间长度,所述计算机控制图像处理器以确保第一显示装置和第二显示装置上的图像的并行显示,该计算机包括:同步信号获取模块,其获取与第一帧的切换同步的第一同步信号;和估算模块,其在每次获取第一同步信号时,估算在第一同步信号被获取之后与两个第一帧相对应的2帧时段内与第二帧的切换同步的第二同步信号的生成位置,其中计算机可控制地根据估算模块的估算结果给图像处理器提供绘制命令,指示要被显示在第一显示装置或者第二显示装置上的图像的生成。
附图说明
图1是示出应用了根据本发明的实施例的控制方法的娱乐设备的构造的框图。
图2示出娱乐设备中主机CPU执行的图像处理器的控制方法。
图3示出娱乐设备中主机CPU执行的图像处理器的另一控制方法。
图4是示出由主机CPU执行的控制程序的处理的流程图。
图5是示出在本实施例中执行的图像处理器的控制的示例的时序图。
具体实施方式
现在将会参考附图描述发明的实施例。
图1是示出应用了根据本发明的实施例的控制方法的娱乐设备的构造的框图。如图1中所示,娱乐设备500包括图像处理器100;两个显示装置DISP0和DISP1,每个都包括液晶显示器(LCD);以及主机CPU 200,该主机CPU 200控制娱乐设备500的整体操作。
图像处理器100是根据来自于主机CPU 200的指令在显示装置DISP0和DISP1中的每一个上执行图像显示的处理器。在图像处理器100中,主机接口101接收来自于主机CPU 200的各种命令、数据以及控制信息并且将其提供给图像处理器100中的每个相关部件。寄存器104存储用于控制图像处理器100的每个组件的控制信息。主机CPU200可以通过主机接口101将想要的控制信息写入到寄存器104或者读取存储在寄存器104中的想要的控制信息。通过被包括在图像处理器100中的部件可以重写存储在寄存器104中的部分控制信息。下面将会根据需要描述寄存器104中的控制信息的详情。
命令缓冲器CB0和CB1中的每一个是暂时地存储通过主机接口101从主机CPU 200提供的命令的缓冲器。命令缓冲器CB0和CB1中的一个被用作写入缓冲器时,另一个被用作读取缓冲器。从主机CPU200提供的命令被写入到命令缓冲器CB0和CB1当中的命令写入缓冲器。从命令缓冲器CB0和CB1当中的命令读取缓冲器读取命令并且然后将其提供给命令分析器102。基于寄存器104中的命令缓冲器标记CBA的值确定命令缓冲器CB0和CB1当中的写入缓冲器和读取缓冲器。具体地,当命令缓冲器标记CBA是“0”时,命令缓冲器CB0是写入缓冲器并且命令缓冲器CB1是读取缓冲器,而当命令缓冲器标记CBA是“1”时,命令缓冲器CB1是写入缓冲器并且命令缓冲器CB0是读取缓冲器。
命令分析器102是分析从命令读取缓冲器提供的命令并且控制诸如绘制引擎(或者渲染引擎)103的每个组件的操作的装置。绘制引擎103是在命令分析器102的控制下生成要被显示在显示装置DISP0和DISP1上的图像数据的装置。
帧缓冲器FB00和FB01是存储要被显示在显示装置DISP0上的一帧(即,一个画面)的图像数据的缓冲器。在这里,对帧缓冲器FB00和FB01执行切换控制从而帧缓冲器FB00和FB01中的一个被切换到绘制缓冲器同时另一个被切换到显示缓冲器。当绘制引擎103生成要被显示在显示装置DISP0上的图像数据时,图像数据被写入到帧缓冲器FB00和FB01当中的绘制缓冲器。寄存器104存储用于帧缓冲器FB00和FB01的切换控制的组翻转(bank flip)使能标记FEXEC0。当在组翻转使能标记FEXEC0被设置为“1”的情况下切换显示装置DISP0的帧(垂直扫描周期)时,执行组翻转以将那时已经是绘制缓冲器的帧缓冲器FB00和FB01中的一个切换为显示缓冲器并且将已经是显示缓冲器的帧缓冲器FB00和FB01中的另一个切换为绘制缓冲器。当已经执行此组翻转时,寄存器104中的组翻转使能标记FEXEC0被设置为“0”。
帧缓冲器FB10和FB11中的每一个是要被显示在显示装置DISP1上的一帧(即,一个画面)的图像数据的缓冲器。在这里,对帧缓冲器FB10和FB11执行切换控制从而帧缓冲器FB10和FB11中的一个被切换为绘制缓冲器同时另一个被切换为显示缓冲器。当绘制引擎103生成要被显示在显示装置DISP1上的图像数据时,图像数据被写入到帧缓冲器FB10和FB11当中的绘制缓冲器。寄存器104存储用于帧缓冲器FB10和FB11的切换控制的组翻转使能标记FEXEC1。当在组翻转使能标记FEXEC1被设置为“1”的情况下切换显示装置DISP1的帧时,执行组翻转以将那时已经是绘制缓冲器的帧缓冲器FB10和FB11中的一个切换为显示缓冲器并且将已经是显示缓冲器的帧缓冲器FB10和FB11中的另一个切换为绘制缓冲器。当已经执行此组翻转时,寄存器104中的组翻转使能标记FEXEC1被设置为“0”。
主机CPU 200能够通过主机接口101重写寄存器104中的组翻转使能标记FEXEC0和FEXEC1中的每一个。
显示控制器CTL0将诸如垂直同步信号和水平同步信号的用于显示时序控制的同步信号提供给显示装置DISP0。在每帧中(即,在显示装置DISP0的每个垂直扫描周期中),显示控制器CTL0还从帧缓冲器FB00和FB01当中的显示缓冲器读取一个画面的图像数据并且将读取的图像数据提供给显示装置DISP0。
显示控制器CTL1将诸如垂直同步信号和水平同步信号的用于显示时序控制的同步信号提供给显示装置DISP1。在每帧中(即,在显示装置DISP1的每个垂直扫描周期中),显示控制器CTL1还从帧缓冲器FB00和FB01当中的显示缓冲器读取一个画面的图像数据并且将读取的图像数据提供给显示装置DISP1。
在本实施例中,显示控制器CTL0通过主机接口101将与显示装置DISP0的帧的切换同步的垂直消隐信号VB0提供给主机CPU 200。显示控制器CTL1通过主机接口101将与显示装置DISP1的帧的切换同步的垂直消隐信号VB1提供给主机CPU 200。显示装置DISP0和DISP1可以具有相同的分辨率并且也可以具有不同的分辨率。
上面已经描述了图像处理器100的构造。本实施例的特征在于当图像处理器100以不同的帧率在显示装置DISP0和DISP1上执行图像显示时主机CPU 200执行的图像处理器控制方法。下面是更加详细的描述。首先,在本实施例中,显示装置DISP0在给定的帧中(即,在给定的垂直扫描周期中)重复图像显示并且显示装置DISP1在比显示装置DISP0更长的给定的帧中(即,在给定的垂直扫描周期中)重复图像显示。在下面的描述中,为了便于解释,将显示装置DISP0的帧(垂直扫描周期)称为“短帧”并且将显示装置DISP1的帧(垂直扫描周期)称为“长帧”。在这里,例如,为了并行地在显示装置DISP0上显示包括N1个画面的运动图像并且在显示装置DISP1上显示包括N2个画面的运动图像,图像处理器100应执行绘制处理,其中要被显示在显示装置DISP0上的N1个画面中的每一个的图像数据被写入绘制缓冲器,从而及时地为短帧的显示执行绘制处理;并且图像处理器100还并行地执行绘制处理,其中要被显示在显示装置DISP1上的N2个画面中的每一个的图像数据被写入绘制缓冲器,从而及时地为长帧的显示执行绘制处理。本实施例的特征在于下述方法,该方法用于给图像处理器100提供命令,所述命令允许在适当的时间激活每个绘制处理从而没有失败地、可靠地执行用于生成要被显示在显示装置DISP0上的图像数据的每个绘制处理和用于生成要被显示在显示装置DISP1上的图像数据的每个绘制处理。
下面参考图2和图3描述根据本实施例的主机CPU 200执行的图像处理器100的控制方法。在图2和图3中,在三个水平时间轴上通过长分隔标记来表示与短帧同步的垂直消隐信号VB0的生成的位置,并且通过▽标记示出与长帧同步的垂直消隐信号VB1的生成的位置。在图2和图3中,通过短分隔标记来表示基准点,其中的每一个将短帧划分为前半时段和后半时段。在本示例中,假定执行用于生成要被显示在显示装置DISP0上的图像数据的绘制处理所需的时间和执行用于生成要被显示在显示装置DISP1上的图像数据的绘制处理所需的时间的总和小于一个短帧的时间长度并且这两个所需的时间相等。因此,基准点处于短帧的中心处。
在本实施例中,在主机CPU 200执行显示装置DISP0上的短帧的图像显示同时执行显示装置DISP1上的长帧的图像显示的情况下,每次生成垂直消隐信号VB0时,主机CPU 200确定在垂直消隐信号VB0的开始的一个短帧的时段是当前帧,紧跟当前帧之后的一个短帧的时段是加载帧(前帧),紧跟加载帧之后的一个短帧的时段是绘制帧(后帧),并且根据存储的控制程序估算绘制和加载帧中的每一个中的垂直消隐信号VB1的生成位置。
例如,主机CPU 200可以以下述方式执行此估算。每次垂直消隐信号VB0被生成时,主机CPU 200计算短帧的时间长度T0和长帧的时间长度T1之间的比率R(=T1/T0)并且确定计算的比率的小数部分是当前帧中垂直消隐信号VB1的估算的生成位置,垂直消隐信号VB1的估算的生成位置和比率R的总和的小数部分是加载帧中垂直消隐信号VB1的估算的生成位置,并且比率R和加载帧中垂直消隐信号VB1的估算的生成位置的总和的小数部分是绘制帧中垂直消隐信号VB1的估算的生成位置。
然后主机CPU 200根据控制程序基于垂直消隐信号VB1的生成位置的估算结果确定主机CPU 200允许绘制帧中图像处理器100执行的绘制处理,并且向图像处理器100提供命令以根据下面的过程在加载帧中执行绘制处理。
(1)主机CPU 200执行关于垂直消隐信号VB1的估算的生成位置是否落在绘制帧的前半时段中的第一确定。当第一确定结果是肯定时,主机CPU 200生成允许图像处理器100先执行用于生成要被显示在显示装置DISP0上的图像数据的绘制处理并且然后再执行用于生成要被显示在显示装置DISP1上的图像数据的绘制处理的命令序列,并且将生成的命令序列写入加载帧中图像处理器100中的命令写入缓冲器(参见图2和图3的顶轴部分)。
在这里,由于下述原因主机CPU 200允许图像处理器100首先执行用于生成要被显示在显示装置DISP0上的图像数据的绘制处理。首先,在本示例中,执行用于生成要被显示在显示装置DISP0上的图像数据的绘制处理所需的时间和执行用于生成要被显示在显示装置DISP1上的图像数据的绘制处理所需的时间的总和小于一个短帧的时间长度并且这两个所需的时间相等。因此,如果在垂直消隐信号VB1处于绘制帧的前半时段中的情况下不迟于绘制帧的后半时段开始用于生成要被显示在显示装置DISP1上的图像数据的绘制处理,那么能够在绘制帧终止之前完成绘制处理并且将通过绘制处理生成的所有的图像数据写入从垂直消隐信号VB1开始的一个长帧的时段中被设置为用于显示装置DISP1的绘制缓冲器的帧缓冲器。另一方面,如果在绘制帧的开始时开始用于生成要被显示在显示装置DISP0上的图像数据的绘制处理,那么能够在绘制帧的前半时段内完成绘制处理并且将通过绘制处理生成的所有的图像数据写入绘制帧中用于显示装置DISP0的绘制缓冲器。这些就是主机CPU 200允许图像处理器100首先执行用于生成要被显示在显示装置DISP0上的图像数据的绘制处理并且然后执行用于生成要被显示在显示装置DISP1上的图像数据的绘制处理的原因。
(2)当第一确定结果不是肯定时,主机CPU 200执行关于垂直消隐信号VB1的估算的生成位置是否处于加载帧的后半时段中的第二确定。当第二确定结果是肯定时,主机CPU 200生成允许图像处理器100先执行用于生成要被显示在显示装置DISP1上的图像数据的绘制处理并且然后再执行用于生成要被显示在显示装置DISP0上的图像数据的绘制处理的命令序列,并且将生成的命令序列写入加载帧中图像处理器100中的命令写入缓冲器(参见图2和图3的中间轴部分)。
在这里,由于下述原因主机CPU 200允许图像处理器100首先执行用于生成要被显示在显示装置DISP1上的图像数据的绘制处理。首先,第一确定结果是否定并且第二确定结果是肯定的情况包括如图2的中间轴部分中所示的垂直消隐信号VB1的估算的生成位置落在绘制帧的后半时段中并且前一垂直消隐信号VB1的估算的生成位置落在加载帧的后半时段中的情况,和图3的中间轴部分中所示的垂直消隐信号VB1的估算的生成位置没有处于绘制帧中并且前一垂直消隐信号VB1的估算的生成位置处于加载帧的后半时段中的情况。在前者的情况(图2的中间轴部分中所示)和后者的情况(在图3的中间轴部分中所示)中,绘制帧的前半时段被包括在加载帧的后半时段中从垂直消隐信号VB1的位置开始的一个长帧的时段中。因此,如果在绘制帧的开始处开始用于生成要被显示在显示装置DISP1上的图像数据的绘制处理,那么能够在绘制帧的前半时段终止之前完成绘制处理,并且能够将通过绘制处理生成的所有的图像数据写入在加载帧的后半时段中在垂直消隐信号VB1处开始的一个长帧的时段中被设置为用于显示装置DISP1的绘制缓冲器。另一方面,如果不晚于绘制帧的后半时段的开始而开始用于生成要被显示在显示装置DISP0上的图像数据的绘制处理,那么能够在绘制帧终止之前完成绘制处理,并且能够将通过绘制处理生成的所有的图像数据写入绘制帧中用于显示装置DISP0的绘制缓冲器。这些就是主机CPU 200允许图像处理器100首先执行用于生成要被显示在显示装置DISP1上的图像数据的绘制处理并且然后执行用于生成要被显示在显示装置DISP0上的图像数据的绘制处理的原因。
(3)当第一和第二确定结果都是否定时,主机CPU 200生成允许图像处理器100单独执行用于生成要被显示在显示装置DISP0上的图像数据的绘制处理的命令序列并且将生成的命令序列写入加载帧中图像处理器100中的命令写入缓冲器中(参见图2和图3的底轴部分)。
在这样的情况下,由于下述原因主机CPU 200允许图像处理器100仅执行用于生成要被显示在显示装置DISP0上的图像数据的绘制处理。在如图2和图3中的底轴部分中所示,在加载帧的前半时段中切换长帧并且从切换开始的一个长帧的时段在绘制帧的起始点处继续的情况,或者在尽管未示出的在加载帧之前切换长帧并且从切换开始的一个长帧的时段在绘制帧的开始点处继续的情况中,第一和第二确定结果是否定。用于生成要被写入到在绘制帧的开始点处继续的长帧的时段中用于显示装置DISP1的绘制缓冲器的图像数据的绘制处理在绘制帧的开始点处已经终止。因此,如果开始用于生成要被显示在绘制帧中显示装置DISP1上的图像数据的绘制处理,那么在绘制帧的开始点处继续的单(长)帧中执行与总共两个帧相对应的绘制处理。因此,为了防止多余的绘制处理的执行,当第一和第二确定结果都是否定时,主机CPU 200允许图像处理器100仅执行用于生成要被显示在显示装置DISP0上的图像数据的绘制处理。
图4是示出由主机CPU 200执行以如上所述地控制图像处理器100的控制程序的处理的流程图。在本实施例中,在作为显示装置DISP0的显示时段的每个短帧中,主机CPU 200执行控制程序一次。在这里,在图2和图3中所示的当前帧中执行步骤S1至S3的处理,并且在加载帧中执行步骤S11至S18、S21至S28、以及S31至S34中的处理。在图4中所示的示例中,根据当前帧中步骤S1至S3的过程确定步骤S11至S18的过程、步骤S21至S28的过程以及S31至S34的过程当中继当前帧之后的加载帧中执行的适当的过程,并且在晚一个短帧的加载帧中使用确定结果。下面描述控制程序的每个步骤的处理。
首先,在步骤S1中,主机CPU 200估算加载帧和绘制帧中垂直消隐信号VB1的生成位置。然后,在步骤S2中,主机CPU 200执行关于垂直消隐信号VB1的估算的生成位置是否落在绘制帧的前半时段中的第一确定。当第一确定结果为是时,主机CPU 200确定在加载帧中要执行步骤S11至S18的处理。另一方面,当步骤S2的第一确定结果为否时,主机CPU 200进入步骤S3以执行关于垂直消隐信号VB1的估算的生成位置是否落在加载帧的后半时段中的第二确定。当第二确定结果为是时,主机CPU 200确定在加载帧中要执行步骤S21至S28的处理。另一方面,当第一和第二确定结果都为否时,主机CPU 200确定在加载帧中要执行步骤S31至S34的处理。
下面将会分别地描述在这些情况中的每一个中在加载帧中执行的处理的详情。
(1)在第一确定结果为是的情况下
首先,主机CPU 200将CBA_READ命令加载到图像处理器101(步骤S11)。随着CBA_READ命令被加载到图像处理器100,主机CPU 200读取来自于图像处理器100中的寄存器104的命令缓冲器标记CBA。当读取命令缓冲器标记CBA是“0”时,主机CPU 200将命令缓冲器CB0设置为命令写入缓冲器并且将命令缓冲器CB1设置为命令读取缓冲器。当读取命令缓冲器标记CBA是“1”时,主机CPU 200将命令缓冲器CB1设置为命令写入缓冲器并且将命令缓冲器CB0设置为命令读取缓冲器。然后主机CPU 200生成指示图像处理器100执行用于生成要被显示在显示装置DISP0上的一个画面的图像数据的绘制处理的前绘制命令并且将绘制命令写入命令写入缓冲器(步骤S12)。
然后主机CPU 200将INT_DRAWEND命令写入命令写入缓冲器(步骤S13)并且然后将WAIT_DRAWEND命令写入命令写入缓冲器(步骤S14)。在这里,INT_DRAWEND命令是当通过前绘制命令指示的绘制处理已经终止时指示图像处理器100将绘制终止中断信号发送到主机CPU 200的命令。WAIT_DRAWEND命令是在通过前绘制命令指示的绘制处理终止之后指示图像处理器100等待后续的命令的执行直到完成等待将一个画面的图像数据写入到绘制缓冲器的命令。
然后主机CPU 200将WAIT_BANKNO命令写入命令写入缓冲器(步骤S15)。WAIT_BANKNO命令是当帧缓冲器不是绘制缓冲器时指示图像处理器100等待直到通过组翻转将命令指定的帧缓冲器切换为绘制缓冲器的命令。在步骤S15中加载的WAIT_BANKNO命令允许交替地指定用于长帧的图像显示的两个帧缓冲器FB10和FB11。
然后主机CPU 200生成指示图像生成器100执行用于生成要被显示在显示装置DISP1上的一个画面的图像数据的绘制处理的后绘制命令并且将绘制命令写入命令写入缓冲器(步骤S16)。然后主机CPU 200将WAIT_DRAWEND命令写入命令写入缓冲器(步骤S17)。然后主机CPU 200将WAIT_DRAWEND命令写入命令写入缓冲器(步骤S18)。
WAIT_BANKFLIP命令是指示图像处理器100等待直到为指定的一对帧缓冲器生成组翻转的命令。如该示例中,通过在步骤S18中加载的WAIT_BANKNO命令,当显示装置DISP0执行短帧的显示时指定用于显示装置DISP0的一对帧缓冲器FB00和FB01。对于稍后描述的步骤S28和S34来说也是一样。
(2)在第一确定结果为否并且第二确定结果为是的情况下
首先,与上面的步骤S11相类似,主机CPU 200将CBA_READ命令加载到图像处理器100(步骤S21)。然后主机CPU 200生成指示图像处理器100执行用于生成要被显示在显示装置DISP1上的一个画面的图像数据的前绘制命令并且将绘制命令写入命令写入缓冲器(步骤S22)。
然后主机CPU 200将INT_DRAWEND命令写入命令写入缓冲器(步骤S23)并且然后将WAIT_DRAWEND命令写入命令写入缓冲器(步骤S24)。然后主机CPU 200将WAIT_BANKNO命令写入命令写入缓冲器(步骤S25)。在步骤S25中加载的WAIT_BANKNO命令允许交替地指定用于短帧的图像显示的两个帧缓冲器FB00和FB01。
然后主机CPU 200生成指示图像处理器100执行用于生成要被显示在显示装置DISP0上的一个画面的图像数据的绘制处理的后绘制命令并且将绘制命令写入命令写入缓冲器(步骤S26)。然后主机CPU 200将WAIT_DRAWEND命令写入命令写入缓冲器(步骤S27)。然后主机CPU 200将WAIT_BANKFLIP命令写入命令写入缓冲器(步骤S28)。
(3)在第一和第二确定结果都为否的情况下
首先,类似于上面的步骤S11,主机CPU 200将CBA_READ命令加载到图像处理器100(步骤S31)。然后主机CPU 200生成指示图像处理器100执行用于生成要被显示在显示装置DISP0上的一个画面的图像数据的绘制处理的单独绘制命令并且将绘制命令写入命令写入缓冲器(步骤S32)。
然后主机CPU 200将WAIT_DRAWEND命令写入命令写入缓冲器(步骤S33)。然后主机CPU 200将WAIT_BANKFLIP命令写入到命令写入缓冲器(步骤S34)。
在上面已经描述了由主机CPU 200执行的控制程序的处理的详情。
图5是示出在本实施例中执行的图像处理器100的控制的示例的时序图。如图5中所示,在本控制示例中,每次切换短帧时,在主机CPU 200的控制下命令缓冲器CB0和CB1被交替地设置为命令写入缓冲器。如果在第k短帧中将命令缓冲器CB0(或者CB1)设置为命令写入缓冲器并且加载命令,那么在之后的第(k+1)帧中将命令缓冲器CB0(或者CB1)设置为命令读取缓冲器并且从命令读取缓冲器读取命令以执行绘制处理。
如图5中所示,在从时间t1开始的(短)帧的前半中生成表示长帧的开始点的垂直消隐信号VB1。因此,执行用于生成短帧中显示在显示装置DISP0上的图像数据的绘制处理并且然后执行用于生成长帧中显示在显示装置DISP1上的图像数据的绘制处理。在这里,在指示用于生成要被显示在显示装置DISP0上的图像数据的绘制处理的绘制命令之后执行WAIT_BANKNO命令(参见图4中的步骤S15)。然而,在本示例中,通过WAIT_BANKNO命令将帧缓冲器FB10指定为绘制缓冲器。另外,在本示例中,在执行用于生成要被显示在显示装置DISP0上的图像数据的绘制处理期间,切换长帧并且执行帧缓冲器FB10和FB11之间的组翻转从而将帧缓冲器FB10设置为绘制缓冲器并且将组翻转使能标记FEXEC1设置为“0”。因此,在本示例中,当用于生成要被显示在显示装置DISP0上的图像数据的绘制处理终止时,由WAIT_BANKNO命令指定的帧缓冲器FB10已经被设置为绘制缓冲器,并且因此立即执行WAIT_BANKNO命令之后的命令并且开始用于生成要被显示在显示装置DISP1上的图像数据的绘制处理。
在从时间t2开始的(短)帧的前一半中还生成表示长帧的开始点的垂直消隐信号VB1。因此,执行用于生成要被显示在显示装置DISP0上的图像数据的绘制处理并且然后执行用于生成要被显示在显示装置DISP1上的图像数据的绘制处理。在这里,在指示用于生成要被显示在显示装置DISP0上的图像数据的绘制处理的绘制命令之后执行WAIT_BANKNO命令(参见图4中的步骤S15)。然而,在本示例中,通过WAIT_BANKNO命令将帧缓冲器FB11指定为绘制缓冲器。另外,在本示例中,当用于生成要被显示在显示装置DISP0上的图像数据的绘制处理终止时,长帧还没有被切换并且因此帧缓冲器FB10和FB11之间的组翻转还没有被执行使得帧缓冲器FB11被设置为绘制缓冲器。因此,在本示例中,在用于生成要被显示在显示装置DISP0上的绘制处理终止之后,长帧被切换并且帧缓冲器FB10和FB11之间的组翻转被执行。然后,当由WAIT_BANKNO命令指定的帧缓冲器FB11已经被设置为绘制缓冲器时,开始WAIT_BANKNO命令之后的命令并且开始用于生成要被显示在显示装置DISP1上的图像数据的绘制处理。
在从时间t3开始的(短)帧的后一半中生成表示长帧的开始点的垂直消隐信号VB1。另外,在就在该短帧之前的短帧的前一半中生成垂直消隐信号VB1。因此,在从时间t3开始的短帧中执行用于生成要被显示在显示装置DISP0上的图像数据的绘制处理。
在从时间t4开始的(短)帧的后一半中生成表示长帧的开始点的垂直消隐信号VB1。另外,在就在该短帧之前的(短)帧的后一半中生成垂直消隐信号VB1。因此,在(短)帧开始时间t4中,执行用于生成要被显示在显示装置DISP1上的图像数据的绘制处理并且然后执行用于生成要被显示在显示装置DISP0上的图像数据的绘制处理。在这里,在指示用于生成要被显示在显示装置DISP1上的图像数据的绘制处理的绘制命令之后执行WAIT_BANKNO命令(参见图4中的步骤S25)。然而,在本示例中,通过WAIT_BANKNO命令将帧缓冲器FB01指定为绘制缓冲器。另外,在本示例中,当短帧在时间t4开始时将帧缓冲器FB01设置为绘制缓冲器。因此,在本示例中,当用于生成要被显示在显示装置DISP1上的绘制处理终止之后,由WAIT_BANKNO命令指定的帧缓冲器FB01已经被设置为绘制缓冲器,并且因此立即执行WAIT_BANKNO命令之后的命令并且开始用于生成要被显示在显示装置DISP0上的图像数据的绘制处理。
在执行与短帧同步的用于显示装置DISP0的绘制处理并且然后执行用于显示装置DISP1的绘制处理的情况下,在执行与短帧同步的用于显示装置DISP1的绘制处理并且然后执行用于显示装置DISP0的绘制处理的情况下,以及在仅执行与短帧同步的用于显示装置DISP0的绘制处理的情况下,主机CPU 200以不同的方式执行组翻转使能标记FEXEC0和FEXEC1的切换控制。
首先,在主机CPU 200先执行与短帧同步的用于显示装置DISP0的绘制处理并且然后后执行用于显示装置DISP1的绘制处理的情况下,在检测到绘制处理的终止时主机CPU 200将组翻转使能标记FEXEC0和FEXEC1设置为“1”。
接下来,在主机CPU 200先执行与短帧同步的用于显示装置DISP1的绘制处理并且然后后执行用于显示装置DISP0的绘制处理的情况下,在检测到用于显示装置DISP1的绘制处理的终止时主机CPU 200将组翻转使能标记FEXEC1设置为“1”并且然后在检测到用于显示装置DISP0的绘制处理的终止时将组翻转使能标记FEXEC0设置为“1”。
接下来,在主机CPU 200仅执行与短帧同步的用于显示装置DISP0的绘制处理的情况下,在检测到用于显示装置DISP0的绘制处理的终止时主机CPU 200将组翻转使能标记FEXEC0设置为“1”。
在上面已经描述了本实施例的操作。
如上所述,根据本实施例,即使当两个显示装置DISP0和DISP1的帧长度(即,显示时段)不同时,也能够将运动图像显示在两个显示器DISP0和DISP1中的每一个上而没有引起掉帧。根据本实施例的图像处理器控制方法还具有下述优点,即可应用于使用一个绘制引擎并行地执行用于两个显示装置的绘制处理的不昂贵的图像处理器。
<其他的实施例>
尽管在上面已经描述了本发明的实施例,但是本发明可以提供各种其他的实施例。下面是示例。
(1)在上面的实施例中,在垂直消隐信号VB1的估算的生成位置落在绘制帧的前半时段中的情况下,在完成用于生成要被显示在显示装置DISP0上的图像数据的绘制处理之后,在完成绘制帧中用于显示装置DISP1的帧缓冲器之间的组翻转的条件下,主机CPU 200开始用于生成要被显示在显示装置DISP1上的图像数据的绘制处理。另外,在上面的实施例中,在垂直消隐信号VB1的估算的生成位置没有处于绘制帧的前半时段中而是处于加载帧的后半时段中的情况下,在完成用于生成要被显示在显示装置DISP1上的图像数据的绘制处理之后,在完成绘制帧中用于显示装置DISP0的帧缓冲器之间的组翻转的条件下,主机CPU 200开始用于生成要被显示在显示装置DISP0上的图像数据的绘制处理。然而,在完成此组翻转的条件下,主机CPU 200可以执行下述控制替代执行控制操作以开始绘制处理。首先,在垂直消隐信号VB1的估算的生成位置处于绘制帧的前半时段中并且显然地,在绘制帧的前半时段中执行绘制帧中用于显示装置DISP1的帧缓冲器之间的组翻转的情况下,在完成用于生成要被显示在显示装置DISP0上的图像数据的绘制处理之后,当绘制帧的后半时段已经开始时,主机CPU 200开始用于生成要被显示在显示装置DISP1上的图像数据的绘制处理。另外,在垂直消隐信号VB1的估算的生成位置没有处于绘制帧的前半时段中而是处于加载帧的后半时段中的情况下,在完成用于生成要被显示在显示装置DISP1上的图像数据的绘制处理之后,当绘制帧的后半时段已经开始时,主机CPU 200开始用于生成要被显示在显示装置DISP0上的图像数据的绘制处理。这些实施例具有与上面的实施例相同的优点。
(2)在上面的实施例中,由于用于生成短帧中显示在显示装置DISP0上的图像数据的绘制处理所需的时间和用于生成长帧中显示在显示装置DISP1上的图像数据的绘制处理所需的时间之间的比率是1∶1,因此将短帧划分为前半时段和后半时段的基准点被设置在短帧的中心处。然而,当用于生成短帧中显示在显示装置DISP0上的图像数据的绘制处理所需的时间与用于生成长帧中显示在显示装置DISP1上的图像数据的绘制处理所需的时间之间的比率是a∶b而不是1∶1时也可以应用本发明。在这样的情况下,以a∶b的比率将短帧划分为前子时段和后子时段的点被设置为基准点并且主机CPU 200可以基于基准点和垂直消隐信号VB1的估算的生成位置之间的位置关系执行与上面的实施例相同的确定。即,将基准点设置为前子时段与后子时段的比率对应于用于生成要被显示在第一显示装置上的图像所需的时间与用于生成要被显示在第二显示装置上的图像所需的时间的比率。
(3)可以提供计数预定频率的时钟并且在短帧的开始点重置的计数器并且主机CPU 200可以基于当生成垂直消隐信号VB1时计数器的值校正垂直消隐信号VB1的估算的生成位置并且然后可以基于校正的估算的生成位置估算之后的垂直消隐信号VB1的生成位置。
(4)在上面的实施例中,绘制帧之前的短帧被设置为加载帧。然而,当基于绘制命令之后的绘制命令的绘制处理的开始的延迟长于一个短帧时,绘制帧之前的短帧之前的短帧可以被设置为加载帧。在这样的情况下,主机CPU 200获得绘制帧和不是加载帧的绘制帧之前的短帧中垂直消隐信号的估算的生成位置,并且基于获得的估算的生成位置确定绘制帧中执行的绘制处理的顺序和类型。
(5)可以生成控制程序并且然后可以将其分发给使用图像处理器100的娱乐设备等的制造商,当提供用于短帧中执行显示操作的显示装置的绘制命令序列和用于长帧中的执行显示操作的显示装置的绘制命令序列时,该控制程序将绘制命令序列中的每一个划分到1画面绘制单元并且将绘制单元中的每一个的命令提供给图像处理器同时根据图4中所示的过程将诸如WAIT_BANKNO命令的所要求的控制命令插入在每个绘制单元的命令之间。控制程序可以被存储并且分发在诸如CD-ROM的计算机可读记录介质上并且还可以通过诸如因特网的网络进行分发。
根据本发明,当第一确定和第二确定都是否定时,在命令加载处理中仅将指示要被显示在第一显示装置上的图像的生成的绘制命令提供给图像处理器。因此,能够防止用于第二显示装置的绘制命令在一个长帧(第二帧)中被执行两次或者更多次,确保了在一个第二帧中执行仅用于一个帧的绘制命令。另外,当第一确定是肯定时,指示要被显示在第一显示装置上的图像的生成的前绘制命令和指示要被显示在第二显示装置上的图像的生成的后绘制命令被顺序地提供给图像处理器。因此,有可能允许图像处理器在除了用于切换第二帧的绘制帧(2帧时段中的两个第一帧中的后一个)的前子时段之外的时段中开始要被显示在第二显示装置上的图像的生成,并且还能够在后第一帧内执行用于第一显示装置的图像数据的生成和用于第二显示装置的图像数据的生成。此外,当第一确定是否定并且第二确定是肯定时,在后第一帧的前子时段中没有出现第二帧的切换点。因此,在这样的情况下,通过将指示要被显示在第二显示装置上的图像的生成的前绘制命令和指示要被显示在第一显示装置上的图像的生成的后绘制命令顺序地提供给图像处理器,能够允许图像处理器在后第一帧中在第二帧的切换之前完成要被显示在第二显示装置上的图像数据的生成并且使用完成要被显示在第二显示装置上的图像数据的生成之后剩余的时段完成要被显示在第一显示装置上的图像数据的生成。因此,能够允许图像处理器将图像显示在具有不同的帧长度的第一和第二显示装置上而不会引起掉帧。日本专利No.3630587涉及将图像并行地同时显示在两个子画面上的设备。然而,在日本专利No.3630587中描述的设备不能够如本发明中那样允许一个图像处理器将图像显示在具有不同帧长度的两个显示装置上而不会引起掉帧。

Claims (4)

1.一种用于控制图像处理器的方法,用来执行与第一帧同步的第一显示装置上的图像的显示并且执行与第二帧同步的第二显示装置上的图像的显示,所述第二帧中的每一个具有比第一帧中的每一个的时间长度更长的时间长度,所述方法包括:
同步信号获取处理,用于获取与所述第一帧的切换同步的第一同步信号;和
估算处理,用于在每次获取所述第一同步信号时,估算所述第一同步信号被获取之后与两个第一帧相对应的2帧时段内与所述第二帧的切换同步的第二同步信号的生成位置,其中
可控制地根据所述估算处理的估算结果将绘制命令提供给所述图像处理器,所述绘制命令指示要被显示在所述第一显示装置或者所述第二显示装置上的图像的生成,
其中,在所述2帧时段中所述两个第一帧中的前一个和后一个中的每一个中设置基准点,以将前第一帧和后第一帧中的每一个划分为前子时段和后子时段,所述方法进一步包括命令加载处理,其包括:
执行关于第二同步信号的估算的生成位置是否落在后第一帧的前子时段中的第一确定,并且当所述第一确定是肯定时,将指示要被显示在所述第一显示装置上的图像的生成的前绘制命令和指示要被显示在所述第二显示装置上的图像的生成的后绘制命令顺序地提供给所述图像处理器;
当所述第一确定不是肯定时,执行关于第二同步信号的估算的生成位置是否落在前第一帧的后子时段中的第二确定,并且当所述第二确定是肯定时,将指示要被显示在所述第二显示装置上的图像的生成的前绘制命令和指示要被显示在所述第一显示装置上的图像的生成的后绘制命令顺序地提供给所述图像处理器;以及
当所述第一确定不是肯定并且所述第二确定不是肯定时,将指示要被显示在所述第一显示装置上的图像的生成的单独绘制命令提供给所述图像处理器。
2.根据权利要求1所述的方法,其中所述图像处理器进一步包括:
第一帧缓冲器和第二帧缓冲器,每一个都存储要被显示在所述第一显示装置上的图像,其中,所述第一和第二帧缓冲器中的一个处于显示状态而另一个处于绘制状态,在显示状态中,图像的数据被从帧缓冲器提供到所述第一显示装置,而在绘制状态中,图像的数据被写入到帧缓冲器,所述第一和第二帧缓冲器与每个第一帧同步地执行组翻转以将所述第一和第二帧缓冲器中的一个从绘制状态切换到显示状态并且将另一个从显示状态切换到绘制状态;和
第三帧缓冲器和第四帧缓冲器,每一个都存储要被显示在所述第二显示装置上的图像,其中,所述第三和第四帧缓冲器中的一个处于显示状态而另一个处于绘制状态,在显示状态中,图像的数据被从帧缓冲器提供到所述第二显示装置,而在绘制状态中,图像的数据被写入到帧缓冲器,所述第三和第四帧缓冲器与每个第二帧同步地执行组翻转以将所述第三和第四帧缓冲器中的一个从绘制状态切换到显示状态并且将另一个从显示状态切换到绘制状态,并且其中
所述命令加载处理包括:
当所述第一确定是肯定时,给所述图像处理器提供包括组翻转等待命令的命令序列,所述组翻转等待命令指示所述图像处理器等待后续命令的执行直到生成所述第三和第四帧缓冲器之间的组翻转,所述组翻转等待命令被插入在指示要被显示在所述第一显示装置上的图像的生成的前绘制命令和指示要被显示在所述第二显示装置上的图像的生成的后绘制命令之间;和
当所述第一确定不是肯定并且所述第二确定是肯定时,给所述图像处理器提供包括组翻转等待命令的命令序列,所述组翻转等待命令指示图像处理器等待后续命令的执行直到生成第一和第二帧缓冲器之间的组翻转,所述组翻转等待命令被插入在指示要被显示在所述第二显示装置上的图像的生成的前绘制命令和指示要被显示在所述第一显示装置上的图像的生成的后绘制命令之间。
3.根据权利要求1所述的方法,其中所述基准点被设置为使得前子时段与后子时段的比率对应于用于生成要被显示在所述第一显示装置上的图像所需的时间与用于生成要被显示在所述第二显示装置上的图像所需的时间的比率。
4.一种连接到图像处理器的计算机,所述图像处理器执行与第一帧同步的第一显示装置上的图像的显示并且执行与第二帧同步的第二显示装置上的图像的显示,所述第二帧中的每一个具有比第一帧中的每一个的时间长度更长的时间长度,所述计算机控制所述图像处理器以确保所述第一显示装置和所述第二显示装置上的图像的并行显示,所述计算机包括:
同步信号获取模块,用于获取与所述第一帧的切换同步的第一同步信号;和
估算模块,用于在每次获取所述第一同步信号时,估算所述第一同步信号被获取之后与两个第一帧相对应的2帧时段内与所述第二帧的切换同步的第二同步信号的生成位置,其中
所述计算机可控制地根据所述估算模块的估算结果将绘制命令提供给所述图像处理器,所述绘制命令指示要被显示在所述第一显示装置或者所述第二显示装置上的图像的生成,
其中,所述计算机在所述2帧时段中所述两个第一帧中的前一个和后一个中的每一个中设置基准点,以将前第一帧和后第一帧中的每一个划分为前子时段和后子时段,所述计算机进一步包括命令加载模块,所述命令加载模块用于:
执行关于第二同步信号的估算的生成位置是否落在后第一帧的前子时段中的第一确定,并且当所述第一确定是肯定时,将指示要被显示在所述第一显示装置上的图像的生成的前绘制命令和指示要被显示在所述第二显示装置上的图像的生成的后绘制命令顺序地提供给所述图像处理器;
当所述第一确定不是肯定时,执行关于第二同步信号的估算的生成位置是否落在前第一帧的后子时段中的第二确定,并且当所述第二确定是肯定时,将指示要被显示在所述第二显示装置上的图像的生成的前绘制命令和指示要被显示在所述第一显示装置上的图像的生成的后绘制命令顺序地提供给所述图像处理器;以及
当所述第一确定不是肯定并且所述第二确定不是肯定时,将指示要被显示在所述第一显示装置上的图像的生成的单独绘制命令提供给所述图像处理器。
CN2010105312641A 2009-10-30 2010-10-29 用于控制图像处理器的方法、机器可读存储介质和计算机 Expired - Fee Related CN102053814B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009250332A JP5407762B2 (ja) 2009-10-30 2009-10-30 画像プロセッサの制御方法およびプログラム
JP2009-250332 2009-10-30

Publications (2)

Publication Number Publication Date
CN102053814A CN102053814A (zh) 2011-05-11
CN102053814B true CN102053814B (zh) 2013-11-27

Family

ID=43924937

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105312641A Expired - Fee Related CN102053814B (zh) 2009-10-30 2010-10-29 用于控制图像处理器的方法、机器可读存储介质和计算机

Country Status (3)

Country Link
US (1) US8384725B2 (zh)
JP (1) JP5407762B2 (zh)
CN (1) CN102053814B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8054314B2 (en) * 2005-05-27 2011-11-08 Ati Technologies, Inc. Applying non-homogeneous properties to multiple video processing units (VPUs)
JP2011254238A (ja) * 2010-06-01 2011-12-15 Sony Corp 情報処理装置、情報処理方法および情報処理システム
US8711167B2 (en) 2011-05-10 2014-04-29 Nvidia Corporation Method and apparatus for generating images using a color field sequential display
US9299312B2 (en) * 2011-05-10 2016-03-29 Nvidia Corporation Method and apparatus for generating images using a color field sequential display
WO2015173954A1 (ja) * 2014-05-16 2015-11-19 富士通株式会社 描画装置、描画方法及び描画用コンピュータプログラム
DE102015209089A1 (de) * 2015-05-19 2016-11-24 Bayerische Motoren Werke Aktiengesellschaft Fortbewegungsmittel, Anordnung und Verfahren zur Synchronisation zweier Bildsignale
JP6752640B2 (ja) * 2016-06-27 2020-09-09 キヤノン株式会社 撮像装置
JP6476500B2 (ja) * 2016-07-19 2019-03-06 株式会社アクセル 画像処理システム、遊技機
JP6816465B2 (ja) 2016-11-16 2021-01-20 株式会社リコー 画像表示システム、通信システム、画像表示方法、及びプログラム
JP7307974B2 (ja) * 2017-12-20 2023-07-13 株式会社ユニバーサルエンターテインメント 遊技機
JP7307973B2 (ja) * 2017-12-20 2023-07-13 株式会社ユニバーサルエンターテインメント 遊技機
JP2020108654A (ja) * 2019-01-07 2020-07-16 株式会社ユニバーサルエンターテインメント 遊技機
JP2020108655A (ja) * 2019-01-07 2020-07-16 株式会社ユニバーサルエンターテインメント 遊技機
JP2020108656A (ja) * 2019-01-07 2020-07-16 株式会社ユニバーサルエンターテインメント 遊技機
JP2020108657A (ja) * 2019-01-07 2020-07-16 株式会社ユニバーサルエンターテインメント 遊技機
JP2020108653A (ja) * 2019-01-07 2020-07-16 株式会社ユニバーサルエンターテインメント 遊技機
JP6723613B2 (ja) * 2019-01-16 2020-07-15 株式会社アクセル 画像処理システム、遊技機
JP7156696B2 (ja) * 2019-01-30 2022-10-19 株式会社ユニバーサルエンターテインメント 遊技機
JP7156691B2 (ja) * 2019-01-30 2022-10-19 株式会社ユニバーサルエンターテインメント 遊技機
JP7156694B2 (ja) * 2019-01-30 2022-10-19 株式会社ユニバーサルエンターテインメント 遊技機
JP7156697B2 (ja) * 2019-01-30 2022-10-19 株式会社ユニバーサルエンターテインメント 遊技機
JP7156692B2 (ja) * 2019-01-30 2022-10-19 株式会社ユニバーサルエンターテインメント 遊技機
JP7156693B2 (ja) * 2019-01-30 2022-10-19 株式会社ユニバーサルエンターテインメント 遊技機
JP7156695B2 (ja) * 2019-01-30 2022-10-19 株式会社ユニバーサルエンターテインメント 遊技機
CN111752520A (zh) * 2020-06-28 2020-10-09 Oppo广东移动通信有限公司 图像显示方法、装置、电子设备和计算机可读存储介质
TWI832061B (zh) * 2021-06-08 2024-02-11 宏正自動科技股份有限公司 影像控制裝置及影像控制方法
WO2023216146A1 (zh) * 2022-05-11 2023-11-16 北京小米移动软件有限公司 显示图像的更新方法、装置及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6195086B1 (en) * 1996-09-12 2001-02-27 Hearme Method and apparatus for loosely synchronizing closed free running raster displays
CN1763820A (zh) * 2004-10-19 2006-04-26 精工爱普生株式会社 电光学装置、其驱动方法及电子仪器
CN1825259A (zh) * 2005-02-25 2006-08-30 安捷伦科技有限公司 具有条形码阅读功能的光学鼠标

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57158879A (en) * 1981-03-27 1982-09-30 Tokyo Shibaura Electric Co Scanning converter
JPS62119576A (ja) * 1985-11-20 1987-05-30 松下電器産業株式会社 表示装置
JP3423327B2 (ja) * 1991-09-19 2003-07-07 オリンパス光学工業株式会社 映像信号入出力装置
JP3462744B2 (ja) * 1998-03-09 2003-11-05 株式会社日立製作所 液晶表示制御装置、それを用いた液晶表示装置および情報処理装置
JPH11272248A (ja) * 1998-03-19 1999-10-08 Hitachi Ltd 情報処理装置
JP3033747B1 (ja) * 1998-11-30 2000-04-17 静岡日本電気株式会社 多画面表示回路および多画面表示回路を搭載した携帯端末機器
JP3630587B2 (ja) 1999-06-23 2005-03-16 松下電器産業株式会社 映像編集方法及びその装置
JP2001083928A (ja) * 1999-09-10 2001-03-30 Sanyo Electric Co Ltd 表示装置およびフレームレート変換方法
JP2003228358A (ja) * 2002-01-31 2003-08-15 Sanyo Electric Co Ltd 電子装置
JP4047316B2 (ja) * 2003-09-25 2008-02-13 キヤノン株式会社 フレームレート変換装置、それに用いられる追い越し予測方法、表示制御装置及び映像受信表示装置
JP3770497B2 (ja) * 2004-03-31 2006-04-26 任天堂株式会社 携帯ゲーム機およびゲームプログラム
JP4790227B2 (ja) * 2004-04-05 2011-10-12 パナソニック株式会社 表示制御装置および表示制御方法
US20080030615A1 (en) * 2005-06-29 2008-02-07 Maximino Vasquez Techniques to switch between video display modes
JP4312238B2 (ja) * 2007-02-13 2009-08-12 株式会社ソニー・コンピュータエンタテインメント 画像変換装置および画像変換方法
JP2009198952A (ja) * 2008-02-25 2009-09-03 Nec Corp 携帯端末及び画面表示方法
JP5079589B2 (ja) * 2008-04-30 2012-11-21 パナソニック株式会社 表示制御装置及び表示制御方法
JP2010204262A (ja) * 2009-03-02 2010-09-16 Panasonic Corp 表示処理装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6195086B1 (en) * 1996-09-12 2001-02-27 Hearme Method and apparatus for loosely synchronizing closed free running raster displays
CN1763820A (zh) * 2004-10-19 2006-04-26 精工爱普生株式会社 电光学装置、其驱动方法及电子仪器
CN1825259A (zh) * 2005-02-25 2006-08-30 安捷伦科技有限公司 具有条形码阅读功能的光学鼠标

Also Published As

Publication number Publication date
US8384725B2 (en) 2013-02-26
CN102053814A (zh) 2011-05-11
JP2011095566A (ja) 2011-05-12
JP5407762B2 (ja) 2014-02-05
US20110102445A1 (en) 2011-05-05

Similar Documents

Publication Publication Date Title
CN102053814B (zh) 用于控制图像处理器的方法、机器可读存储介质和计算机
CN101622646B (zh) 图形描绘装置和图形描绘方法
CN102117594B (zh) 用于对齐帧数据的技术
CN101488337B (zh) 控制帧存储器的方法、存储器控制电路以及图像处理装置
JP2020507244A (ja) 画像円滑性向上方法および装置
US8907963B2 (en) Concurrent graphic content on multiple displays
US20190005702A1 (en) Drawing control apparatus
JP2007052190A (ja) 画像表示システム,画像表示方法,画像表示装置,画像データ処理装置,プログラム,記録媒体,画像処理プログラム配信サーバ
KR100297145B1 (ko) 그래픽 처리장치 및 그래픽 처리방법
US9001134B2 (en) Display balance / metering
TWI377474B (en) Data processing device and monitor using thereof
JP2012037690A (ja) 画像処理装置
CN115639920A (zh) 绘制方法、电子设备和可读存储介质
CN104050131A (zh) 片上系统及其操作方法
US20050234695A1 (en) Timing control method of hardware-simulating program and application of the same
WO2024065678A1 (zh) 一种面板显示方法、装置、系统、设备及存储介质
JP5407590B2 (ja) 画像表示装置
CA2757867C (en) Concurrent graphic content on multiple displays
JP5338520B2 (ja) 画像表示装置
JP5126010B2 (ja) メモリアクセス制御回路及び画像処理装置
JP2019121068A (ja) ソフトウェア検証装置
JP2011048238A (ja) 表示コントローラ及びそれを用いた電子機器
GB2559864A (en) Head mounted display and method for controlling the same
CN101789236B (zh) 控制画面输入与输出的装置
JP2011102874A (ja) 表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131127

Termination date: 20171029