CN104050131A - 片上系统及其操作方法 - Google Patents

Abstract

片上系统(SoC)包括从知识产权(IP)模块、主IP模块和更新控制单元。从IP模块被配置为基于在第一存储单元中存储的第一控制信息对第一数据执行第一处理。主IP模块被配置为响应于接收到通过对第一数据执行第一处理所获得的第一处理结果，对第二数据执行第二处理。执行所述第二处理是基于在第二存储单元中存储的第二控制信息的。更新控制单元被配置为响应于执行第一处理和执行第二处理，确定第一控制信息的更新时间或第二控制信息的更新时间。

Description

片上系统及其操作方法

相关申请的交叉引用

本申请主张于2013年3月14日提交的韩国专利申请第10-2013-0027486号的优先权，通过全文引用将它的公开合并于此。

技术领域

本发明构思的示例实施例涉及片上系统及其操作方法，更具体地说，涉及可以对外部请求提供快速和精确响应的片上系统及其操作方法。

背景技术

随着片上系统(SoC)在电子设备中的使用增加，SoC的处理要求(诸如，例如涉及SoC操作的速度和精度要求)也增加了。

发明内容

本发明构思的示例实施例提供可以以快速和精确方式处理所需操作的片上系统(SoC)及其操作方法。

根据本发明构思的示例实施例，SoC包括：从知识产权(IP)模块，基于在从IP模块的第一存储单元中存储的第一控制信息，对数据执行第一处理；主IP模块，基于在主IP模块的第二存储单元中存储的第二控制信息，通过接收通过对所述数据执行第一处理所获得的结果来执行第二处理；以及更新控制单元，根据对所述数据执行的第一处理和第二处理确定在第一存储单元中存储的第一控制信息的更新时间，或者在第二存储单元中存储的第二控制信息的更新时间。

根据本发明构思的示例实施例，包含被连接到总线的多个功能模块的电子系统包括：第一功能模块，包括第一更新控制单元，其根据通过基于在多个功能模块当中的第一存储单元中存储的第一控制信息对第一数据执行第一处理所获得的结果，更新在第一存储单元中存储的第一控制信息；以及第二功能模块，包括第二更新控制单元，其根据通过基于在多个功能模块当中的第二存储单元中存储的第二控制信息对第二数据执行第二处理所获得的结果，更新在第二存储单元中存储的第二控制信息。第一更新控制单元和第二更新控制单元的每一个，根据通过对第一数据执行第一处理所获得的结果和通过对第二数据执行第二处理所获得的结果之间的相关性，确定第一控制信息和第二控制信息的更新时间。

根据本发明构思的示例实施例，操作SoC的方法包括：基于在存储单元中存储的控制信息处理数据，其中，可选功能模块执行所述处理；以及根据通过处理数据所获得的结果更新控制信息，其中，可选功能模块执行所述更新。确定通过处理数据所获得的结果与通过在另一功能模块中处理数据所获得的结果相关，并且所述可选功能模块执行所述确定。当确定通过处理数据所获得的结果与通过在其它功能模块中处理数据所获得的结果相关时，可以执行更新可选功能模块中的控制信息和更新其它功能模块中的控制信息的同步。

根据本发明构思的示例实施例，提供存储用于执行以上方法的程序的计算机可读记录介质。

根据本发明构思的示例实施例，SoC包括：第一从知识产权(IP)模块，被配置为基于在第一从IP模块的第一存储单元中存储的第一控制信息对第一数据执行第一处理；主IP模块，被配置为响应于接收到通过对第一数据执行第一处理所获得的第一处理结果，对第二数据执行第二处理，其中，执行第二处理是基于在主IP模块的第二存储单元中存储的第二控制信息；以及更新控制单元，被配置为响应于对第一数据执行第一处理和对第二数据执行第二处理，确定在第一存储单元中存储的第一控制信息的更新时间，或者在第二存储单元中存储的第二控制信息的更新时间。

根据本发明构思的示例实施例，电子系统包括：第一功能模块，包括第一更新控制单元，其中，所述第一更新控制单元被配置为根据通过基于第一控制信息对第一数据执行第一处理所获得的第一结果，更新在第一存储单元中存储的第一控制信息；以及第二功能模块，包括第二更新控制单元，其中，所述第二更新控制单元被配置为根据通过基于第二控制信息对第二数据执行第二处理所获得的第二结果，更新在第二存储单元中存储的第二控制信息。所述第一更新控制单元和第二更新控制单元被配置为根据第一结果和第二结果之间的相关性，确定第一控制信息和第二控制信息的更新时间。

根据本发明构思的示例实施例，操作SoC的方法包括：基于在存储单元中存储的第一控制信息，通过第一功能模块处理数据；根据通过处理数据所获得的第一结果，通过第一功能模块更新第一控制信息。更新第一控制信息包括：由第一功能模块确定通过处理数据所获得的第一结果是否与通过处理第二功能模块中的数据所获得的第二结果相关；以及一旦确定第一结果与第二结果相关，则将更新所述功能模块中的第一控制信息与更新第二功能模块中的第二控制信息同步。

根据本发明构思的示例实施例，操作SoC的方法包括：基于在从IP模块的第一存储单元中存储的第一控制信息，通过从知识产权(IP)模块对第一数据执行第一处理；响应于接收到通过对第一数据执行第一处理所获得的第一处理结果，通过主IP模块对第二数据执行第二处理，其中，执行第二处理是基于在主IP模块的第二存储单元中存储的第二控制信息；以及响应于对第一数据执行第一处理和对第二数据执行第二处理，确定第一控制信息的更新时间或第二控制信息的更新时间。

附图说明

通过参照附图详细描述其示例实施例，本发明构思的以上和其它特点将变得更加显而易见，其中：

图1是根据本发明构思示例实施例的片上系统(SoC)的框图。

图2是根据本发明构思示例实施例的包含在功能模块中的图1的更新控制单元的框图。

图3是根据本发明构思示例实施例的进一步包括第三功能模块的图1的SoC的框图。

图4是根据本发明构思示例实施例的使用图1的SoC形成的多媒体设备的框图。

图5是根据本发明构思示例实施例的图4的特殊功能寄存器(SFR)的框图。

图6是根据本发明构思示例实施例的包含图1的SoC的电子系统的框图。

图7是根据本发明构思示例实施例的被用于控制在图1的SoC中的控制信息更新的信号的实例的图示。

图8和9是示出根据本发明构思示例实施例的图7的信号的信号流图。

图10是根据本发明构思示例实施例的被用于控制在图1的SoC中的控制信息更新的，在第一功能模块和第二功能模块之间的信号的实例的图示。

图11是示出根据本发明构思示例实施例的被用于更新在图1的SoC中的控制信息的信号的信号流图。

图12是根据本发明构思示例实施例的被用于控制在图3的SoC中的控制信息更新的信号的实例的图示。

图13和14是示出根据本发明构思示例实施例的图12的信号的信号流图。

图15是根据本发明构思示例实施例的在图14中示出的信号流的示例实现的图示。

图16是示出根据本发明构思示例实施例的图12的信号的信号流图。

图17示出其中没有向用户实时地提供图像变化的移动设备。

图18是示出根据本发明构思示例实施例的图1的SoC的功能模块的图示。

图19是示出根据本发明构思示例实施例的，当以图1的SoC中的帧单位更新控制信息时，被用于更新控制信息的信号的信号流图。

图20是根据本发明构思示例实施例的操作SoC的方法的流程图。

图21是根据本发明构思示例实施例的更新图20的控制信息的操作的流程图。

具体实施方式

下面将参照附图更全面地描述本发明构思的示例实施例。整个附图中相似的参考编号可以指代相似的元件。

图1是根据本发明构思示例实施例的片上系统(SoC)的框图。

参照图1，根据示例实施例，SoC包括第一更新控制单元UCTL1和第二更新控制单元UCTL2。第一更新控制单元UCTL1控制第一功能模块FB1中的第一控制信息Inf_cf1的更新。第二更新控制单元UCTL2控制第二功能模块FB2中的第二控制信息Inf_cf2的更新。例如，第一更新控制单元UCTL1和第二更新控制单元UCTL2根据通过处理第一数据DTA1所获得的第一结果RST1与通过处理第二数据DTA2所获得的第二结果RST2之间的相关性，分别确定第一控制信息Inf_cf1和第二控制信息Inf_cf2。下面将进一步描述此过程。

第一功能模块FB1包括存储第一控制信息Inf_cf1的第一存储单元ST1。第一功能模块FB1基于在第一存储单元ST1中存储的第一控制信息Inf_cf1，响应于外部请求处理第一数据DTA1。例如，如果第一功能模块FB1的所请求操作是为第一数据DTA1(例如，在当前实例中的图像数据)执行颜色补偿的请求，则第一功能模块FB1可以处理颜色补偿请求，并且基于可以包括与颜色补偿请求有关的参数的第一控制信息Inf_cf1执行颜色补偿。为了解释方便，这里可以将第一功能模块FB1的操作(例如，第一数据DTA1的处理)称为第一处理。进一步，为了解释方便，这里所描述的示例实施例可以将第一和/或第二数据DTA1和DTA2称为是图像数据，并且可以指代对第一和/或第二数据DTA1和DTA2执行的颜色补偿操作。然而将理解到，示例实施例不限于图像数据和颜色补偿操作。

在被包含在第一功能模块FB1中的第一功能逻辑单元FL1中可以执行第一功能模块FB1的第一处理。第一功能逻辑单元FL1可以产生通过处理第一数据DTA1所获得的结果RST1。第一功能模块FB1可以输出结果RST1。然而，如在下面所描述，当通过处理第一数据DTA1所获得的结果RST1仅影响第一功能模块FB1时，不可以将通过处理第一数据DTA1所获得的结果RST1输出到第一功能模块FB1的外部。可替换地，仅仅可以将与是否已经完全处理了第一数据DTA1有关的信息提供到第一功能模块FB1的外部(例如，如下所述，提供给图6的处理器)以请求第一数据DTA1的处理。这也可以应用于下面进一步描述的其它功能模块。

类似地，第二功能模块FB2包括存储第二控制信息Inf_cf2的第二存储单元ST2。第二功能模块FB2基于在第二存储单元ST2中存储的第二控制信息Inf_cf2，响应于外部请求，处理第二数据DTA2。基于第二控制信息Inf_cf2的第二数据DTA2的处理可以类似于关于第一功能模块FB1的上述操作。

为了解释方便，这里可以将第二功能模块FB2的操作(例如，第二数据DTA2的处理)称为第二处理。在被包含在第二功能模块FB2中的第二功能逻辑单元FL2中可以执行第二功能模块FB2的第二处理。第二功能逻辑单元FL2可以产生通过处理第二数据DTA2所获得的结果RST2。第二功能模块FB2可以输出结果RST2。

当产生第一处理结果RST1时，可以将关于第一数据DTA1的第一处理完成的第一完成信号XDON1提供给第一更新控制单元UCTL1。当产生第二处理结果RST2时，可以将关于第二数据DTA2的第二处理完成的第二完成信号XDON2提供给第二更新控制单元UCTL2。

当将第一完成信号XDON1输入到第一更新控制单元UCTL1时，第一更新控制单元UCTL1可以控制第一控制信息Inf_cf1的更新时间。当将第二完成信号XDON2输入到第二更新控制单元UCTL2时，第二更新控制单元UCTL2可以控制第二控制信息Inf_cf2的更新时间。当确定第一控制信息Inf_cf1的更新时间时，第一更新控制单元UCTL1可以指令利用第一完成信号XDON1来更新第一控制信息Inf_cf1。当确定第二控制信息Inf_cf2的更新时间时，第二更新控制单元UCTL2可以指令利用第二完成信号XDON2更新第二控制信息Inf_cf2。

如上所述，根据通过处理第一数据DTA1所获得的结果RST1与通过处理第二数据DTA2所获得的结果RST2之间的相关性，可以确定第一控制信息Inf_cf1和第二控制信息Inf_cf2的更新时间。例如，当第一处理结果RST1仅影响第一功能模块FB1时，例如，当第一处理结果RST1不影响另一功能模块(例如，第二功能模块FB2)时，通过处理第一数据DTA1所获得的结果RST1与通过处理第二数据DTA2所获得的结果RST2彼此相关。不会影响另一功能模块的第一处理结果RST1的实例是仅仅在第一功能模块FB1中使用的帧缓冲器的地址中的改变。

当第一处理结果RST1是通过最小化或减小第一数据DTA1的尺寸所获得的结果，并且第二处理结果RST2是通过将第一处理结果RST1接收为第二数据DTA2，通过对第二数据DTA2执行例如颜色补偿处理所获得的结果时，第一处理结果RST1与第二处理结果RST2彼此相关。例如，当第二功能模块FB2接收到第一处理结果RST1并且执行颜色补偿处理时，应当减小第二数据DTA2的尺寸。

应当更新与通过处理第一数据DTA1所获得的结果RST1相对应的、在第一存储单元ST1中存储的第一控制信息Inf_cf1。类似地，也应当更新与通过处理第二数据DTA2所获得的结果RST2相对应的、在第二存储单元ST2中存储的第二控制信息Inf_cf2。为此，当以上所述的不同功能模块的处理相关时，第一控制信息Inf_cf1的更新与第二控制信息Inf_cf2的更新应当同步。

为了实现所述同步，根据示例实施例，第一更新控制单元UCTL1和第二更新控制单元UCTL2可以互相通信以控制第一控制信息Inf_cf1和第二控制信息Inf_cf2的更新时间。图1示出一实例，其中第一更新控制单元UCTL1向第二更新控制单元UCTL2发送更新指令请求REQ_ud，并且响应于所述更新指令请求REQ_ud，第二更新控制单元UCTL2向第一更新控制单元UCTL1发送用于控制第一控制信息Inf_cf1的更新时间的更新指令响应RES_ud。

虽然通过图1中的不同的线路发送和接收来自第一功能模块FB1的第一处理结果RST1以及在第一功能模块FB1和第二功能模块FB2之间的更新指令请求REQ_ud和更新指令响应RES_ud，但示例实施例不限于此。例如，可以通过相同的线路发送或接收这些信号，或者可以将所述信号以不同组合形式分组在一起，并且经由两条或多条线路发送。

本发明构思的示例实施例提供当不同功能模块的处理相关时，用于改善更新控制信息的同步的结构和操作。这里将描述图1的SoC的各种实例。

参照图1，将第一更新控制单元UCTL1和第二更新控制单元UCTL2示出为分别被布置在第一功能模块FB1和第二功能模块FB2的外部。然而，示例实施例不限于此。例如，如图2中所示，可以将第一更新控制单元UCTL1包含在第一功能模块FB1中。例如，如图5中所示，可以将第一更新控制单元UCTL1包含在被包含在第一功能模块FB1的第一存储单元ST1中的更新逻辑单元UL中。类似地，可以将第二更新控制单元UCTL2包含在第二功能模块FB2中。

参照图1，图1的SoC包括两个功能模块。然而，示例实施例不限于此。例如，如图3中所示，根据示例实施例的SoC可以进一步包括第三功能模块FB3。

第三功能模块FB3可以包括存储第三控制信息Inf_cf3的第三存储单元ST3。基于在第三存储单元ST3中存储的第三控制信息Inf_cf3，响应于外部请求，第三功能模块FB3处理第三数据DTA3。基于第三控制信息Inf_cf3的第三数据DTA3的处理可以类似于上述的第一功能模块FB1或第二功能模块FB2的操作。为了解释方便，这里可以将第三功能模块FB3的操作(例如，第三数据DTA3的处理)称为第三处理。可以在被包含在第三功能模块FB3中的第三功能逻辑单元FL3中执行第三功能模块FB3的第三处理。第三功能逻辑单元FL3可以产生通过处理第三数据DTA3所获得的第三处理结果RST3。第三功能模块FB3可以输出第三处理结果RST3。第三更新控制单元UCTL3控制作为第三功能模块FB3中的第三处理的基础的第三控制信息Inf_cf3的更新。

类似于上述的第一更新控制单元UCTL1和第二更新控制单元UCTL2，根据第三处理结果RST3与第一处理结果RST1或第二处理结果RST2之间的相关性，第三更新控制单元UCTL3可以以不同方式控制第三控制信息Inf_cf3的更新时间。下面将进一步描述第三更新控制单元UCTL3的操作的实例。

图4是根据本发明构思示例实施例的，使用图1的SoC所形成的多媒体设备的框图。

参照图1和4，图1的SoC可以是图4的多媒体设备。例如，图4的SoC可以是首先或其次地处理数据并且将所述数据显示在三维(3D)图像中的多媒体设备。例如，图4的SoC可以是首先处理用户左眼视角上的一片图像数据(例如，左眼数据)其次处理用户右眼视角上的图像数据(例如，右眼数据)以产生3D图像的多媒体设备。然而，所述多媒体设备不限于此。

例如，图1的第一功能模块FB1和第二功能模块FB2可以分别是图4的第一知识产权(IP)模块IP1和第二IP模块IP2。IP模块是在SoC中使用的电路组件，并且可以是例如微处理器、存储器、外设组件互联(PCI)设备、通用串行总线(USB)设备、媒体访问控制(MAC)设备等等。所述SoC可以包括可以使用各种方法连接以支持各种功能的多个IP模块。例如，参照多媒体设备，多媒体设备可以包括多个IP模块，以通过经由所述多个IP模块执行数据处理向用户提供无缝结果。根据多个IP模块之间的数据流可以紧密地连接所述多个IP模块。

图4的第一IP模块IP1和第二IP模块IP2可以是例如后处理图像数据的后处理器。后处理器可以是对图像执行如上所述的颜色补偿处理或调整尺寸处理的处理器。然而，所述后处理器不限于此。类似于图1的第一功能模块FB1和第二功能模块FB2，图4的第一IP模块IP1和第二IP模块IP2可以在显示控制器DCNT的控制下分别执行第一处理和第二处理。可替换地，类似于图1的第一功能模块FB1和第二功能模块FB2，图4的第一IP模块IP1和第二IP模块IP2可以分别向显示控制器DCNT发送通过执行第一处理和第二处理所获得的结果。显示控制器DCNT可以是图4的SoC的第三IP模块IP3。第三IP模块IP3可以是图3的以上所述的第三功能模块FB3。

因此，图4的第一IP模块IP1至第三IP模块IP3可以分别包括图3的第一至第三存储单元ST1、ST2和ST3。图4的第一IP模块IP1至第三IP模块IP3可以包括作为特殊功能寄存器SFR1至SFR3的第一至第三存储单元ST1、ST2和ST3。

图5是根据本发明构思示例实施例的图4的SFR的框图。

参照图5，SFR可以包括：SFR存储单元ST，存储控制信息；读访问逻辑单元RAL，从SFR存储单元ST读取控制信息；写访问逻辑单元WAL，向SFR存储单元ST写控制信息；总线接口逻辑单元BIL，发送和接收控制信息；以及内部逻辑单元IL，使用在SFR存储单元ST中存储的控制信息执行操作；以及更新逻辑单元UL。参照图5所描述的控制信息可以是以上所述的第一控制信息Inf_cf1至第三控制信息Inf_cf3之一。

可以将图1、3或4的SoC包括在如图6中所示的电子系统ESYS中。

图6的电子系统ESYS可以包括被连接到总线的处理器、存储器、多个功能模块(例如，IP模块)和SFR。响应于输入到电子系统ESYS的用户请求，所述处理器可以控制多个功能模块。所述存储器可以存储请求对其进行处理的数据，或者存储由所述多个功能模块处理的数据。在示例实施例中，可以从所述多个功能模块中独立地提供SFR。所述多个功能模块当中的可选功能模块可以包括被连接到模块内部的局部总线的多个子功能模块和SFR(例如，如图6中的虚线所指示)。类似于根据本发明构思示例实施例的功能模块，当子功能模块的处理相关时，可以同步子功能模块的控制信息的更新。除了总线之外，可以在功能模块之间提供局部信号线，并且可以通过局部信号线发送与更新同步有关的各种信号。

如上所述，可以以各种形式实现根据本发明构思示例实施例的SoC。这里将利用被用于控制控制信息的更新的信号来描述参照根据本发明构思示例实施例的SoC所描述的控制控制信息的更新时间的方法。

图7是根据本发明构思示例实施例的被用于控制图1的SoC中的控制信息的更新的信号的图示。

参照图1和7，图7的第一从IP模块FB1和主IP模块FB2可以是图1的第一功能模块FB1和第二功能模块FB2。下面可以将第一从IP模块FB1和主IP模块FB2分别用作第一功能模块FB1和第二功能模块FB2。

第一从IP模块FB1可以向主IP模块FB2发送关于第一数据DTA1的第一处理结果RST1。主IP模块FB2可以从第一从IP模块FB1接收第一处理结果RST1作为第二数据DTA2，并且可以对第二数据DTA2执行第二处理。可以在第一从IP模块FB1和主IP模块FB2中分别异步地执行第一处理和第二处理。这里，从IP模块可以是提供数据(例如，处理结果)的IP模块，而主IP模块可以是接收数据(例如，所述处理结果)的IP模块。

可以通过被加载到图6的存储器的软件或应用程序来定义从IP模块和主IP模块之间的关系。图6的处理器可以控制从从IP模块到主IP模块的数据(例如，处理结果)流。然而，从IP模块和主IP模块可以不总是具有提供和接收数据(例如，处理结果)的关系。如上所述，从IP模块的处理结果可以仅影响从IP模块。在此情形中，可以不向主IP模块发送相应的处理结果。

参照图1和7，图7的第一更新控制单元UCTL1和第二更新控制单元UCTL2可以分别是图1的第一更新控制单元UCTL1和第二更新控制单元UCTL2。这里，可以将第一更新控制单元UCTL1称为从更新控制单元，并且可以将第二更新控制单元UCTL2称为主更新控制单元。第一更新控制单元UCTL1和第二更新控制单元UCTL2可以使用第一更新发布信号Update_issue_1、第二更新发布信号Update_issue_2和更新执行信号Update_Commit，这些信号被发送给第一从IP模块FB1和主IP模块FB2或者从第一从IP模块FB1和主IP模块FB2接收这些信号，以控制第一从IP模块FB1的第一控制信息Inf_cf1和主IP模块FB2的第二控制信息Inf_cf2的更新时间。被发送给第一更新控制单元UCTL1的第一更新发布信号Update_issue_1和第二更新发布信号Update_issue_2是图1的第一完成信号XDON1，并且被第一更新控制单元UCTL1接收的更新执行信号Update_Commit是图1的第一更新执行信号XUD1。被发送给第二更新控制单元UCTL2的第一更新发布信号Update_issue_1和第二更新发布信号Update_issue_2是图1的第二完成信号XDON2，并且被第二更新控制单元UCTL2接收的更新执行信号Update_Commit是图1的第二更新执行信号XUD2。

如上所述，可以将第一更新控制单元UCTL1和第二更新控制单元UCTL2分别包括在第一从IP模块FB1和主IP模块FB2中。因此，第一更新控制单元UCTL1和第二更新控制单元UCTL2分别向第一从IP模块FB1和主IP模块FB2发送信号或者分别从第一从IP模块FB1和主IP模块FB2接收信号并不必须意味着：第一更新控制单元UCTL1和第二更新控制单元UCTL2在物理上分别与第一从IP模块FB1和主IP模块FB2分离。相反，这可以意味着：第一更新控制单元UCTL1和第二更新控制单元UCTL2分别向第一从IP模块FB1和主IP模块FB2的特殊逻辑单元(例如，图1的第一功能逻辑单元FL1和第二功能逻辑单元FL2或者图5的更新逻辑单元UL)发送信号，或者从其接收信号。

为了控制第一从IP模块FB1的第一控制信息Inf_cf1和主IP模块FB2的第二控制信息Inf_cf2的更新时间，第一更新控制单元UCTL1和第二更新控制单元UCTL2可以彼此发送或接收第一从更新发布信号Slave1_update_issue_2和第一从更新执行信号Slave1_Update_Commit。从第一从IP模块FB1向主IP模块FB2发送的第一从更新发布信号Slave1_update_issue_2可以是图1的更新指令请求REQ_ud。从主IP模块FB2向第一从IP模块FB1发送的第一从更新执行信号Slave1_Update_Commit可以是图1的更新指令响应RES_ud。

这里将使用各种实例描述图7的每个信号的流程。这里所描述的实例并不限制示例实施例。

图8和9是示出根据本发明构思示例实施例的图7的信号的信号流图。

参照图1和8，当对第一从IP模块FB1的第一数据DTA1的第一处理仅影响第一从IP模块FB1，而不影响主IP模块FB2时(例如，当对第一数据DTA1的第一处理是仅仅在第一从IP模块FB1中使用的帧缓冲器的地址的改变时)，第一更新控制单元UCTL1可以不与第二更新控制单元UCTL2通信，并且可以更新在第一存储单元ST1中存储的第一控制信息Inf_cf1。

例如，当第一更新控制单元UCTL1从第一从IP模块FB1接收到第一更新发布信号Update_issue_1时(①)，第一更新控制单元UCTL1可以发送指令第一从IP模块FB1更新第一控制信息Inf_cf1的更新执行信号Update_Commit(②)。为此，第一从IP模块FB1的第一功能逻辑单元FL1执行仅影响第一从IP模块FB1的第一处理，然后可以向第一更新控制单元UCTL1发送第一更新发布信号Update_issue_1。第一更新控制单元UCTL1的第一存储单元ST1可以向例如图5的SFR的更新逻辑单元UL发送更新执行信号Update_Commit。

类似地，当第二更新控制单元UCTL2执行仅影响主IP模块FB2的第二处理并且接收到第一更新发布信号Update_issue_1时，第二更新控制单元UCTL2可以独立地确定第二控制信息Inf_cf2的更新时间。

参照图1和9，当对第一从IP模块FB1的第一数据DTA1的第一处理影响对主IP模块FB2的第二数据DTA2执行的第二处理时，例如，当主IP模块FB2接收到通过将第一数据DTA1(例如，来自从IP模块FB1的帧数据)的尺寸减小为第二数据DTA2所获得的第一处理结果RST1并且执行第二处理时，第一更新控制单元UCTL1可以在第二更新控制单元UCTL2的控制下更新在第一存储单元ST1中存储的第一控制信息Inf_cf1。结果，第一控制信息Inf_cf1的更新和第二控制信息Inf_cf2的更新可以同步。

例如，当第一更新控制单元UCTL1从第一从IP模块FB1接收到第二更新发布信号Update_issue_2时(①)，第一更新控制单元UCTL1可以向第二更新控制单元UCTL2发送第一从更新发布信号Slave1_update_issue_2以请求更新第一控制信息Inf_cf1的指令(②)。为此，第一从IP模块FB1的第一功能逻辑单元FL1执行影响第一从IP模块FB1和主IP模块FB2的第一处理，并且然后可以向第一更新控制单元UCTL1发送第二更新发布信号Update_issue_2。

确定所述第一处理是否影响另一IP模块可以是基于例如第一数据DTA1的性质、与第一数据DTA1相对应的外部请求、或者关于第一处理是否影响另一IP模块的已提供信息。图6的处理器或SFR可以执行关于第一处理是否影响另一IP模块的信息的提供。

当第二更新控制单元UCTL2从主IP模块FB2接收到指示与另一IP模块(例如，第一从IP模块FB1)的第一处理有关的第二处理完成的第二更新发布信号Update_issue_2(①’)，并且从第一更新控制单元UCTL1接收到第一从更新发布信号Slave1_update_issue_2时(②)，第二更新控制单元UCTL2可以向主IP模块FB2发送指令更新第二控制信息Inf_cf2的更新执行信号Update_Commit(③)，并且可以向第一更新控制单元UCTL1发送第一从更新执行信号Slave1_Update_Commit(③)。当第一更新控制单元UCTL1从第二更新控制单元UCTL2接收到第一从更新执行信号Slave1_Update_Commit以指令更新第一控制信息Inf_cf1时(③)，第一更新控制单元UCTL1可以发送指令第一从IP模块FB1更新第一控制信息Inf_cf1的更新执行信号Update_Commit(④)。

因此，根据示例实施例的SoC，尽管第一从IP模块FB1和主IP模块FB2以异步方式操作，但是根据相关的第一和第二处理的第一控制信息Inf_cf1和第二控制信息Inf_cf2的更新可以同步。

参照与功能模块之间的更新请求和指令有关的信号的传输，通过连接主IP模块FB2和第一从IP模块FB1的局部信号线可以发送第一从更新发布信号Slave1_update_issue_2和第一从更新执行信号Slave1_Update_Commit。

图10是根据本发明构思示例实施例的，被用于控制图1的SoC中的控制信息更新的，第一功能模块FB1和第二功能模块FB2之间的信号的实例的图示。

参照图10，与图1的SoC不同，所述SoC的第一更新控制单元UCTL1可以接收更新指令请求REQ_ud，并且第二更新控制单元UCTL2可以接收更新指令响应RES_ud。就是说，在图1中，仅仅SoC的第二更新控制单元UCTL2可以控制第一更新控制单元UCTL1的更新操作，而在图10中，SoC的第一更新控制单元UCTL1和第二更新控制单元UCTL2都可以控制其它更新控制单元的更新操作。为此，参照图11描述更详细的实例。

图11是示出根据本发明构思示例实施例的，被用于更新图10的SoC中的控制信息的信号的信号流图。

参照图10和11，图11的第一从IP模块FB1和第二从IP模块FB2可以分别是图10的第一功能模块FB1和第二功能模块FB2。就是说，可以将第一从IP模块FB1和第二从IP模块FB2分别用作图10的第一功能模块FB1和第二功能模块FB2。

第一从IP模块FB1和第二从IP模块FB2可以分别对第一数据DTA1和第二数据DTA2执行第一处理和第二处理。第一从IP模块FB1和第二从IP模块FB2彼此不发送或接收第一处理结果RST1和第二处理结果RST2。如上所述，从IP模块可以向主IP模块发送处理结果。

然而，当第一处理结果RST1与第二处理结果RST2彼此相关时，例如，当第一处理结果RST1和第二处理结果RST2被成对处理时(例如，在3D图像数据的处理中，首先处理用户左眼视角上的3D图像数据(适应于左眼的处理)，其次处理用户右眼视角上的3D图像数据(适应于右眼的处理))，分别通过第一处理结果RST1和第二处理结果RST2的第一控制信息Inf_cf1的更新和第二控制信息Inf_cf2的更新应当同步。当第一控制信息Inf_cfi的更新和第二控制信息Inf_cf2的更新不同步时，在不同的时间处理针对用户左眼的数据(例如，第一处理结果RST1)和针对用户右眼的数据(例如，第二处理结果RST2)，并且因此无法将所述数据形成为合适的3D数据。

在示例实施例中，为了同步在从IP模块之间的第一控制信息Inf_cf1的更新和第二控制信息Inf_cf2的更新，第一更新控制单元UCTL1和第二更新控制单元UCTL2可以接收第二更新发布信号Update_issue_2(②)，并且然后互相发送第一从更新发布信号Slave1_update_issue_1或第二从更新发布信号Slave2_update_issue_2(③)。从第一更新控制单元UCTL1和第二更新控制单元UCTL2当中选择的更新控制单元可以指令更新包含所选择更新控制单元和另一更新控制单元的从IP模块的控制信息。其它更新控制单元可以从所选择的更新控制单元接收更新指令信号，并且更新包含所选择的更新控制单元的从IP模块的控制信息。例如，从第一更新控制单元UCTL1和第二更新控制单元UCTL2当中可以选择依据对更新发布信号的响应速度相对较快的，或者与具有相对较多数量资源的从IP模块相对应的更新控制单元。

图11示出其中选择第一更新控制单元UCTL1，向第一从IP模块FB1发送更新执行信号Update_Commit，指令更新第一控制信息Inf_cf1(②)，并且向第二更新控制单元UCTL2发送第二从更新执行信号Slave2_Update_Commit(③)的实例。在此情形中，响应于第二从更新执行信号Slave2_Update_Commit，第二更新控制单元UCTL2指令第二从IP模块FB2更新第二控制信息Inf_cf2。在图11中，当互相发送和接收更新指令时，第一从IP模块FB1和第二从IP模块FB2可以控制其更新信息的更新。

图12是示出根据本发明构思示例实施例的被用于控制图3的SoC中的控制信息更新的信号的信号流图。

参照图3和12，图12的第一从IP模块FB1、第二从IP模块FB2和主IP模块FB3可以分别是图3的第一功能模块FB1、第二功能模块FB2和第三功能模块FB3。就是说，可以将第一从IP模块FB1、第二从IP模块FB2和主IP模块FB3分别用作第一功能模块FB1、第二功能模块FB2和第三功能模块FB3。

第一从IP模块FB1和第二从IP模块FB2可以分别向主IP模块FB3发送对第一数据DTA1和第二数据DTA2的第一处理结果RST1和第二处理结果RST2。主IP模块FB3可以接收第一处理结果RST1和第二处理结果RST2作为第三数据DTA3，并且对第三数据DTA3执行第三处理。

参照图3和12，图12的第一更新控制单元UCTL1、第二更新控制单元UCTL2和第三更新控制单元UCTL3可以分别是图3的第一更新控制单元UCTL1、第二更新控制单元UCTL2和第三更新控制单元UCTL3。

第一更新控制单元UCTL1、第二更新控制单元UCTL2和第三更新控制单元UCTL3可以使用分别发送给第一从IP模块FB1、第二从IP模块FB2和主IP模块FB3或者从第一从IP模块FB1、第二从IP模块FB2和主IP模块FB3接收的第一更新发布信号Update_issue_1、第二更新发布信号Update_issue_2、第三更新发布信号Update_issue_3和更新执行信号Update_Commit，以控制第一从IP模块FB1的第一控制信息Inf_cf1、第二从IP模块FB2的第二控制信息Inf_cf2和主IP模块FB3的第三控制信息Inf_cf3的更新时间。被发送给第一更新控制单元UCTL1的第一更新发布信号Update_issue_1、第二更新发布信号Update_issue_2和第三更新发布信号Update_issue_3是图3的第一完成信号XDON1，以及被第一更新控制单元UCTL1接收的更新执行信号Update_Commit是图3的第一更新执行信号XUD1。被发送给第二更新控制单元UCTL2的第一更新发布信号Update_issue_1、第二更新发布信号Update_issue_2和第三更新发布信号Update_issue_3是图3的第二完成信号XDON2，以及被第二更新控制单元UCTL2接收的更新执行信号Update_Commit是图3的第二更新执行信号XUD2。类似地，被发送给第三更新控制单元UCTL3的第一更新发布信号Update_issue_1、第二更新发布信号Update_issue_2和第三更新发布信号Update_issue_3是图3的第三完成信号XDON3，以及被第三更新控制单元UCTL3接收的更新执行信号Update_Commit是图3的第三更新执行信号XUD3。

图12的第一更新发布信号Update_issue_1可以是指示仅影响每个IP模块的处理完成的信号，第二更新发布信号Update_issue_2可以是指示与每个从IP模块有关的处理完成的信号，以及第三更新发布信号Update_issue_3可以是指示与从IP模块和主IP模块两者有关的处理完成的信号。

为了控制第一从IP模块FB1的第一控制信息Inf_cf1、第二从IP模块FB2的第二控制信息Inf_cf2以及主IP模块FB3的第三控制信息Inf_cf3的更新时间，第一更新控制单元UCTL1和第三更新控制单元UCTL3可以彼此发送或接收第一从更新发布信号Slave1_update_issue_2和第一从更新执行信号Slave1_Update_Commit，并且第二更新控制单元UCTL2和第三更新控制单元UCTL3可以彼此发送或接收第二从更新发布信号Slave2_update_issue_2和第二从更新执行信号Slave2_Update_Commit。被从第一从IP模块FB1发送给主IP模块FB3的第一从更新发布信号Slave1_update_issue_2可以是图3的第一更新指令请求REQ_ud1。被从主IP模块FB3发送给第一从IP模块FB1的第一从更新执行信号Slave1_Update_Commit可以是图3的第一更新指令响应RES_ud1。被从第二从IP模块FB2发送给主IP模块FB3的第一从更新发布信号Slave1_update_issue_2可以是图3的第二更新指令请求REQ_ud2。被从主IP模块FB3发送给第二从IP模块FB2的第一从更新执行信号Slave1_Update_Commit可以是图3的第二更新指令响应RES_ud2。

虽然将信号示出为通过图12中独立的线被发送给IP模块或者从IP模块接收，但是示例实施例不限于此。例如，在示例实施例中，可以将信号通过单条线发送给IP模块或者从IP模块接收。

图13和14是示出根据本发明构思示例实施例的图12的信号的信号流图。

参照图3和13，当第一从IP模块FB1和第二从IP模块FB2的对第一数据DTA1的第一处理和对第二数据DTA2的第二处理分别仅影响第一从IP模块FB1和第二从IP模块FB2，并且不影响相对的(counterpart)从IP模块和主IP模块FB3时，如图8中所示，更新相应IP模块的控制信息而不考虑另一更新控制单元。

例如，在图13中，第一更新控制单元UCTL1可以不与第二更新控制单元UCTL2和第三更新控制单元UCTL3通信，但可以更新在第一存储单元ST1中存储的第一控制信息Inf_cf1。第二更新控制单元UCTL2可以不与第一更新控制单元UCTL1和第三更新控制单元UCTL3通信，但可以更新在第二存储单元ST2中存储的第二控制信息Inf_cf2。第三更新控制单元UCTL3可以不与第一更新控制单元UCTL1和第二更新控制单元UCTL2通信，但可以更新在第三存储单元ST3中存储的第三控制信息Inf_cf3。

例如，当第一更新控制单元UCTL1从第一从IP模块FB1接收到第一更新发布信号Update_issue_1时(①)，第一更新控制单元UCTL1可以发送指令第一从IP模块FB1更新第一控制信息Inf_cf1的更新执行信号Update_Commit(②)。当第二更新控制单元UCTL2从第二从IP模块FB2接收到第一更新发布信号Update_issue_1时(①’)，第二更新控制单元UCTL2可以发送指令第二从IP模块FB2更新第二控制信息Inf_cf2的更新执行信号Update_Commit(②’)。当第三更新控制单元UCTL3从第三从IP模块FB3接收到第一更新发布信号Update_issue_1时(①”)，第三更新控制单元UCTL3可以发送指令第三从IP模块FB3更新第三控制信息Inf_cf3的更新执行信号Update_Commit(②”)。

参照图3和14，当对第一从IP模块FB1的第一数据DTA1的第一处理与对第二从IP模块FB2的第二数据DTA2的第二处理彼此相关时，例如，当以成对方式处理所述第一处理和第二处理时(例如，首先处理在用户左眼视角的一片图像数据(IMG1)，其次处理在用户右眼视角的图像数据(IMG2)，如图15中所示)，第一更新控制单元UCTL1和第二更新控制单元UCTL2可以在第三更新控制单元UCTL3的控制下更新在第一存储单元ST1中存储的第一控制信息Inf_cf1和在第二存储单元ST2中存储的第二控制信息Inf_cf2，以便第一控制信息Inf_cf1的更新和第二控制信息Inf_cf2的更新可以同步。

例如，当第一更新控制单元UCTL1从第一从IP模块FB1接收到第二更新发布信号Update_issue_2时(①)，第一更新控制单元UCTL1可以发送指令第三更新控制单元UCTL3更新第一控制信息Inf_cf1的第一从更新发布信号Slave1_update_issue_2(②)。类似地，当第二更新控制单元UCTL2从第二从IP模块FB2接收到第二更新发布信号Update_issue_2(①’)时，第二更新控制单元UCTL2可以发送指令第三更新控制单元UCTL3更新第二控制信息Inf_cf2的第二从更新发布信号Slave2_update_issue_2(②’)。

当第三更新控制单元UCTL3接收到第一从更新发布信号S1ave1_update_issue_2和第二从更新发布信号Slave2_update_issue_2时，第三更新控制单元UCTL3可以向第一更新控制单元UCTL1发送第一从更新执行信号Slave1_Update_Commit(③)并且向第二更新控制单元UCTL2发送第二从更新执行信号Slave2_Update_Commit(③)。当第一更新控制单元UCTL1从第三更新控制单元UCTL3接收到第一从更新执行信号Slave1_Update_Commit以指令更新第一控制信息Inf_cf1时(③)，第一更新控制单元UCTL1可以发送指令第一从IP模块FB1更新第一控制信息Inf_cf1的更新执行信号Update_Commit(④)。当第二更新控制单元UCTL2从第三更新控制单元UCTL3接收到第二从更新执行信号Slave2_Update_Commit以指令更新第二控制信息Inf_cf2时(③)，第二更新控制单元UCTL2可以发送指令第二从IP模块FB2更新第二控制信息Inf_cf2的更新执行信号Update_Commit(④)。

图16是示出根据本发明构思示例实施例的图12的信号的信号流图。

参照图3和16，当第一从IP模块FB1的第一数据DTA1的第一处理、第二从IP模块FB2的第二数据DTA2的第二处理、以及主IP模块FB3的第三数据DTA3的第三处理相关时(例如，当主IP模块FB3接收到通过减小其中如上所述第一处理和第二处理彼此相关的图15的第一图像IMG1和第二图像IMG2的尺寸所获得的第一处理结果RST1和第二处理结果RST2时)，由于第三数据DTA3执行第三处理，第一更新控制单元UCTL1、第二更新控制单元UCTL2和第三更新控制单元UCTL3可以在第三更新控制单元UCTL3的控制下更新相应的控制信息，以便第一控制信息Inf_cf1的更新、第二控制信息Inf_cf2的更新以及第三控制信息Inf_cf3的更新可以同步。

例如，当第一更新控制单元UCTL1从第一从IP模块FB1接收到第三更新发布信号Update_issue_3时(①)，第一更新控制单元UCTL1可以向第三更新控制单元UCTL3发送第一从更新发布信号Slave1_update_issue_2(②)以指令更新第一控制信息Inf_cf1。当第二更新控制单元UCTL2从第二从IP模块FB2接收到第三更新发布信号Update_issue_3时(①’)，第二更新控制单元UCTL2可以向第三更新控制单元UCTL3发送第二从更新发布信号Slave2_update_issue_2(②’)以指令更新第二控制信息Inf_cf2。

当第三更新控制单元UCTL3从主IP模块FB3接收到指示第三处理完成的第三更新发布信号Update_issue_3(①’)，从第一更新控制单元UCTL1接收到第一从更新发布信号Slave1_update_issue_2(②)，以及从第二更新控制单元UCTL2接收到第二从更新发布信号Slave2_update_issue_2(②’)时，第三更新控制单元UCTL3可以发送指令更新第三控制信息Inf_cf3的更新执行信号Update_Commit，向第一更新控制单元UCTL1发送第一从更新执行信号Slave1_Commit(③)，以及向第二更新控制单元UCTL2发送第二从更新执行信号Slave2_Update_Commit(③)。当第一更新控制单元UCTL1从第三更新控制单元UCTL3接收到第一从更新执行信号Slave1_Update_Commit以指令更新第一控制信息inf_cf1时(③)，第一更新控制单元UCTL1可以发送指令第一从IP模块FB1更新第一控制信息Inf_cf1的更新执行信号Update_Commit(④)。类似地，当第二更新控制单元UCTL2从第三更新控制单元UCTL3接收到第二从更新执行信号Slave2_Update_Commit以指令更新第二控制信息Inf_cf2时(③)，第二更新控制单元UCTL2可以发送指令第二从IP模块FB2更新第二控制信息Inf_cf2的更新执行信号Update_Commit(④)。

根据上述操作，根据示例实施例的SoC可以防止由于在与尺寸减小有关的每个IP模块的存储单元中存储的控制信息的更新没有同步而不能实时地向用户提供图像变化，如图17中所示。

图18是示出根据本发明构思示例实施例的图1的SoC的功能模块的图示。

参照图18，根据示例实施例的SoC可以包括多个从IP模块和多个主IP模块。所述多个从IP模块的一些可以共享相同的主IP模块并且可以用作相对于更高层的主IP模块的从IP模块。例如，第一至第三从IP模块可以向第一主IP模块提供数据(例如，处理结果)，并且第一主IP模块可以向第二主IP模块提供所述数据(例如，处理结果)。

当第一主IP模块是图12的主IP模块FB3时，响应于来自从IP模块的更新命令请求，第一主IP模块可以向第二主IP模块发送更新指令请求。当第二主IP模块从第一主IP模块接收到所述更新指令请求时，第二主IP模块通过向第一主IP模块发送更新指令响应可以执行更新操作。从第二主IP模块接收到更新指令响应的第一主IP模块可以向从IP模块发送更新指令响应。接收到更新指令响应的从IP模块的每一个可以更新相应的控制信息。

虽然IP模块控制图18中的所述更新，而不是所述更新控制单元，但是示例实施例不限于此。例如，通过位于每个IP模块内部或外部的相应更新控制单元可以控制控制信息的更新。

图19是示出根据本发明构思示例实施例的，当以图1的SoC中的帧单位更新控制信息时，被用于更新控制信息的信号的信号流图。参照图1和19，图19的SoC可以是例如如上所述的处理图像数据的多媒体装置。在此情形中，第一功能模块FB1和第二功能模块FB2可以分别先后以帧单位处理数据。第一功能模块FB1和第二功能模块FB2可以以帧单位更新控制信息。

因此，当第一处理和第二处理彼此相关时，第一更新控制单元UCTL1可以向第二更新控制单元UCTL2以帧单位发送更新指令请求Slave1_update_frID。然而，根据用户选择或处理器的控制(参见图6)，可以有选择地执行以帧单位的更新指令请求REQ_ud和以数据单位的更新指令请求REQ_ud。

图20是根据本发明构思示例实施例的操作SoC的方法的流程图。

参照图20，根据示例实施例的操作SoC的方法包括：操作S2020，可选功能模块基于在被包含在可选功能模块中的存储单元中存储的控制信息处理数据；以及操作S2040，可选功能模块根据通过处理数据所获得的结果更新控制信息。更新控制信息的操作S2040包括操作S2042，确定在可选功能模块中通过处理数据所获得的结果是否与在另一功能模块中通过处理数据所获得的结果相关。如果确定在可选功能模块中通过处理数据所获得的结果与在其它功能模块中通过处理数据所获得的结果相关，则执行操作S2046，同步在可选功能模块中的控制信息的更新和在其它功能模块中的控制信息的更新。

为此，如图21中所示，同步在可选功能模块中的控制信息的更新与在其它功能模块中的控制信息的更新的操作S2046可以包括例如操作S2046_1，可选功能模块请求在处理数据之后从其它功能模块的更新的控制。可以进一步包括操作S2046_2，另一功能模块响应于来自可选功能模块的请求而指令更新，并且更新在被包括在其它功能模块中的存储单元中存储的控制信息。可以进一步包括操作S2046_3，可选功能模块响应于所述更新指令更新可选功能模块的控制信息。

再次参照图20，在操作S2042中，如果确定通过处理可选功能模块中的数据所获得的结果与通过处理其它功能模块中的数据所获得的结果不相关，则执行操作S2048，不管其它功能模块的控制信息的更新以及可选功能模块的控制信息的更新，可选功能模块处理所述数据。

本发明构思示例实施例可以以硬件、软件、固件、专用处理器或者其组合的各种形式来实现。在示例实施例中，可以将本发明构思以软件形式实现为被有形地实例化在程序存储设备(例如，计算机可读介质)上的应用程序。

尽管已经参照其示例实施例具体示出和描述了本发明构思，将理解到，在不脱离由以下权利要求书所定义的本发明构思的精神和范围的情况下可以在形式和细节上进行各种改变。

Claims (20)

1.一种片上系统SoC，包括：

第一从知识产权IP模块，被配置为基于在第一从IP模块的第一存储单元中存储的第一控制信息，执行对第一数据的第一处理；

主IP模块，响应于接收到通过对第一数据执行第一处理所获得的第一处理结果，被配置为对第二数据执行第二处理，其中，执行第二处理是基于在主IP模块的第二存储单元中存储的第二控制信息的；以及

更新控制单元，响应于对第一数据执行第一处理并且对第二数据执行第二处理，被配置为确定在第一存储单元中存储的第一控制信息的更新时间，或在第二存储单元中存储的第二控制信息的更新时间。

2.如权利要求1所述的SoC，其中，所述更新控制单元包括：

第一从更新控制单元，被配置为确定在第一从IP模块的第一存储单元中存储的第一控制信息的更新时间；以及

主更新控制单元，被配置为确定在主IP模块的第二存储单元中存储的第二控制信息的更新时间。

3.如权利要求2所述的SoC，其中，在第一从IP模块中布置第一从更新控制单元，并且在主IP模块中布置主更新控制单元。

4.如权利要求2所述的SoC，其中，确定第一控制信息的更新时间是基于第一数据的性质的。

5.如权利要求2所述的SoC，其中，第一从更新控制单元被配置为在对第一数据执行第一处理之后，更新在第一存储单元中存储的第一控制信息，并且在第一处理结果不影响主IP模块时，主更新控制单元不控制第一从更新控制单元。

6.如权利要求2所述的SoC，进一步包括：

第二从IP模块，包含第二从更新控制单元，

其中，当响应于从主更新控制单元接收到更新指令而更新第一控制信息时，第一和第二从更新控制单元被配置为同时地更新在第一存储单元中存储的第一控制信息。

7.如权利要求2所述的SoC，其中，第一从更新控制单元被配置为向主更新控制单元发送请求，以控制在第一存储单元中存储的第一控制信息的更新时间，并且响应于从主更新控制单元接收到更新指令，更新第一控制信息；以及

主更新控制单元被配置为执行第二处理，并且随后在与向第一从更新控制单元发送更新指令大致相同的时间更新第二控制信息。

8.如权利要求2所述的SoC，进一步包括：

第二从IP模块，包括第二从更新控制单元，

其中，第一和第二从更新控制单元每一个被配置为向主更新控制单元发送请求，以控制在执行第一处理之后更新在第一存储单元中存储的第一控制信息，并且当响应于从主更新控制单元接收到更新指令而更新第一控制信息时，被配置为同时地更新在第一存储单元中存储的第一控制信息，

其中，主更新控制单元被配置为执行第二处理，并且随后在与向第一和第二从IP模块的每一个发送更新指令大致相同的时间更新第二控制信息。

9.如权利要求2所述的SoC，其中，第一从更新控制单元被配置为，一旦执行第二数据的第二处理，则向主更新控制单元发送请求以控制第一控制信息的更新。

10.如权利要求1所述的SoC，其中，在第一从IP模块和主IP模块的外面布置所述更新控制单元。

11.如权利要求1所述的SoC，其中，以在SoC中所处理的图像数据的帧单位执行第一处理和第二处理。

12.如权利要求1所述的SoC，其中，分别通过第一从IP模块和主IP模块异步地执行第一处理和第二处理。

13.如权利要求1所述的SoC，当SoC是多媒体装置时，所述第一和第二数据形成三维(3D)图像，并且多媒体装置被配置为处理和显示3D图像。

14.一种电子系统，包括：

第一功能模块，包括第一更新控制单元，其中，所述第一更新控制单元被配置为根据通过基于第一控制信息对第一数据执行第一处理所获得的第一结果，更新在第一存储单元中存储的第一控制信息；以及

第二功能模块，包括第二更新控制单元，其中，所述第二更新控制单元被配置为根据通过基于第二控制信息对第二数据执行第二处理所获得的第二结果，更新在第二存储单元中存储的第二控制信息，

其中，第一更新控制单元和第二更新控制单元被配置为根据所述第一结果和第二结果的相关性，确定第一控制信息和第二控制信息的更新时间。

15.如权利要求14所述的电子系统，其中，第一更新控制单元被配置为在执行第一处理之后向第二更新控制单元发送请求以更新第一控制信息，并且响应于从第二更新控制单元接收到更新指令，更新第一控制信息；以及

第二更新控制单元被配置为执行第二处理，并且随后在与向第一更新控制单元发送更新指令大致相同的时间更新第二控制信息。

16.如权利要求14所述的电子系统，其中，第一更新控制单元被配置为在执行第一处理之后向第二更新控制单元发送请求以控制第一控制信息的更新，并且响应于从第二更新控制单元接收到更新指令，更新第一控制信息，

其中，第二更新控制单元被配置为执行第二处理，并且随后在与发送更新指令以更新第一控制信息大致相同的时间更新第二控制信息。

17.如权利要求14所述的电子系统，其中，第一和第二存储单元的每一个包括：

特殊功能寄存器(SFR)存储单元，被配置为存储第一控制信息或第二控制信息；以及

更新逻辑单元，被配置为根据更新指令控制在SFR存储单元中存储的第一控制信息或第二控制信息的更新。

18.如权利要求14所述的电子系统，进一步包括：

多条局部信号线，连接第一功能模块和第二功能模块，并且被配置为发送同步更新第一控制信息与更新第二控制信息的信号。

19.如权利要求14所述的电子系统，其中，第一功能模块包括被连接到局部总线的至少两个子功能模块，

其中，至少两个子功能模块的每一个被配置为基于第一子控制信息和第二子控制信息执行第一子处理和第二子处理，并且根据通过执行第一子处理所获得的第一结果和通过执行第二子处理所获得的第二结果之间的相关性，确定第一子控制信息和第二子控制信息的更新时间。

20.如权利要求14所述的电子系统，其中，所述电子系统是多媒体装置，第一和第二数据形成三维(3D)图像，并且多媒体装置被配置为处理和显示3D图像，

其中，所述第一数据是左眼数据，并且所述第二数据是右眼数据。