TWI611346B - 系統晶片 - Google Patents

系統晶片 Download PDF

Info

Publication number
TWI611346B
TWI611346B TW103106163A TW103106163A TWI611346B TW I611346 B TWI611346 B TW I611346B TW 103106163 A TW103106163 A TW 103106163A TW 103106163 A TW103106163 A TW 103106163A TW I611346 B TWI611346 B TW I611346B
Authority
TW
Taiwan
Prior art keywords
update
control unit
block
slave
control information
Prior art date
Application number
TW103106163A
Other languages
English (en)
Other versions
TW201439903A (zh
Inventor
李東翰
尹晟
崔聖後
孔在燮
全基文
Original Assignee
三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電子股份有限公司 filed Critical 三星電子股份有限公司
Publication of TW201439903A publication Critical patent/TW201439903A/zh
Application granted granted Critical
Publication of TWI611346B publication Critical patent/TWI611346B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Stored Programmes (AREA)
  • Microcomputers (AREA)
  • Memory System (AREA)
  • Advance Control (AREA)

Abstract

一種系統晶片包含從智慧財產區塊、主智慧財產區塊以及更新控制單元。所述從智慧財產區塊經組態以基於儲存於第一儲存單元中的第一控制資訊而對第一資料執行第一處理。所述主IP區塊經組態以回應於接收藉由對所述第一資料執行所述第一處理獲得的第一處理結果而對第二資料執行第二處理。執行所述第二處理是基於儲存於第二儲存單元中的第二控制資訊。所述更新控制單元經組態以回應於執行所述第一處理以及執行所述第二處理而判定所述第一控制資訊的更新時間或所述第二控制資訊的更新時間。

Description

系統晶片 【相關申請案的交叉參考】
本申請案根據35 U.S.C.§119主張2013年3月14日申請的韓國專利申請案第10-2013-0027486號的優先權，所述專利申請案的全部揭露內容以引用的方式併入本文中。
本發明概念的例示性實施例是關於系統晶片(system-on-chip)及其操作方法，且更特定言之，是關於可對外部請求提供快速且準確的回應的系統晶片及其操作方法。
隨著系統晶片(system-on-chip,SoC)在電子元件中的使用增加，SoC的處理要求(諸如，與SoC的操作有關的速度以及準確度要求)亦增加。
本發明概念的例示性實施例提供可按照快速且準確的方式處理所需操作的系統晶片(SoC)及其操作方法。
根據本發明概念的例示性實施例，一種SoC包含：從智慧財產(intellectual property,IP)區塊，用於基於儲存於所述從IP區塊的第一儲存單元中的第一控制資訊而對資料執行第一處理；主IP區塊，藉由基於儲存於所述主IP區塊的第二儲存單元中的第二控制資訊接收藉由對所述資料執行第一處理獲得的結果而執行第二處理；以及更新控制單元，用於根據對所述資料執行的所述第一處理以及所述第二處理而判定儲存於所述第一儲存單元中的第一控制資訊的更新時間或儲存於所述第二儲存單元中的第二控制資訊的更新時間。
根據本發明概念的例示性實施例，一種包含連接至匯流排的多個功能區塊的電子系統包含：第一功能區塊，包含第一更新控制單元，所述第一更新控制單元用於根據藉由基於儲存於所述多個功能區塊中的第一儲存單元中的第一控制資訊而對第一資料執行第一處理獲得的結果來更新儲存於所述第一儲存單元中的所述第一控制資訊；以及第二功能區塊，包含第二更新控制單元，所述第二更新控制單元用於根據藉由基於儲存於所述多個功能區塊中的第二儲存單元中的第二控制資訊而對第二資料執行第二處理獲得的結果來更新儲存於所述第二儲存單元中的所述第二控制資訊。所述第一更新控制單元以及所述第二更新控制單元中的每一者根據藉由對所述第一資料執行所述第一處理獲得的所述結果與藉由對所述第二資料執行所述第二處理獲得的所述結果之間的相關而判定所述第一控制資訊以及所述第二控制資訊的更新時間。
根據本發明概念的例示性實施例，一種操作SoC的方法 包含：基於儲存於儲存單元中的控制資訊來處理資料，其中可選功能區塊執行所述處理；以及根據藉由處理所述資料獲得的結果來更新所述控制資訊，其中所述可選功能區塊執行所述更新。判定藉由處理所述資料獲得的所述結果與藉由在另一功能區塊中處理所述資料獲得的結果相關，且所述可選功能區塊執行所述判定。當判定藉由處理所述資料獲得的所述結果與藉由在所述另一功能區塊中處理所述資料獲得的所述結果相關時，可執行所述可選功能區塊中的所述控制資訊的所述更新與所述另一功能區塊中的所述控制資訊的更新的同步。
根據本發明概念的例示性實施例，提供一種儲存用於執行上述方法的程式的電腦可讀記錄媒體。
根據本發明概念的例示性實施例，一種SoC包含：第一從智慧財產(IP)區塊，經組態以基於儲存於所述第一從IP區塊的第一儲存單元中的第一控制資訊而對第一資料執行第一處理；主IP區塊，經組態以回應於接收藉由對所述第一資料執行所述第一處理獲得的第一處理結果而對第二資料執行第二處理，其中執行所述第二處理是基於儲存於所述主IP區塊的第二儲存單元中的第二控制資訊；以及更新控制單元，經組態以回應於對所述第一資料執行所述第一處理以及對所述第二資料執行所述第二處理而判定儲存於所述第一儲存單元中的所述第一控制資訊的更新時間或儲存於所述第二儲存單元中的所述第二控制資訊的更新時間。
根據本發明概念的例示性實施例，一種電子系統包含：第一功能區塊，包含第一更新控制單元，其中所述第一更新控制單元經組態以根據藉由基於儲存於第一儲存單元中的第一控制資 訊而對第一資料執行第一處理獲得的第一結果來更新所述第一控制資訊；以及第二功能區塊，包含第二更新控制單元，其中所述第二更新控制單元經組態以根據藉由基於儲存於第二儲存單元中的第二控制資訊而對第二資料執行第二處理獲得的第二結果來更新所述第二控制資訊。所述第一更新控制單元以及所述第二更新控制單元經組態以根據所述第一結果與所述第二結果之間的相關來判定所述第一控制資訊以及所述第二控制資訊的更新時間。
根據本發明概念的例示性實施例，一種操作SoC的方法包含：藉由第一功能區塊而基於儲存於儲存單元中的第一控制資訊來處理資料；以及藉由所述第一功能區塊而根據藉由處理所述資料獲得的第一結果來更新所述第一控制資訊。更新所述第一控制資訊包含藉由所述第一功能區塊來判定藉由處理所述資料獲得的所述第一結果是否與藉由在第二功能區塊中處理所述資料獲得的第二結果相關，以及在判定所述第一結果與所述第二結果相關後，使更新所述功能區塊中的所述第一控制資訊以及更新所述第二功能區塊中的第二控制資訊同步。
根據本發明概念的例示性實施例，一種操作SoC的方法包含：藉由從智慧財產(IP)區塊來基於儲存於所述從IP區塊的第一儲存單元中的第一控制資訊而對第一資料執行第一處理；藉由主IP區塊回應於接收藉由對所述第一資料執行所述第一處理獲得的第一處理結果而對第二資料執行第二處理，其中執行所述第二處理是基於儲存於所述主IP區塊的第二儲存單元中的第二控制資訊；以及回應於對所述第一資料執行所述第一處理以及對所述第二資料執行所述第二處理而判定所述第一控制資訊的更新時間 或所述第二控制資訊的更新時間。
BIL‧‧‧匯流排介面邏輯
DCNT‧‧‧顯示控制器
DTA1‧‧‧第一資料
DTA2‧‧‧第二資料
DTA3‧‧‧第三資料
ESYS‧‧‧電子系統
FB1‧‧‧第一功能區塊
FB2‧‧‧第二功能區塊
FB3‧‧‧第三功能區塊
FL1‧‧‧第一功能邏輯單元
FL2‧‧‧第二功能邏輯單元
FL3‧‧‧第三功能邏輯單元
IL‧‧‧內部邏輯
IMG1‧‧‧影像資料
IMG2‧‧‧影像資料
Inf_cf1‧‧‧第一控制資訊
Inf_cf2‧‧‧第二控制資訊
Inf_cf3‧‧‧第三控制資訊
IP1‧‧‧第一智慧財產(IP)區塊
IP2‧‧‧第二智慧財產(IP)區塊
IP3‧‧‧第三智慧財產(IP)區塊
RAL‧‧‧讀取存取邏輯
REQ_ud‧‧‧更新指令請求
REQ_ud1‧‧‧第一更新指令請求
REQ_ud2‧‧‧第二更新指令請求
RES_ud‧‧‧更新指令回應
RES_ud1‧‧‧第一更新指令回應
RES_ud2‧‧‧第二更新指令回應
RST1‧‧‧第一結果
RST2‧‧‧第二結果
S2020、S2040、S2042、S2046、S2046_1、S2046_2、S2046_3、S2048‧‧‧操作
SFR‧‧‧特殊功能暫存器
SFR1‧‧‧特殊功能暫存器
SFR2‧‧‧特殊功能暫存器
SFR3‧‧‧特殊功能暫存器
slave1_update_commit‧‧‧第一從更新執行信號
slave1_update_frID‧‧‧更新指令請求
slave1_update_issue_2‧‧‧第一從更新發佈信號
slave2_update_commit‧‧‧第二從更新執行信號
slave2_update_issue_2‧‧‧第二從更新發佈信號
SOC‧‧‧系統晶片
ST‧‧‧SFR儲存單元
ST1‧‧‧第一儲存單元
ST2‧‧‧第二儲存單元
ST3‧‧‧第三儲存單元
UCTL1‧‧‧第一更新控制單元
UCTL2‧‧‧第二更新控制單元
UCTL3‧‧‧第三更新控制單元
UL‧‧‧更新邏輯
Update_issue_1‧‧‧第一更新發佈信號
Update_issue_2‧‧‧第二更新發佈信號
Update_issue_3‧‧‧第三更新發佈信號
WAL‧‧‧寫入存取邏輯
XDON1‧‧‧第一完成信號
XDON2‧‧‧第二完成信號
XDON3‧‧‧第三完成信號
XUD1‧‧‧第一更新執行信號
XUD2‧‧‧第二更新執行信號
XUD3‧‧‧第三更新執行信號
藉由參看附圖詳細描述本發明概念的例示性實施例，本發明概念的以上以及其他特徵將變得更顯而易見。
圖1為根據本發明概念的例示性實施例的系統晶片(SoC)的方塊圖。
圖2為根據本發明概念的例示性實施例的包含於功能區塊中的圖1的更新控制單元的方塊圖。
圖3為根據本發明概念的例示性實施例的更包含第三功能區塊的圖1的SoC的方塊圖。
圖4為根據本發明概念的例示性實施例的使用圖1的SoC形成的多媒體元件的方塊圖。
圖5為根據本發明概念的例示性實施例的圖4的特殊功能暫存器(special function register,SFR)的方塊圖。
圖6為根據本發明概念的例示性實施例的包含圖1的SoC的電子系統的方塊圖。
圖7為根據本發明概念的例示性實施例的用於控制圖1的SoC中的控制資訊的更新的信號的實例的圖式。
圖8及圖9為展示根據本發明概念的例示性實施例的圖7的信號的信號流程圖。
圖10為根據本發明概念的例示性實施例的在第一功能區塊與第二功能區塊之間的用於控制圖1的SoC中的控制資訊的更新的信號的實例的圖式。
圖11為展示根據本發明概念的例示性實施例的用於更新圖1的SoC中的控制資訊的信號的信號流程圖。
圖12為根據本發明概念的例示性實施例的用於控制圖3的SoC中的控制資訊的更新的信號的實例的圖式。
圖13及圖14為展示根據本發明概念的例示性實施例的圖12的信號的信號流程圖。
圖15為根據本發明概念的例示性實施例的圖14所示的信號的流程的例示性實施方案的圖式。
圖16為展示根據本發明概念的例示性實施例的圖12的信號的信號流程圖。
圖17說明行動元件，在所述行動元件中，影像改變未即時地提供至使用者。
圖18為說明根據本發明概念的例示性實施例的圖1的SoC的功能區塊的圖式。
圖19為展示根據本發明概念的例示性實施例的用於當在圖1的SoC中以畫面單元更新控制資訊時更新控制資訊的信號的信號流程圖。
圖20為根據本發明概念的例示性實施例的操作SoC的方法的流程圖。
圖21為說明根據本發明概念的例示性實施例的圖20的更新控制資訊的操作的流程圖。
下文將參看附圖來更全面地描述本發明概念的例示性實 施例。相同參考數字遍及附圖可指相同部件。
圖1為根據本發明概念的例示性實施例的系統晶片(system-on-chip,SoC)的方塊圖。
參看圖1，根據例示性實施例，SoC包含第一更新控制單元UCTL1以及第二更新控制單元UCTL2。第一更新控制單元UCTL1控制第一功能區塊FB1中的第一控制資訊Inf_cf1的更新。第二更新控制單元UCTL2控制第二功能區塊FB2中的第二控制資訊Inf_cf2的更新。舉例而言，第一更新控制單元UCTL1以及第二更新控制單元UCTL2根據藉由處理第一資料DTA1獲得的第一結果RST1與藉由處理第二資料DTA2獲得的第二結果RST2之間的相關而分別判定第一控制資訊Inf_cf1以及第二控制資訊Inf_cf2。下文將進一步描述此程序。
第一功能區塊FB1包含儲存第一控制資訊Inf_cf1的第一儲存單元ST1。第一功能區塊FB1基於儲存於第一儲存單元ST1中的第一控制資訊Inf_cf1回應於外部請求而處理第一資料DTA1。舉例而言，若第一功能區塊FB1的所請求操作為對第一資料DTA1(例如，在當前實例中，為影像資料)執行色彩補償的請求，則第一功能區塊FB1可處理所述色彩補償請求且基於可包含關於所述色彩補償請求的參數的第一控制資訊Inf_cf1而執行色彩補償。為便於解釋，第一功能區塊FB1的操作(例如，第一資料DTA1的處理)在本文中可稱為第一處理。此外，為便於解釋，本文所述的例示性實施例可將第一資料DTA1及/或第二資料DTA2稱為影像資料，且可參考對第一資料DTA1及/或第二資料DTA2執行的色彩補償操作。然而，應理解，例示性實施例不限於影像 資料以及色彩補償操作。
第一功能區塊FB1的第一處理可在包含於第一功能區塊FB1中的第一功能邏輯單元FL1中執行。第一功能邏輯單元FL1可產生藉由處理第一資料DTA1獲得的結果RST1。第一功能區塊FB1可輸出結果RST1。然而，如下文將描述，當藉由處理第一資料DTA1獲得的結果RST1僅影響第一功能區塊FB1時，可不將藉由處理第一資料DTA1獲得的結果RST1輸出至第一功能區塊FB1外。或者，僅可將關於第一資料DTA1是否已成功處理的資訊提供至第一功能區塊FB1外(例如，提供至圖6的處理器，如下所述)以請求第一資料DTA1的處理。此亦可適用於下文將進一步描述的其他功能區塊。
類似地，第二功能區塊FB2包含儲存第二控制資訊Inf_cf2的第二儲存單元ST2。第二功能區塊FB2基於儲存於第二儲存單元ST2中的第二控制資訊Inf_cf2回應於外部請求而處理第二資料DTA2。基於第二控制資訊Inf_cf2的第二資料DTA2的處理可類似於關於第一功能區塊FB1的上述操作。
為便於解釋，第二功能區塊FB2的操作(例如，第二資料DTA2的處理)在本文中可稱為第二處理。第二功能區塊FB2的第二處理可在包含於第二功能區塊FB2中的第二功能邏輯單元FL2中執行。第二功能邏輯單元FL2可產生藉由處理第二資料DTA2獲得的結果RST2。第二功能區塊FB2可輸出結果RST2。
當第一處理結果RST1產生時，關於第一資料DTA1的第一處理的完成的第一完成信號XDON1可被提供至第一更新控制單元UCTL1。當第二處理結果RST2產生時，關於第二資料DTA2 的第二處理的完成的第二完成信號XDON2可被提供至第二更新控制單元UCTL2。
當第一完成信號XDON1被輸入至第一更新控制單元UCTL1時，第一更新控制單元UCTL1可控制第一控制資訊Inf_cf1的更新時間。當第二完成信號XDON2被輸入至第二更新控制單元UCTL2時，第二更新控制單元UCTL2可控制第二控制資訊Inf_cf2的更新時間。當第一控制資訊Inf_cf1的更新時間得以判定時，第一更新控制單元UCTL1可指示使用第一完成信號XDON1來更新第一控制資訊Inf_cf1。當第二控制資訊Inf_cf2的更新時間得以判定時，第二更新控制單元UCTL2可指示使用第二完成信號XDON2來更新第二控制資訊Inf_cf2。
如上所述，根據藉由處理第一資料DTA1獲得的結果RST1與藉由處理第二資料DTA2獲得的結果RST2之間的相關，可判定第一控制資訊Inf_cf1以及第二控制資訊Inf_cf2的更新時間。舉例而言，當第一處理結果RST1僅影響第一功能區塊FB1時(例如，當第一處理結果RST1不影響另一功能區塊(例如，第二功能區塊FB2)時)，藉由處理第一資料DTA1獲得的結果RST1與藉由處理第二資料DTA2獲得的結果RST2彼此相關。不影響另一功能區塊的第一處理結果RST1的實例為僅在第一功能區塊FB1中使用的畫面緩衝器的位址的改變。
當第一處理結果RST1為藉由最小化或減小第一資料DTA1的大小獲得的結果，且第二處理結果RST2為藉由接收第一處理結果RST1作為第二資料DTA2而對第二資料DTA2執行(例如)色彩補償處理獲得的結果時，第一處理結果RST1以及第二處 理結果RST2彼此相關。舉例而言，當第二功能區塊FB2接收第一處理結果RST1且執行色彩補償處理時，第二資料DTA2的大小應減小。
儲存於第一儲存單元ST1中的第一控制資訊Inf_cf1(對應於藉由處理第一資料DTA1獲得的結果RST1)應加以更新。類似地，儲存於第二儲存單元ST2中的第二控制資訊Inf_cf2(對應於藉由處理第二資料DTA2獲得的結果RST2)亦應加以更新。就此而言，當上述不同功能區塊的處理相關時，第一控制資訊Inf_cf1以及第二控制資訊Inf_cf2的更新應同步。
為完成同步，根據例示性實施例，第一更新控制單元UCTL1以及第二更新控制單元UCTL2可彼此通信，以控制第一控制資訊Inf_cf1以及第二控制資訊Inf_cf2的更新時間。圖1展示一實例，在所述實例中，第一更新控制單元UCTL1將更新指令請求REQ_ud傳輸至第二更新控制單元UCTL2，且第二更新控制單元UCTL2回應於更新指令請求REQ_ud將用於控制第一控制資訊Inf_cf1的更新時間的更新指令回應RES_ud傳輸至第一更新控制單元UCTL1。
雖然來自第一功能區塊FB1的第一處理結果RST1以及第一功能區塊FB1與第二功能區塊FB2之間的更新指令請求REQ_ud及更新指令回應RES_ud在圖1中是經由不同線來傳輸及接收，但例示性實施例不限於此。舉例而言，此等信號可經由同一線來傳輸或接收，或所述信號可以不同組合集合在一起且經由兩個或兩個以上線來傳輸。
本發明概念的例示性實施例提供用於在不同功能區塊的 處理相關時改良更新控制信號的同步的結構以及操作。本文中將描述圖1的SoC的各種實例。
參看圖1，第一更新控制單元UCTL1以及第二更新控制單元UCTL2被展示為分別安置於第一功能區塊FB1以及第二功能區塊FB2的外部。然而，例示性實施例不限於此。舉例而言，如圖2所示，第一更新控制單元UCTL1可包含於第一功能區塊FB1中。舉例而言，如圖5所示，第一更新控制單元UCTL1可包含於更新邏輯單元UL中，所述更新邏輯單元UL包含於第一功能區塊FB1的第一儲存單元ST1中。類似地，第二更新控制單元UCTL2可包含於第二功能區塊FB2中。
參看圖1，圖1的SoC包含兩個功能區塊。然而，例示性實施例不限於此。舉例而言，如圖3所示，根據例示性實施例的SoC可更包含第三功能區塊FB3。
第三功能區塊FB3可包含儲存第三控制資訊Inf_cf3的第三儲存單元ST3。第三功能區塊FB3基於儲存於第三儲存單元ST3中的第三控制資訊Inf_cf3回應於外部請求而處理第三資料DTA3。基於第三控制資訊Inf_cf3的第三資料DTA3的處理可類似於第一功能區塊FB1或第二功能區塊FB2的上述操作。為便於解釋，第三功能區塊FB3的操作(例如，第三資料DTA3的處理)在本文中可稱為第三處理。第三功能區塊FB3的第三處理可在包含於第三功能區塊FB3中的第三功能邏輯單元FL3中執行。第三功能邏輯單元FL3可產生藉由處理第三資料DTA3獲得的第三處理結果RST3。第三功能區塊FB3可輸出第三處理結果RST3。第三更新控制單元UCTL3控制第三控制資訊Inf_cf3的更新，第三 控制資訊Inf_cf3是第三功能區塊FB3中的第三處理的基礎。
類似於上述的第一更新控制單元UCTL1及第二更新控制單元UCTL2，第三更新控制單元UCTL3可根據第三處理結果RST3與第一處理結果RST1或第二處理結果RST2之間的相關而以不同方式控制第三控制資訊Inf_cf3的更新時間。下文將進一步描述第三更新控制單元UCTL3的操作的實例。
圖4為根據本發明概念的例示性實施例的使用圖1的SoC形成的多媒體元件的方塊圖。
參看圖1及圖4，圖1的SoC可為圖4的多媒體元件。舉例而言，圖4的SoC可為先後處理資料且以三維(3-dimensional,3D)影像顯示所述資料的多媒體元件。舉例而言，圖4的SoC可為首先處理以使用者的左眼的角度看的一段影像資料(例如，左眼資料)且其次處理以使用者的右眼的角度看的影像資料(例如，右眼資料)以產生3D影像的多媒體元件。然而，多媒體元件不限於此。
舉例而言，圖1的第一功能區塊FB1以及第二功能區塊FB2可分別為圖4的第一智慧財產(IP)區塊IP1以及第二IP區塊IP2。IP區塊是SoC中所使用的電路組件，且可為(例如)微處理器、記憶體、周邊組件互連(peripheral component interconnect,PCI)元件、通用串列匯流排(universal serial bus,USB)元件、媒體存取控制(media access control,MAC)元件等。SoC可包含可使用各種方法來連接的多個IP區塊以支援各種功能。舉例而言，參考多媒體元件，多媒體元件可包含多個IP區塊以藉由經由所述多個IP區塊來執行資料處理而將順暢結果提供至使用者。所 述多個IP區塊可根據所述多個IP區塊之間的資料流而緊密連接。
圖4的第一IP區塊IP1以及第二IP區塊IP2可為(例如)後處理影像資料的後處理器。後處理器可為對影像執行上述色彩補償程序理或重調大小程序的處理器。然而，後處理器不限於此。類似於圖1的第一功能區塊FB1以及第二功能區塊FB2，圖4的第一IP區塊IP1以及第二IP區塊IP2可在顯示控制器DCNT的控制下分別執行第一處理以及第二處理。或者，類似於圖1的第一功能區塊FB1以及第二功能區塊FB2，圖4的第一IP區塊IP1以及第二IP區塊IP2可分別將藉由執行第一處理以及第二處理獲得的結果傳輸至顯示控制器DCNT。顯示控制器DCNT可為圖4的SoC的第三IP區塊IP3。第三IP區塊IP3可為圖3的上述第三功能區塊FB3。
因此，圖4的第一IP區塊IP1至第三IP區塊IP3可分別包含圖3的第一儲存單元至第三儲存單元ST1、ST2以及ST3。圖4的第一IP區塊IP1至第三IP區塊IP3可包含第一儲存單元至第三儲存單元ST1、ST2以及ST3以作為特殊功能暫存器(special function register,SFR)SFR1至SFR3。
圖5為根據本發明概念的例示性實施例的圖4的特殊功能暫存器的方塊圖。
參看圖5，特殊功能暫存器SFR可包含儲存控制資訊的SFR儲存單元ST、自SFR儲存單元ST讀取控制資訊的讀取存取邏輯單元RAL、將控制資訊寫入至SFR儲存單元ST的寫入存取邏輯單元WAL、傳輸及接收控制資訊的匯流排介面邏輯單元BIL，以及使用儲存於SFR儲存單元ST中的控制資訊來執行操作 的內部邏輯單元IL，以及更新邏輯單元UL。參看圖5所描述的控制資訊可為上述的第一控制資訊Inf_cf1至第三控制資訊Inf_cf3中的一者。
圖1、圖3或圖4的SoC可包含於如圖6所示的電子系統ESYS中。
圖6的電子系統ESYS可包含連接至匯流排的處理器、記憶體、多個功能區塊(例如，智慧財產(IP)區塊)以及特殊功能暫存器(SFR)。處理器可回應於輸入至電子系統ESYS的使用者請求而控制多個功能區塊。記憶體可儲存請求處理的資料，或由所述多個功能區塊處理的資料。在例示性實施例中，SFR可獨立地於所述多個功能區塊而設置。所述多個功能區塊中的可選功能區塊可將連接至區域匯流排的多個子功能區塊以及SFR包含於一區塊內(例如，如圖6中的虛線所指示)。類似於根據本發明概念的例示性實施例的功能區塊，當所述子功能區塊的處理相關時，所述子功能區塊的控制資訊的更新可同步。除匯流排外，區域信號線亦可設置於所述功能區塊之間，且關於更新同步的各種信號可經由所述區域信號線來傳輸。
如上所述，根據本發明概念的例示性實施例的SoC可按照各種形式來實施。本文中將使用用於對控制資訊的更新進行控制的信號來描述參考根據本發明概念的例示性實施例的SoC所描述的對控制資訊的更新時間進行控制的方法。
圖7為根據本發明概念的例示性實施例的用於控制圖1的SoC中的控制資訊的更新的信號的圖式。
參看圖1及圖7，圖7的第一從IP區塊FB1以及主IP區 塊FB2可為圖1的第一功能區塊FB1以及第二功能區塊FB2。第一從IP區塊FB1以及主IP區塊FB2在下文可分別用作第一功能區塊FB1以及第二功能區塊FB2。
第一從IP區塊FB1可將關於第一資料DTA1的第一處理結果RST1傳輸至主IP區塊FB2。主IP區塊FB2可自第一從IP區塊FB1接收第一處理結果RST1作為第二資料DTA2，且可對第二資料DTA2執行第二處理。可分別在第一從IP區塊FB1以及主IP區塊FB2中以非同步方式執行第一處理以及第二處理。本文中，從IP區塊可為提供資料(例如，處理結果)的IP區塊，且主IP區塊可為接收資料(例如，處理結果)的IP區塊。
從IP區塊與主IP區塊之間的關係可由載入至圖6的記憶體的軟體或應用程式來界定。自從IP區塊至主IP區塊的資料(例如，處理結果)的流程可由圖6的處理器控制。然而，從IP區塊以及主IP區塊可並不始終具有提供以及接收資料(例如，處理結果)的關係。如上所述，從IP區塊的處理結果可能僅影響從IP區塊。在此狀況下，對應處理結果可不傳輸至主IP區塊。
參看圖1及圖7，圖7的第一更新控制單元UCTL1以及第二更新控制單元UCTL2可分別為圖1的第一更新控制單元UCTL1以及第二更新控制單元UCTL2。在本文中，可將第一更新控制單元UCTL1稱為從更新控制單元，且可將第二更新控制單元UCTL2稱為主更新控制單元。第一更新控制單元UCTL1以及第二更新控制單元UCTL2可使用傳輸至第一從IP區塊FB1以及主IP區塊FB2或自第一從IP區塊FB1以及主IP區塊FB2接收的第一更新發佈信號Update_issue_1、第二更新發佈信號Update_issue_2 以及更新執行信號Update_Commit來控制第一從IP區塊FB1的第一控制資訊Inf_cf1以及主IP區塊FB2的第二控制資訊Inf_cf2的更新時間。傳輸至第一更新控制單元UCTL1的第一更新發佈信號Update_issue_1以及第二更新發佈信號Update_issue_2為圖1的第一完成信號XDON1，且由第一更新控制單元UCTL1接收的更新執行信號Update_Commit為圖1的第一更新執行信號XUD1。傳輸至第二更新控制單元UCTL2的第一更新發佈信號Update_issue_1以及第二更新發佈信號Update_issue_2為圖1的第二完成信號XDON2，且由第二更新控制單元UCTL2接收的更新執行信號Update_Commit為圖1的第二更新執行信號XUD2。
如上所述，第一更新控制單元UCTL1以及第二更新控制單元UCTL2可分別包含於第一從IP區塊FB1以及主IP區塊FB2中。因此，第一更新控制單元UCTL1以及第二更新控制單元UCTL2將信號傳輸至第一從IP區塊FB1以及主IP區塊FB2或自第一從IP區塊FB1以及主IP區塊FB2接收信號未必意謂第一更新控制單元UCTL1以及第二更新控制單元UCTL2分別實體上與第一從IP區塊FB1以及主IP區塊FB2分離。實情為，此可意謂第一更新控制單元UCTL1以及第二更新控制單元UCTL2分別將信號傳輸至特定邏輯單元(例如，圖1的第一功能邏輯單元FL1)以及第二功能邏輯單元FL2或第一從IP區塊FB1以及主IP區塊FB2的圖5的更新邏輯單元UL或自前述邏輯單元接收信號。
為了控制第一從IP區塊FB1的第一控制資訊Inf_cf1以及主IP區塊FB2的第二控制資訊Inf_cf2的更新時間，第一更新控制單元UCTL1以及第二更新控制單元UCTL2可相互傳輸或接 收第一從更新發佈信號Slave1_update_issue_2以及第一從更新執行信號Slave1_Update_Commit。自第一從IP區塊FB1傳輸至主IP區塊FB2的第一從更新發佈信號Slave1_update_issue_2可為圖1的更新指令請求REQ_ud。自主IP區塊FB2傳輸至第一從IP區塊FB1的第一從更新執行信號Slave1_update_Commit可為圖1的更新指令回應RES_ud。
將在本文中使用各種實例來描述圖7的每一信號的流程。例示性實施例不受本文所述的實例限制。
圖8及圖9為展示根據本發明概念的例示性實施例的圖7的信號的信號流程圖。
參看圖1及圖8，當第一從IP區塊FB1對第一資料DTA1的第一處理僅影響第一從IP區塊FB1而不影響主IP區塊FB2時(例如，當對第一資料DTA的第一處理是僅在第一從IP區塊FB1中使用的畫面緩衝器的位址的改變時)，第一更新控制單元UCTL1可不與第二更新控制單元UCTL2通信，且可更新儲存於第一儲存單元ST1中的第一控制資訊Inf_cf1。
舉例而言，當第一更新控制單元UCTL1自第一從IP區塊FB1接收第一更新發佈信號Update_issue_1(①)時，第一更新控制單元UCTL1可傳輸指示第一從IP區塊FB1更新第一控制資訊Inf_cf1的更新執行信號Update_Commit(②)。就此而言，第一從IP區塊FB1的第一功能邏輯單元FL1執行僅影響第一從IP區塊FB1的第一處理，且接著可將第一更新發佈信號Update_issue_1傳輸至第一更新控制單元UCTL1。第一更新控制單元UCTL1的第一儲存單元ST1可將更新執行信號 Update_Commit傳輸至(例如)圖5的SFR的更新邏輯單元UL。
類似地，當第二更新控制單元UCTL2執行僅影響主IP區塊FB2的第二處理且接收第一更新發佈信號Update_issue_1時，第二更新控制單元UCTL2可獨立地判定第二控制資訊Inf_cf2的更新時間。
參看圖1及圖9，當第一從IP區塊FB1對第一資料DTA1的第一處理影響主IP區塊FB2對第二資料DTA2執行的第二處理時(例如，當主IP區塊FB2接收藉由減小第一資料DTA1(例如，來自從IP區塊FB1的畫面資料)的大小而獲得的第一處理結果RST1作為第二資料DTA2且執行第二處理時)，第一更新控制單元UCTL1可在第二更新控制單元UCTL2的控制下更新儲存於第一儲存單元ST1中的第一控制資訊Inf_cf1。結果，第一控制資訊Inf_cf1以及第二控制資訊Inf_cf2的更新可同步。
舉例而言，當第一更新控制單元UCTL1自第一從IP區塊FB1接收第二更新發佈信號Update_issue_2(①)時，第一更新控制單元UCTL1可將第一從更新發佈信號Slave1_update_issue2傳輸至第二更新控制單元UCTL2以請求用於更新第一控制資訊Inf_cf1的指令(②)。就此而言，第一從IP區塊FB1的第一功能邏輯單元FL1執行影響第一從IP區塊FB1以及主IP區塊FB2的第一處理，且接著可將第二更新發佈信號Update_issue_2傳輸至第一更新控制單元UCTL1。
判定第一處理是否影響另一IP區塊可基於(例如)第一資料DTA1的性質(property)、對應於第一資料DTA1的外部請求或關於第一處理是否影響另一IP區塊的所提供的資訊。關於第一 處理是否影響另一IP區塊的資訊的提供可由圖6的處理器或SFR執行。
當第二更新控制單元UCTL2自主IP區塊FB2接收指示關於另一IP區塊(例如，第一從IP區塊FB1)的第一處理的第二處理的完成的第二更新發佈信號Update_issue_2(①')且自第一更新控制單元UCTL1接收第一從更新發佈信號Slave1_update_issue_2(②)時，第二更新控制單元UCTL2可將指示應更新第二控制信號資訊Inf_cf2的更新執行信號Update_Commit傳輸至主IP區塊FB2(③)，且可將第一從更新執行信號Slave1_Update_Commit傳輸至第一更新控制單元UCTL1(③)。當第一更新控制單元UCTL1自第二更新控制單元UCTL2接收指示應更新第一控制資訊Inf_cf1的第一從更新執行信號Slave1_Update_Commit(③)時，第一更新控制單元UCTL1可傳輸指示第一從IP區塊FB1更新第一控制資訊Inf_cf1的更新執行信號Update_Commit(④)。
因此，根據例示性實施例的SoC，儘管第一從IP區塊FB1以及主IP區塊FB2以非同步方式操作，但根據相關的第一處理以及第二處理的第一控制資訊Inf_cf1以及第二控制資訊Inf_cf2的更新可同步。
參考關於功能區塊之間的更新請求以及指令的信號的傳輸，第一從更新發佈信號Slave1_update_issue_2以及第一從更新執行信號Slave1_Update_Commit可經由連接主IP區塊FB2與第一從IP區塊F1的區域信號線來傳輸。
圖10為根據本發明概念的例示性實施例的在第一功能區 塊FB1與第二功能區塊FB2之間的用於控制圖1的SoC中的控制資訊的更新的信號的實例的圖式。
參看圖10，與圖1的SoC不同，SoC的第一更新控制單元UCTL1可接收更新指令請求REQ_ud，且第二更新控制單元UCTL2可接收更新指令回應RES_ud。亦即，在圖1中，僅SoC的第二更新控制單元UCTL2可控制第一更新控制單元UCTL1的更新操作，而在圖10中，SoC的第一更新控制單元UCTL1以及第二更新控制單元UCTL2兩者可控制其他更新控制單元的更新操作。就此而言，參看圖11來描述較詳細實例。
圖11為展示根據本發明概念的例示性實施例的用於更新圖10的SoC中的控制資訊的信號的信號流程圖。
參看圖10及圖11，圖11的第一從IP區塊FB1以及第二從IP區塊FB2可分別為圖10的第一功能區塊FB1以及第二功能區塊FB2。亦即，第一從IP區塊FB1以及第二從IP區塊FB2可分別用作圖10的第一功能區塊FB1以及第二功能區塊FB2。
第一從IP區塊FB1以及第二從IP區塊FB2可分別對第一資料DTA1以及第二資料DTA2執行第一處理以及第二處理。第一從IP區塊FB1以及第二從IP區塊FB2並不相互傳輸或接收第一處理結果RST1以及第二處理結果RST2。如上所述，從IP區塊可將處理結果傳輸至主IP區塊。
然而，當第一處理結果RST1以及第二處理結果RST2彼此相關時，例如，當第一處理結果RST1以及第二處理結果RST2是成對地進行處理(例如，在3D影像資料的處理中，首先處理以使用者的左眼的角度看的3D影像資料(針對左眼調適的處理)且 其次處理以使用者的右眼的角度看的3D影像資料(針對右眼調適的處理))時，分別藉由第一處理結果RST1以及第二處理結果RST2進行的第一控制資訊Inf_cf1的更新以及第二控制資訊Inf_cf2的更新應同步。當第一控制資訊Inf_cf1的更新與第二控制資訊Inf_cf2的更新不同步時，使用者左眼的資料(例如，第一處理結果RST1)以及使用者右眼的資料(例如，第二處理結果RST2)是在不同時間進行處理，且因此，所述資料可不形成為適當3D資料。
在例示性實施例中，為了使第一控制資訊Inf_cf1的更新以及第二控制資訊Inf_cf2的更新在從IP區塊之間同步，第一更新控制單元UCTL1以及第二更新控制單元UCTL2可接收第二更新發佈信號Update_issue_2(②)，且接著相互傳輸第一從更新發佈信號Slave1_update_issue_2或第二從更新發佈信號Slave2_update_issue_2(③)。選自第一更新控制單元UCTL1以及第二更新控制單元UCTL2的更新控制單元可指示，應更新包含所選擇的更新控制單元以及另一更新控制單元的從IP區塊的控制資訊。所述另一更新控制單元可自所選擇的更新控制單元接收更新指令信號，且更新包含所選擇的更新控制的從IP區塊的控制資訊。舉例而言，相對於更新發佈信號回應速度方面相對快速的更新控制單元或對應於具有相對大量的資源的從IP區塊的更新控制單元可選自第一更新控制單元UCTL1以及第二更新控制單元UCTL2。
圖11展示一實例，在所述實例中，第一更新控制單元UCTL1得以選擇，更新執行信號Update_Commit被傳輸至第一從 IP區塊FB1，第一控制資訊Inf_cf1的更新得以指示(②)，且第二從更新執行信號Slave2_Update_Commit被傳輸至第二更新控制單元UCTL2(③)。在此狀況下，第二更新控制單元UCTL2指示第二從IP區塊FB2回應於第二從更新執行信號Slave2_Update_Commit而更新第二控制資訊Inf_cf2。在圖11中，第一從IP區塊FB1以及第二從IP區塊FB2可在相互傳輸以及接收更新指令時控制所述區塊的更新資訊的更新。
圖12為展示根據本發明概念的例示性實施例的用於控制圖3的SoC中的控制資訊的更新的信號的信號流程圖。
參看圖3及圖12，圖12的第一從IP區塊FB1、第二從IP區塊FB2以及主IP區塊FB3可分別為圖3的第一功能區塊FB1、第二功能區塊FB2以及第三功能區塊FB3。亦即，第一從IP區塊FB1、第二從IP區塊FB2以及主IP區塊FB3可分別用作第一功能區塊FB1、第二功能區塊FB2以及第三功能區塊FB3。
第一從IP區塊FB1以及第二從IP區塊FB2可將關於第一資料DTA1以及第二資料DTA2的第一處理結果RST1以及第二處理結果RST2分別傳輸至主IP區塊FB3。主IP區塊FB3可接收第一處理結果RST1以及第二處理結果RST2作為第三資料DTA3，且對第三資料DTA3執行第三處理。
參看圖3及圖12，圖12的第一更新控制單元UCTL1、第二更新控制單元UCTL2以及第三更新控制單元UCTL3可分別為圖3的第一更新控制單元UCTL1、第二更新控制單元UCTL2以及第三更新控制單元UCTL3。
第一更新控制單元UCTL1、第二更新控制單元UCTL2 以及第三更新控制單元UCTL3可使用傳輸至第一從IP區塊FB1、第二從IP區塊FB2以及主IP區塊FB3或自第一從IP區塊FB1、第二從IP區塊FB2以及主IP區塊FB3接收的第一更新發佈信號Update_issue_1、第二更新發佈信號Update_issue_2、第三更新發佈信號Update_issue_3以及更新執行信號Update_Commit，而分別控制第一從IP區塊FB1的第一控制資訊Inf_cf1、第二從IP區塊FB2的第二控制資訊Inf_cf2以及主IP區塊FB3的第三控制資訊Inf_cf3的更新時間。傳輸至第一更新控制單元UCTL1的第一更新發佈信號Update_issue_1、第二更新發佈信號Update_issue_2以及第三更新發佈信號Update_issue_3為圖3的第一完成信號XDON1，且由第一更新控制單元UCTL1接收的更新執行信號Update_Commit為圖3的第一更新執行信號XUD1。傳輸至第二更新控制單元UCTL2的第一更新發佈信號Update_issue_1、第二更新發佈信號Update_issue_2以及第三更新發佈信號Update_issue_3為圖3的第二完成信號XDON2，且由第二更新控制單元UCTL2接收的更新執行信號Update_Commit為圖3的第二更新執行信號XUD2。類似地，傳輸至第三更新控制單元UCTL3的第一更新發佈信號Update_issue_1、第二更新發佈信號Update_issue_2以及第三更新發佈信號Update_issue_3為圖3的第三完成信號XDON3，且由第三更新控制單元UCTL3接收的更新執行信號Update_Commit為圖3的第三更新執行信號XUD3。
圖12的第一更新發佈信號Update_issue_1可為指示僅影響每一IP區塊的處理的完成的信號，第二更新發佈信號Update_issue_2可為指示關於每一從IP區塊的處理的完成的信 號，且第三更新發佈信號Update_issue_3可為指示關於兩個從IP區塊以及主IP區塊的處理的完成的信號。
為了控制第一從IP區塊FB1的第一控制資訊Inf_cf1、第二從IP區塊FB2的第二控制資訊Inf_cf2以及主IP區塊FB3的第三控制資訊Inf_cf3的更新時間，第一更新控制單元UCTL1以及第三更新控制單元UCTL3可相互傳輸或接收第一從更新發佈信號Slave1_update_issue_2以及第一從更新執行信號Slave1_Update_Commit，且第二更新控制單元UCTL2以及第三更新控制信號UCTL3可相互傳輸或接收第二從更新發佈信號Slave2_update_issue_2以及第二從更新執行信號Slave2_Update_Commit。自第一從IP區塊FB1傳輸至主IP區塊FB3的第一從更新發佈信號Slave1_update_issue_2可為圖3的第一更新指令請求REQ_ud1。自主IP區塊FB3傳輸至第一從IP區塊FB1的第一從更新執行信號Slave1_update_Commit可為圖3的第一更新指令回應RES_ud1。自第二從IP區塊FB2傳輸至主IP區塊FB3的第一從更新發佈信號Slave1_update_issue_2可為圖3的第二更新指令請求REQ_ud2。自主IP區塊FB3傳輸至第二從IP區塊FB2的第一從更新執行信號Slave1_update_Commit可為圖3的第二更新指令回應RES_ud2。
雖然在圖12中將信號展示為經由獨立線來傳輸至IP區塊或自IP區塊接收，但例示性實施例不限於此。舉例而言，在例示性實施例中，信號可經由單一線來傳輸至IP區塊或自IP區塊接收。
圖13及圖14為展示根據本發明概念的例示性實施例的 圖12的信號的信號流程圖。
參看圖3及圖13，當第一從IP區塊FB1對第一資料DTA1的第一處理以及第二從IP區塊FB2對第二資料DTA2的第二處理分別僅影響第一從IP區塊FB1以及第二從IP區塊FB2，而不影響配對的從IP區塊以及主IP區塊FB3時(如圖8所示)，無關於另一更新控制單元而更新對應IP區塊的控制資訊。
舉例而言，在圖13中，第一更新控制單元UCTL1可不與第二更新控制單元UCTL2以及第三更新控制單元UCTL3通信，但可更新儲存於第一儲存單元ST1中的第一控制資訊Inf_cf1。第二更新控制單元UCTL2可不與第一更新控制單元UCTL1以及第三更新控制單元UCTL3通信，但可更新儲存於第二儲存單元ST2中的第二控制資訊Inf_cf2。第三更新控制單元UCTL3可不與第一更新控制單元UCTL1以及第二更新控制單元UCTL2通信，但可更新儲存於第三儲存單元ST3中的第三控制資訊Inf_cf3。
舉例而言，當第一更新控制單元UCTL1自第一從IP區塊FB1接收第一更新發佈信號Update_issue_1(①)時，第一更新控制單元UCTL1可傳輸指示第一從IP區塊FB1更新第一控制資訊Inf_cf1的更新執行信號Update_Commit(②)。當第二更新控制單元UCTL2自第二從IP區塊FB2接收第一更新發佈信號Update_issue_1(①')時，第二更新控制單元UCTL2可傳輸指示第二從IP區塊FB2更新第二控制資訊Inf_cf2的更新執行信號Update_Commit(②')。當第三更新控制單元UCTL3自第三從IP區塊FB3接收第一更新發佈信號Update_issue_1(①")時，第三 更新控制單元UCTL3可傳輸指示第三從IP區塊FB3更新第三控制資訊Inf_cf3的更新執行信號Update_Commit(②")。
參看圖3及圖14，當第一從IP區塊FB1對第一資料DTA1的第一處理以及第二從IP區塊FB2對第二資料DTA2的第二處理彼此相關時，例如，當第一處理以及第二處理是成對地進行處理(例如，首先處理以使用者的左眼的角度看的一段影像資料(IMG1)且其次處理以使用者的右眼的角度看的影像資料(IMG2)，如圖15所示)時，第一更新控制單元UCTL1以及第二更新控制單元UCTL2可在第三更新控制單元UCTL3的控制下更新儲存於第一儲存單元ST1中的第一控制資訊Inf_cf1以及儲存於第二儲存單元ST2中的第二控制資訊Inf_cf2，以使得第一控制資訊Inf_cf1的更新以及第二控制資訊Inf_cf2的更新可同步。
舉例而言，當第一更新控制單元UCTL1自第一從IP區塊FB1接收第二更新發佈信號Update_issue_2(①)時，第一更新控制單元UCTL1可傳輸指示第三更新控制單元UCTL3更新第一控制資訊Inf_cf1的第一從更新發佈信號Slave1_update_issue2(②)。類似地，當第二更新控制單元UCTL2自第二從IP區塊FB2接收第二更新發佈信號Update_issue_2(①')時，第二更新控制單元UCTL2可傳輸指示第三更新控制單元UCTL3更新第二控制資訊Inf_cf2的第二從更新發佈信號S1ave2_update_issue2(②')。
當第三更新控制單元UCTL3接收第一從更新發佈信號Slave1_update_issue_2以及第二從更新發佈信號S1ave2_update_issue_2時，第三更新控制單元UCTL3可將第一從更新執行信號Slave1_Update_Commit(③)以及第二從更新執行 信號Slave2_Update_Commit傳輸至第二更新控制單元(③)。當第一更新控制單元UCTL1自第三更新控制單元UCTL3接收第一從更新執行信號Slave1_Update_Commit以指示應更新第一控制資訊Inf_cf1(③)時，第一更新控制單元UCTL1可傳輸指示第一從IP區塊FB1更新第一控制資訊Inf_cf1的更新執行信號Update_Commit(④)。當第二更新控制單元UCTL2自第三更新控制單元UCTL3接收第二從更新執行信號Slave2_Update_Commit以指示應更新第二控制資訊Inf_cf2(③)時，第二更新控制單元UCTL2可傳輸指示第二從IP區塊FB2更新第二控制資訊Inf_cf2的更新執行信號Update_Commit(④)。
圖16為展示根據本發明概念的例示性實施例的圖12的信號的信號流程圖。
參看圖3及圖16，當第一從IP區塊FB1的第一資料DTA1的第一處理、第二從IP區塊FB2的第二資料DTA2的第二處理以及主IP區塊FB3的第三資料DTA3的第三處理相關時(例如，當主IP區塊FB3接收藉由減小圖15的第一影像IMG1以及第二影像IMG2的大小獲得的第一處理結果RST1以及第二處理結果RST2時，在所述影像中，第一處理以及第二處理如上所述彼此相關)，因為第三資料DTA3執行第三處理，所以第一更新控制單元UCTL1、第二更新控制單元UCTL2以及第三更新控制單元UCTL3可在第三更新控制單元UCTL3的控制下更新對應控制資訊，以使得第一控制資訊Inf_cf1的更新、第二控制資訊Inf_cf2的更新以及第三控制資訊Inf_cf3的更新可同步。
舉例而言，當第一更新控制單元UCTL1自第一從IP區 塊FB1接收第三更新發佈信號Update_issue_3(①)時，第一更新控制單元UCTL1可將第一從更新發佈信號Slave1_update_issue2傳輸至第三更新控制單元UCTL3以指示更新第一控制資訊Inf_cf1(②)。當第二更新控制單元UCTL2自第二從IP區塊FB2接收第三更新發佈信號Update_issue_3(①')時，第二更新控制單元UCTL2可將第二從更新發佈信號Slave2_update_issue2傳輸至第三更新控制單元UCTL3以指示更新第二控制資訊Inf_cf2(②')。
當第三更新控制單元UCTL3自主IP區塊FB3接收指示第三處理的完成的第三更新發佈信號Update_issue_3(①')、自第一更新控制單元UCTL1接收第一從更新發佈信號Slave1_update_issue_2(②)且自第二更新控制單元UCTL2接收第二從更新發佈信號Slave2_update_issue_2(②')時，第三更新控制單元UCTL3可傳輸指示應更新第三控制信號Inf_cf3的更新執行信號Update_Commit(③)、將第一從更新執行信號Slave1_Update_Commit傳輸至第一更新控制單元UCTL1(③)，且將第二從更新執行信號Slave2_Update_Commit傳輸至第二更新控制單元UCTL2(③)。當第一更新控制單元UCTL1自第三更新控制單元UCTL3接收第一從更新執行信號Slave1_Update_Commit以指示應更新第一控制資訊Inf_cf1(③)時，第一更新控制單元UCTL1可傳輸指示第一從IP區塊FB1更新第一控制資訊Inf_cf1的更新執行信號Update_Commit(④)。類似地，當第二更新控制單元UCTL2自第三更新控制單元UCTL3接收第二從更新執行信號Slave2_Update_Commit以指示應更新第二控制資訊Inf_cf2(③) 時，第二更新控制單元UCTL2可傳輸指示第二從IP區塊FB2更新第二控制資訊Inf_cf2的更新執行信號Update_Commit(④)。
根據上述操作，根據例示性實施例的SoC可防止由於關於大小減小的儲存於每一IP區塊的儲存單元中的控制資訊的更新不同步而不將影像改變即時地提供至使用者，如圖17所示。
圖18為說明根據本發明概念的例示性實施例的圖1的SoC的功能區塊的圖式。
參看圖18，根據例示性實施例的SoC可包含多個從IP區塊以及多個主IP區塊。所述多個從IP區塊中的一些可共用同一主IP區塊且相對於較高層級主IP區塊可充當從IP區塊。舉例而言，第一至第三從IP區塊可將資料(例如，處理結果)提供至第一主IP區塊，且第一主IP區塊可將所述資料(例如，所述處理結果)提供至第二主IP區塊。
當第一主IP區塊是圖12的主IP區塊FB3時，第一主IP區塊可回應於來自所述從IP區塊的更新指令請求而將更新指令請求傳輸至第二主IP區塊。當第二主IP區塊自第一主IP區塊接收更新指令請求時，第二主IP區塊可藉由將更新指令回應傳輸至第一主IP區塊而執行更新操作。自第二主IP區塊接收更新指令回應的第一主IP區塊可將更新指令回應傳輸至所述從IP區塊。接收更新指令回應的所述從IP區塊中的每一者可更新對應控制資訊。
雖然IP區塊控制圖18中的更新而非更新控制單元，但例示性實施例不限於此。舉例而言，控制資訊的更新可由位於每一IP區塊內或外的對應更新控制單元控制。
圖19為展示根據本發明概念的例示性實施例的用於當在 圖1的SoC中以畫面單元更新控制資訊時更新控制資訊的信號的信號流程圖。參看圖1及圖19，圖19的SoC可為(例如)處理影像資料的多媒體裝置，如上所述。在此狀況下，第一功能區塊FB1以及第二功能區塊FB2可分別以畫面單元來先後處理資料。第一功能區塊FB1以及第二功能區塊FB2可以畫面單元來更新控制資訊。
因此，當第一處理以及第二處理彼此相關時，第一更新控制單元UCTL1可以畫面單元將更新指令請求Slave1_update_frID傳輸至第二更新控制單元UCTL2。然而，根據使用者選擇或處理器的控制(參見圖6)，可選擇性地執行畫面單元的更新指令請求REQ_ud以及資料單元的更新指令請求REQ_ud。
圖20為根據本發明概念的例示性實施例的操作SoC的方法的流程圖。
參看圖20，根據例示性實施例的操作SoC的方法包含可選功能區塊基於儲存於包含於所述可選功能區塊中的儲存單元中的控制資訊而處理資料的操作S2020，以及所述可選功能區塊根據藉由處理資料獲得的結果而更新控制資訊的操作S2040。更新控制資訊的操作S2040包含判定藉由在所述可選功能區塊中處理資料獲得的結果是否與藉由在另一功能區塊中處理資料獲得的結果相關的操作S2042。若判定藉由在所述可選功能區塊中處理資料獲得的結果與藉由在另一功能區塊中處理資料獲得的結果相關，則執行同步所述可選功能區塊中的控制資訊的更新以及另一功能區塊中的控制資訊的更新的操作S2046。
就此而言，同步所述可選功能區塊中的控制資訊的更新以及另一功能區塊中的控制資訊的更新的操作S2046可包含(例如)所述可選功能區塊在處理資料之後向另一功能區塊請求更新的控制的操作S2046_1，如圖21所示。可更包含另一功能區塊回應於來自所述可選功能區塊的請求而指示更新且更新儲存於包含於另一功能區塊中的儲存單元中的控制資訊的操作S2046_2。可更包含所述可選功能區塊回應於所述更新指令而更新所述可選功能區塊的控制資訊的操作S2046_3。
再參看圖20，在操作S2042處，若判定藉由在所述可選功能區塊中處理資料獲得的結果與藉由在另一功能區塊中處理資料獲得的結果不相關，則執行所述可選功能區塊無關於另一功能區塊中的控制資訊的更新而處理資料以及更新所述可選功能區塊的控制資訊的操作S2048。
本發明概念的例示性實施例可以硬體、軟體、韌體、特殊用途處理器或其組合的各種形式來實施。在例示性實施例中，本發明概念可以軟體實施為有形地體現於程式儲存元件(例如，電腦可讀媒體)上的應用程式。
儘管已參考本發明概念的例示性實施例特定地展示且描述了本發明概念，但將理解，在不脫離如由隨附申請專利範圍界定的本發明概念的精神以及範疇的情況下，可對本發明概念進行形式以及細節上的各種改變。
DTA1‧‧‧第一資料
DTA2‧‧‧第二資料
FB1‧‧‧第一功能區塊
FB2‧‧‧第二功能區塊
FL1‧‧‧第一功能邏輯單元
FL2‧‧‧第二功能邏輯單元
Inf_cf1‧‧‧第一控制資訊
Inf_cf2‧‧‧第二控制資訊
REQ_ud‧‧‧更新指令請求
RES_ud‧‧‧更新指令回應
RST1‧‧‧第一結果
RST2‧‧‧第二結果
SOC‧‧‧系統晶片
ST1‧‧‧第一儲存單元
ST2‧‧‧第二儲存單元
UCTL1‧‧‧第一更新控制單元
UCTL2‧‧‧第二更新控制單元
XDON1‧‧‧第一完成信號
XDON2‧‧‧第二完成信號
XUD1‧‧‧第一更新執行信號
XUD2‧‧‧第二更新執行信號

Claims (10)

  1. 種系統晶片，包括：第一從智慧財產區塊，經組態以基於儲存於所述第一從智慧財產區塊的第一儲存單元中的第一控制資訊而對第一資料執行第一處理；主智慧財產區塊，經組態以回應於接收藉由對所述第一資料執行所述第一處理獲得的第一處理結果而對第二資料執行第二處理，其中執行所述第二處理是基於儲存於所述主智慧財產區塊的第二儲存單元中的第二控制資訊；以及更新控制單元，經組態以回應於對所述第一資料執行所述第一處理以及對所述第二資料執行所述第二處理而判定儲存於所述第一儲存單元中的所述第一控制資訊的更新時間或儲存於所述第二儲存單元中的所述第二控制資訊的更新時間。
  2. 如申請專利範圍第1項所述的系統晶片，其中所述更新控制單元包括：第一從更新控制單元，經組態以判定儲存於所述第一從智慧財產區塊的所述第一儲存單元中的所述第一控制資訊的所述更新時間；以及主更新控制單元，經組態以判定儲存於所述主智慧財產區塊的所述第二儲存單元中的所述第二控制資訊的所述更新時間。
  3. 如申請專利範圍第2項所述的系統晶片，其中判定所述第一控制資訊的所述更新時間是基於所述第一資料的性質。
  4. 如申請專利範圍第2項所述的系統晶片，其中所述第一從更新控制單元經組態以在對所述第一資料執行所述第一處理之後 更新儲存於所述第一儲存單元中的所述第一控制資訊，且所述第一從更新控制單元在所述第一處理結果不影響所述主智慧財產區塊時不受所述主更新控制單元控制。
  5. 如申請專利範圍第2項所述的系統晶片，更包括：包括第二從更新控制單元的第二從智慧財產區塊，其中所述第一從更新控制單元以及所述第二從更新控制單元經組態以在所述第一控制資訊回應於自所述主更新控制單元接收更新指令而更新時，同時更新儲存於所述第一儲存單元中的所述第一控制資訊。
  6. 如申請專利範圍第2項所述的系統晶片，其中所述第一從更新控制單元經組態以將控制儲存於所述第一儲存單元中的所述第一控制資訊的所述更新時間的請求傳輸至所述主更新控制單元，且回應於自所述主更新控制單元接收更新指令而更新所述第一控制資訊，且所述主更新控制單元經組態以執行所述第二處理，且隨後更新所述第二控制資訊，所述更新與將所述更新指令傳輸至所述第一從更新控制單元實質上同時進行。
  7. 如申請專利範圍第2項所述的系統晶片，更包括：包括第二從更新控制單元的第二從智慧財產區塊，其中所述第一從更新控制單元以及所述第二從更新控制單元各自經組態以將在執行所述第一處理之後控制儲存於所述第一儲存單元中的所述第一控制資訊的更新的請求傳輸至所述主更新控制單元，且在所述第一控制資訊回應於自所述主更新控制單元接收更新指令而更新時同時更新儲存於所述第一儲存單元中的所述 第一控制資訊，其中所述主更新控制單元經組態以執行所述第二處理，且隨後更新所述第二控制資訊，所述更新與將所述更新指令傳輸至所述第一從智慧財產區塊以及所述第二從智慧財產區塊中的每一者實質上同時進行。
  8. 如申請專利範圍第1項所述的系統晶片，其中所述第一處理以及所述第二處理是對所述系統晶片中所處理的影像資料的畫面單元進行執行。
  9. 如申請專利範圍第1項所述的系統晶片，其中所述第一處理以及所述第二處理是分別由所述第一從智慧財產區塊以及所述主智慧財產區塊非同步地執行。
  10. 如申請專利範圍第1項所述的系統晶片，當所述系統晶片是多媒體裝置時，所述第一資料以及所述第二資料形成三維影像，且所述多媒體裝置經組態以處理並顯示所述三維影像。
TW103106163A 2013-03-14 2014-02-25 系統晶片 TWI611346B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??10-2013-0027486 2013-03-14
KR1020130027486A KR101946455B1 (ko) 2013-03-14 2013-03-14 시스템 온-칩 및 이의 동작 방법

Publications (2)

Publication Number Publication Date
TW201439903A TW201439903A (zh) 2014-10-16
TWI611346B true TWI611346B (zh) 2018-01-11

Family

ID=51419111

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103106163A TWI611346B (zh) 2013-03-14 2014-02-25 系統晶片

Country Status (6)

Country Link
US (1) US9519487B2 (zh)
JP (1) JP2014179100A (zh)
KR (1) KR101946455B1 (zh)
CN (1) CN104050131B (zh)
DE (1) DE102014103272A1 (zh)
TW (1) TWI611346B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108229196B (zh) * 2016-12-09 2021-09-07 上海新微技术研发中心有限公司 一种具有存储单元物理保护机制的soc芯片及方法
JP6939665B2 (ja) * 2018-03-15 2021-09-22 オムロン株式会社 ネットワークシステム
KR20230163881A (ko) 2022-05-24 2023-12-01 삼성전자주식회사 입출력 메모리 관리 유닛과 이를 포함하는 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050198439A1 (en) * 2004-03-04 2005-09-08 Fredy Lange Cache memory prefetcher
US20110010521A1 (en) * 2009-07-13 2011-01-13 James Wang TLB Prefetching
TWI361614B (zh) * 2008-11-18 2012-04-01 Panasonic Corp
TW201310441A (zh) * 2011-08-25 2013-03-01 Mstar Semiconductor Inc 影像刷新方法以及相關影像處理裝置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6118235A (ja) 1984-07-04 1986-01-27 Nec Corp デイジタル通信システムにおける同期方式
US7171542B1 (en) 2000-06-19 2007-01-30 Silicon Labs Cp, Inc. Reconfigurable interface for coupling functional input/output blocks to limited number of i/o pins
US6687769B2 (en) 2001-03-16 2004-02-03 Texas Instruments Incorporated Serial peripheral interface with high performance buffering scheme
US6907478B2 (en) 2003-02-18 2005-06-14 Adaptec, Inc. Systems and methods optimizing data transfer throughput of a system on chip
EP1711934A1 (en) 2004-01-28 2006-10-18 Koninklijke Philips Electronics N.V. Displaying on a matrix display
KR20060064146A (ko) 2004-12-08 2006-06-13 어보브반도체 주식회사 저전력 마이크로 컨트롤러
EP2110754B1 (de) 2005-06-23 2019-02-13 Hilscher Gesellschaft Für Systemautomation MBH Verfahren und Vorrichtung zur Synchronisation von Busteilnehmern eines Automatisierungssystems
US8984256B2 (en) * 2006-02-03 2015-03-17 Russell Fish Thread optimized multiprocessor architecture
US7622963B2 (en) 2007-10-01 2009-11-24 Silicon Laboratories Inc. General purpose comparator with multiplexer inputs
US8023557B2 (en) 2007-12-31 2011-09-20 Silicon Laboratories Inc. Hardware synchronizer for 802.15.4 radio to minimize processing power consumption
US7913012B2 (en) 2007-12-31 2011-03-22 Silicon Laboratories, Inc. System and method for connecting a master device with multiple groupings of slave devices via a LINBUS network
EP2368863A1 (de) 2010-03-22 2011-09-28 Sika Technology AG Zusatzmittel für hydraulisch abbindende Systeme mit verbesserter Verarbeitbarkeit
KR101682116B1 (ko) 2010-03-30 2016-12-02 삼성전자주식회사 디스플레이 컨트롤러와 상기 디스플레이 컨트롤러를 포함하는 디스플레이 시스템
US20120054379A1 (en) 2010-08-30 2012-03-01 Kafai Leung Low power multi-touch scan control system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050198439A1 (en) * 2004-03-04 2005-09-08 Fredy Lange Cache memory prefetcher
TWI361614B (zh) * 2008-11-18 2012-04-01 Panasonic Corp
US20110010521A1 (en) * 2009-07-13 2011-01-13 James Wang TLB Prefetching
TW201310441A (zh) * 2011-08-25 2013-03-01 Mstar Semiconductor Inc 影像刷新方法以及相關影像處理裝置

Also Published As

Publication number Publication date
TW201439903A (zh) 2014-10-16
DE102014103272A1 (de) 2014-09-18
JP2014179100A (ja) 2014-09-25
US9519487B2 (en) 2016-12-13
CN104050131A (zh) 2014-09-17
KR101946455B1 (ko) 2019-02-11
US20140281381A1 (en) 2014-09-18
KR20140112860A (ko) 2014-09-24
CN104050131B (zh) 2018-05-29

Similar Documents

Publication Publication Date Title
TWI242139B (en) Apparatus, method and system for rendering multiple images
KR20190117635A (ko) 이미지 유창성을 향상하는 방법 및 장치
EP1880277B1 (en) Command execution controlling apparatus, command execution instructing apparatus and command execution controlling method
US8661440B2 (en) Method and apparatus for performing related tasks on multi-core processor
JP5578713B2 (ja) 情報処理装置
TWI611346B (zh) 系統晶片
CN107077376B (zh) 帧缓存实现方法、装置、电子设备和计算机程序产品
WO2006123547A1 (ja) 情報処理装置、システム、方法およびプロセッサ
CN107682730B (zh) 图层叠加处理方法、图层叠加处理装置和视频处理器
US20180167601A1 (en) Flicker-free remoting support for server-rendered stereoscopic imaging
US20190197663A1 (en) Graphics processor that performs warping, rendering system having the graphics processor, and method of operating the graphics processor
JP2006301724A (ja) メモリコントローラ、画像処理コントローラ及び電子機器
EP1647887A2 (en) Apparatus for efficient image processing
JP4011082B2 (ja) 情報処理装置、グラフィックプロセッサ、制御用プロセッサおよび情報処理方法
JP4190476B2 (ja) グラフィックプロセッサ、制御用プロセッサおよび情報処理装置
US8803900B2 (en) Synchronization with semaphores in a multi-engine GPU
US20160253774A1 (en) Method and apparatus for directing application requests for rendering
JP2002244646A (ja) データ処理システム及びデータ処理方法、コンピュータプログラム、記録媒体
JP7121103B2 (ja) データ処理装置及び関連製品
JP6146508B1 (ja) 同期処理ユニット、デバイス、システムおよび方法
JP2005346513A (ja) 半導体装置
JP2021060726A (ja) データ処理システムおよびデータ処理システムの制御方法
JP2012123465A (ja) データ処理装置
JPH1185673A (ja) 共有バスの制御方法とその装置
JP2015034891A (ja) レジスタ設定制御装置