DE102014103272A1 - Ein-Chip-System und Verfahren zum Betreiben desselben - Google Patents

Ein-Chip-System und Verfahren zum Betreiben desselben Download PDF

Info

Publication number
DE102014103272A1
DE102014103272A1 DE102014103272.1A DE102014103272A DE102014103272A1 DE 102014103272 A1 DE102014103272 A1 DE 102014103272A1 DE 102014103272 A DE102014103272 A DE 102014103272A DE 102014103272 A1 DE102014103272 A1 DE 102014103272A1
Authority
DE
Germany
Prior art keywords
update
block
control unit
processing
slave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102014103272.1A
Other languages
English (en)
Inventor
Sung-Hoo Choi
Kee-Moon Chun
Jae-Sop KONG
Sung-Chul Yoon
Dong-han Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102014103272A1 publication Critical patent/DE102014103272A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Stored Programmes (AREA)
  • Advance Control (AREA)
  • Microcomputers (AREA)
  • Memory System (AREA)

Abstract

Ein Ein-Chip-System (SoC) enthält einen Slave-Geistiges-Eigentum(IP)-Block (FB1), einen Master-IP-Block (FB2) und eine Aktualisierungssteuereinheit (UCTL1, UCTL2). Der Slave-IP-Block (FB1) ist konfiguriert zum Durchführen einer ersten Verarbeitung von ersten Daten (DAT1) auf der Grundlage von in einer ersten Speichereinheit (ST1) gespeicherter erster Steuerinformation (Inf_cf1). Der Master-IP-Block (FB2) ist konfiguriert zum Durchführen einer zweiten Verarbeitung von zweiten Daten (DAT2) als Antwort auf Empfangen eines durch Durchführen der ersten Verarbeitung von den ersten Daten (DAT1) erhaltenen ersten Verarbeitungsergebnisses (RST1). Durchführen der zweiten Verarbeitung basiert auf in einer zweiten Speichereinheit (ST2) gespeicherter zweiter Steuerinformation (Inf_cf2). Die Aktualisierungseinheit (UCTL1, UCTL2) ist konfiguriert zum Bestimmen einer Aktualisierungszeit der ersten Steuerinformation (Inf_cf1) oder einer Aktualisierungszeit der zweiten Steuerinformation (Inf_cf2) als Antwort auf eine Durchführung der ersten Verarbeitung und eine Durchführung der zweiten Verarbeitung.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
  • Diese Anmeldung beansprucht die Priorität gemäß 35 U. S. C. § 119 der am 14. März 2013 eingereichten koreanischen Patentanmeldung Nr. 10-2013-0027486 , deren Offenbarung hiermit durch Inbezugnahme in ihrer Gesamtheit mit aufgenommen wird.
  • TECHNISCHES GEBIET
  • Beispielhafte Ausführungsformen des vorliegenden erfinderischen Konzepts beziehen sich auf ein Ein-Chip-System sowie auf ein Verfahren zum Betreiben desselben, und insbesondere auf ein Ein-Chip-System, das eine schnelle und genaue Antwort auf eine externe Anforderung bereitstellen kann, sowie auf ein Verfahren zum Betreiben desselben.
  • DISKUSSION DER VERWANDTEN TECHNIK
  • Da die Verwendung von Ein-Chip-Systemen (SoCs) in elektronischen Vorrichtungen zunehmen, nehmen auch Verarbeitungsanforderungen von SoCs, wie z. B. Geschwindigkeits- und Genauigkeits-Anforderungen bezüglich dem Betrieb von SoCs zu.
  • KURZFASSUNG
  • Beispielhafte Ausführungsformen des vorliegenden erfinderischen Konzepts sehen ein Ein-Chip-System (SoC), das eine geforderte Operation in einer schnellen und genauen Art und Weise verarbeiten kann, sowie ein Verfahren des Betreibens desselben vor.
  • Gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts enthält ein SoC einen Slave-Geistiges-Eigentum-Block (Slave-IP-Block) zum Durchführen einer ersten Verarbeitung an Daten auf der Grundlage von in einer ersten Speichereinheit des Slave-IP-Blocks gespeicherter erster Steuerinformation, einen Master-IP-Block, der eine zweite Verarbeitung durchführt durch Empfangen eines Ergebnisses, das erhalten wurde durch Durchführen einer ersten Verarbeitung an den Daten auf der Grundlage von zweiter Steuerinformation, die in einer zweiten Speichereinheit des Master-IP-Blocks gespeichert ist, und eine Aktualisierungssteuereinheit zum Bestimmen einer Aktualisierungszeit der in der ersten Speichereinheit gespeicherten ersten Steuerinformation oder einer Aktualisierungszeit der in der zweiten Speichereinheit gespeicherten zweiten Steuerinformation gemäß der ersten Verarbeitung und der zweiten Verarbeitung, die an den Daten durchgeführt wurden.
  • Gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts enthält ein elektronisches System mit einer Mehrzahl von mit einem Bus verbundenen funktionellen Blöcken einen ersten funktionellen Block mit einer ersten Aktualisierungssteuereinheit zum Aktualisieren von einer in einer ersten Speichereinheit gespeicherten ersten Steuerinformation gemäß einem Ergebnis, das erhalten wurde durch Durchführen einer ersten Verarbeitung an ersten Daten auf der Grundlage der in der ersten Speichereinheit gespeicherten ersten Steuerinformation, unter der Mehrzahl von funktionellen Blöcken, sowie einen zweiten funktionellen Block mit einer zweiten Aktualisierungssteuereinheit zum Aktualisieren von in einer zweiten Speichereinheit gespeicherter zweiter Steuerinformation gemäß einem Ergebnis, das erhalten wurde durch Durchführen einer zweiten Verarbeitung an zweiten Daten auf der Grundlage der in der zweiten Speichereinheit gespeicherten zweiten Steuerinformation, unter der Mehrzahl von funktionellen Blöcken. Jede von der ersten Aktualisierungssteuereinheit und der zweiten Aktualisierungssteuereinheit bestimmt Aktualisierungszeiten der ersten Steuerinformation und der zweiten Steuerinformation gemäß einer Korrelation zwischen dem Ergebnis, das erhalten wurde durch Durchführen der ersten Verarbeitung an den ersten Daten, und dem Ergebnis, das erhalten wurde durch Durchführen der zweiten Verarbeitung an den zweiten Daten.
  • Gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts enthält ein Verfahren des Betreibens eines SoC eine Verarbeitung von Daten auf der Grundlage von in einer Speichereinheit gespeicherter Steuerinformation, wobei ein optionaler funktioneller Block die Verarbeitung durchführt, und ein Aktualisieren der Steuerinformation gemäß einem Ergebnis, das erhalten wurde durch Verarbeitung der Daten, wobei der optionale funktionelle Block das Aktualisieren durchführt. Bestimmen des Ergebnisses, das erhalten wurde durch Verarbeitung der Daten, ist korreliert mit einem Ergebnis, das erhalten wurde durch Verarbeitung der Daten in einem anderen funktionellen Block, und der optionale funktionelle Block führt das Bestimmen durch. Wenn bestimmt wurde, dass das Ergebnis, das durch Verarbeitung der Daten erhalten wurde, mit dem Ergebnis korreliert ist, das erhalten wurde durch Verarbeitung der Daten in dem anderen funktionellen Block, kann Synchronisieren des Aktualisierens der Steuerinformation in dem optionalen funktionellen Block und des Aktualisierens der Steuerinformation in dem anderen funktionellen Block durchgeführt werden.
  • Gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts ist ein computerlesbares Aufzeichnungsmedium vorgesehen, das ein Programm zum Ausführen des obigen Verfahrens speichert.
  • Gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts enthält ein SoC einen ersten Slave-Geistiges-Eigentum-(IP)-Block, der konfiguriert ist zum Durchführen einer ersten Verarbeitung von ersten Daten auf der Grundlage von in einer ersten Speichereinheit des ersten Slave-IP-Blocks gespeicherter erster Steuerinformation, einen Master-IP-Block, der konfiguriert ist zum Durchführen einer zweiten Verarbeitung von zweiten Daten als Antwort auf ein Empfangen eines ersten Verarbeitungsergebnisses, das erhalten wurde durch Durchführen der ersten Verarbeitung von den ersten Daten, wobei Durchführen der zweiten Verarbeitung auf einer zweiten Steuerinformation basiert, die in einer zweiten Speichereinheit des Master-IP-Blocks gespeichert ist, und eine Aktualisierungssteuereinheit, die konfiguriert ist zum Bestimmen einer Aktualisierungszeit der ersten Steuerinformation, die in der ersten Speichereinheit gespeichert ist, oder einer Aktualisierungszeit der zweiten Steuerinformation, die in der zweiten Speichereinheit gespeichert ist, als Antwort auf das Durchführen der ersten Verarbeitung von den ersten Daten und das Durchführen der zweiten Verarbeitung von den zweiten Daten.
  • Gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts enthält ein elektronisches System einen ersten funktionellen Block mit einer ersten Aktualisierungssteuereinheit, wobei die erste Aktualisierungssteuereinheit konfiguriert ist zum Aktualisieren von einer in einer ersten Speichereinheit gespeicherten ersten Steuerinformation gemäß einem ersten Ergebnis, das erhalten wurde durch Durchführen einer ersten Verarbeitung von ersten Daten auf der Grundlage der ersten Steuerinformation, und einen zweiten funktionellen Block mit einer zweiten Aktualisierungssteuereinheit, wobei die zweite Aktualisierungssteuereinheit konfiguriert ist zum Aktualisieren von in einer zweiten Speichereinheit gespeicherter zweiter Steuerinformation gemäß einem zweiten Ergebnis, das erhalten wurde durch Durchführen einer zweiten Verarbeitung von zweiten Daten auf der Grundlage der zweiten Steuerinformation. Die erste Aktualisierungssteuereinheit und die zweite Aktualisierungssteuereinheit sind konfiguriert zum Bestimmen von Aktualisierungszeiten der ersten Steuerinformation und der zweiten Steuerinformation gemäß einer Korrelation zwischen dem ersten Ergebnis und dem zweiten Ergebnis.
  • Gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts enthält ein Verfahren des Betreibens eines SoC eine Verarbeitung von Daten durch einen ersten funktionellen Block auf der Grundlage von erster Steuerinformation, die in einer Speichereinheit gespeichert ist, und Aktualisieren der ersten Steuerinformation durch den ersten funktionellen Block gemäß einem ersten Ergebnis, das erhalten wurde durch Verarbeitung der Daten. Aktualisieren der ersten Steuerinformation enthält Bestimmen durch den ersten funktionellen Block, ob das durch Verarbeitung der Daten erhaltene erste Ergebnis mit einem durch Verarbeitung der Daten in einem zweiten funktionellen Block erhaltenen zweiten Ergebnis korreliert, und ein Synchronisieren des Aktualisierens der ersten Steuerinformation in dem funktionellen Block und des Aktualisieren von zweiter Steuerinformation in dem zweiten funktionellen Block nach dem Bestimmen, dass das erste Ergebnis mit dem zweiten Ergebnis korreliert.
  • Gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts enthält ein Verfahren des Betreibens eines SoC ein Durchführen einer ersten Verarbeitung von ersten Daten durch einen Slave-Geistiges-Eigentum-(IP)-Block auf der Grundlage von in einer ersten Speichereinheit des Slave-IP-Blocks gespeicherter erster Steuerinformation, ein Durchführen einer zweiten Verarbeitung von zweiten Daten durch einen Master-IP-Block als Antwort auf ein Empfangen eines ersten Verarbeitungsergebnisses, das erhalten wurde durch Durchführen der ersten Verarbeitung von den ersten Daten, wobei Durchführen der zweiten Verarbeitung auf in einer zweiten Speichereinheit des Master-IP-Blocks gespeicherter zweiter Steuerinformation basiert, und Bestimmen einer Aktualisierungszeit der ersten Steuerinformation oder einer Aktualisierungszeit der zweiten Steuerinformation als Antwort auf ein Durchführen der ersten Verarbeitung von den ersten Daten und ein Durchführen der zweiten Verarbeitung von den zweiten Daten.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die obigen und weiteren Merkmale des vorliegenden erfinderischen Konzepts werden anschaulicher durch Beschreiben von beispielhaften Ausführungsformen davon im Detail mit Bezug auf die begleitenden Zeichnungen, in denen:
  • 1 ein Blockdiagramm eines Ein-Chip-Systems (SoC) gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts ist;
  • 2 ein Blockdiagramm einer Aktualisierungssteuereinheit aus 1, die in einem funktionellen Block enthalten ist, gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts ist;
  • 3 ein Blockdiagramm des SoC aus 1, das weiter einen dritten funktionellen Block enthält, gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts ist;
  • 4 ein Blockdiagramm einer Multimedia-Vorrichtung, die unter Verwendung des SoC aus 1 ausgebildet ist, gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts ist;
  • 5 ein Blockdiagramm eines Spezialfunktionsregisters (SFR) aus 4 gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts ist;
  • 6 ein Blockdiagramm eines elektronischen Systems mit dem SoC aus 1 gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts ist;
  • 7 ein Diagramm eines Beispiels von Signalen, die zum Steuern des Aktualisierens von Steuerinformation in dem SoC aus 1 verwendet werden, gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts ist;
  • 8 und 9 Signalflussdiagramme sind, die Signale aus 7 gemäß beispielhaften Ausführungsformen des vorliegenden erfinderischen Konzepts zeigen;
  • 10 ein Diagramm eines Beispiels von Signalen zwischen einem ersten funktionellen Block und einem zweiten funktionellen Block ist, die gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts verwendet werden zum Steuern des Aktualisierens von Steuerinformation in dem SoC aus 1;
  • 11 ein Signalflussdiagramm ist, das Signale zeigt, die verwendet werden zum Aktualisieren von Steuerinformation in dem SoC aus 1, gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts;
  • 12 ein Diagramm eines Beispiels von Signalen ist, die verwendet werden zum Steuern des Aktualisieren von Steuerinformation in dem SoC aus 3 gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts;
  • 13 und 14 Signalflussdiagramme sind, die Signale aus 12 gemäß beispielhaften Ausführungsformen des vorliegenden erfinderischen Konzepts zeigen;
  • 15 ein Diagramm einer beispielhaften Umsetzung des Flusses von in 14 gezeigten Signalen gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts ist;
  • 16 ein Signalflussdiagramm ist, das die Signale aus 12 gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts zeigt;
  • 17 eine Mobilvorrichtung darstellt, bei der ein Bildwechsel einem Benutzer nicht in Echtzeit bereitgestellt wird;
  • 18 ein Diagramm ist, das funktionelle Blöcke des SoC aus 1 darstellt gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts;
  • 19 ein Signalflussdiagramm ist, das Signale zeigt, die verwendet werden zum Aktualisieren von Steuerinformation, wenn die Steuerinformation in einer Frame-Einheit in dem SoC aus 1 aktualisiert wird, gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts;
  • 20 ein Flussdiagramm eines Verfahrens zum Betreiben eines SoC gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts ist; und
  • 21 ein Flussdiagramm eines Verfahrens des Aktualisierens von Steuerinformation aus 20 gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts ist.
  • DETAILLIERTE BESCHREIBUNG VON DEN BEISPIELHAFTEN AUSFÜHRUNGSFORMEN
  • Beispielhafte Ausführungsformen des vorliegenden erfinderischen Konzepts werden ausführlicher im Folgenden beschrieben werden mit Bezug auf die begleitenden Zeichnungen. Gleiche Bezugsziffern können sich in den beigefügten Zeichnungen durchgehend auf gleiche Elemente beziehen.
  • 1 ist ein Blockdiagramm eines Ein-Chip-Systems (SoC) gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts.
  • Bezug nehmend auf 1 enthält das SoC gemäß einer beispielhaften Ausführungsform eine erste Aktualisierungssteuereinheit UCTL1 und eine zweite Aktualisierungssteuereinheit UCTL2. Die erste Aktualisierungssteuereinheit UCTL1 steuert Aktualisieren der ersten Steuerinformation Inf_cf1 in einem ersten funktionellen Block FB1. Die zweite Aktualisierungssteuereinheit UCTL2 steuert Aktualisieren von zweiter Steuerinformation Inf_cf2 in einem zweiten funktionellen Block FB2. Zum Beispiel bestimmen die erste Aktualisierungssteuereinheit UCTL1 und die zweite Aktualisierungssteuereinheit UCTL2 jeweilig die erste Steuerinformation Inf_cf1 und die zweite Steuerinformation Inf_cf2 gemäß einer Korrelation zwischen einem ersten Ergebnis RST1, das erhalten wurde durch Verarbeitung von ersten Daten DTA1, und einem zweiten Ergebnis RST2, das erhalten wurde durch Verarbeitung von zweiten Daten DTA2. Dieser Prozess wird weiter unten beschrieben werden.
  • Der erste funktionelle Block FB1 enthält eine erste Speichereinheit ST1, die die erste Steuerinformation Inf_cf1 speichert. Der erste funktionelle Block FB1 verarbeitet die ersten Daten DTA1 als Antwort auf eine externe Anforderung auf der Grundlage der ersten Steuerinformation Inf_cf1, die in der ersten Speichereinheit ST1 gespeichert ist. Wenn z. B. eine angeforderte Operation des ersten funktionellen Blocks FB1 eine Anforderung ist zum Durchführen von Farbkompensation für die ersten Daten DTA1 (z. B. Bilddaten in dem gegenwärtigen Beispiel), kann der erste funktionelle Block FB1 die Farbkompensationsanforderung verarbeiten und Farbkompensation durchführen auf der Grundlage der ersten Steuerinformation Inf_cf1, die Parameter gemäß der Farbkompensationsanforderung enthalten kann. Zum Zwecke der Erklärung kann die Operation des ersten funktionellen Blocks FB1, z. B. Verarbeitung der ersten Daten DTA1, hier als eine erste Verarbeitung bezeichnet werden. Weiter können sich der Einfachheit der Beschreibung halber hier beschriebene beispielhafte Ausführungsformen auf erste und/oder zweite Daten DTA1 und DTA2 beziehen, die Bilddaten sind, und können sich auf eine Farbkompensationsoperation beziehen, die an ersten und/oder zweiten Daten DTA1 und DTA2 durchgeführt wird. Jedoch soll verstanden werden, dass beispielhafte Ausführungsformen nicht auf Bilddaten und Farbkompensationsoperationen beschränkt sind.
  • Die erste Verarbeitung des ersten funktionellen Blocks FB1 kann durchgeführt werden in einer ersten funktionellen Logikeinheit FL1, die in dem ersten funktionellen Block FB1 enthalten ist. Die erste funktionelle Logikeinheit FL1 kann das durch Verarbeitung der ersten Daten DTA1 erhaltene Ergebnis RST1 erzeugen. Der erste funktionelle Block FB1 kann das Ergebnis RST1 ausgeben. Jedoch kann wie unten beschrieben, wenn das durch Verarbeitung der ersten Daten DTA1 erhaltene Ergebnis RST1 nur den ersten funktionellen Block FB1 betrifft, das durch Verarbeitung der ersten Daten DTA1 erhaltene Ergebnis RST1 nicht nach außerhalb des ersten funktionellen Blocks FB1 ausgegeben werden. Alternativ kann nur Information, ob die ersten Daten DTA1 vollständig verarbeitet wurden, außerhalb des funktionellen Blocks FB1 bereitgestellt werden (z. B. an einen Prozessor aus 6 wie unten beschrieben) zum Anfordern einer Verarbeitung der ersten Daten DTA1. Dies kann auch auf andere funktionelle Blöcke zutreffen, die weiter unten beschrieben werden.
  • Genauso enthält der zweite funktionelle Block FB2 eine zweite Speichereinheit ST2, welche die zweite Steuerinformation Inf_cf2 speichert. Der zweite funktionelle Block FB2 verarbeitet die zweiten Daten DTA2 als Antwort auf eine externe Anforderung auf der Grundlage der zweiten Steuerinformation Inf_cf2, welche in der zweiten Speichereinheit ST2 gespeichert ist. Verarbeitung der zweiten Daten DTA2 auf der Grundlage der zweiten Steuerinformation Inf_cf2 kann ähnlich zu der oben beschriebenen Operation bezüglich des ersten funktionellen Blocks FB1 sein.
  • Der Einfachheit der Beschreibung halber kann der Betrieb des zweiten funktionellen Blocks FB2, z. B. Verarbeitung der zweiten Daten DTA2, hier als zweite Verarbeitung bezeichnet werden. Die zweite Verarbeitung des zweiten funktionellen Blocks FB2 kann durchgeführt werden in einer zweiten funktionellen Logikeinheit FL2, die in dem zweiten funktionellen Block FB2 enthalten ist. Die zweite funktionelle Logikeinheit FL2 kann das durch Verarbeitung der zweiten Daten DTA2 erhaltene Ergebnis RST2 erzeugen. Der zweite funktionelle Block FB2 kann das Ergebnis RST2 ausgeben.
  • Wenn das erste Verarbeitungsergebnis RST1 erzeugt ist, kann ein erstes Abschlusssignal XDON1 bezüglich des Abschlusses der ersten Verarbeitung der ersten Daten DTA1 an die erste Aktualisierungssteuereinheit UCTL1 bereitgestellt werden. Wenn das zweite Verarbeitungsergebnis RST2 erzeugt ist, kann ein zweites Abschlusssignal XDON2 bezüglich des Abschlusses der zweiten Verarbeitung der zweiten Daten DTA2 an die zweite Aktualisierungssteuereinheit UCTL2 bereitgestellt werden.
  • Wenn das erste Abschlusssignal XDON1 an die erste Aktualisierungssteuereinheit UCTL1 eingegeben ist, kann die erste Aktualisierungssteuereinheit UCTL1 eine Aktualisierungszeit der ersten Steuerinformation Inf_cf1 steuern. Wenn das zweite Abschlusssignal XDON2 an die zweite Aktualisierungssteuereinheit UCTL2 eingegeben ist, kann die zweite Aktualisierungssteuereinheit UCTL2 eine Aktualisierungszeit der zweiten Steuerinformation Inf_cf2 steuern. Wenn die Aktualisierungszeit der ersten Steuerinformation Inf_cf1 bestimmt ist, kann die erste Aktualisierungssteuereinheit UCTL1 anweisen, dass die erste Steuerinformation Inf_cf1 aktualisiert wird, wobei das erste Abschlusssignal XDON1 verwendet wird. Wenn die Aktualisierungszeit der zweiten Steuerinformation Inf_cf2 bestimmt ist, kann die zweite Aktualisierungssteuereinheit UCTL2 anweisen, dass die zweite Steuerinformation Inf_cf2 aktualisiert wird, wobei das zweite Abschlusssignal XDON2 verwendet wird.
  • Wie oben beschrieben kann gemäß der Korrelation zwischen dem durch Verarbeitung der ersten Daten DTA1 erhaltenen Ergebnis RST1 und dem durch Verarbeitung der zweiten Daten DTA2 erhaltenen Ergebnis RST2 eine Aktualisierungszeit der ersten Steuerinformation Inf_cf1 und der zweiten Steuerinformation Inf_cf2 bestimmt werden. Zum Beispiel wenn das erste Verarbeitungsergebnis RST1 nur den ersten funktionellen Block FB1 betrifft, wenn z. B. das erste Verarbeitungsergebnis RST1 keinen anderen funktionellen Block (z. B. den zweiten funktionellen Block FB2) betrifft, sind das durch Verarbeitung der ersten Daten DTA1 erhaltene Ergebnis RST1 und das durch Verarbeitung der zweiten Daten DTA2 erhaltene Ergebnis RST2 miteinander korreliert. Ein Beispiel eines ersten Verarbeitungsergebnisses RST1, das keinen weiteren funktionellen Block betrifft, ist eine Änderung in einer Adresse eines Frame-Puffers, der nur in dem ersten funktionellen Block FB1 verwendet wird.
  • Wenn das erste Verarbeitungsergebnis RST1 ein Ergebnis ist, das erhalten wurde durch Minimieren oder Verringern einer Größe der ersten Daten DTA1, und das zweite Verarbeitungsergebnis RST2 ein Ergebnis ist, das Erhalten wurde durch Durchführen von z. B. Farbkompensationsverarbeiten an den zweiten Daten DTA2 durch Empfangen des ersten Verarbeitungsergebnisses RST1 als die zweiten Daten DTA2, sind das erste Verarbeitungsergebnis RST1 und das zweite Verarbeitungsergebnis RST2 miteinander korreliert. Zum Beispiel, wenn der zweite funktionelle Block FB2 das erste Verarbeitungsergebnis RST1 empfängt und Farbkompensationsverarbeitung durchführt, sollte eine Größe der zweiten Daten DTA2 verringert werden.
  • Die in der ersten Speichereinheit ST1 gespeicherte erste Steuerinformation Inf_cf1, die dem durch Verarbeitung der ersten Daten DTA1 erhaltenen Ergebnis RST1 entspricht, sollte aktualisiert werden. Genauso sollte die in der zweiten Speichereinheit ST2 gespeicherte zweite Steuerinformation Inf_cf2, die dem durch Verarbeitung der zweiten Daten DTA2 erhaltenen Ergebnis entspricht, auch aktualisiert werden. In dieser Hinsicht sollten, wenn Verarbeitung der oben beschriebenen verschiedenen funktionellen Blöcke korreliert ist, Aktualisieren der ersten Steuerinformation Inf_cf1 und der zweiten Steuerinformation Inf_cf2 synchronisiert werden.
  • Zum Erreichen von Synchronisation können gemäß beispielhaften Ausführungsformen die erste Aktualisierungssteuereinheit UCTL1 und die zweite Aktualisierungssteuereinheit UCTL2 miteinander kommunizieren zum Steuern der Aktualisierungszeit der ersten Steuerinformation Inf_cf1 und der zweiten Steuerinformation Inf_cf2. 1 zeigt ein Beispiel, bei dem die erste Aktualisierungssteuereinheit UCTL1 eine Aktualisierungsanweisungsanforderung REQ_ud an die zweite Aktualisierungssteuereinheit UCTL2 sendet und die zweite Aktualisierungssteuereinheit UCTL2 eine Aktualisierungsanweisungsantwort RES_ud zum Steuern der Aktualisierungszeit der ersten Steuerinformation Inf_cf1 an die erste Aktualisierungssteuereinheit UCTL1 sendet als Antwort auf die Aktualisierungsanweisungsanforderung REQ_ud.
  • Obwohl das erste Verarbeitungsergebnis RST1 von dem ersten funktionellen Block FB1 und die Aktualisierungsanweisungsanforderung REQ_ud und die Aktualisierungsanweisungsantwort RES_ud zwischen dem ersten funktionellen Block und dem zweiten funktionellen Block FB2 durch verschiedene Leitungen in 1 gesendet und empfangen werden, sind beispielhafte Ausführungsformen nicht darauf beschränkt. Zum Beispiel können diese Signale durch die gleiche Leitung gesendet oder empfangen werden, oder die Signale können zusammen in verschiedenen Kombinationen gruppiert oder über zwei oder mehr Leitungen gesendet werden.
  • Beispielhafte Ausführungsformen des vorliegenden erfinderischen Konzepts sehen einen Aufbau und einen Betrieb zum Verbessern der Synchronisation des Aktualisieren von Steuerinformation vor, wenn die Verarbeitung von verschiedenen funktionellen Blöcken korreliert ist. Verschiedene Beispiele des SoC aus 1 werden hier beschrieben werden.
  • Bezug nehmend auf 1 werden die erste Aktualisierungssteuereinheit UCTL1 und die zweite Aktualisierungssteuereinheit UCTL2 als außerhalb des ersten funktionellen Blocks FB1 bzw. des zweiten funktionellen Blocks FB2 angeordnet gezeigt. Jedoch sind beispielhafte Ausführungsformen nicht darauf beschränkt. Zum Beispiel kann wie in 2 gezeigt die erste Aktualisierungssteuereinheit UCTL1 in den ersten funktionellen Block FB1 enthalten sein. Zum Beispiel kann die erste Aktualisierungssteuereinheit UCTL1 in einer Aktualisierungslogikeinheit UL enthalten sein, die in der ersten Speichereinheit ST1 des ersten funktionellen Blocks FB1 enthalten ist, wie in 5 gezeigt ist. Genauso kann die zweite Aktualisierungssteuereinheit UCTL2 in dem zweiten funktionellen Block FB2 enthalten sein.
  • Bezug nehmend auf 1 enthält das SoC aus 1 zwei funktionelle Blöcke. Jedoch sind beispielhafte Ausführungsformen nicht darauf beschränkt. Zum Beispiel kann wie in 3 gezeigt das SoC gemäß einer beispielhaften Ausführungsform weiter einen dritten funktionellen Block FB3 enthalten.
  • Der dritte funktionelle Block FB3 kann eine dritte Speichereinheit ST3 enthalten, die dritte Steuerinformation Inf_cf3 speichert. Der dritte funktionelle Block FB3 verarbeitet dritte Daten DTA3 als Antwort auf eine externe Anforderung auf der Grundlage der in der dritten Speichereinheit ST3 gespeicherten dritten Steuerinformation Inf_cf3. Verarbeitung der dritten Daten DTA3 auf der Grundlage der dritten Steuerinformation Inf_cf3 kann gleich dem oben beschriebenen Betrieb des ersten funktionellen Blocks FB1 oder des zweiten funktionellen Blocks FB2 sein. Der Einfachheit der Beschreibung halber kann ein Betrieb des dritten funktionellen Blocks FB3, z. B. die Verarbeitung der dritten Daten DTA3, hier als eine dritte Verarbeitung bezeichnet werden. Die dritte Verarbeitung des dritten funktionellen Blocks FB3 kann in einer dritten funktionellen Logikeinheit FL3 durchgeführt werden, die in dem dritten funktionellen Block FB3 enthalten ist. Die dritte funktionelle Logikeinheit FL3 kann ein durch Verarbeitung der dritten Daten DTA3 erhaltenes drittes Verarbeitungsergebnis RST3 erzeugen. Der dritte funktionelle Block FB3 kann das dritte Verarbeitungsergebnis RST3 ausgeben. Eine dritte Aktualisierungssteuereinheit UCTL3 steuert Aktualisieren der dritten Steuerinformation Inf_cf3, welche die Basis der dritten Verarbeitung in dem dritten funktionellen Block FB3 ist.
  • Ähnlich der oben beschriebenen ersten Aktualisierungssteuereinheit UCTL1 und der zweiten Aktualisierungssteuereinheit UCTL2 kann die dritte Aktualisierungssteuereinheit UCTL3 eine Aktualisierungszeit der dritten Steuerinformation Inf_cf3 verschieden steuern gemäß einer Korrelation zwischen dem dritten Verarbeitungsergebnis RST3 und dem ersten Verarbeitungsergebnis RST1 oder dem zweiten Verarbeitungsergebnis RST2. Ein Beispiel der Operation der dritten Aktualisierungssteuereinheit UCTL3 wird weiter unten beschrieben werden.
  • 4 ist ein Blockdiagramm einer Multimedia-Vorrichtung, die unter Verwendung des SoC aus 1 ausgebildet ist, gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts.
  • Bezug nehmend auf die 1 und 4 kann das SoC aus 1 die Multimedia-Vorrichtung aus 4 sein. Zum Beispiel kann das SoC aus 4 eine Multimedia-Vorrichtung sein, die Daten zum ersten oder zum zweiten verarbeitet und die Daten in einem dreidimensionalen (3D) Bild anzeigt. Zum Beispiel kann das SoC aus 4 die Multimedia-Vorrichtung sein, die zuerst einen Bilddatenwert bei einem Winkel eines linken Auges eines Benutzers (z. B. Linke-Augen-Daten) verarbeitet, und zweitens die Bilddaten bei einem Winkel eines rechten Auges eines Benutzers verarbeitet zum Erzeugen des 3D-Bildes (z. B. Rechte-Augen-Daten). Jedoch ist die Multimedia-Vorrichtung nicht darauf beschränkt.
  • Zum Beispiel können der erste funktionelle Block FB1 und der zweite funktionelle Block FB2 aus 1 der erste Geistiges-Eigentum(IP)-Block IP1 bzw. der zweite IP-Block IP2 aus 4 sein. Ein IP-Block ist ein Schaltungs-Bestandteil, der in dem SoC verwendet wird, und kann z. B. ein Mikroprozessor, ein Speicher, eine Peripherial-Component-Interconnect(PCI)-Vorrichtung, eine Universal-Serial-Bus(USB)-Vorrichtung, eine Media-Access-Control(MAC)-Vorrichtung usw. sein. Das SoC kann eine Mehrzahl von IP-Blöcken enthalten, die verbunden sein können unter Verwendung verschiedener Verfahren zum Unterstützen verschiedener Funktionen. Zum Beispiel Bezug nehmend auf eine Multimedia-Vorrichtung kann eine Multimedia-Vorrichtung eine Mehrzahl von IP-Blöcken enthalten zum Bereitstellen eines lückenlosen Ergebnisses an einen Benutzer durch Durchführen von Datenverarbeitung durch die Mehrzahl von IP-Blöcke. Die Mehrzahl von IP-Blöcken kann eng verbunden sein gemäß einem Datenfluss zwischen der Mehrzahl von IP-Blöcken.
  • Der erste IP-Block IP1 und der zweite IP-Block IP2 aus 4 können z. B. Post-Prozessoren sein, die Bilddaten Nachverarbeiten. Ein Post-Prozessor kann ein Prozessor sein, der das oben beschriebene Farbkompensationsverfahren oder ein Skalierungsverfahren an einem Bild durchführt. Jedoch ist der Post-Prozessor nicht darauf beschränkt. Der erste IP-Block IP1 und der zweite IP-Block IP2 aus 4 können jeweilig eine erste Verarbeitung und eine zweite Verarbeitung unter der Steuerung eines Anzeigecontrollers DCNT durchführen, ähnlich dem ersten funktionellen Block FB1 und dem zweiten funktionellen Block FB2 aus 1. Alternativ können der erste IP-Block IP1 und der zweite IP-Block IP2 aus 4 jeweils durch Durchführen einer ersten Verarbeitung und einer zweiten Verarbeitung erhaltene Ergebnisse an den Anzeigecontroller DCNT senden, ähnlich dem ersten funktionellen Block FB1 und dem zweiten funktionellen Block FB2 aus 1. Der Anzeigecontroller DCNT kann ein dritter IP-Block IP3 des SoC aus 4 sein. Der dritte IP-Block IP3 kann der oben beschriebene dritte funktionelle Block FB3 aus 3 sein.
  • Somit können der erste IP-Block IP1 bis dritte IP-Block IP3 aus 4 jeweilig die erste bis dritte Speichereinheit ST1, ST2 und ST3 aus 3 enthalten. Der erste IP-Block IP1 bis dritte IP-Block IP3 aus 4 können die erste bis dritte Speichereinheit ST1, ST2 und ST3 als Spezialfunktionsregister SFR1 bis SFR3 enthalten.
  • 5 ist ein Blockdiagramm eines SFR aus 4 gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts.
  • Bezug nehmend auf 5 kann das SFR eine SFR-Speichereinheit ST, die Steuerinformation speichert, eine Lesezugriffslogikeinheit RAL, die Steuerinformation von der SFR-Speichereinheit ST liest, eine Schreibzugriffslogikeinheit WAL, die die Steuerinformation in die SFR-Speichereinheit ST schreibt, eine Busschnittstellenlogikeinheit BIL, die die Steuerinformation sendet und empfängt, und eine interne Logikeinheit IL, die eine Operation durchführt unter Verwendung der in der SFR-Speichereinheit ST gespeicherten Steuerinformation, sowie eine Aktualisierungslogikeinheit UL enthält. Die mit Bezug auf 5 beschrieben Steuerinformation kann eine von der oben beschriebenen ersten Steuerinformation Inf_cf1 bis dritten Steuerinformation Inf_cf3 sein.
  • Das SoC aus 1, 3 oder 4 kann in einem elektronischen System ESYS enthalten sein wie in 6 gezeigt ist.
  • Das elektronische System ESYS aus 6 kann einen Prozessor, einen Speicher, eine Mehrzahl von funktionellen Blöcken (z. B. IP-Blöcke) und ein SFR enthalten, die mit einem Bus verbunden sind. Der Prozessor kann die Mehrzahl von funktionellen Blöcken steuern als Antwort auf eine in das elektronische System ESYS eingegebene Benutzeranforderung. Der Speicher kann Daten, deren Verarbeitung angefordert ist von der Mehrzahl von funktionellen Blöcken, oder von diesen verarbeitete Daten speichern. Bei einer beispielhaften Ausführungsform kann das SFR unabhängig von der Mehrzahl an funktionellen Blöcken vorgesehen sein. Ein optionaler funktioneller Block unter der Mehrzahl von funktionellen Blöcken kann eine Mehrzahl von funktionellen Sub-Blöcken und ein SFR enthalten, die mit einem lokalen Bus innerhalb eines Blocks (z. B. wie von einer gestrichelten Linie in 6 angezeigt) enthalten. Ähnlich den funktionellen Blöcken gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts kann das Aktualisieren von Steuerinformation der funktionellen Sub-Blöcke synchronisiert werden, wenn Verarbeitung der funktionellen Sub-Blöcke korreliert ist. Zusätzlich zu dem Bus können lokale Signalleitungen zwischen den funktionellen Blöcken vorgesehen sein, und verschiedene Signale, die sich auf die Aktualisierungssynchronisation beziehen, können durch die lokalen Signalleitungen übertragen werden.
  • Wie oben beschrieben kann das SoC gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts in verschiedenen Formen implementiert sein. Ein Verfahren zum Steuern einer Aktualisierungszeit der Steuerinformation, das mit Bezug auf das SoC gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts beschrieben ist, wird hier geschrieben unter Verwendung von Signalen, die zum Steuern eines Aktualisierens der Steuerinformation verwendet werden.
  • 7 ist ein Diagramm von Signalen, die zum Steuern des Aktualisierens der Steuerinformation in dem SoC aus 1 verwendet werden, gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts.
  • Bezug nehmend auf 1 und 7 können ein erster Slave-IP-Block FB1 und ein Master-IP-Block FB2 aus 7 der erste funktionelle Block FB1 und der zweite funktionelle Block FB2 aus 1 sein. Der erste Slave-IP-Block FB1 und der Master-IP-Block FB2 können jeweilig verwendet werden als der erste funktionelle Block FB1 und der zweite funktionelle Block FB2 unten.
  • Der erste Slave-IP-Block FB1 kann das erste Verarbeitungsergebnis RST1 bezüglich der ersten Daten DTA1 an den Master-IP-Block FB2 senden. Der Master-IP-Block FB2 kann das erste Verarbeitungsergebnis RST1 von dem ersten Slave-IP-Block FB1 als die zweiten Daten DTA2 empfangen und kann eine zweite Verarbeitung von den zweiten Daten DTA2 durchführen. Eine erste Verarbeitung und eine zweite Verarbeitung können asynchron in dem ersten Slave-IP-Block FB1 bzw. dem Master-IP-Block FB2 durchgeführt werden. Hierbei kann ein Slave-IP-Block ein IP-Block sein, der Daten bereitstellt (z. B. ein Verarbeitungsergebnis), und kann ein Master-IP-Block ein IP-Block sein, der die Daten (z. B. das Verarbeitungsergebnis) empfängt.
  • Ein Verhältnis zwischen dem Slave-IP-Block und dem Master-IP-Block kann durch Software oder eine Anwendung definiert sein, die in den Speicher aus 6 geladen ist. Ein Fluss der Daten (z. B. des Verarbeitungsergebnisses) von dem Slave-IP-Block zu dem Master-IP-Block kann gesteuert werden durch den Prozessor aus 6. Jedoch kann der Slave-IP-Block und der Master-IP-Block nicht immer ein Verhältnis des Bereitstellens und Empfangens der Daten (z. B. des Verarbeitungsergebnisses) besitzen. Wie oben beschrieben kann ein Verarbeitungsergebnis des Slave-IP-Blocks nur den Slave-IP-Block betreffen. In diesem Fall kann das entsprechende Verarbeitungsergebnis nicht an den Master-IP-Block gesendet werden.
  • Bezug nehmend auf 1 und 7 können die erste Aktualisierungssteuereinheit UCTL1 und die zweite Aktualisierungssteuereinheit UCTL2 aus 7 die erste Aktualisierungssteuereinheit UCTL1 bzw. die zweite Aktualisierungssteuereinheit UCTL2 aus 1 sein. Hierbei kann die erste Aktualisierungssteuereinheit UCTL1 als eine Slave-Aktualisierungssteuereinheit bezeichnet werden, und kann die zweite Aktualisierungssteuereinheit UCTL2 als eine Master-Aktualisierungssteuereinheit bezeichnet werden. Die erste Aktualisierungssteuereinheit UCTL1 und die zweite Aktualisierungssteuereinheit UCTL2 können ein erstes Aktualisierungsausgabesignal Update_issue_1, ein zweites Aktualisierungsausgabesignal Update_issue_2 und ein Aktualisierungsausführungssignal Update_Commit verwenden, die gesendet werden an den oder empfangen werden von dem ersten Slave-IP-Block FB1 und Master-IP-Block FB2 zum Steuern von Aktualisierungszeiten der ersten Steuerinformation Inf_cf1 des ersten Slave-IP-Blocks FB1 und der zweiten Steuerinformation Inf_cf2 des Master-IP-Blocks FB2. Das erste Aktualisierungsausgabesignal Update_issue_1 und das zweite Aktualisierungsausgabesignal Update_issue_2, die an die erste Aktualisierungssteuereinheit UCTL1 gesendet werden, sind die ersten Abschlusssignale XDON1 aus 1, und das von der ersten Aktualisierungssteuereinheit UCTL1 empfangene Aktualisierungsausführungssignal Update_Commit ist ein erstes Aktualisierungsausführungssignal XUD1 aus 1. Das erste Aktualisierungsausgabesignal Update_issue_1 und das zweite Aktualisierungsausgabesignal Update_issue_2, die an die zweite Aktualisierungssteuereinheit UCTL2 gesendet werden, sind die zweiten Abschlusssignale XDON2 aus 1, und das von der zweiten Aktualisierungssteuereinheit UCTL2 empfangene Aktualisierungsausführungssignal Update_Commit ist ein zweites Aktualisierungsausführungssignal XUD2 aus 1.
  • Wie oben beschrieben können die erste Aktualisierungssteuereinheit UCTL1 und die zweite Aktualisierungssteuereinheit UCTL2 jeweilig in dem ersten Slave-IP-Block FB1 und dem Master-IP-Block FB2 enthalten sein. Dass die erste Aktualisierungssteuereinheit UCTL1 und die zweite Aktualisierungssteuereinheit UCTL2 Signale an den oder von dem ersten Slave-IP-Block FB1 bzw. an den oder von dem Master-IP-Block FB2 senden oder empfangen bedeutet somit nicht notwendigerweise, dass die erste Aktualisierungssteuereinheit UCTL1 und die zweite Aktualisierungssteureinheit UCTL2 physikalisch getrennt von dem ersten Slave-IP-Block FB1 bzw. dem Master-IP-Block FB2 sind. Vielmehr kann dies bedeuten, dass die erste Aktualisierungssteuereinheit UCTL1 und die zweite Aktualisierungssteuereinheit UCTL2 Signale an eine oder von einer spezifischen Logikeinheit (z. B. die erste funktionelle Logikeinheit FL1 aus 1) und die zweite funktionelle Logikeinheit FL2 oder die Aktualisierungslogikeinheit UL aus 5 des ersten Slave-IP-Blocks FB1 bzw. des Master-IP-Blocks FB2 sendet oder empfängt.
  • Zum Steuern von Aktualisierungszeiten der ersten Steuerinformation Inf_cf1 des ersten Slave-IP-Blocks FB1 und der zweiten Steuerinformation Inf_cf2 des Master-IP-Blocks FB2, können die erste Aktualisierungssteuereinheit UCTL1 und die zweite Aktualisierungssteuereinheit UCTL2 ein erstes Slave-Aktualisierungsausgabesignal Slave1_update_issue_2 und ein erstes Slave-Updateausführungssignal Slave1_Update_Commit zu- oder voneinander senden oder empfangen. Das von dem ersten Slave-IP-Block FB1 an den Master-IP-Block FB2 gesendete erste Slave-Aktualisierungsausgabesignal Slave1_update_issue_2 kann die Aktualisierungsanweisungsanforderung REQ_ud aus 1 sein. Das von dem Master-IP-Block FB2 an den ersten Slave-IP-Block FB1 gesendete erste Slave-Aktualisierungsausführungssignal Slave1_Update_Commit kann die Aktualisierungsanweisungsantwort RES_ud aus 1 sein.
  • Ein Fluss jedes Signals aus 7 wird hier beschrieben werden unter Verwendung verschiedener Beispiele. Beispielhafte Ausführungsformen sind nicht durch die hier beschriebenen Beispiele beschränkt.
  • Die 8 und 9 sind Signalflussdiagramme, welche die Signale aus 7 gemäß beispielhaften Ausführungsformen des vorliegenden erfinderischen Konzepts zeigen.
  • Bezug nehmend auf die 1 und 8, wenn eine erste Verarbeitung von den ersten Daten DTA1 des ersten Slave-IP-Blocks FB1 nur den ersten Slave-IP-Block FB1 betrifft und nicht den Master-IP-Block FB2 betrifft (z. B. wenn die erste Verarbeitung von den ersten Daten DTA1 eine Änderung in einer Adresse eines Frame-Puffers ist, der nur in dem ersten Slave-IP-Block FB1 verwendet wird), kann die erste Aktualisierungssteuereinheit UCTL1 nicht mit der zweiten Aktualisierungssteuereinheit UCTL2 kommunizieren und kann die in der ersten Speichereinheit ST1 gespeicherte erste Steuerinformation Inf_cf1 aktualisieren.
  • Zum Beispiel wenn die erste Aktualisierungssteuereinheit UCTL1 das erste Aktualisierungsausgabesignal Update_issue_1 von dem ersten Slave-IP-Block FB1 empfängt (➀), kann die erste Aktualisierungssteuereinheit UCTL1 das Aktualisierungsausführungssignal Update_Commit senden, das den ersten Slave-IP-Block FB1 anweist (➁), die erste Steuerinformation Inf_cf1 zu aktualisieren. In dieser Hinsicht führt die erste funktionelle Logikeinheit FL1 des ersten Slave-IP-Blocks FB1 die erste Verarbeitung durch, die nur den ersten Slave-IP-Block FB1 betrifft, und kann dann das erste Aktualisierungsausgabesignal Update_issue_1 an die erste Aktualisierungssteuereinheit UCTL1 senden. Die erste Speichereinheit ST1 der ersten Aktualisierungssteuereinheit UCTL1 kann das Aktualisierungsausführungssignal Update_Commit an z. B. die Aktualisierungslogikeinheit UL des SFR aus 5 senden.
  • Genauso, wenn die zweite Aktualisierungssteuereinheit UCTL2 eine zweite Verarbeitung durchführt, die nur den Master-IP-Block FB2 betrifft, und das erste Aktualisierungsausgabesignal Update_issue_1 empfängt, kann die zweite Aktualisierungssteuereinheit UCTL2 unabhängig die Aktualisierungszeit der zweiten Steuerinformation Inf_cf2 bestimmen.
  • Bezug nehmend auf die 1 und 9, wenn die erste Verarbeitung von den ersten Daten DTA1 des ersten Slave-IP-Blocks FB1 die an den zweiten Daten DTA2 des Master-IP-Blocks FB2 durchgeführte zweite Verarbeitung betrifft, z. B. wenn der Master-IP-Block FB2 das durch Verringern einer Größe der ersten Daten DTA1 (z. B. Frame-Daten von dem Slave-IP-Block FB1) erhaltene erste Verarbeitungsergebnis RST1 als die zweiten Daten DTA2 empfängt und die zweite Verarbeitung durchführt, kann die erste Aktualisierungssteuereinheit UCTL1 die in der ersten Speichereinheit ST1 gespeicherte erste Steuerinformation Inf_cf1 aktualisieren unter der Steuerung der zweiten Aktualisierungssteuereinheit UCTL2. Als ein Ergebnis können das Aktualisieren der ersten Steuerinformation Inf_cf1 und der zweiten Steuerinformation Inf_cf2 synchronisiert sein.
  • Wenn z. B. die erste Aktualisierungssteuereinheit UCTL1 das zweite Aktualisierungsausgabesignal Update_issue_2 von dem ersten Slave-IP-Block FB1 empfängt (➀), kann die erste Aktualisierungssteuereinheit UCTL1 das erste Slave-Aktualisierungsausgabesignal Slave1_update_issue_2 an die zweite Aktualisierungssteuereinheit UCTL2 (➁) senden, um eine Anweisung zum Aktualisieren der ersten Steuerinformation Inf_cf1 anzufordern. In dieser Hinsicht führt die erste funktionelle Logikeinheit FL1 des ersten Slave-IP-Blocks FB1 die erste Verarbeitung durch, die den ersten Slave-IP-Block FB1 und den Master-IP-Block FB2 betrifft, und kann dann das zweite Aktualisierungsausgabesignal Update_issue_2 an die erste Aktualisierungssteuereinheit UCTL1 senden.
  • Bestimmen, ob die erste Verarbeitung einen anderen IP-Block betrifft, kann basieren auf z. B. Eigenschaften der ersten Daten DTA1, einer externen Anforderung, die den ersten Daten DTA1 entspricht, oder bereitgestellter Information dahingehend, ob die erste Verarbeitung einen anderen IP-Block betrifft. Bereitstellen der Information dahingehend, ob die erste Verarbeitung einen anderen IP-Block betrifft, kann durchgeführt werden durch den Prozessor oder das SFR aus 6.
  • Wenn die zweite Aktualisierungssteuereinheit UCTL2 das zweite Aktualisierungsausgabesignal Update_issue_2, das den Abschluss der zweiten Verarbeitung im Zusammenhang mit der ersten Verarbeitung eines anderen IP-Blocks (z. B. des ersten Slave-IP-Blocks FB1) anzeigt, von dem Master-IP-Block FB2 (➀') empfängt, und das erste Slave-Aktualisierungsausgabesignal Slave1_update_issue_2 von der ersten Aktualisierungssteuereinheit UCTL1 empfängt (➁), kann die zweite Aktualisierungssteuereinheit UCTL2 das Aktualisierungsausführungssignal Update_Commit, das anweist, dass die zweite Steuersignalinformation Inf_cf2 aktualisiert wird, an den Master-IP-Block FB2 senden (➂) und kann das erste Slave-Aktualisierungsausführungssignal Slave1_Update_Commit an die erste Aktualisierungssteuereinheit UCTL1 senden (➂). Wenn die erste Aktualisierungssteuereinheit UCTL1 das erste Slave-Aktualisierungsausführungssignal Slave1_Update_Commit von der zweiten Aktualisierungssteuereinheit UCTL2 empfängt zum Anweisen, dass die erste Steuerinformation Inf_cf1 aktualisiert wird (➂), kann die erste Aktualisierungssteuereinheit UCTL1 das Aktualisierungsausführungssignal Update_Commit senden, das den ersten Slave-IP-Block FB1 anweist (➃), die erste Steuerinformation Inf_cf1 zu aktualisieren.
  • Somit kann gemäß dem SoC einer beispielhaften Ausführungsform, obwohl der erste Slave-IP-Block FB1 und der Master-IP-Block FB2 asynchron arbeiten, Aktualisieren der ersten Steuerinformation Inf_cf1 und der zweiten Steuerinformation Inf_cf2 gemäß der zugehörigen ersten und zweiten Verarbeitung synchronisiert sein.
  • Bezüglich der Übertragung von Signalen, die sich auf Aktualisierungsanforderungen und -anweisungen zwischen funktionellen Blöcken beziehen, können das erste Slave-Aktualisierungsausgabesignal Slave1_update_issue_2 und das erste Slave-Aktualisierungsausführungssignal Slave1_Update_Commit durch lokale Signalleitungen gesendet werden, welche den Master-IP-Block FB2 und den ersten Slave-IP-Block FB1 verbinden.
  • 10 ist ein Diagramm eines Beispiels von Signalen zwischen dem ersten funktionellen Block FB1 und dem zweiten funktionellen Block FB2, die verwendet werden zum Steuern des Aktualisieren von Steuerinformation in dem SoC aus 1 gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts.
  • Bezug nehmend auf 10 kann, anders als das SoC aus 1, die erste Aktualisierungssteuereinheit UCTL1 des SoC die Aktualisierungsanweisungsanforderung REQ_ud empfangen und kann die zweite Aktualisierungssteuereinheit UCTL2 die Aktualisierungsanweisungsantwort RES_ud empfangen. Das bedeutet, dass in 1 nur die zweite Aktualisierungssteuereinheit UCTL2 des SoC eine Aktualisierungsoperation der ersten Aktualisierungssteuereinheit UCTL1 steuern kann, wohingegen in 10 beide, die erste Aktualisierungssteuereinheit UCTL1 und die zweite Aktualisierungssteuereinheit UCTL2 des SoC, Aktualisierungsoperationen von anderen Aktualisierungssteuereinheiten steuern können. In dieser Hinsicht wird ein detaillierteres Beispiel mit Bezug auf 11 beschrieben.
  • 11 ist ein Signalflussdiagramm, das Signale zeigt, die verwendet werden zum Aktualisieren von Steuerinformation in dem SoC aus 10 gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts.
  • Bezug nehmend auf die 10 und 11 können der erste Slave-IP-Block FB1 und der zweite Slave-IP-Block FB2 aus 11 der erste funktionelle Block FB1 bzw. der zweite funktionelle Block FB2 aus 10 sein. Das bedeutet, dass der erste Slave-IP-Block FB1 und der zweite Slave-IP-Block FB2 jeweilig verwendet werden können als der erste funktionelle Block FB1 und der zweite funktionelle Block FB2 aus 10.
  • Der erste Slave-IP-Block FB1 und der zweite Slave-IP-Block FB2 können eine erste Verarbeitung und eine zweite Verarbeitung an den ersten Daten DTA1 bzw. den zweiten Daten DTA2 durchführen. Der erste Slave-IP-Block FB1 und der zweite Slave-IP-Block FB2 senden oder empfangen nicht das erste Verarbeitungsergebnis RST1 und das zweite Verarbeitungsergebnis RST2 zueinander oder voneinander. Wie oben beschrieben kann ein Slave-IP-Block ein Verarbeitungsergebnis an einen Master-IP-Block senden.
  • Wenn jedoch das erste Verarbeitungsergebnis RST1 und das zweite Verarbeitungsergebnis RST2 miteinander verknüpft sind, z. B. wenn das erste Verarbeitungsergebnis RST1 und das zweite Verarbeitungsergebnis RST2 in einem Paar verarbeitet werden (z. B. zuerst Verarbeitung von 3D-Bilddaten bei einem Winkel eines linken Auges eines Benutzers (Verarbeitung angepasst an ein linkes Auge) und zweite Verarbeitung der 3D-Bilddaten bei einem Winkel eines rechten Auges eines Benutzers (Verarbeitung angepasst an ein rechtes Auge) beim Verarbeiten von 3D-Bilddaten), sollten Aktualisieren der ersten Steuerinformation Inf_cf1 und Aktualisieren der zweiten Steuerinformation Inf_cf2 jeweilig durch das erste Verarbeitungsergebnis RST1 und das zweite Verarbeitungsergebnis RST2 synchronisiert sein. Wenn das Aktualisieren der ersten Steuerinformation Inf_cf1 und das Aktualisieren der zweiten Steuerinformation Inf_cf2 nicht synchronisiert sind, werden Daten (z. B. das erste Verarbeitungsergebnis RST1) für das linke Auge des Benutzers und Daten (z. B. das zweite Verarbeitungsergebnis RST2) für das rechte Auge des Benutzers zu verschiedenen Zeiten verarbeitet, und somit können die Daten nicht als korrekte 3D-Daten gebildet werden.
  • Bei einer beispielhaften Ausführungsform, zum Synchronisieren des Aktualisierens der ersten Steuerinformation Inf_cf1 und des Aktualisierens der zweiten Steuerinformation Inf_cf2 zwischen Slave-IP-Blöcken, können die erste Aktualisierungssteuereinheit UCTL1 und die zweite Aktualisierungssteuereinheit UCTL2 das zweite Aktualisierungsausgabesignal Update_issue_2 empfangen (➁) und dann das erste Slave-Aktualisierungsausgabesignal Slave1_update_issue_2 oder ein zweites Slave-Aktualisierungsausgabesignale Slave2_update_issue_2 zueinander senden (➂). Eine von der ersten Aktualisierungssteuereinheit UCTL1 und der zweiten Aktualisierungssteuereinheit UCTL2 ausgewählte Aktualisierungssteuereinheit kann anweisen, dass Steuerinformation eines Slave-IP-Blocks mit der ausgewählten Aktualisierungssteuereinheit und einer anderen Aktualisierungssteuereinheit aktualisiert wird. Die andere Aktualisierungssteuereinheit kann ein Aktualisierungsanweisungssignal von der ausgewählten Aktualisierungssteuereinheit empfangen und die Steuerinformation des Slave-IP-Blocks mit der ausgewählten Aktualisierungssteuereinheit aktualisieren. Zum Beispiel kann eine Aktualisierungssteuereinheit, die relativ schnell hinsichtlich der Ansprechzeit bezüglich eines Aktualisierungsausgabesignals ist oder die einem Slave-IP-Block mit relativ großen Menge an Ressourcen entspricht, von der ersten Aktualisierungssteuereinheit UCTL1 und der zweiten Aktualisierungssteuereinheit UCTL2 ausgewählt werden.
  • 11 zeigt ein Beispiel, bei dem die erste Aktualisierungssteuereinheit UCTL1 ausgewählt wird, das Aktualisierungsausführungssignal Update_Commit an den ersten Slave-IP-Block FB1 gesendet wird, Aktualisieren der ersten Steuerinformation Inf_cf1 angewiesen wird (➁) und das zweite Slave-Aktualisierungsausführungssignal Slave2_Update_Commit an die zweite Aktualisierungssteuereinheit UCTL2 gesendet wird (➂). In diesem Fall weist die zweite Aktualisierungssteuereinheit UCTL2 den zweiten Slave-IP-Block FB2 an, die zweite Steuerinformation Inf_cf2 zu aktualisieren als Antwort auf das zweite Slave-Aktualisierungsausführungssignal Slave2_Update_Commit. In 11 können der erste Slave-IP-Block FB1 und der zweite Slave-IP-Block FB2 das Aktualisieren der Aktualisierungsinformation davon steuern beim Senden und Empfangen einer Aktualisierungsanweisung zueinander und voneinander.
  • 12 ist ein Signalflussdiagramm, das Signale zeigt, die verwendet werden zum Steuern des Aktualisierens der Steuerinformation in dem SoC aus 3 gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts.
  • Bezug nehmend auf die 3 und 12 können der erste Slave-IP-Block FB1, der zweite Slave-IP-Block FB2 und ein Master-IP-Block FB3 aus 12 jeweilig der erste funktionelle Block FB1, der zweite funktionelle Block FB2 und der dritte funktionelle Block FB3 aus 3 sein. Das bedeutet, dass der erste Slave-IP-Block FB1, der zweite Slave-IP-Block FB2 und der Master-IP-Block FB3 jeweilig verwendet werden können als der erste funktionelle Block FB1, der zweite funktionelle Block FB2 und der dritte funktionelle Block FB3.
  • Der erste Slave-IP-Block FB1 und der zweite Slave-IP-Block FB2 können das erste Verarbeitungsergebnis RST1 und das zweite Verarbeitungsergebnis RST2 an den ersten Daten DTA1 bzw. den zweiten Daten DTA2 an den Master-IP-Block FB3 senden. Der Master-IP-Block FB3 kann das erste Verarbeitungsergebnis RST1 und das zweite Verarbeitungsergebnis RST2 als dritte Daten DTA3 empfangen und eine dritte Verarbeitung an den dritten Daten DTA3 durchführen.
  • Bezug nehmend auf die 3 und 12 können die erste Aktualisierungssteuereinheit UCTL1, die zweite Aktualisierungssteuereinheit UCTL2 und die dritte Aktualisierungssteuereinheit UCTL3 aus 12 die erste Aktualisierungssteuereinheit UCTL1, die zweite Aktualisierungssteuereinheit UCTL2 bzw. die dritte Aktualisierungssteuereinheit UCTL3 aus 3 sein.
  • Die erste Aktualisierungssteuereinheit UCTL1, die zweite Aktualisierungssteuereinheit UCTL2 und die dritte Aktualisierungssteuereinheit UCTL3 können das erste Aktualisierungsausgabesignal Update_issue_1, das zweite Aktualisierungsausgabesignal Update_issue_2, ein drittes Aktualisierungsausgabesignal Update_issue_3 und das Aktualisierungsausführungssignal Update_Commit verwenden, welche zu oder von dem ersten Slave-IP-Block FB1, zu oder von dem zweiten Slave-IP-Block FB2 bzw. zu oder von dem dritten Slave-IP-Block FB3 gesendet oder empfangen werden, zum Steuern von Aktualisierungszeiten der ersten Steuerinformation Inf_cf1 des ersten Slave-IP-Blocks FB1, der zweiten Steuerinformation Inf_cf2 des zweiten Slave-IP-Blocks FB2 und der dritten Steuerinformation Inf_cf3 des Master-IP-Blocks FB3. Das erste Aktualisierungsausgabesignal Update_issue_1, das zweite Aktualisierungsausgabesignal Update_issue_2 und das dritte Aktualisierungsausgabesignal Update_issue_3, die zu der ersten Aktualisierungssteuereinheit UCTL1 gesendet werden, sind die ersten Abschlusssignale XDON1 aus 3, und das von der ersten Aktualisierungssteuereinheit UCTL1 empfangene Aktualisierungsausführungssignal Update_Commit ist das erste Aktualisierungsausführungssignal XUD1 aus 3. Das erste Aktualisierungsausgabesignal Update_issue_1, das zweite Aktualisierungsausgabesignal Update_issue_2 und das dritte Aktualisierungsausgabesignal Update_issue_3, die an die zweite Aktualisierungssteuereinheit UCTL2 gesendet werden, sind die zweiten Abschlusssignale XDON2 aus 3, und das von der zweiten Aktualisierungssteuereinheit UCTL2 empfangene Aktualisierungsausführungssignal Update_Commit ist das zweite Aktualisierungsausführungssignal XUD2 aus 3. Genauso sind das erste Aktualisierungsausgabesignal Update_issue_1, das zweite Aktualisierungsausgabesignal Update_issue_2 und das dritte Aktualisierungsausgabesignal Update_issue_3, die an die dritte Aktualisierungssteuereinheit UCTL3 gesendet werden, dritte Abschlusssignale XDON3 aus 3, und ist das von der dritten Aktualisierungssteuereinheit UCTL3 empfangene Aktualisierungsausführungssignal Update_Commit ein drittes Aktualisierungsausführungssignal XUD3 aus 3.
  • Das erste Aktualisierungsausgabesignal Update_issue_1 aus 12 kann ein Signal sein, das einen Abschluss der Verarbeitung anzeigt, die nur jeden IP-Block betrifft, das zweite Aktualisierungsausgabesignal Update_issue_2 kann ein Signal sein, das den Abschluss der Verarbeitung anzeigt, die sich auf jeden Slave-IP-Block bezieht, und das dritte Aktualisierungsausgabesignal Update_issue_3 kann ein Signal sein, das den Abschluss der Verarbeitung anzeigt, die sich sowohl auf die Slave-IP-Blöcke als auch auf den Master-IP-Block bezieht.
  • Zum Steuern der Aktualisierungszeiten der ersten Steuerinformation Inf_cf1 des ersten Slave-IP-Blocks FB1, der zweiten Steuerinformation Inf_cf2 des zweiten Slave-IP-Blocks FB2 und der dritten Steuerinformation Inf_cf3 des Master-IP-Blocks FB3 können die erste Aktualisierungssteuereinheit UCTL1 und die dritte Aktualisierungssteuereinheit UCTL3 das erste Slave-Aktualisierungsausgabesignal Slave1_update_issue_2 und das erste Slave-Aktualisierungsausführungssignal Slave1_Update_Commit zueinander senden oder voneinander empfangen, und können die zweite Aktualisierungssteuereinheit UCTL2 und die dritte Aktualisierungssteuereinheit UCTL3 das zweite Slave-Aktualisierungsausgabesignal Slave2_update_issue_2 und das zweite Slave-Aktualisierungsausführungssignal Slave2_Update_Commit zueinander senden oder voneinander empfangen. Das von dem ersten Slave-IP-Block FB1 an den Master-IP-Block FB3 gesendete erste Slave-Aktualisierungsausgabesignal Slave1_update_issue_2 kann die erste Aktualisierungsanweisungsanforderung REQ_ud1 aus 3 sein. Das von dem Master-IP-Block FB3 an den ersten Slave-IP-Block FB1 gesendete erste Slave-Aktualisierungsausführungssignal Slave1_Update_Commit kann die erste Aktualisierungsanweisungsantwort RES_ud1 aus 3 sein. Das von dem zweiten Slave-IP-Block FB2 an den Master-IP-Block FB3 gesendete erste Aktualisierungsausgabesignal Slave1_update_issue_2 kann die zweite Aktualisierungsanweisungsanforderung REQ_ud2 aus 3 sein. Das von dem Master-IP-Block FB3 an den zweiten Slave-IP-Block FB2 gesendete erste Slave-Aktualisierungsausführungssignal Slave1_Update_Commit kann die zweite Aktualisierungsanweisungsantwort RES_ud2 aus 3 sein.
  • Obwohl Signale so gezeigt sind, dass sie übertragen oder empfangen werden zu und von IP-Blöcken durch separate Leitungen in 12, sind beispielhafte Ausführungsformen nicht darauf beschränkt. Zum Beispiel können bei beispielhaften Ausführungsformen die Signale gesendet oder empfangen werden zu und von IP-Blöcken durch eine einzige Leitung.
  • 13 und 14 sind Signalflussdiagramme, die Signale aus 12 gemäß beispielhaften Ausführungsformen des vorliegenden erfinderischen Konzepts zeigen.
  • Bezug nehmend auf die 3 und 13, wenn eine erste Verarbeitung von den ersten Daten DTA1 und eine zweite Verarbeitung von den zweiten Daten DTA2 des ersten Slave-IP-Blocks FB1 und des zweiten Slave-IP-Blocks FB2 jeweils nur den ersten Slave-IP-Block FB1 und den zweiten Slave-IP-Block FB2 betreffen und nicht einen Gegenstück-Slave-IP-Block und den Master-IP-Block FB3 betreffen, wie in 8 gezeigt ist, wird Steuerinformation eines entsprechenden IP-Blocks unabhängig von einer anderen Aktualisierungssteuereinheit aktualisiert.
  • Zum Beispiel kann in 13 die erste Aktualisierungssteuereinheit UCTL1 nicht mit der zweiten Aktualisierungssteuereinheit UCTL2 und der dritten Aktualisierungssteuereinheit UCTL3 kommunizieren, aber kann die in der ersten Speichereinheit ST1 gespeicherte erste Steuerinformation Inf_cf1 aktualisieren. Die zweite Aktualisierungssteuereinheit UCTL2 kann nicht mit der ersten Aktualisierungssteuereinheit UCTL1 und der dritten Aktualisierungssteuereinheit UCTL3 kommunizieren, aber kann die in der zweiten Speichereinheit ST2 gespeicherte zweite Steuerinformation Inf_cf2 aktualisieren. Die dritte Aktualisierungssteuereinheit UCTL3 kann nicht mit der ersten Aktualisierungssteuereinheit UCTL1 und der zweiten Aktualisierungssteuereinheit UCTL2 kommunizieren, aber kann die in der dritten Speichereinheit ST3 gespeicherte dritte Steuerinformation Inf_cf3 aktualisieren.
  • Zum Beispiel wenn die erste Aktualisierungssteuereinheit UCTL1 das erste Aktualisierungsausgabesignal Update_issue_1 von dem ersten Slave-IP-Block FB1 empfängt (➀), kann die erste Aktualisierungssteuereinheit UCTL1 das Aktualisierungsausführungssignal Update_Commit senden, das den ersten Slave-IP-Block FB1 anweist (➁), die erste Steuerinformation Inf_cf1 zu aktualisieren. Wenn die zweite Aktualisierungssteuereinheit UCTL2 das erste Aktualisierungsausgabesignal Update_issue_1 von dem zweiten Slave-IP-Block FB2 empfängt (➀'), kann die zweite Aktualisierungssteuereinheit UCTL2 das Aktualisierungsausführungssignal Update_Commit senden, das den zweiten Slave-IP-Block FB2 anweist (➁'), die zweite Steuerinformation Inf_cf2 zu aktualisieren. Wenn die dritte Aktualisierungssteuereinheit UCTL3 das erste Aktualisierungsausgabesignal Update_issue_1 von dem dritten Slave-IP-Block FB3 empfängt (➀''), kann die dritte Aktualisierungssteuereinheit UCTL3 das Aktualisierungsausführungssignal Update_Commit senden, das den dritten Slave-IP-Block FB3 anweist (➁''), die dritte Steuerinformation Inf_cf3 zu aktualisieren.
  • Bezug nehmend auf die 3 und 14, wenn die erste Verarbeitung von den ersten Daten DTA1 des ersten Slave-IP-Blocks FB1 und die zweite Verarbeitung von den zweiten Daten DTA2 des zweiten Slave-IP-Blocks FB2 miteinander verknüpft sind, z. B. wenn die erste Verarbeitung und die zweite Verarbeitung in einem Paar verarbeitet werden (z. B. erste Verarbeitung eines Bilddatenelements bei einem Winkel eines linken Auges eines Benutzers (IMG1) und zweite Verarbeitung der Bilddaten bei einem Winkel eines rechten Auges eines Benutzers (IMG2) wie in 15 gezeigt ist), können die erste Aktualisierungssteuereinheit UCTL1 und die zweite Aktualisierungssteuereinheit UCTL2 die in der ersten Speichereinheit ST1 gespeicherte erste Steuerinformation Inf_cf1 und die in der zweiten Speichereinheit ST2 gespeicherte zweite Steuerinformation Inf_cf2 aktualisieren unter der Steuerung der dritten Aktualisierungssteuereinheit UCTL3, sodass Aktualisieren der ersten Steuerinformation Inf_cf1 und Aktualisieren der zweiten Steuerinformation Inf_cf2 synchronisiert werden kann.
  • Zum Beispiel wenn die erste Aktualisierungssteuereinheit UCTL1 das zweite Aktualisierungsausgabesignal Update_issue_2 von dem ersten Slave-IP-Block FB1 empfängt (➀), kann die erste Aktualisierungssteuereinheit UCTL1 das erste Slave-Aktualisierungsausgabesignal Slave1_update_issue_2 senden (➁), das die dritte Aktualisierungssteuereinheit UCTL3 anweist, die erste Steuerinformation Inf_cf1 zu aktualisieren. Genauso wenn die zweite Aktualisierungssteuereinheit UCTL2 das zweite Aktualisierungsausgabesignal Update_issue_2 empfängt von dem zweiten Slave-IP-Block FB2 (➀'), kann die zweite Aktualisierungssteuereinheit UCTL2 das zweite Slave-Aktualisierungsausgabesignal Slave2_update_issue_2 senden (➁'), das die dritte Aktualisierungssteuereinheit UCTL3 anweist, die zweite Steuerinformation Inf_cf2 zu aktualisieren.
  • Wenn die dritte Aktualisierungssteuereinheit UCTL3 das erste Slave-Aktualisierungsausgabesignal Slave1_update_issue_2 und das zweite Slave-Aktualisierungsausgabesignal Slave2_Update_issue_2 empfängt, kann die dritte Aktualisierungssteuereinheit UCTL3 das erste Slave-Aktualisierungsausführungssignal Slave1_Update_Commit (➂) und das zweite Slave-Aktualisierungsausführungssignal Slave2_Update_Commit an die zweite Aktualisierungssteuereinheit UCTL2 senden (➂). Wenn die erste Aktualisierungssteuereinheit UCTL1 das erste Slave-Aktualisierungsausführungssignal Slave1_Update_Commit von der dritten Aktualisierungssteuereinheit UCTL3 empfängt zum Anweisen, dass die erste Steuerinformation Inf_cf1 aktualisiert wird (➂), kann die erste Aktualisierungssteuereinheit UCTL1 das Aktualisierungsausführungssignal Update_Commit senden, das den ersten Slave-IP-Block FB1 anweist (➃), die erste Steuerinformation Inf_cf1 zu aktualisieren. Wenn die zweite Aktualisierungssteuereinheit UCTL2 das zweite Slave-Aktualisierungsausführungssignal Slave2_Update_Commit von der dritten Aktualisierungssteuereinheit UCTL3 empfängt zum Anweisen, dass die zweite Steuerinformation Inf_cf2 aktualisiert wird (➂), kann die zweite Aktualisierungssteuereinheit UCTL2 das Aktualisierungsausführungssignal Update_Commit senden, das den zweiten Slave-IP-Block FB2 anweist (➃), die zweite Steuerinformation Inf_cf2 zu aktualisieren.
  • 16 ist ein Signalflussdiagramm, das Signale aus 12 gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts zeigt.
  • Bezug nehmend auf die 3 und 16, wenn eine erste Verarbeitung der ersten Daten DTA1 des ersten Slave-IP-Blocks FB1, eine zweite Verarbeitung der zweiten Daten DTA2 des zweiten Slave-IP-Blocks FB2 und eine dritte Verarbeitung der dritten Daten DTA3 des Master-IP-Blocks FB3 korreliert sind (z. B. wenn der Master-IP-Block FB3 das erste Verarbeitungsergebnis RST1 und das zweite Verarbeitungsergebnis RST2 empfängt, die erhalten wurden durch Verringern der Größen des ersten Bildes IMG1 und des zweiten Bildes IMG2 aus 15, wobei die erste Verarbeitung und die zweite Verarbeitung wie oben beschrieben miteinander korreliert sind), da die dritten Daten DTA3 die dritte Verarbeitung durchführen, können die erste Aktualisierungssteuereinheit UCTL1, die zweite Aktualisierungssteuereinheit UCTL2 und die dritte Aktualisierungssteuereinheit UCTL3 entsprechende Steuerinformation unter der Steuerung der dritten Aktualisierungssteuereinheit UCTL3 aktualisieren, sodass das Aktualisieren der ersten Steuerinformation Inf_cf1, das Aktualisieren der zweiten Steuerinformation Inf_cf2 und das Aktualisieren der dritten Steuerinformation Inf_cf3 synchronisiert werden kann.
  • Zum Beispiel wenn die erste Steuereinheit UCTL1 das dritte Aktualisierungsausgabesignal Update_issue_3 von dem ersten Slave-IP-Block FB1 empfängt (➀), kann die erste Aktualisierungssteuereinheit UCTL1 das erste Slave-Aktualisierungsausgabesignal Slave1_update_issue_2 an die dritte Aktualisierungssteuereinheit UCTL3 senden (➁), um anzuweisen, dass die erste Steuerinformation Inf_cf1 aktualisiert wird. Wenn die zweite Aktualisierungssteuereinheit UCTL2 das dritte Aktualisierungsausgabesignal Update_issue_3 von dem zweiten Slave-IP-Block FB2 empfängt (➀'), kann die zweite Aktualisierungssteuereinheit UCTL2 das zweite Slave-Aktualisierungsausgabesignal Slave2_update_issue_2 an die dritte Aktualisierungssteuereinheit UCTL3 (➁') senden, um anzuweisen, dass die zweite Steuerinformation Inf_cf2 aktualisiert wird.
  • Wenn die dritte Aktualisierungssteuereinheit UCTL3 das dritte Aktualisierungsausgabesignal Update_issue_3 empfängt, das den Abschluss der dritten Verarbeitung von dem Master-IP-Block FB3 anzeigt (➀'), das erste Slave-Aktualisierungsausgabesignal Slave1_update_issue_2 von der ersten Aktualisierungssteuereinheit UCTL1 empfängt (➁) und das zweite Slave-Aktualisierungsausgabesignal Slave2_update_issue_2 von der zweiten Aktualisierungssteuereinheit UCTL2 empfängt (➁'), kann die dritte Steuereinheit UCTL3 das Aktualisierungsausführungssignal Update_Commit senden, das anweist, dass die dritte Steuerinformation Inf_cf3 aktualisiert wird (➂), kann das erste Slave-Aktualisierungsausführungssignal Slave1_Update_Commit an die erste Aktualisierungssteuereinheit UCTL1 senden (➂) und kann das zweite Slave-Aktualisierungsausführungssignal Slave2_Update_Commit an die zweite Aktualisierungssteuereinheit UCTL2 senden (➂). Wenn die erste Aktualisierungssteuereinheit UCTL1 das erste Slave-Aktualisierungsausführungssignal Slave1_Update_Commit von der dritten Aktualisierungssteuereinheit UCTL3 empfängt zum Anweisen, dass die erste Steuerinformation Inf_cf1 aktualisiert wird (➂), kann die erste Aktualisierungssteuereinheit UCTL1 das Aktualisierungsausführungssignal Update_Commit senden, das den ersten Slave-IP-Block FB1 anweist (➃), die erste Steuerinformation Inf_cf1 zu aktualisieren. Genauso wenn die zweite Aktualisierungssteuereinheit UCTL2 das zweite Slave-Aktualisierungsausführungssignal Slave2_Update_Commit von der dritten Aktualisierungssteuereinheit UCTL3 empfängt zum Anweisen, dass die zweite Steuerinformation Inf_cf2 aktualisiert wird (➂), kann die zweite Aktualisierungssteuereinheit UCTL2 das Aktualisierungsausführungssignal Update_Commit senden, das den zweiten Slave-IP-Block FB2 anweist (➃), die zweite Steuerinformation Inf_cf2 zu aktualisieren.
  • Gemäß dem oben beschriebenen Betrieb kann das SoC gemäß beispielhaften Ausführungsformen verhindern, dass ein Bildwechsel einem Benutzer nicht in Echtzeit bereitgestellt wird als das Ergebnis des Aktualisierens von in der Speichereinheit jedes IP-Blocks gespeicherter Steuerinformation bezüglich einer Größenänderung, die nicht synchronisiert wird, wie in 17 gezeigt ist.
  • 18 ist ein Diagramm, das funktionelle Blöcke des SoC aus 1 gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts darstellt.
  • Bezug nehmend auf 18 kann das SoC gemäß einer beispielhaften Ausführungsform eine Mehrzahl von Slave-IP-Blöcken und eine Mehrzahl von Master-IP-Blöcken enthalten. Einige der Mehrzahl von Slave-IP-Blöcken können den gleichen Master-IP-Block teilen und können als Slave-IP-Blöcke bezüglich eines übergeordneten Master-IP-Blocks dienen. Zum Beispiel können erste bis dritte Slave-IP-Blöcke einem ersten Master-IP-Block Daten (z. B. ein Verarbeitungsergebnis) bereitstellen, und der erste Master-IP-Block kann die Daten (z. B. das Verarbeitungsergebnis) an einen zweiten Master-IP-Block bereitstellen.
  • Wenn der erste Master-IP-Block der Master-IP-Block FB3 aus 12 ist, kann der erste Master-IP-Block eine Aktualisierungsanweisungsanforderung an den zweiten Master-IP-Block senden als Antwort auf Aktualisierungsanweisungsanforderungen von den Slave-IP-Blöcken. Wenn der zweite Master-IP-Block die Aktualisierungsanweisungsanforderung von dem ersten Master-IP-Block empfängt, kann der zweite Master-IP-Block die Aktualisierungsoperation durch Senden einer Aktualisierungsanweisungsantwort an den ersten Master-IP-Block durchführen. Der erste Master-IP-Block, der die Aktualisierungsanweisungsantwort von dem zweiten Master-IP-Block empfängt, kann Aktualisierungsanweisungsantworten an die Slave-IP-Blöcke senden. Jeder der Slave-IP-Blöcke, die die Aktualisierungsanweisungsantworten empfangen, kann entsprechende Steuerinformation aktualisieren.
  • Obwohl die IP-Blöcke das Aktualisieren in 18 steuern, anstatt der Steuereinheiten, sind beispielhafte Ausführungsformen nicht darauf beschränkt. Zum Beispiel kann das Aktualisieren der Steuerinformation gesteuert werden durch eine entsprechende Aktualisierungssteuereinheit, die sich innerhalb oder außerhalb jedes IP-Blocks befindet.
  • 19 ist ein Signalflussdiagramm, das zum Aktualisieren von Steuerinformation verwendete Signale zeigt, wenn die Steuerinformation in einer Frame-Einheit in dem SoC aus 1 aktualisiert wird, gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts. Bezug nehmend auf die 1 und 19 kann das SoC aus 19 z. B. eine Multimediavorrichtung sein, die Bilddaten wie oben beschrieben verarbeitet. In diesem Fall können der erste funktionelle Block FB1 und der zweite funktionelle Block FB2 jeweilig erstens und zweitens Daten in der Frame-Einheit verarbeiten. Der erste funktionelle Block FB1 und der zweite funktionelle Block FB2 können die Steuerinformation in der Frame-Einheit aktualisieren.
  • Somit, wenn eine erste Verarbeitung und eine zweite Verarbeitung miteinander korreliert sind, kann die erste Aktualisierungssteuereinheit UCTL1 eine Aktualisierungsanweisungsanforderung Slave1_Update_frID in der Frame-Einheit an die zweite Aktualisierungssteuereinheit UCTL2 senden. Jedoch können gemäß einer Benutzerauswahl oder der Steuerung des Prozessors (siehe 6) die Aktualisierungsanweisungsanforderung REQ_ud in der Frame-Einheit und die Aktualisierungsanweisungsanforderung REQ_ud in einer Dateneinheit selektiv durchgeführt werden.
  • 20 ist ein Ablaufdiagramm eines Verfahrens zum Betreiben eines SoC gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts.
  • Bezug nehmend auf 20 enthält das Verfahren zum Betreiben eines SoC gemäß einer beispielhaften Ausführungsform einen Verfahrensschritt S2020 eines optionalen funktionellen Blocks, der Daten verarbeitet auf der Grundlage von in einer Speichereinheit, die in dem optionalen funktionellen Block enthalten ist, gespeicherter Steuerinformation, und einen Verfahrensschritt S2040 des optionalen funktionellen Blocks, der Steuerinformation gemäß einem durch Verarbeitung der Daten erhaltenem Ergebnis aktualisiert. Der Verfahrensschritt S2040 des Aktualisierens der Steuerinformation enthält einen Verfahrensschritt S2042 des Bestimmens, ob das durch Verarbeitung der Daten in dem optionalen funktionellen Block erhaltene Ergebnis korreliert ist mit einem durch Verarbeitung der Daten in einem anderen funktionellen Block erhaltenen Ergebnis. Wenn bestimmt wird, dass das durch Verarbeitung der Daten in dem optionalen funktionellen Block erhaltene Ergebnis korreliert ist mit dem durch Verarbeitung der Daten in dem anderen funktionellen Block erhaltenen Ergebnis, wird ein Verfahrensschritt S2046 des Synchronisieren des Aktualisierens der Steuerinformation in dem optionalen funktionellen Block und des Aktualisierens der Steuerinformation in dem anderen funktionellen Block durchgeführt.
  • In dieser Hinsicht kann der Verfahrensschritt S2046 des Synchronisierens des Aktualisierens der Steuerinformation in dem optionalen funktionellen Block und des Aktualisierens der Steuerinformation in dem anderen funktionellen Block z. B. einen Verfahrensschritt S2046_1 des optionalen funktionellen Blocks enthalten, der eine Steuerung des Aktualisierens anfordert von dem anderen funktionellen Block nach der Verarbeitung der Daten wie in 21 gezeigt ist. Weiter enthalten sein kann ein Verfahrensschritt S2046_2 des anderen funktionellen Blocks, der das Aktualisieren anweist als Antwort auf die Anforderung von dem optionalen funktionellen Block und der die in einer Speichereinheit, die in dem anderen funktionellen Block enthalten ist, gespeicherte Information aktualisiert. Weiter enthalten sein kann ein Verfahrensschritt S2046_3 des optionalen funktionellen Blocks, der die Steuerinformation des optionalen funktionellen Blocks aktualisiert als Antwort auf die Aktualisierungsanweisung.
  • Bezug nehmend wieder auf 20, wenn in Verfahrensschritt S2042 bestimmt wird, dass das durch Verarbeitung der Daten in dem optionalen funktionellen Block erhaltene Ergebnis nicht korreliert ist mit dem durch Verarbeitung der Daten in dem anderen funktionellen Block erhaltenen Ergebnis, wird ein Verfahrensschritt S2048 des optionalen funktionellen Blocks, der die Daten verarbeitet unabhängig von dem Aktualisieren der Steuerinformation in dem anderen funktionellen Block und der die Steuerinformation des optionalen funktionellen Blocks aktualisiert, durchgeführt.
  • Beispielhafte Ausführungsformen des vorliegenden erfinderischen Konzepts können in verschiedenen Formen von Hardware, Software, Firmware, Spezialprozessoren oder einer Kombination davon implementiert sein. Bei einer beispielhaften Ausführungsform kann das vorliegende erfinderische Konzept implementiert sein in einer Software als ein Anwendungsprogramm, das greifbar ausgeführt ist auf einer Programmspeichervorrichtung (z. B. einem computerlesbaren Medium).
  • Während das vorliegende erfinderische Konzept insbesondere gezeigt und beschrieben wurde bezüglich beispielhaften Ausführungsformen davon, wird verstanden werden, dass verschiedene Änderungen in Form und Detail gemacht werden können, ohne von dem Grundgedanken und dem Umfang des vorliegenden erfinderischen Konzepts wie es durch die folgenden Ansprüche definiert ist abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • KR 10-2013-0027486 [0001]

Claims (10)

  1. Ein-Chip-System (SoC) mit: einem ersten Slave-Geistiges-Eigentum(IP)-Block (FB1), der konfiguriert ist zum Durchführen einer ersten Verarbeitung von ersten Daten (DTA1) auf der Grundlage von einer in einer ersten Speichereinheit (ST1) des ersten Slave-IP-Blocks (FB1) gespeicherter erster Steuerinformation (Inf_cf1); einem Master-IP-Block (FB3), der konfiguriert ist zum Durchführen einer zweiten Verarbeitung von zweiten Daten (DTA3) als Antwort auf das Empfangen eines ersten Verarbeitungsergebnisses (RST1), das durch Durchführen der ersten Verarbeitung von den ersten Daten (DTA1) erhalten ist, wobei das Durchführen der zweiten Verarbeitung auf in einer zweiten Speichereinheit (ST3) des Master-IP-Blocks (FB3) gespeicherter zweiter Steuerinformation (Inf_cf3) basiert; und einer Aktualisierungssteuereinheit, die konfiguriert ist zum Bestimmen einer Aktualisierungszeit der in der ersten Speichereinheit (ST1) gespeicherten ersten Steuerinformation (Inf_cf1) oder einer Aktualisierungszeit der in der zweiten Speichereinheit (ST3) gespeicherten zweiten Steuerinformation (Inf_cf3) als Antwort auf das Durchführen der ersten Verarbeitung von den ersten Daten (DTA1) und das Durchführen der zweiten Verarbeitung von den zweiten Daten (DTA3).
  2. Ein-Chip-System nach Anspruch 1, wobei die Aktualisierungssteuereinheit aufweist: eine erste Slave-Aktualisierungssteuereinheit (UCTL1), die konfiguriert ist zum Bestimmen der Aktualisierungszeit der in der ersten Speichereinheit (ST1) des ersten Slave-IP-Blocks (FB1) gespeicherten ersten Steuerinformation (Inf_cf1); und eine erste Master-Aktualisierungssteuereinheit (UCTL3), die konfiguriert ist zum Bestimmen der Aktualisierungszeit der in der zweiten Speichereinheit (ST3) des Master-IP-Blocks (FB3) gespeicherten zweiten Steuerinformation (Inf_cf3).
  3. Ein-Chip-System nach Anspruch 2, wobei das Bestimmen der Aktualisierungszeit der ersten Steuerinformation (Inf_cf1) auf einer Eigenschaft der ersten Daten (DTA1) basiert.
  4. Ein-Chip-System nach Anspruch 2, wobei die erste Slave-Aktualisierungssteuereinheit (FB1) konfiguriert ist zum Aktualisieren der in der ersten Speichereinheit (ST1) gespeicherten ersten Steuerinformation (Inf_cf1) nach Durchführen der ersten Verarbeitung von den ersten Daten (DTA1), und die erste Slave-Aktualisierungssteuereinheit (FB1) nicht gesteuert wird durch die Master-Aktualisierungssteuereinheit (FB3), während das erste Verarbeitungsergebnis nicht den Master-IP-Block (FB3) betrifft.
  5. Ein-Chip-System nach Anspruch 2, weiter mit: einem zweiten Slave-IP-Block (FB2) mit einer zweiten Slave-Aktualisierungssteuereinheit (UCTL2), wobei die erste und zweite Slave-Aktualisierungssteuereinheit (UCTL1, UCTL2) konfiguriert sind zum zeitgleichen Aktualisieren der in der ersten Speichereinheit (ST1) gespeicherten ersten Steuerinformation (Inf_cf1), wenn die erste Steuerinformation (Inf_cf1) aktualisiert wird, als Antwort auf Empfangen einer Aktualisierungsanweisung (RES_ud1) von der Master-Aktualisierungssteuereinheit (UCTL3).
  6. Ein-Chip-System nach Anspruch 2, wobei die erste Slave-Aktualisierungssteuereinheit (UCTL1) konfiguriert ist zum Senden einer Anforderung an die Master-Aktualisierungssteuereinheit (REQ_ud1), die Aktualisierungszeit der in der ersten Speichereinheit (ST1) gespeicherten ersten Steuerinformation (Inf_cf1) zu steuern, und die erste Steuerinformation (Inf_cf1) zu aktualisieren als Antwort auf Empfangen einer Aktualisierungsanweisung (RES_ud1) von der Master-Aktualisierungssteuereinheit (UCTL3), und die Master-Aktualisierungssteuereinheit (UCTL3) konfiguriert ist zum Durchführen der zweiten Verarbeitung, und anschließenden Aktualisieren der zweiten Steuerinformation (Inf_cf2) zu im Wesentlichen einer gleichen Zeit wie das Übertragen der Aktualisierungsanweisung (RES_ud1) an die erste Slave-Aktualisierungssteuereinheit (UCTL1).
  7. Ein-Chip-System nach Anspruch 2, weiter mit: einem zweiten Slave-IP-Block (FB2), der eine zweite Slave-Aktualisierungssteuereinheit (UCTL2) aufweist, wobei die erste und zweite Slave-Aktualisierungssteuereinheit (UCTL1, UCTL2) jede konfiguriert ist zum Senden einer Anforderung (REQ_ud1, REQ_ud2) an die Master-Aktualisierungssteuereinheit (UCTL3), ein Aktualisieren der in der ersten Speichereinheit (ST1) gespeicherten ersten Steuerinformation (Inf_cf1) zu steuern anschließend an das Durchführen der ersten Verarbeitung, und zeitgleich die in der ersten Speichereinheit (ST1) gespeicherte erste Steuerinformation (Inf_cf1) zu aktualisieren, wenn die Steuerinformation aktualisiert wird als Antwort auf Empfangen einer Aktualisierungsanweisung (REQ_ud1) von der Master-Aktualisierungssteuereinheit (UCTL3), wobei die Master-Aktualisierungssteuereinheit (UCTL3) konfiguriert ist zum Durchführen der zweiten Verarbeitung und zum anschließenden Aktualisieren der zweiten Steuerinformation (Inf_cf2) zu im Wesentlichen einer gleichen Zeit wie das Übertragen der Aktualisierungsanweisung (REQ_ud1, REQ_ud2) an jeden der ersten und zweiten Slave-IP-Blöcke (FB1, FB2).
  8. Ein-Chip-System nach Anspruch 1, wobei die erste Verarbeitung und die zweite Verarbeitung an einer Frame-Einheit der in dem Ein-Chip-System verarbeiteten Bilddaten durchgeführt wird.
  9. Ein-Chip-System nach Anspruch 1, wobei die erste Verarbeitung und die zweite Verarbeitung asynchron durch den ersten Slave-IP-Block (FB1) bzw. den Master-IP-Block (FB3) durchgeführt werden.
  10. Ein-Chip-System nach Anspruch 1, wobei das Ein-Chip-System eine Multimediavorrichtung ist, die ersten und zweiten Daten (DAT1, DAT2) ein dreidimensionales (3D) Bild bilden und die Multimediavorrichtung konfiguriert ist zum Verarbeiten und Anzeigen des 3D-Bildes.
DE102014103272.1A 2013-03-14 2014-03-12 Ein-Chip-System und Verfahren zum Betreiben desselben Withdrawn DE102014103272A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0027486 2013-03-14
KR1020130027486A KR101946455B1 (ko) 2013-03-14 2013-03-14 시스템 온-칩 및 이의 동작 방법

Publications (1)

Publication Number Publication Date
DE102014103272A1 true DE102014103272A1 (de) 2014-09-18

Family

ID=51419111

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014103272.1A Withdrawn DE102014103272A1 (de) 2013-03-14 2014-03-12 Ein-Chip-System und Verfahren zum Betreiben desselben

Country Status (6)

Country Link
US (1) US9519487B2 (de)
JP (1) JP2014179100A (de)
KR (1) KR101946455B1 (de)
CN (1) CN104050131B (de)
DE (1) DE102014103272A1 (de)
TW (1) TWI611346B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108229196B (zh) * 2016-12-09 2021-09-07 上海新微技术研发中心有限公司 一种具有存储单元物理保护机制的soc芯片及方法
JP6939665B2 (ja) * 2018-03-15 2021-09-22 オムロン株式会社 ネットワークシステム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130027486A (ko) 2010-03-22 2013-03-15 시카 테크놀러지 아게 개선된 프로세싱을 갖는 수경화 시스템을 위한 첨가제

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6118235A (ja) 1984-07-04 1986-01-27 Nec Corp デイジタル通信システムにおける同期方式
US7171542B1 (en) 2000-06-19 2007-01-30 Silicon Labs Cp, Inc. Reconfigurable interface for coupling functional input/output blocks to limited number of i/o pins
US6687769B2 (en) 2001-03-16 2004-02-03 Texas Instruments Incorporated Serial peripheral interface with high performance buffering scheme
US6907478B2 (en) 2003-02-18 2005-06-14 Adaptec, Inc. Systems and methods optimizing data transfer throughput of a system on chip
JP2007519968A (ja) 2004-01-28 2007-07-19 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ マトリクスディスプレイにおける表示
US20050198439A1 (en) * 2004-03-04 2005-09-08 Fredy Lange Cache memory prefetcher
KR20060064146A (ko) 2004-12-08 2006-06-13 어보브반도체 주식회사 저전력 마이크로 컨트롤러
WO2006136201A1 (de) 2005-06-23 2006-12-28 Hilscher Gesellschaft für Systemautomation mbH Verfahren zur datenkommunikation von busteilnehmern eines offenen automatisierungssystems
US8984256B2 (en) * 2006-02-03 2015-03-17 Russell Fish Thread optimized multiprocessor architecture
US7622963B2 (en) 2007-10-01 2009-11-24 Silicon Laboratories Inc. General purpose comparator with multiplexer inputs
US8023557B2 (en) 2007-12-31 2011-09-20 Silicon Laboratories Inc. Hardware synchronizer for 802.15.4 radio to minimize processing power consumption
US7913012B2 (en) 2007-12-31 2011-03-22 Silicon Laboratories, Inc. System and method for connecting a master device with multiple groupings of slave devices via a LINBUS network
WO2010058546A1 (ja) * 2008-11-18 2010-05-27 パナソニック株式会社 立体視再生を行う再生装置、再生方法、プログラム
US8397049B2 (en) * 2009-07-13 2013-03-12 Apple Inc. TLB prefetching
KR101682116B1 (ko) 2010-03-30 2016-12-02 삼성전자주식회사 디스플레이 컨트롤러와 상기 디스플레이 컨트롤러를 포함하는 디스플레이 시스템
US20120054379A1 (en) 2010-08-30 2012-03-01 Kafai Leung Low power multi-touch scan control system
TWI455110B (zh) * 2011-08-25 2014-10-01 Mstar Semiconductor Inc 影像刷新方法以及相關影像處理裝置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130027486A (ko) 2010-03-22 2013-03-15 시카 테크놀러지 아게 개선된 프로세싱을 갖는 수경화 시스템을 위한 첨가제

Also Published As

Publication number Publication date
TWI611346B (zh) 2018-01-11
KR101946455B1 (ko) 2019-02-11
TW201439903A (zh) 2014-10-16
US20140281381A1 (en) 2014-09-18
US9519487B2 (en) 2016-12-13
KR20140112860A (ko) 2014-09-24
CN104050131A (zh) 2014-09-17
JP2014179100A (ja) 2014-09-25
CN104050131B (zh) 2018-05-29

Similar Documents

Publication Publication Date Title
DE102015117019B4 (de) Serielle Peripherieschnittstellen-Kettenkommunikation mit rahmengebundener Antwort
DE102016201686A1 (de) Bildsignalprozessor und vorrichtungen, die diesen umfassen
DE3732798A1 (de) Datenverarbeitungssystem mit ueberlappendem zugriff auf einen globalen speicher durch eine quelle mit hoher prioritaet
DE112018002793T5 (de) Bildverarbeitungssystem und bildverarbeitungsverfahren
DE112017007656T5 (de) Verschobene aktualisierung von datenbank-hashcode in einer blockchain
DE10234135B4 (de) Verfahren, System und Computerprogramm zum Steuern der Prüfung einer gedruckten Schaltungsplatine in Bezug auf Herstellungsdefekte
DE102013006396A1 (de) Eine grafikverarbeitungseinheit, in der eine standardverarbeitungseinheit verwendet ist, und ein verfahren zum aufbau einer grafikverarbeitungseinheit
DE112013000904T5 (de) Durchführen von Aktualisierungen von Quellcode, der auf einer Vielzahl von Rechenknoten ausgeführt wird
DE102015102135A1 (de) Unterbrechbares Exklusivspeichern
DE602004008060T2 (de) Usb host controller mit speicher für transferdeskriptoren
DE112018002334T5 (de) Vorrichtungen und verfahren zur übertragung von ereignissen mit einer gleichförmigen latenz auf seriellen kommunikationsverbindungen
DE102019119746A1 (de) Bildsignalprozessor, Verfahren zum Betreiben des Bildsignalprozessors und Anwendungsprozessor mit dem Bildsignalprozessor
DE112013004352T5 (de) Protokoll für Kommunikationen zwischen Plattformen und Bildgeräten
DE102014103272A1 (de) Ein-Chip-System und Verfahren zum Betreiben desselben
DE102013114306A1 (de) System, Verfahren und Computerprogrammprodukt für eine verteilte Verarbeitung von überlappenden Teilbereichen von Pixel
DE102018119053A1 (de) Grafikprozessor, welcher Warping durchführt und Rendering-System mit dem Grafikprozessor
DE102014206914A1 (de) Ein stereoskopisches Aufbereitungssystem
DE112012005046T5 (de) Koordinieren von Schreiboperationsabfolgen in einem Datenspeichersystem
DE112013007676T5 (de) Informationsvorrichtung
DE112016007132T5 (de) Anzeigesteuervorrichtung, anzeigesteuerverfahren und anzeigesteuerprogramm
DE102019217015A1 (de) Kommunikationsvorrichtung
DE112012005580T5 (de) Zeichnungssteuervorrichtung
DE112019001598T5 (de) Anzeigesystem und programm
DE69729598T2 (de) Verfahren und Vorrichtung zur Adressenparitätsprüfung für mehrfache überlappende Addressbereiche auf einem gemeinsamen Bus
DE112022000344T5 (de) Anwenden von änderungen in einem ziel-datenbanksystem

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: KUHNEN & WACKER PATENT- UND RECHTSANWALTSBUERO, DE

R083 Amendment of/additions to inventor(s)
R083 Amendment of/additions to inventor(s)
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee