CN102044567A - 一种mos管及其版图设计方法 - Google Patents

一种mos管及其版图设计方法 Download PDF

Info

Publication number
CN102044567A
CN102044567A CN 201010530878 CN201010530878A CN102044567A CN 102044567 A CN102044567 A CN 102044567A CN 201010530878 CN201010530878 CN 201010530878 CN 201010530878 A CN201010530878 A CN 201010530878A CN 102044567 A CN102044567 A CN 102044567A
Authority
CN
China
Prior art keywords
contact hole
minimum
rectangular edges
rectangle
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 201010530878
Other languages
English (en)
Other versions
CN102044567B (zh
Inventor
王钊
杨晓东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Zhonggan Microelectronics Co Ltd
Original Assignee
Wuxi Vimicro Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Vimicro Corp filed Critical Wuxi Vimicro Corp
Priority to CN2010105308788A priority Critical patent/CN102044567B/zh
Publication of CN102044567A publication Critical patent/CN102044567A/zh
Application granted granted Critical
Publication of CN102044567B publication Critical patent/CN102044567B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明揭露了一种MOS管,其包括多个矩形重复单元,该矩形重复单元包括有第一矩形边和与其相对且平行的第二矩形边、第三矩形边和与其相对且平行的第四矩形边,还包括有位于第三矩形边和第四矩形边的中心连线与第一矩形边之间的、起始于第三矩形边而终止于第四矩形边的
Figure 201010530878.8_AB_0
形的第一带状栅极和位于第三矩形边和第四矩形边的中心连线与第二矩形边之间的、起始于第三矩形边而终止于第四矩形边的
Figure 201010530878.8_AB_0
形的第二带状栅极。同时本发明的MOS管还可以采用较大的漏极间距。本发明中的MOS管,一方面利用折叠带状的栅极达到了较大的导电沟道宽长比和节省面积的目的;另一方面,当漏极接触孔采取较大的漏极间距,可以达到较好的静电防护效果。

Description

一种MOS管及其版图设计方法
【技术领域】
本发明涉及版图设计领域,特别涉及一种MOS管版图设计方法及由该方法设计制备的MOS管。
【背景技术】
集成电路的版图是对应于电路元器件结构的几何图形组合,所述几何图形组合是由不同层的几何图形相互组合而成,每层几何图像对应一层版图,各层版图相应于不同的工艺步骤。版图设计就是将电路元器件以及它们之间的连接关系转换成版图的形式来表示,版图设计通常使用专门的设计工具来完成。
MOS管(Metal Oxide Semiconductor)是场效应管的一种,场效应管是一种电压控制型半导体器件。MOS管在现代集成电路中使用非常广泛,特别是一些集成电路中有时需要导电沟道宽长比非常大的MOS管,而导电沟道宽长比比较大的MOS管在版图设计时通常也要占用较大版图面积,虽然现有技术中已经有很多版图设计方案被用来减小这种MOS管的占用面积,但是在一些情况下还未能达到预期效果。
请参考图1,其示出了现有的一种关于MOS管100的交错条形(AlterativeBar)版图设计方案。在本文中所述MOS管均采用标准自对准工艺,不再累述,该种工艺的特点之一是制作出的MOS管栅极与实际的导电沟道上下对应。MOS管包括三个电极,分别是源极(source)、漏极(drain)和栅极(gate)。在图示版图中栅极101、源极102和漏极103都位于有源区104上,其中栅极101位于源极102和漏极103之间,用于将源极102和漏极103分开。所述栅极101的版图区域为一直条型,通常为多晶硅层。所述源极102和漏极103通常是经过掺杂的N+阱或者P+阱,位于所述栅极101所在层的下层,并通过接触孔105连接于集成电路表面的对应金属层以互相导通。因为版图设计时通常有很多MOS管并列排布,所以通常采用一个重复单元106(即图示虚线框部分)来进行设计版图,即在版图设计时根据制作工艺的参数来设计好初始的重复单元106后,将重复单元106复制或者镜像来设计完其余的MOS管版图部分。
漏极103的接触孔105距离栅极101的间距,其实就是漏极103的接触孔105距离导电沟道(未示出)的间距,这个间距称之为漏极间距DS(DrainSpace)。在一些集成电路的版图设计时,在减小MOS管的版图占用面积时还同时需要设计的MOS管具有较大的漏极间距。比如一些MOS管需要直接连接于芯片的管脚,出于提高静电防护能力的目的,需要这些MOS管具有较大的漏极间距来限流。如果采用图1所示的版图设计方案,在具有较大漏极间距时,显然MOS管的占用面积也会非常大,此时就无法满足减小MOS管的版图占用面积的要求。
因此,有必要提出一种新的技术方案来解决上述缺点。
【发明内容】
本部分的目的在于概述本发明的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和发明名称中可能会做些简化或省略以避免使本部分、说明书摘要和发明名称的目的模糊,而这种简化或省略不能用于限制本发明的范围。
本发明的一个目的在于提供一种新型的MOS管。
本发明的另一目的在于提供一种新型的MOS管的版图设计方法。
为了达到本发明的目的,根据本发明的一个方面,本发明提供一种MOS管,其包括多个矩形重复单元,所述矩形重复单元包括有第一矩形边、与第一矩形边相对且平行的第二矩形边、第三矩形边和与第三矩形边相对且平行的第四矩形边,所述矩形重复单元包括:位于第三矩形边和第四矩形边的中心连线与第一矩形边之间的、起始于第三矩形边而终止于第四矩形边的
Figure BDA0000030718750000021
形的第一带状栅极和位于第三矩形边和第四矩形边的中心连线与第二矩形边之间的、起始于第三矩形边而终止于第四矩形边的
Figure BDA0000030718750000022
形的第二带状栅极;2n个矩形漏极半接触孔,其中n个矩形漏极半接触孔的一长边与第一矩形边重合,并沿所述第一矩形边居中分布;另外n个矩形漏极半接触孔的一长边与第二矩形边重合,并沿所述第二矩形边居中分布;和2n个矩形源极半接触孔,其中n个矩形源极半接触孔的一长边与第三矩形边重合,并沿所述第三矩形边居中分布;另外n个矩形源极半接触孔的一长边与第四矩形边重合,并沿所述第四矩形边居中分布,其中n为大于等于1的自然数。
进一步地,所述矩形重复单元依第一矩形边和第二矩形边的中点连线呈轴对称图形,依第三矩形边和第四矩形边的中点连线呈轴对称图形。
进一步地,相邻的两个矩形漏极半接触孔之间的间距相等且大于等于接触孔最小间距,相邻的两个矩形源极半接触孔之间的间距相等且大于等于接触孔最小间距。
进一步地,所述矩形源极半接触孔的边沿距所述带状栅极的边沿的垂直距离等于或者大于预设最小源极间距,所述矩形漏极半接触孔的边沿距所述带状栅极的边沿的垂直距离等于或者大于预设最小漏极间距。
进一步地,第一带状栅极与所述重复单元的第一矩形边的最小垂直距离等于第一带状栅极的边沿与第二带状栅极的边沿的最小垂直距离的二分之一,第二带状栅极与所述重复单元的第二矩形边的最小距离等于第一带状栅极的边沿与第二带状栅极的边沿的最小垂直距离的二分之一,第一带状栅极的边沿与第二带状栅极的边沿的最小垂直距离等于或大于最小栅极间距。
进一步地,每个矩形漏极半接触孔的长边等于两倍的短边长度,每个矩形源极半接触孔的长边等于两倍的短边长度。
根据本发明的另一方面,本发明还提供一种版图设计方法,所述方法包括:获取设计规则;根据设计规则计算所述源极接触孔的数目n;根据所述接触孔数目计算矩形重复单元的长和宽;和根据所述接触孔数目n、矩形重复单元的长和矩形重复单元的宽设计所述矩形重复单元。
进一步地,所述设计规则包括最小栅极间距、最小栅极长度、最小接触孔宽度、预设最小源极接触孔距栅极间距、最小漏极接触孔距栅极间和最小接触孔间距。
进一步地,所述源极接触孔数目n的计算公式为:
Figure BDA0000030718750000031
其中n为大于0的整数,当右侧计算结果不为整数时需向上取整,其中C为最小接触孔宽度、D为预设最小源极接触孔距栅极间距、E为最小漏极接触孔距栅极间距和F为最小接触孔间距。
进一步地,所述矩形重复单元的长Y的计算公式为:
Y=C+2D+2B+2E+nC+(n-1)F,
其中n为接触孔数目、B为最小栅极长度、C为最小接触孔宽度、D为最小源极接触孔距栅极间距、E为预设最小漏极接触孔距栅极间距和F为最小接触孔间距,所述矩形重复单元的宽X‘的计算公式为
X‘=A+2B+nC+(n-1)F+2D,
其中n为接触孔数目、A为最小栅极间距、B为最小栅极长度、C为最小接触孔宽度、D为最小源极接触孔距栅极间距和F为最小接触孔间距。
进一步地,其中最小栅极间距、最小栅极长度、最小接触孔宽度、最小漏极接触孔距栅极间和最小接触孔间距是由MOS管的制备工艺所决定,其中预设最小源极接触孔距栅极间距由静电防护设计需求所决定。
与现有技术相比,本发明所述版图设计方法及由该方法设计制备的MOS管,一方面利用折叠带状的栅极达到了较大的导电沟道宽长比和节省面积的目的;另一方面,当漏极接触孔采取较大的漏极间距,可以达到较好的静电防护效果。
【附图说明】
结合参考附图及接下来的详细描述,本发明将更容易理解,其中同样的附图标记对应同样的结构部件,其中:
图1为现有的一种关于MOS管的交错条形(Alterative Bar)版图设计方案的版图示意图;
图2为本发明的一个实施例中的MOS管版图设计方案的版图示意图;
图3为本发明的一个实施例中的矩形重复单元的结构示意图;和
图4为本发明的一个实施例中的MOS管版图设计方法的方法流程图。
【具体实施方式】
本发明的详细描述主要通过程序、步骤、逻辑块、过程或其他象征性的描述来直接或间接地模拟本发明技术方案的运作。为透彻的理解本发明,在接下来的描述中陈述了很多特定细节。而在没有这些特定细节时,本发明则可能仍可实现。所属领域内的技术人员使用此处的这些描述和陈述向所属领域内的其他技术人员有效的介绍他们的工作本质。换句话说,为避免混淆本发明的目的,由于熟知的方法、程序、成分和电路已经很容易理解,因此它们并未被详细描述。
此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例,也不是单独的或选择性的与其他实施例互相排斥的实施例。此外,表示一个或多个实施例的方法、流程图或功能框图中的模块顺序并非固定的指代任何特定顺序,也不构成对本发明的限制。
本发明提出了一种改进的MOS管,以及该类型MOS管的版图设计方法。本发明中的MOS管具有较大的漏极间距和较大的导电沟道宽长比,同时尽可能减少版图占用面积。为了说明该类型MOS管的结构,本文首先描述该类型MOS管的版图设计图案。
请参考图2,其示出了本发明的一个实施例中的MOS管版图200的结构示意图。所述MOS管版图200包括源极区域201、漏极区域202和栅极区域203。图示版图中几乎所有的区域都覆盖了有源区204,有源区204被折叠带状的栅极区域203分割成呈矩形的源极区域201和漏极区域202。其中源极区域201和漏极区域202间隔排列,并且源极区域201内的源极接触孔排成一列,并与排成一行的漏极区域202内的漏极接触孔互相垂直。根据实施例中的不同也可能是源极区域201内的源极接触孔排成一行,并与排成一列的漏极区域202内的漏极接触孔互相垂直。其中漏极区域202比源极区域201大,这样是为了能够使漏极区域202的接触孔到任何导电沟道的距离(即漏极间距)都等于或大于一定的最小漏极间距。同时采用折叠带状的栅极区域203可以在尽可能小的面积下获得较大的导电沟道宽长比。
显然,所述MOS管版图200也可以通过对如图3所示的矩形重复单元300进行复制或者镜像来设计完成,所以矩形重复单元300如何设计是本发明的重点和难点之一。所述矩形重复单元300包括有第一矩形边301、与第一矩形边301相对且平行的第二矩形边302、第三矩形边303和与第三矩形边303相对且平行的第四矩形边304,所述矩形重复单元300以第一矩形边301和第二矩形边302的中点连线呈轴对称图形,所述矩形重复单元300以第三矩形边303和第四矩形边304的中点连线也呈轴对称图形,所述矩形重复单元300包括位于第三矩形边303和第四矩形边304的中心连线与第一矩形边301之间的、起始于第三矩形边303而终止于第四矩形边304的形的第一带状栅极305,和位于第三矩形边303和第四矩形边304的中心连线与第二矩形边302之间的、起始于第三矩形边303而终止于第四矩形边304的
Figure BDA0000030718750000062
形的第二带状栅极306;
所以矩形重复单元300还包括2n个矩形漏极半接触孔307,在本实施例中n=3,每个矩形漏极半接触孔307的长边等于两倍的短边长度,其中n个矩形漏极半接触孔307的一长边与第一矩形边301重合,且每个矩形漏极半接触孔307间距相等并沿所述第一矩形边301居中分布;另外n个矩形漏极半接触孔307的一长边与第二矩形边302重合,且每个矩形漏极半接触孔307间距相等并沿所述第二矩形边302居中分布,所述矩形漏极半接触孔307的边沿距所述带状栅极的边沿的垂直距离等于或者大于预设最小漏极间距,所述预设最小漏极间距是根据静电防护需求所设定的最小漏极间距。
所以矩形重复单元300还包括2n个矩形源极半接触孔308,在本实施例中n=3,每个矩形源极半接触孔308的长边等于两倍的短边长度,其中n个矩形源极半接触孔308的一长边与第三矩形边303重合,且每个矩形源极半接触孔308间距相等并沿所述第三矩形边303居中分布;另外n个矩形源极半接触孔308的一长边与第四矩形边304重合,且每个矩形源极半接触孔308间距相等并沿所述第四矩形边304居中分布,所述矩形源极半接触孔308的边沿距所述带状栅极305的边沿的垂直距离等于或者大于预设最小源极间距。在所述多个矩形重复单元300重复或者镜像后就可以组成如图2所示的版图图案,此时相连的两个矩形源极半接触孔308形成正方形的源极接触孔,相连的两个矩形漏极半接触孔307形成正方形的漏极接触孔。
应当认识到,所述矩形重复单元300以第一矩形边301和第二矩形边302的中点连线、或以第三矩形边303和第四矩形边304的中点连线分为两个部分后,其中的每一部分仍然可以作为重复单元;所述矩形重复单元3000以第一矩形边301和第二矩形边302的中点连线、和以第三矩形边303和第四矩形边304的中点连线分为四个部分后,其中的每一部分也还可以作为重复单元,即所述重复单元并不唯一,其可能是矩形重复单元300的部分或者重复。本文只是为了便于描述,选择所述矩形重复单元300作为重复单元。另一方面,所述矩形重复单元300中各个图案或者部分之间的距离和尺寸都受到生产制造工艺的参数要求和需求设计上的制约,所以所述矩形重复单元300可以由一特定的方法或者装置来进行设计和制造。为此,本发明同时提出专用于该类型的MOS管的版图设计方法。
请参考图4,其示出了本发明的一个实施例中的MOS管版图设计方法400的方法流程图。所述MOS管版图设计方法400包括:
步骤401,首先获取设计规则;
设计规则是由制造工艺和设计参数所决定的,主要包括最小栅极间距A、最小栅极宽度B、最小接触孔宽度C、最小源极接触孔到栅极间距D、预设最小漏极接触孔到栅极间距E、最小接触孔间距F等参数。特别地,其中最小栅极长度B指的是所述带状栅极的物理宽度。其中预设最小漏极接触孔到栅极间距E则是根据具体静电防护设计需要的漏极间距需求而定,其它参数大部分为制造工艺所决定。
步骤402,根据设计规则设计所述矩形重复单元;
在获得设计规则后,则需要根据设计规则设计前文所述矩形重复单元300。为了使设计的MOS管占用的版图面积最小,应当使所述矩形重复单元300内的栅极间距采用最小栅极间距A,所述矩形重复单元300的源极或者漏极的接触孔的宽度采用最小接触孔宽度C,所述矩形重复单元300的源极接触孔到栅极的距离采用最小源极接触孔道栅极间距D和所述矩形重复单元300的源极或者漏极的接触孔之间的距离采用最小接触孔间距E。为了达到较大导电沟道宽长比,则需要所述矩形重复单元300内的栅极长度采用最小栅极长度B,并且采取折叠带状结构增加单位面积内的栅极宽度。另外,所述矩形重复单元300采用预设最小漏极接触孔到栅极间距E作为漏极间距可以保证设计的MOS管具有较大的漏极间距的同时,尽可能减少漏极区域占用的版图面积。
另一方面,从图2或者图3中可以看出所述矩形重复单元300的宽X主要由预设最小漏极接触孔到栅极间距E来决定,即X=A+2B+C+2E,而宽X同时可以用另一个度量来表征,即X=A+2B+nC+(n-1)F+2D,其中n代表源极区域内的源极接触孔数目,n为大于0的整数,显然当预设最小漏极接触孔到栅极间距E这个参数确定以后,可以根据上述两个公式确定一个源极区域内的源极接触孔数目,进一步地可以确定漏极区域的漏极接触孔数目。因为在同一MOS管设计中,为了导电性的需要通常源极接触孔和漏极接触孔数目通常是相同的。根据上述两个公式有:
Figure BDA0000030718750000081
其中n必须为大于0的整数,所以当右侧计算结果不为整数时需向上取整。当n确定后,可以计算出所述矩形重复单元300的最终确定的宽X‘:
X‘=A+2B+nC+(n-1)F+2D
应当认识到,如果计算n时进行了向上取整,那么最终矩形重复单元300的漏极间距会略大于预设最小漏极接触孔到栅极间距E。
当源极接触孔和漏极接触孔的数目n确定以后,所述矩形重复单元300的长Y也可以确定,其中
Y=C+2D+2B+2E+nC+(n-1)F。
至此,所述矩形重复单元300可以设计完成。在另外一些实施例中,由于所述矩形重复单元300是轴对称图形,也可以将所述矩形重复单元300的一半作为重复单元,对于此种类似方案,本文不再累述。
步骤403,根据矩形重复单元完成版图设计。
当所述矩形重复单元300设计完毕后,可以根据具体设计将所述矩形重复单元300复制或者镜像完成MOS管的版图设计。
在标准自对准工艺中,栅极宽度通常可以被用来定义MOS管的导电沟道宽度。一般可通过定义单位有效MOS管的导电沟道宽度的面积消耗来比较功率器件的面积有效性,实现单位有效MOS管的导电沟道宽度所需的面积越小越优。以一个典型的0.5μm工艺设计规则为例,A=0.5μm,B=0.5μm,C=0.4μm,D=0.4μm,E=0.4μm,F=1.2μm,通过计算可得图1所述MOS管的单位有效MOS管的导电沟道宽度的面积消耗系数为2.5左右,而本发明中的MOS管的单位有效MOS管的导电沟道宽度的面积消耗系数为1.905左右,可见本发明可以取得良好的有益效果。
上述说明已经充分揭露了本发明的具体实施方式。需要指出的是,熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地,本发明的权利要求的范围也并不仅仅局限于所述具体实施方式。

Claims (11)

1.一种MOS管,其包括多个矩形重复单元,所述矩形重复单元包括有第一矩形边、与第一矩形边相对且平行的第二矩形边、第三矩形边和与第三矩形边相对且平行的第四矩形边,其特征在于,所述矩形重复单元包括:
位于第三矩形边和第四矩形边的中心连线与第一矩形边之间的、起始于第三矩形边而终止于第四矩形边的
Figure FDA0000030718740000011
形的第一带状栅极和位于第三矩形边和第四矩形边的中心连线与第二矩形边之间的、起始于第三矩形边而终止于第四矩形边的
Figure FDA0000030718740000012
形的第二带状栅极;
2n个矩形漏极半接触孔,其中n个矩形漏极半接触孔的一长边与第一矩形边重合,并沿所述第一矩形边居中分布;另外n个矩形漏极半接触孔的一长边与第二矩形边重合,并沿所述第二矩形边居中分布;和
2n个矩形源极半接触孔,其中n个矩形源极半接触孔的一长边与第三矩形边重合,并沿所述第三矩形边居中分布;另外n个矩形源极半接触孔的一长边与第四矩形边重合,并沿所述第四矩形边居中分布,
其中n为大于等于1的自然数。
2.根据权利要求1所述的MOS管,其特征在于,所述矩形重复单元依第一矩形边和第二矩形边的中点连线呈轴对称图形,依第三矩形边和第四矩形边的中点连线呈轴对称图形。
3.根据权利要求1所述的MOS管,其特征在于,相邻的两个矩形漏极半接触孔之间的间距相等且大于等于接触孔最小间距,相邻的两个矩形源极半接触孔之间的间距相等且大于等于接触孔最小间距。
4.根据权利要求3所述的MOS管,其特征在于,所述矩形源极半接触孔的边沿距所述带状栅极的边沿的垂直距离等于或者大于预设最小源极间距,所述矩形漏极半接触孔的边沿距所述带状栅极的边沿的垂直距离等于或者大于预设最小漏极间距。
5.根据权利要求4所述的MOS管,其特征在于,第一带状栅极与所述重复单元的第一矩形边的最小垂直距离等于第一带状栅极的边沿与第二带状栅极的边沿的最小垂直距离的二分之一,第二带状栅极与所述重复单元的第二矩形边的最小距离等于第一带状栅极的边沿与第二带状栅极的边沿的最小垂直距离的二分之一,第一带状栅极的边沿与第二带状栅极的边沿的最小垂直距离等于或大于最小栅极间距。
6.根据权利要求1所述的MOS管,其特征在于,每个矩形漏极半接触孔的长边等于两倍的短边长度,每个矩形源极半接触孔的长边等于两倍的短边长度。
7.一种版图设计方法,用于设计如权利要求1所述的MOS管,其特征在于,其包括:
获取设计规则;
根据设计规则计算所述源极接触孔的数目n;
根据所述接触孔数目计算矩形重复单元的长和宽;和
根据所述接触孔数目n、矩形重复单元的长和矩形重复单元的宽设计所述矩形重复单元。
8.根据权利要求7所述的方法,其特征在于,所述设计规则包括最小栅极间距、最小栅极长度、最小接触孔宽度、预设最小源极接触孔距栅极间距、最小漏极接触孔距栅极间和最小接触孔间距。
9.根据权利要求8所述的方法,其特征在于,所述源极接触孔数目n的计算公式为:
Figure FDA0000030718740000021
其中n为大于0的整数,当右侧计算结果不为整数时需向上取整,其中C为最小接触孔宽度、D为预设最小源极接触孔距栅极间距、E为最小漏极接触孔距栅极间距和F为最小接触孔间距。
10.根据权利要求9所述的方法,其特征在于,所述矩形重复单元的长Y的计算公式为:
Y=C+2D+2B+2E+nC+(n-1)F,
其中n为接触孔数目、B为最小栅极长度、C为最小接触孔宽度、D为最小源极接触孔距栅极间距、E为预设最小漏极接触孔距栅极间距和F为最小接触孔间距,所述矩形重复单元的宽X‘的计算公式为
X‘=A+2B+nC+(n-1)F+2D,
其中n为接触孔数目、A为最小栅极间距、B为最小栅极长度、C为最小接触孔宽度、D为最小源极接触孔距栅极间距和F为最小接触孔间距。
11.根据权利要求8所述的方法,其特征在于,其中最小栅极间距、最小栅极长度、最小接触孔宽度、最小漏极接触孔距栅极间和最小接触孔间距是由MOS管的制备工艺所决定,其中预设最小源极接触孔距栅极间距由静电防护设计需求所决定。
CN2010105308788A 2010-11-03 2010-11-03 一种mos管及其版图设计方法 Active CN102044567B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010105308788A CN102044567B (zh) 2010-11-03 2010-11-03 一种mos管及其版图设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010105308788A CN102044567B (zh) 2010-11-03 2010-11-03 一种mos管及其版图设计方法

Publications (2)

Publication Number Publication Date
CN102044567A true CN102044567A (zh) 2011-05-04
CN102044567B CN102044567B (zh) 2012-07-25

Family

ID=43910556

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105308788A Active CN102044567B (zh) 2010-11-03 2010-11-03 一种mos管及其版图设计方法

Country Status (1)

Country Link
CN (1) CN102044567B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102831254A (zh) * 2011-06-15 2012-12-19 中国科学院微电子研究所 Mos器件版图批量化设计方法
CN103310066A (zh) * 2013-06-25 2013-09-18 中国科学院微电子研究所 标准单元版图的生成方法
WO2023004947A1 (zh) * 2021-07-29 2023-02-02 长鑫存储技术有限公司 字线驱动器电路及存储器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097066A (en) * 1997-10-06 2000-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Electro-static discharge protection structure for semiconductor devices
CN1929137A (zh) * 2005-09-11 2007-03-14 谢福渊 高密度混合金属氧化物半导体场效应晶体管(mosfet)器件
US20070284618A1 (en) * 2006-05-26 2007-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor layout for standard cell with optimized mechanical stress effect
CN101727526A (zh) * 2009-12-23 2010-06-09 北京中星微电子有限公司 一种mos管版图设计方法、装置及一种芯片
CN101752417A (zh) * 2008-12-09 2010-06-23 上海华虹Nec电子有限公司 横向扩散mos晶体管的版图设计的方法
CN201936884U (zh) * 2010-11-03 2011-08-17 无锡中星微电子有限公司 一种mos管及其版图设计装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097066A (en) * 1997-10-06 2000-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Electro-static discharge protection structure for semiconductor devices
CN1929137A (zh) * 2005-09-11 2007-03-14 谢福渊 高密度混合金属氧化物半导体场效应晶体管(mosfet)器件
US20070284618A1 (en) * 2006-05-26 2007-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor layout for standard cell with optimized mechanical stress effect
CN101752417A (zh) * 2008-12-09 2010-06-23 上海华虹Nec电子有限公司 横向扩散mos晶体管的版图设计的方法
CN101727526A (zh) * 2009-12-23 2010-06-09 北京中星微电子有限公司 一种mos管版图设计方法、装置及一种芯片
CN201936884U (zh) * 2010-11-03 2011-08-17 无锡中星微电子有限公司 一种mos管及其版图设计装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102831254A (zh) * 2011-06-15 2012-12-19 中国科学院微电子研究所 Mos器件版图批量化设计方法
CN102831254B (zh) * 2011-06-15 2015-12-02 中国科学院微电子研究所 Mos器件版图批量化设计方法
CN103310066A (zh) * 2013-06-25 2013-09-18 中国科学院微电子研究所 标准单元版图的生成方法
CN103310066B (zh) * 2013-06-25 2016-03-16 中国科学院微电子研究所 标准单元版图的生成方法
WO2023004947A1 (zh) * 2021-07-29 2023-02-02 长鑫存储技术有限公司 字线驱动器电路及存储器

Also Published As

Publication number Publication date
CN102044567B (zh) 2012-07-25

Similar Documents

Publication Publication Date Title
DE102016113828B4 (de) Halbleitervorrichtung
DE3423211C2 (de) Halbleiterbauteil
DE102012222439B4 (de) Halbleiterbauelement und dieses verwendende Leistungsumwandlungsausstattung
US10304825B2 (en) Semiconductor integrated circuit and logic circuit
EP2347436B1 (en) Integrated capacitor with alternating layered segments
DE102016117597A1 (de) Elektromagnetische Bandlücken-Struktur auf einem Chip zur Rauschunterdrückung
US8207592B2 (en) Integrated capacitor with array of crosses
DE102014207415A1 (de) Dicht gepackte Standardzellen für integrierte Schaltungsprodukte und Verfahren zu deren Herstellung
TWI487123B (zh) 用於電容器的結構體及其方法
DE102007024112A1 (de) Halbleitervorrichtung mit isoliertem Gate
CN102044567B (zh) 一种mos管及其版图设计方法
DE10164606A1 (de) Flip-Chip-Halbleitereinrichtung mit außerhalb von Energiezufuhranschlussflächen angeordneten Signalanschlussflächen
CN201936884U (zh) 一种mos管及其版图设计装置
CN106253904B (zh) 一种流水线adc系统中采样mom电容的版图设计方法
CN107798197B (zh) 一种减小wpe效应的标准单元库版图设计方法
US8856715B1 (en) Capacitor designs for integrated circuits utilizing self-aligned double patterning (SADP)
CN103310066B (zh) 标准单元版图的生成方法
DE112007003230T5 (de) Hybrid-RESURF-Transistor mit PN-Übergang und MOS-Kondensator
DE102015107688A1 (de) Leiterbahnen in Schaltungen
JP2007234777A (ja) 半導体集積回路装置およびその設計方法
DE102022118842A1 (de) Verbindungsstrukturen zur verbesserung der signalintegrität innerhalb gestapelter chips
DE102013000193A1 (de) Bildschirm-Tastfeld bzw. Touch-Panel
CN102446961B (zh) 包含功率器件的半导体装置及其制备方法
JP2006140363A (ja) 半導体集積回路および半導体集積回路の設計方法
JP2001244342A (ja) 集積回路のレイアウト方法、集積回路及びマクロセル

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 214028 10-storey Building 530 Qingjia Road, Taihu International Science Park, Wuxi New District, Jiangsu Province

Patentee after: WUXI ZHONGGAN MICROELECTRONIC CO., LTD.

Address before: 214028 10-storey Building 530 Qingjia Road, Taihu International Science Park, Wuxi New District, Jiangsu Province

Patentee before: Wuxi Vimicro Co., Ltd.