CN102025369A - 相位误差检测设备、相位误差检测方法和再现设备 - Google Patents

相位误差检测设备、相位误差检测方法和再现设备 Download PDF

Info

Publication number
CN102025369A
CN102025369A CN2010102747139A CN201010274713A CN102025369A CN 102025369 A CN102025369 A CN 102025369A CN 2010102747139 A CN2010102747139 A CN 2010102747139A CN 201010274713 A CN201010274713 A CN 201010274713A CN 102025369 A CN102025369 A CN 102025369A
Authority
CN
China
Prior art keywords
phase error
value
zero crossing
reproducing signal
piece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102747139A
Other languages
English (en)
Inventor
今井贡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102025369A publication Critical patent/CN102025369A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
    • G11B20/1012—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom partial response PR(1,2,2,2,1)
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • G11B20/1024—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation wherein a phase-locked loop [PLL] is used
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10268—Improvement or modification of read or write signals bit detection or demodulation methods
    • G11B20/10287—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors
    • G11B20/10296—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors using the Viterbi algorithm
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10305—Improvement or modification of read or write signals signal quality assessment
    • G11B20/10398—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors
    • G11B20/10444—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors by verifying the timing of zero crossings
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10305—Improvement or modification of read or write signals signal quality assessment
    • G11B20/10462—Improvement or modification of read or write signals signal quality assessment consistency with a reference waveform in a given time period, e.g. by calculating correlations or mean square errors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0058—Detection of the synchronisation error by features other than the received signal transition detection of error based on equalizer tap values
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2537—Optical discs

Abstract

本发明公开了相位误差检测设备、相位误差检测方法和再现设备。相位误差检测设备包括：采样块；第一相位误差计算块；第二相位误差计算块；和选择输出块。

Description

相位误差检测设备、相位误差检测方法和再现设备
技术领域
本发明涉及用于检测PLL的相位误差的相位误差检测设备和相位误差检测方法，以及用于从记录了比特信息的记录介质再现数据的再现设备。
背景技术
参考日本专利文件特开平8-69672号公报和日本专利文件特开2003-6864号公报。
当前，诸如BD(Blu-ray Dis：注册商标)之类的所谓的高记录密度光盘广泛用作通过光的照射来从其再现所记录的信号的光记录介质。
为了从这种光盘再现所记录的信息，可以执行PRML(部分响应最大似然)译码。
执行PRML译码包括选定与使用的记录再现系统的特性(主要是记录密度)相对应的PR类。公知的PR类包括PR(1，2，1)和PR(1，2，2，1)。
同时，维持稳定的PLL(锁相环)设置对于使得PRML译码能够完全发挥潜力是不可或缺的。
在普通的光盘系统中，有关PLL的相位误差信息通常从接近再现信号的零交叉点的值中获得。已知以下将要说明的两种获取相位误差信息的典型技术。
图11A和图11B是说明从接近再现信号的零交叉点的值中检测相位误差的普通技术的示意图。图11A说明当再现信号的理想值不为0时生效的检测技术。图11B说明当再现信号的理想值为0时使用的检测技术。
如果PR(1，2，1)被用作PR类，则PR均衡后再现信号的理想值不为0。换言之，理想采样的定时在与零交叉点不同的点。因此，参考图11A所说明的技术是在PR(1，2，1)生效的情况下再现信号的理想值不为0的情形中所要采用的相位误差检测技术。
如果PR(1，2，2，1)被采用，则PR均衡后再现信号的理想值为0。即，零交叉点与采样点理想地一致。因此，参考图11B所说明的技术是在PR(1，2，2，1)生效的情况下再现信号的理想值为0的情形中所要采用的相位误差检测技术。
当如图11A中所示再现信号的理想值不为0时，相位误差Δτ使用下式获得：
Δτ＝sign*(An-1+An)...[式1]
其中，An-1表示再现信号的零交叉之前的采样值，并且An表示再现信号的零交叉之后的采样值。
在上式中，“sign”根据零交叉方向(从正到负或反之)要么为“+”要么为“-”。
如果PR(1，2，1)被采用，则零交叉之前的采样值An-1的绝对值与零交叉之后的采样值An的绝对值相同。因此，如在上式中那样将值An-1和An相加提供了既指示与理想相位的误差的量又指示误差的极性(即，相位超前或延迟)的值。
图11A示出以从正到负的方向零交叉的状态。如果以从负到正的方向相反地零交叉，则通过“An-1+An”计算出的值的极性与相位的超前/延迟之间的关系与图11A中所示出的相反。上式中的“sign”用来校正由零交叉方向的不同产生的值“An-1+An”的符号(即，极性)。
在如图11B中所示再现信号的理想值为0的情形中，相位误差Δτ基于以下说明的概念来检测。
图11B示出3种状态：再现信号波形的相位误差在零交叉处为0(中间的波形)的状态，相位超前的状态(左边的波形)，和相位延迟的状态(右边的波形)。
这里重申，PLL的相位误差表现为与再现信号的采样定时的理想点的不同。如果要根据同一再现信号上采样定时的不同来如实地指示相位误差，则该现象将过于复杂而无法图示出来。因此，为了简化和说明的目的，示出以下三种相位状态中的采样定时：以波形分别描绘的理想的、超前的和延迟的状态。
在图中，时间轴上的采样定时(即，采样点)在相位超前时被图示性地指示为这样的实点，在这些实点处，从图的平面视图上看被移到右边的再现信号的波形与相位超前的理想状态中再现信号的波形一致。以类似的方式，在相位延迟时生效的采样定时被指示为这样的实点，在这些实点处，从图的平面视图上看被移到左边的再现信号的波形与相位延迟的理想状态中再现信号的波形一致。
此时，假定理想状态中再现信号的零交叉点是参考采样点An。参考采样点An，假定在理想状态中再现信号的零交叉点之前的采样点为An-1，并且假定在零交叉点之后的采样点是An+1。
图11B分别示出与理想的、超前的、延迟的状态相对应的采样点。在该设置中，在相位超前的情形中，零交叉之前的采样点在图11B中被示为An-1并且零交叉之后的采样点被示为An。在相位延迟的情形中，零交叉之前的采样点是An并且零交叉之后的采样点是An+1。
在图11B的情况中，在没有相位误差的理想状态中采样点An的值为0。如从中可以理解的，采样点An的值指示在PR(1，2，2，1)生效的情况下再现信号的理想值为0的情形中的相位误差。
即，在再现信号的理想值为0并且相位超前的情形中，相位误差Δτ由下式给出：
Δτ＝sign*min(An，An-1)...[式2]
其中，An-1表示零交叉之前的采样点的值，并且An表示零交叉之后的采样点的值。
在相位延迟的情形中，相位误差Δτ用下式给出：
Δτ＝sign*min(An+1，An)...[式3]
其中，An表示零交叉之前的采样点的值，而An+1表示零交叉之后的采样点的值。
在上式2和3中，项“min(x，y)”构成用于选择“x”和“y”中绝对值较小的任一者的运算符。
实际的电路通过将再现信号的当前值与其紧前值相比较来看极性是否已经从一个值改为另一个值，来判定再生信号是否已经达到零交叉。鉴于这种检测零交叉点的技术，上述式2和3可以被编入下式4中：
Δτ＝sign*min(Ak，Ak-1)...[式4]
其中，Ak表示零交叉被检测到的采样点的值，并且Ak-1表示紧前的采样点的值。
发明内容
如上所述，在PR(1，2，1)生效的情况下再现信号的理想值不为0的情形中，以上参考图11A所说明的技术可以用来正确地检测相位误差。在PR(1，2，2，1)生效的情况下再现信号的理想值为0的情形中，以上参考图11B所说明的技术可以用来正确地检测相位误差。
随着近年来光盘的记录密度越来越高，某些盘已经采用约束长度为5、比以前包含更多符号间干扰的PR类PR(a，b，b，b，a)。更具体地，目前所采用的代表性PR类是PR(1，2，2，2，1)。
说明性地，假定用作PR类的是约束长度至少为5并且a∶b＝1∶2的上述PR(1，2，2，2，1)等。在该情况中，零交叉前后共存两种再现信号模式(pattern)：如图11A中所示再现信号的理想值不为0的再现信号模式，和如图11B中所示再现信号的理想值为0的再现信号模式。
更具体地，如果在零交叉部分中包含3T(T代表信道时钟)以上的模式，则生效的模式是如图11A中所示再现信号的理想值不为0的再现信号模式。如果在零交叉部分中包含2T的模式，则生效的模式是如图11B中所示再现信号的理想值为0的再现信号模式。
由于记录密度越来越高，诸如利用2T和3T的模式的信号之类的短信号具有越来越小的幅度。在这一方面，可以设想到这样的相位误差检测技术，其在包含2T的模式的情况下将图11B中的零交叉部分排除在相位误差检测之外，并且在包含3T以上的模式的情况下使得仅图11A中的零交叉部分经历相位误差检测。具体地，仅图11A中示出的再现信号模式被用来基于以上示出的式1获取相位误差信息。
然而，在实际的再现信号中，在零交叉部分中获得所包含的2T的模式的频率非常高。将该情况作为相位误差检测的对象丢弃可能会大大降低更新相位误差信息的频率。在相位误差信息不那么频繁地被更新的情况下，PLL的跟随性能将劣化，进而会降低PLL的稳定性。
本发明是考虑到以上情形做出的，并且提供了这样的创新布置：以防止相位误差信息更新的频率降低从而确保PLL的稳定性的方式来处理所采用的PR类约束长度至少为5并且再现信号的理想值为0的模式与理想值不为0的模式共存这样的情形。
在执行本发明中并且根据本发明的一个实施例，提供了一种相位误差检测设备，包括：采样块，该采样块被配置为对输入信号进行数字采样；第一相位误差计算块，该第一相位误差计算块被配置为使用基于Ak-1+Ak的第一运算式来计算相位误差，其中，Ak表示所述输入信号在零交叉之后的采样值，并且Ak-1表示所述输入信号在所述零交叉之前的采样值；第二相位误差计算块，该第二相位误差计算块被配置为使用基于min(Ak，Ak-i)的第二运算式来计算所述相位误差，其中，min(x，y)构成用于从x和y中选择这两个中较小的任一者的运算符；以及选择输出块，该选择输出块被配置为判定绝对值|Ak-Ak-1|是否等于或小于预定的第一阈值，其中，所述绝对值|Ak-Ak-1|是所述输入信号在所述零交叉之后的采样值Ak与所述输入信号在所述零交叉之前的采样值Ak-1之间的差的绝对值，所述选择输出块还根据所述判定的结果来有选择地输出来自所述第一相位误差计算块的计算值或来自所述第二相位误差计算块的计算值中的任一者，作为相位误差检测信息。
根据本发明的另一实施例，提供了一种再现设备，包括：再现信号获取块，该再现信号获取块被配置为获取被记录在记录介质上的比特信息的再现信号；以及采样块，该采样块被配置为对所述再现信号进行数字采样。该再现设备还包括：第一相位误差计算块，该第一相位误差计算块被配置为使用基于Ak-1+Ak的第一运算式来计算相位误差，其中，Ak表示所述再现信号在零交叉之后的采样值，并且Ak-1表示所述再现信号在所述零交叉之前的采样值；和第二相位误差计算块，该第二相位误差计算块被配置为使用基于min(Ak，Ak-1)的第二运算式来计算所述相位误差，其中，min(x，y)构成用于从x和y中选择这两个中较小的任一者的运算符。该再现设备还包括：选择输出块，该选择输出块被配置为判定绝对值|Ak-Ak-1|是否等于或小于预定的第一阈值，其中，所述绝对值|Ak-Ak-1|是所述再现信号在所述零交叉之后的采样值Ak与所述再现信号在所述零交叉之前的采样值Ak-1之间的差的绝对值，所述选择输出块还根据所述判定的结果来有选择地输出来自所述第一相位误差计算块的计算值或来自所述第二相位误差计算块的计算值中的任一者，作为相位误差检测信息。该再现设备还包括时钟生成块，该时钟生成块被配置为通过基于由所述选择输出块输出的相位误差检测信息执行称为PLL的锁相环控制来生成时钟。
现在假定PR(1，2，2，2，1)被用作PR类，将注意力放在接近再现信号的零交叉点的采样值。在该情况中，如果如图11A中所示再现信号的理想值不为0(即，在零交叉部分包含3T以上的模式的情形中)，则绝对值|Ak-Ak-1|总是4或更大。相比之下，如果如图11B中所示再现信号的理想值为0(在零交叉部分包含2T的模式的情形中)，则绝对值|Ak-Ak-1|总是小于4。
根据以上概述的本实施例，进行检查来判定绝对值|Ak-Ak-1|是否等于或小于第一阈值。根据判定的结果，来自第一或第二相位误差计算块中任一者的计算值被有选择地输出作为相位误差检测信息。本发明布置使得不仅可以在如图11A中所示零交叉部分中包含3T以上的模式的情形中而且可以在如图11B中所示零交叉部分中包含2T的模式的情形中获得相位误差检测信息。因此，该技术比仅在零交叉部分中包含3T以上的模式的情形中获取相位误差信息的普通技术能够使得相位误差信息被更频繁地更新。
从以上说明将理解，根据该实施例，有关零交叉部分中包含的是3T以上的模式还是2T的模式的检查通过判定零交叉前后的采样值之间的绝对值|Ak-Ak-1|是否等于或小于第一阈值来进行。
执行以上检查的技术可以被想到包括使用在下游维特比(Viterbi)译码处理中的比特检测的结果(即，将作为比特检测的结果获得的数据模式与和所讨论的零交叉部分相对应的数据模式相匹配)。然而，由于获得比特检测的结果要耗费些时间，所以这样的技术将相应地增大PLL的延迟。结果，在PLL的响应中可以预见有较大的延迟。
相比之下，根据本实施例，零交叉部分中是包含3T以上的模式还是2T的模式通过将零交叉前后的采样值之间的绝对值|Ak-Ak-1|与第一阈值相比较被立刻判定。与使用比特检测结果来进行模式匹配的上述普通技术相反，本发明方法实质上消除了PLL的响应延迟。
根据本实施例，当定义为PR(a，b，...，b，a)的PR类被采用时，如在约束长度为5以上并且a∶b＝1∶2的PR(1，2，2，2，1)的情况中一样，不仅可以在零交叉部分中包含3T以上的模式的情形中而且可以在零交叉部分中包含2T的模式的情形中恰当地获得相位误差信息。本发明技术比仅在零交叉部分中包含3T以上的模式的情形中获取相位误差信息的普通技术能够使得相位误差信息被更频繁地更新。
随着相位误差信息被更频繁地更新，PLL的稳定性也被相应地增强。
根据本实施例，零交叉部分中是包含3T以上的模式还是2T的模式通过进行检查来看零交叉前后的采样值之间的绝对值|Ak-Ak-1|是否等于或小于第一阈值来判定。与使用比特检测结果进行模式匹配的上述普通技术相比较，本发明布置实质上消除了PLL的响应延迟。在这点上，PLL的稳定性也被增强。
附图说明
图1是示出体现本发明的再现设备的内部结构的框图；
图2是示出由作为本发明的一个实施例的再现设备具有的PLL电路的内部结构的框图；
图3是PR(1，2，2，2，1)的状态转变图；
图4是说明情况1的相位误差检测技术的图示；
图5是说明情况2的相位误差检测技术的图示；
图6是说明如何确定值B(第二阈值)的图示；
图7是示出当相位超前时生效的绝对值|Ak-Ak-1|的图示；
图8是当相位延迟时生效的绝对值|Ak-Ak-1|的图示；
图9是说明情况3的相位误差检测技术的图示；
图10是示出体现本发明的相位误差检测电路的内部结构的框图；以及
图11A和图11B是说明在再现信号的理想值不为0的情形中和理想值为0的情形中使用的相位误差检测技术的示意图。
具体实施方式
现在，将参考附图根据以下标题来描述优选实施例(以下，简称为实施例)：
<1.再现设备的总体结构>
[1-1.再现设备的内部结构]
[1-2.PLL电路的内部结构]
<2.体现本发明的相位误差检测方法>
[2-1.基本原理]
[2-2.具体的误差检测技术]
<3.相位误差检测电路的内部结构>
<4.通过实施例执行的相位误差检测的效果>
<5.变形例>
<1.再现设备的总体结构>
[1-1.再现设备的内部结构]
图1示出体现本发明的再现设备1的内部结构。图1中示出的主要是从再现设备1中提取出的再现部件；诸如由跟踪和聚焦块组成的伺服部件之类的其它部件被从图中省略。
在图1中，光盘D是盘状光学记录介质。光学记录介质是记录信号通过光的照射被写入其或从其读出的存储介质。
对于该示例，假定0和1的二进制数据序列通过NRZI(非归零倒相)调制被记录到光盘D。
光盘D由图1中示出的主轴电机(SPM)2旋转驱动。
光学读取头(光学拾取器，OP)3通过合适的光学部件将由激光二极管发射的激光束通过物镜照射到光盘D。光学读取头3还经由合适的光学部件将来自光盘D的反射光导向光电检测器。光电检测器提供与反射光的光量相对应的电信号。
矩阵电路4包括电流到电压转换电路和矩阵计算/放大电路。使用这些电路，矩阵电路4根据来自构成光学读取头3中的光电检测器的多个光接收元件的输出电流，通过矩阵计算来生成必要的信号。
更具体地，矩阵电路4生成表示通过上述NRZI调制记录的记录信号的再现信号sA。
由矩阵电路4生成的再现信号sA经由高通滤波器(HPF)5和自动增益控制电路(AGC)6被馈送给PR(部分响应)均衡器7。
高通滤波器5从再现信号sA截去DC分量并且移除低频波。自动增益控制电路6被提供以将再现信号sA控制为与下游A/D转换器8的动态范围相适的水平。
由自动增益控制电路6提供的增益控制是使得情况(case)判定电路37和38(稍后参考图10讨论)能够执行合适的判定操作的重要功能。
PR均衡器(PR-EQ)7对通过自动增益控制电路6的再现信号sA执行PR均衡处理。
对于本示例，PR(1，2，2，2，1)被用作PR类。PR均衡器7执行波形均衡处理，目标特性针对根据所采用的PR(1，2，2，2，1)确立的频率特性来设定。
A/D转换器8此时利用PLL(锁相环)电路9(稍后描述)所生成的再生时钟CLK对已经经历了PR均衡器7的PR均衡处理的再现信号sA进行数字采样。如图所示，由A/D转换器8数字采样后的再现信号sA称为再现信号sA-smp。
由A/D转换器8获得的再现信号sA-smp不仅被发送给PLL电路9，也被发送给自适应均衡器10。
PLL电路9基于再现信号sA-smp生成上述再现时钟CLK。由PLL电路9生成的再现时钟CLK被馈送给A/D转换器8。尽管未被示出，但是再现时钟CLK也作为操作时钟被提供给诸如维特比译码器11(稍后描述)之类的其它有关块。稍后将描述PLL电路9的内部结构。
自适应均衡器10通常是LMS-TVF(最小均方根横向滤波器)，其由FIR(有限脉冲响应)滤波器和用所谓的最小均方方法执行抽头(tap)系数更新计算的抽头系数计算块组成。这样，自适应均衡器10执行所谓的自适应均衡处理，用于吸收由于光学读取头3和光盘D的各个偏差产生的再现信号sA的频率响应的波动。
如图所示，从维特比译码器11的译码中得出的译码后的数据DT被输入自适应均衡器10。自适应均衡器10使用通过将输入的译码后的数据DT转换成部分响应序列获得的复制信号作为其目标信号，来对上述再现信号sA-smp执行波形均衡处理。
已经经历了自适应均衡器10的均衡处理的再现信号sA-smp(以下，该信号将称为均衡后的信号yk)被发送给维特比译码器11。
维特比译码器11通过所谓的维特比译码处理对再现信号sA进行二值化。即，维特比译码器11检查均衡后的信号yk与想得到的比特序列的部分响应之间的欧几里德距离，并且输出例如使得距离最短的比特序列作为检测的结果。
通过维特比译码器11的译码处理获得的译码后的数据DT不仅被馈送给上述自适应均衡器10，而且也被馈送给再现数据译码器(未被示出)，再现数据译码器例如通过游程长度受限译码和纠错来提供再现数据。
[1-2.PLL电路的内部结构]
图2示出图1中所包括的PLL电路9的内部结构。图2还与PLL电路9的内部结构一起示出了图1中示出的A/D转换器8。
如图所示，PLL电路9包括相位误差检测电路20、低通滤波器(LPF)21、D/A转换器22和VCO(压控振荡器)23。给定来自A/D转换器8的再现信号sA-smp，相位误差检测电路20关于再现时钟CLK的理想状态来检测相位误差，并且输出指示检测结果的相位误差信息Dp。
稍后将描述该实施例的相位误差检测电路20的内部结构。
从相位误差检测电路20输出的相位误差信息Dp通过低通滤波器21由D/A转换器22转换成模拟信号，并且产生的模拟信号被发送给VCO23。
基于通过D/A转换器22输入的相位误差信息(即，相位误差信号)Dp，VCO 23执行对其自己的振荡信号的相位控制，以生成与再现信号sA的改变点同步的再现时钟CLK。
<2.采用本发明的相位误差检测方法>
[2-1.基本原理]
从以上说明将理解，对于该实施例，PR(1，2，2，2，1)被用作PR类。
如前所述，这里用作PR类的是约束长度至少为5并且a∶b＝1∶2的PR(1，2，2，2，1)之类。在该情况中，零交叉前后共存两种再现信号模式：如图11A中所示再现信号的理想值不为0的再现信号模式，和如图11B中所示再现信号的理想值为0的再现信号模式。更具体地，在零交叉部分中包含3T(T代表信道时钟)以上的模式的情形中，生效的模式是如图11A中所示再现信号的理想值不为0的再现信号模式。在零交叉部分中包含2T的模式的情形中，生效的模式是如图11B中所示再现信号的理想值为0的再现信号模式。
如上所述，当如图11A中所示再现信号的理想值不为0时，使用以上式1来获得相位误差Δτ。
在后续的描述中，式1以与上述式4相兼容的方式被重写如下：
Δτ＝sign*(An-1+An)...[式1]
其中，Ak-1表示再现信号的零交叉之前的采样值，并且Ak表示再现信号的零交叉之后的采样值。在以上重写的式1中，根据零交叉的方向(从正到负或反之)，“sign”要么为“+”要么为“-”。
当如图11B中所示再现信号的理想值为0时，使用以上式4来获得相位误差Δτ。这里重申，式4被定义如下：
Δτ＝sign*min(Ak，Ak-1)…[式4]
在上式中，如所说明的，项“min(x，y)”构成用于选择“x”和“y”中绝对值较小的任一者的运算符。
其中，在该示例中，约束长度至少为5的PR类被采用，这意味着记录密度相当高。如前所述，记录密度越高，则诸如2T或3T之类的短模式的幅度越小。鉴于此，可构想这样的相位误差检测方法，通过该方法，如图11B中所示包含2T的模式的图11B的零交叉部分可以被排除在相位误差检测处理之外，并且可以仅从如图11A中所示包含3T以上模式的零交叉部分中检测相位误差。更具体地，可以仅在图11A中所示的模式的情况中使用式1来计算相位误差Δτ，计算的结果被用作相位误差。
然而，实际上，再现信号中出现2T的零交叉部分的频率非常高。如果这样的情况被排除在相位误差检测处理之外，则相位误差信息被更新的频率将大大降低。
随着相位误差信息的更新频率的降低，PLL的跟随性能会劣化并且其稳定性会相应地受损。
相对地，根据该实施例，进行检查以判定以下两种情况中的哪一种生效：经历相位误差检测的再现信号的零交叉部分的模式包含3T以上，还是2T。判定的结果被用作在使用式1和使用式4进行相位误差检测之间切换的基础。
更具体地，如果模式包含3T以上(在再现信号的理想值不为0的情形中)，则相位误差使用上式1来计算。如果模式包含2T(在再现信号的理想值为0的情形中)，则相位误差使用上式4来计算。
在一般情况下，可以想到通过使用来自下游维特比译码器11的译码结果(即，比特检测的结果)的模式匹配处理来进行以上情况的判定。更具体地，如图11A中所示地出现零交叉的数据模式和如图11B中所示地发生零交叉的数据模式都全部被预先获得并且对照从译码结果得出的数据模式进行匹配。
然而，由于获得比特检测的结果需要相当多的时间，相应地将延长PLL的延迟。结果，PLL在响应中将产生比较大的延迟。
考虑到以上情形，本发明的该实施例从以下将说明的角度构想到通过检查零交叉之后的采样值Ak与零交叉之前的采样值Ak-1之间的幅度差来进行上述判定。
[2-2.具体的误差检测技术]
图3是PR(1，2，2，2，1)的状态转变图。参考图3，其披露了：在PR(1，2，2，2，1)的情况中，随着2T信号被连续获得，出现信号的输出幅度(采样值)连续为0，并且披露了：当不包含2T信号时，发生零交叉，但是输出幅度不为0。
以下是从再现信号的理想值为0还是不为0的角度出发对PR(1，2，2，2，1)的状态转变进行仔细检查时可能达到的三种代表性情况：
-情况1＝ST0000-ST0000-ST0001-ST0011-ST0111
-情况2＝ST0000-ST0000-ST0001-ST0011-ST0110-ST1100-ST1000
-情况3＝ST0000-ST0000-ST0001-ST0011-ST0110-ST1100-ST1001-ST0011-ST0111
--情况1--
以上的情况1(ST0000-ST0000-ST0001-ST0011-ST0111)是再现信号的理想值不为0的代表性情况。在情况1中，再现信号的理想值的转变是{-8，-6，-2，2}。
图4是说明与情况1相对应的相位误差检测技术的图示。
在图4中，如在图11B中一样，关于PLL的相位状态分别示出三种状态(即，理想的，超前的和延迟的)中的再现信号。更具体地，图4中的实线代表相位为理想状态的再现信号；点划线表示具有超前相位的再现信号；并且虚线表示具有延迟相位的再现信号。
和以上图11B一样，图4以使得所涉及的采样值被布置在理想、超前和延迟状态这三种相位状态的各种状态中的方式图示出相位在这三种状态中的再现信号的波形。零交叉前后的采样值分别被表示为An-1和An。
显然，在再现信号的理想值不为0的情况1中，相位误差的值使用以上式1被正确地计算出。
在情况1中，值得注意的是值“df-1”，其是零交叉之后的采样值Ak(图4中的An)与零交叉之前的采样值Ak-1(图4中的An-1)之间的水平差。
在PR(1，2，2，2，1)被采用并且如在情况1中一样再现信号的理想值不为0(即，在零交叉部分中包含3T以上的信号)的情形中，检验所包含的模式披露：表示零交叉之后的采样值Ak与零交叉之前的采样值Ak-1之间的水平差的值“df-1”总是4以上。
鉴于以上所讨论的，该实施例构想到：如果零交叉之后的采样值Ak与零交叉之前的采样值Ak-1之间的差“df-1”的绝对值(|Ak-Ak-1|)被认为是4以上，则使用式1来检测相位误差。即，即使在再现信号的理想值不为0的情况中，也可以基于式1来恰当地检测相位误差。
应当注意，4以上的值“df-1”是理想值，并且在假定叠加了噪声的再现信号被实际输入时预期会具有不同的值。
因此在实践中，对照其判定再现信号的理想值为0还是不为0的阈值D不是针对准确的值“4”来设置的，而是针对考虑了叠加的噪声和其它因素的略微不同的值来设置的。例如，阈值D可以是3.8，一个比4略小的值。
从以上说明可以理解，如以上情况1中那样判定再现信号的理想值是否为0是使用下式做出的：
D＜|Ak-Ak-1|
--情况2--
接下来，说明情况2(ST0000-ST0000-ST0001-ST0011-ST0110-ST1100-ST1000)。
图5是说明与情况2相对应的相位误差检测技术的图示。
在图5中，与图4中一样，关于PLL的相位状态分别示出三种状态(即，理想的，超前的和延迟的)中的再生信号。
和以上图11B一样，图5以使得所涉及的采样值被布置在理想、超前和延迟状态这三种相位状态的各种状态中的方式图示出相位在这三种状态中的再现信号的波形。如图11B中所示，与理想状态中的再现信号的零交叉点一致的采样值被视为参考采样点，表示为An。参考采样点An紧前和紧后的采样点分别表示为An-1和An+1。
在情况2中，NRZI数据序列是“011000”，并且再现信号的理想值按照{-8，-6，-2，0，0，-2}转变。
在如图5中所示再现信号的理想值为0的情况中，相位误差的值可以使用以上式4来获得。
这里，参考图5中的采样值An、An-1和An+1的值将理解，零交叉之后的采样值Ak与零交叉之前的采样值Ak-1之间的差的绝对值(|Ak-Ak-1|)是2或更小。这适用于在PR(1，2，2，2，1)的情况下再现信号的理想值为0的所有模式。
此时，以上情况1中的判定可以通过进行检查来看值|Ak-Ak-1|是否大于前述阈值D来进行。在该情况也适用于如上所述的情况2的情形中，值|Ak-Ak-1|是2或更小，比阈值D小。
从以上描述可理解，再现信号的理想值不为0的情况1与再现信号的理想值为0的情况2之间的区别可以使用下式进行：
|Ak-Ak-1|≥D...[式6]
其中，D代表阈值。即，如果以上式6的条件满足，则再现信号的理想值被判定为0；如果式6的条件未被满足，则再现信号的理想值被判定为不为0。
然而，令人担忧的是：在图5的情况2中，延迟相位状态中零交叉之前的采样值(图中的值An)与零交叉之后的采样值(图中的An+1)之间的差的绝对值很小。
使用上式4来检测相位误差是用于判定零交叉前后的两个值中哪一个是错误的技术。理想地，零交叉前后的两个采样值中一个采样值(绝对项)应当比另一采样值(绝对项)大得多。如果这两个采样值之间绝对项的差不够大，则实际输入的叠加了噪声的再现信号会触发对这两个值之间的差的错误判定，这将导致计算出错误的相位误差Δτ。
根据该实施例，如果在情况2中发生相位延迟，则通过利用附加条件补充式6的条件来避免使用式4的不恰当的相位误差检测。
具体地，绝对值|Ak-Ak-1|进一步与更低的阈值B进行比较，如下式7中所示：
B≤|Ak-Ak-1|...[式7]
使用以上式7使得即使在利用上式6的情况中再现信号的理想值为0时，仍然可以消除不恰当的相位误差检测的情形。
说明性地，可以如图6中所示那样来确立上式7中所示的更低的阈值B。
图6图示出在图5中示出的情况2中的再现信号的波形，其上散布使用没有相位误差的理想再现时钟CLK获得的采样点(用小的实心圆圈表示)。图6还示出在关于理想再现时钟CLK出现了半时钟(half-clock)误差的情形中零交叉前后的采样点(用小的空心圆圈表示)。
如图6中所示，阈值B可以视为涉及相对于再现时钟CLK的半时钟误差的零交叉前后的两个采样值之间的差的绝对值(在图中用粗直线表示)。换言之，阈值B是出现半时钟相位误差的情形中的绝对值|Ak-Ak- 1|。
参考图7将理解，当相位相对于理想状态超前时，值|Ak-Ak-1|总是大于阈值B。
相反，从图8中可见，在相位延迟的情形中，值|Ak-Ak-1|总是小于阈值B。
从以上说明中将理解，参考图6来确立上述阈值B使得可以基于使用式7的判定来消除不应经历相位误差检测处理的相位延迟状态。
即，在再现信号的理想值不为0的情况2中，不期望准许相位误差的精确检测的零交叉部分被从相位误差检测处理消除。这提供了更准确的相位误差检测。
之前的段落仅提及零交叉方向从负到正(上升方向)的情形。显然，相位误差也在下降方向(从正到负)的零交叉部分中被检测。
在以上说明的图5中，对于所示出的下降方向的零交叉部分，零交叉之后的采样值Ak与零交叉之前的采样值Ak-1之间的差的绝对值(|Ak-Ak- 1|)在下降方向上也是2或更小。从这里可以了解，以上式6也可以在下降方向中用来判定在哪儿执行基于式4的相位误差检测。
这里应当注意，在下降方向中，需要从相位误差检测处理排除的不是相位延迟状态而是相位超前状态。参考图5，其披露了：相位延迟状态的波形与相位超前状态的波形之间的位置关系在下降方向和上升方向上之间反转。这意味着，在下降方向中，应当从相位误差检测中排除的不是相位延迟状态而是相位超前状态。
上述波形反转在下降方向和上升方向之间对称发生。当以上式7的条件被用于判定时，下降方向上的相位超前状态可以从相位误差检测的处理中被适当地排除。
从以上说明将理解，再现信号的理想值是否为0的判定通过进行检查来看式6所指示的条件|Ak-Ak-1|≥D是否被满足来进行。
这里，根据该实施例，即使|Ak-Ak-1|≥D的条件满足并且即使再现信号的理想值为0，还是要执行另一检查来看式7给出的条件B≤|Ak-Ak-1|是否被满足。这使得可以排除由于|Ak-Ak-1|的值非常小而被认为不适合相位误差检测处理的零交叉部分。
即，以上判定是通过连续地执行基于式6和式7的检查来进行的。首先进行检查来看式6的条件|Ak-Ak-1|≥D是否被满足。如果该检查的结果是否定的(即，如果发现再现信号的理想值不为0)，则使用式1来计算相位误差。
如果使用式6判定条件|Ak-Ak-1|≥D满足(即，如果发现再现信号的理想值为0)并且如果使用式7判定条件B≤|Ak-Ak-1|满足，则使用式4来计算相位误差。如果式7的条件B≤|Ak-Ak-1|被判定为不满足，则没有相位误差被输出。
--情况3--
以下，说明情况3(ST0000-ST0000-ST0001-ST0011-ST0110-ST1100-ST1001-ST0011-ST0111)。
图9是说明与情况3相对应的相位误差检测技术的图示。
在图9中，如在图4中一样，关于PLL的相位状态分别示出三种状态(即，理想的，超前的和延迟的)中的再现信号和以上图5一样，图9以使得所涉及的采样值被布置在理想、超前和延迟状态这三种相位状态的各种状态中的方式图示出相位在这三种状态中的再现信号的波形。如图5中所示，图9中与理想状态中的再现信号的零交叉点一致的采样值被视为参考采样点，表示为An。参考采样点An紧前和紧后的采样点分别表示为An- 1和An+1。另外，在图9中，采样点An+1紧后的采样点表示为An+2，并且采样点An+2紧后的采样点表示为An+3。
在情况3中，NRZI数据序列是“01100111”，并且再现信号的理想值按照{-8，-6，-2，0，0，0，0，-2}转变。
在情况3中，再现信号的理想值为0。之后，情况3中的相位误差应当使用上式4来计算。然而，将图9与图5相比较可见，在上升方向(相对于点An)和下降方向(相对于点An+3)两者上，零交叉部分的波形与图5的情况2中的那些相同。关于这些零交叉部分，再现信号的理想值为0与该值不为0之间的区别至少使用以上式6来这样进行。以下，相位误差使用式4来计算。
此外，上升和下降两个方向上零交叉部分的理想、超前和延迟波形之间的关系与图5中的那些相同。在该情况中，使用式6和7执行的判定也使得可以恰当地消除上升方向中零交叉部分的相位延迟状态和下降方向中零交叉部分的相位超前状态。
情况3的特点在于再现信号的理想值按照{0，0，0，0}转移(即，图9中的部分An到An+3)。
从图9中可见，在再现信号的理想值连续为0的情形中，值|Ak-Ak-1|非常小。因此，当假定叠加了噪声的再现信号被实际输入时，很难对该部分执行恰当的相位误差检测处理。
然而，在该情况中，更低的阈值B被确立以在式7中使用。然后，该式用来将0连续出现的部分从相位误差检测处理中排除。
从以上说明中将理解，该实施例包括：判定式6的条件|Ak-Ak-1|≥D是否被满足，以在再现信号的理想值不为0和该值为0之间进行区别。更具体地，如果发现以上式6的条件未被满足，则再现信号的理想值被判定为不为0；如果发现式6的条件被满足，则再现信号的理想值被判定为是0。
根据该实施例，以上判定不仅通过验证式6的条件还通过确定其中确立了阈值B的式7的条件来执行。因此，该实施例使得即使在再现信号的理想值被使用上式6判定为0的情形中仍然能够排除被认为不适合相位误差检测处理的那些部分。这提供了比以前更准确的相位误差检测。
考虑上述描述，以下是该实施例的相位误差技术的概述。
本发明技术包括：首先使用零交叉之后的采样值Ak和零交叉之前的采样值Ak-1来执行基于式6和7的判定。
如果式6的条件|Ak-Ak-1|≥D被判定为未被满足(即，如果发现再现信号的理想值不为0)，则通过使用式1来计算相位误差。
如果式6的条件|Ak-Ak-1|≥D被判定为被满足(即，如果发现再现信号的理想值为0)，则进一步执行基于式7的判定。如果式7的条件B≤|Ak-Ak-1|被判定为被满足，则使用式4来计算相位误差。如果式7的条件B≤|Ak-Ak-1|未被判定为满足，则不输出相位误差。
根据上述技术，在例如PR(1，2，2，2，1)被采用的情形中，可以恰当地处理再现信号的理想值不为0与理想值为0同时出现的情形。如果发现再现信号的理想值不为0，则使用式1来适当地计算相位误差，或者如果发现再现信号的理想值为0，则使用式4来适当地计算相位误差。
附加地执行基于式7的判定使得可以排除再现信号的理想值不为0的不恰当的零交叉部分。这提供比之前更准确的相位误差检测。
<3.相位误差检测电路的内部结构>
以下是用于实现该实施例的相位误差检测技术的具体结构的说明。
图10示出图2中示出的并且体现本发明的相位误差检测电路20的内部结构。
如图10中所示，相位误差检测电路20包括零交叉检测电路25、选择器26、第一相位误差计算电路27、第二相位误差计算电路28、乘法器29和30、梯度(gradient)极性判定电路31、乘法器32和33、第一增益电路34、第二增益电路35、水平计算电路36、第一情况判定电路37和第二情况判定电路38。
如图所示，来自图1(和图2)中示出的A/D转换器8的再现信号sA-smp被发送给零交叉检测电路25、第一相位误差计算电路27、第二相位误差计算电路28、梯度极性判定电路31和水平计算电路36。
零交叉检测电路25基于上述再现信号sA-smp的极性来检测零交叉部分。具体地，再现信号sA-smp的当前输入值的极性被与紧前的输入值的极性相比较。然后，极性改变的定时被检测出来以确定零交叉部分。
由零交叉检测电路25输出的零交叉检测信号被馈送给选择器26。
使用以上式1和4的相位误差计算针对零交叉前后的采样值被执行。如稍后所述，只有零交叉检测信号指出了零交叉部分，选择器26才输出相位误差信息Dp。这防止在零交叉部分之外计算出的(不正确的)相位误差值被输出。
值“0”被输出作为在零交叉部分之外生效的相位误差信息Dp的值。
第一相位误差计算电路27计算再现信号sA-smp的当前采样值(Ak对应于零交叉部分)与紧前采样值(Ak-1对应于零交叉部分)的和。即，式1中“Ak-1+Ak”的计算被执行。
由第一相位误差计算电路27计算出的值被馈送给乘法器29。
第二相位误差计算电路28有选择地输出再现信号sA-smp的当前采样值(Ak对应于零交叉部分)和紧前采样值(Ak-1对应于零交叉部分)这两个值中较小的那个值。这等同于执行式4中“min(Ak，Ak-1)”的计算。
由第二相位误差计算电路28计算出的值被发送给乘法器30。
梯度极性判定电路31向乘法器29和30中的每一个提供与零交叉的方向相对应的加(+)或减(-)的符号。更具体地，梯度极性判定电路31基于再现信号sA-smp的当前采样值的极性和紧前采样值的极性来检测零交叉方向(即，梯度极性)。根据这样检测到的极性信息，梯度极性判定电路31向乘法器29和30中的每一个给出系数“+1”或“-1”。
由梯度极性判定电路31给与乘法器29和30符号使得相位超前或相位延迟的方向被正确地表示。这里重申，给与符号对应于上式1和4中乘以“sign”。
由第一相位误差计算电路27经由乘法器29计算出的值被馈送给乘法器32。由第二相位误差计算电路28通过乘法器30计算出的值被发送给乘法器33。
乘法器32被提供来自第一增益电路34的第一增益，并且乘法器33被馈送来自第二增益电路35的第二增益。
对第一相位误差计算电路27和第二相位误差计算电路28的计算值给出不同的增益(第一和第二)的理由是需要处理这样的事实：在如图4中所示再现信号的理想值不为0的情况和在如图5中所示再现信号的理想值为0的情况之间，零交叉部分中的梯度的幅度是不同的。由于零交叉部分的梯度的幅度在以上两种情况中不同，所以使用式1和4计算出的值被未做修改地使用可能发生前述相位误差参考的偏差。
这样的相位误差参考的偏差通过对第一相位误差计算电路27的计算值和第二相位误差计算电路28的计算值分别提供第一和第二增益来校正。例如，如果假定第一增益是正常提供的增益，则第二增益可以被设置为与第一增益不同(更具体地，大于第一增益)的增益，以校正以上相位误差参考的偏差。
第一和第二增益值需要以如下的方式来确立，即，使得来自第一相位误差计算电路27的计算值和来自第二相位误差计算电路28的相同计算值将表示相同相位误差。
通过乘法器32被提供了第一增益的第一相位误差计算电路27的计算值被发送给选择器26。
经由乘法器33被馈送了第二增益的第二相位误差计算电路28的计算值也被发送给选择器26。
选择器26用作基于式6和7有选择地输出相位误差计算值的块。水平计算电路36、第一情况判定电路37和第二情况判定电路38被提供作为影响相位误差的计算值的选择控制的块。
水平计算电路36计算再现信号sA-smp的当前采样值与其紧前采样值之间的绝对项差。即，水平计算电路36执行有关零交叉部分的|Ak-Ak-1|的计算。
第一情况判定电路37进行检查来判定由水平计算电路36计算出的值|Ak-Ak-1|是否等于或小于预定阈值D。即，进行检查来判定在零交叉部分中条件|Ak-Ak-1|≤D是否满足。由第一情况判定电路37进行的判定的结果被发送给选择器26作为第一判定结果信号。
第二情况判定电路38进行检查来判定由水平计算电路36计算出的值|Ak-Ak-1|是否等于或大于预定阈值B。即，进行检查来判定在零交叉部分中条件B≤|Ak-Ak-1|是否被满足。由第二情况判定电路38执行的判定的结果被发送给选择器26作为第二判定结果信号。
基于前述第一和第二判定结果信号以及来自以上零交叉检测电路25的零交叉检测信号，选择器26有选择地输出从乘法器32输入的第一相位误差计算电路27的计算值，或者从乘法器33输入的第二相位误差计算电路28的计算值。
更具体地，如果零交叉检测信号指出零交叉部分并且如果第一判定结果信号指示条件|Ak-Ak-1|≤D未被满足，则选择器26输出第一相位误差计算电路27的计算值作为相位误差信息Dp。
如果零交叉检测信号指出零交叉部分，如果第一判定结果信号指示|Ak-Ak-1|≤D被满足，并且如果第二判定结果信号指示条件B≤|Ak-Ak-1|被满足，则选择器26输出第二相位误差计算电路28的计算值作为相位误差信息Dp。
如果零交叉检测信号没有指出零交叉部分；或者如果零交叉检测信号指出零交叉部分并且如果第二判定结果信号指示条件B≤|Ak-Ak-1|未被满足，则选择器26不输出任何有效信息作为相位误差信息Dp。具体地，选择器26可以输出值“0”作为相位误差信息Dp。
<4.通过该实施例执行的相位误差检测的效果>
根据本发明的该实施例，从以上说明将理解，可以恰当地处理这两种共存的情况：再现信号的理想值不为0的情况，和再现信号的理想值为0的情况。在再现信号的理想值不为0的情形中，相位误差使用式1来计算；在再现信号的理想值为0的情形中，相位误差通过使用式4来计算。
即，能够恰当地获得不仅有关包含3T以上的模式的零交叉部分而且还有关包含2T的模式的零交叉部分的相位误差信息。结果，本发明技术比获得仅有关包含3T或更多的模式的零交叉部分的相位误差信息的普通技术准许更高频率的相位误差信息更新。
利用这样增强的相位误差信息的更新频率，可以使得PLL比以前更稳定。
根据该实施例，在包含3T以上的零交叉部分与包含2T的零交叉部分之间的区别通过判定绝对值|Ak-Ak-1|是否等于或小于预定阈值D来进行。与通过比特检测结果的模式匹配执行判定的传统技术相比较，本发明技术实际上消除了PLL的响应延迟。在这一方面，PLL的稳定性也被增强。
如上所述，该实施例还包括使用更低的阈值B来执行基于式7的判定。这使得如果发现包含2T的零交叉部分不恰当，则能够将该部分排除出相位误差检测的范围。结果，使得该相位误差检测处理比以前更准确。
根据该实施例，使用式1计算出的相位误差值和基于式4计算出的相位误差值被给与不同的增益，这些不同的增益反映再现信号的理想值不为0的零交叉部分的梯度与再现信号的理想值为0的零交叉部分的梯度之间的幅度差。该布置使得能够校正可能由于前述梯度之间的幅度差而发生在从式1计算出的结果与从式4计算出的结果之间的相位误差参考的偏差。这还使得相位误差检测处理比以前更准确。
<5.变形例>
尽管以上已经说明了本发明的一个实施例，但是这不是本发明的限制。例如，尽管在前述描述中示出PR(1，2，2，2，1)被用作PR类，但是本发明特别适用于采用约束长度为5以上并且a∶b＝1∶2的PR类的情形。
尽管该实施例被示出为在PR(1，2，2，2，1)被采用时将阈值D设置为“4”，但是，实践中阈值D应被设置为与实际采用的PR类相对应的值。从前述描述中可理解，在再现信号的理想值不为0的情形中，阈值D仅需要参考表示零交叉之后的采样值Ak与零交叉之前的采样值Ak-1之间的差的理想绝对值|Ak-Ak-1|来设置。该布置也可以应用于采用任意其它PR类的情形。
在以上描述中，示出阈值B被设置为在半时钟相位误差发生时生效的|Ak-Ak-1|。然而，该绝对值不是阈值B的限制；而是，该阈值可以被设置为任意其它合适的值。
阈值B仅需要被设置成可以排除以下情况的值：如在情况2中一样Ak和Ak-1的差的绝对值很小的情形，或如在情况3中一样再现信号的波形在“0”附近转变的情形。只要至少条件B＜D被满足，希望的值就可以被设置为阈值B。
在之前的描述中，示出PLL电路是在通过LPF对相位误差信息Dp积分的结果在被输入VCO之前将其从数字转换为模拟的电路。可替换地，基于所谓的ITR(interpolated timing recovery；插值定时恢复)方案构建的电路可以用作PLL电路。在该情况中，也可以采用与以上讨论的那些技术相同的相位误差检测技术，并且这些技术提供与以上所述那些等同的结果。
以上参考图10描述的相位误差检测电路的结构仅仅是本发明的示例而非限制。根据该实施例，用于实现相位误差检测的结构仅需要包括：至少基于表达式1和4来计算两个相位误差值，以及根据关于|Ak-Ak-1|的计算的水平检查的结果来优选地输出这两个计算值中的一个。
在以上描述中，维特比译码被示为用于最大似然处理。可替换地，某些其它的译码方案也可以用于译码处理。
在以上描述中，本实施例的再现设备被示出为构建为只能够从记录介质再现数据的仅再生设备。可替换地，本发明再现设备可以被构建为能够将数据记录到记录介质并从其再现数据的记录/再现设备。
在以上描述中，本实施例的再现设备被示出从光学记录介质中再现数据。可替换地，本发明再现设备可以被构建为从诸如硬盘或磁记录介质之类的其它记录介质(即，记录了比特信息的存储介质)中再现数据。
在以上描述中，本实施例的相位误差检测设备被示为应用于结合记录介质使用的再现设备。可替换地，本发明相位误差检测设备可以应用于广泛范围的处理经PR均衡的信号的设备，例如，数据通信系统的接收设备和用于接收TV广播的广播接收设备。
本申请包含与2009年9月10日于日本专利局提交的日本在先专利申请JP 2009-209582中所公开的主题有关的主题，该申请的全部内容通过引用结合于此。
本领域技术人员应当理解，根据设计要求和其它因素可以进行各种修改、组合、子组合和更改，只要它们在所附权利要求及其等同物的范围内即可。

Claims (8)

1.一种相位误差检测设备，包括：
采样块，所述采样块被配置为对输入信号进行数字采样；
第一相位误差计算块，所述第一相位误差计算块被配置为使用基于Ak-1+Ak的第一运算式来计算相位误差，其中，Ak表示所述输入信号在零交叉之后的采样值，并且Ak-1表示所述输入信号在所述零交叉之前的采样值；
第二相位误差计算块，所述第二相位误差计算块被配置为使用基于min(Ak，Ak-1)的第二运算式来计算所述相位误差，其中，min(x，y)构成用于从x和y中选择这两个中较小的任一者的运算符；以及
选择输出块，所述选择输出块被配置为判定绝对值|Ak-Ak-1|是否等于或小于预定的第一阈值，其中，所述绝对值|Ak-Ak-1|是所述输入信号在所述零交叉之后的采样值Ak与所述输入信号在所述零交叉之前的采样值Ak-1之间的差的绝对值，所述选择输出块还根据所述判定的结果来有选择地输出来自所述第一相位误差计算块的计算值或来自所述第二相位误差计算块的计算值中的任一者，作为相位误差检测信息。
2.根据权利要求1所述的相位误差检测设备，其中，如果所述绝对值|Ak-Ak-1|被判定为既不等于也不小于所述第一阈值，则所述选择输出块有选择地输出来自所述第一相位误差计算块的计算值作为所述相位误差检测信息，如果所述绝对值|Ak-Ak-1|被判定为等于或小于所述第一阈值，则所述选择输出块有选择地输出来自所述第二相位误差计算块的计算值作为所述相位误差检测信息。
3.根据权利要求2所述的相位误差检测设备，其中，所述选择输出块判定所述绝对值|Ak-Ak-1|是否等于或大于第二阈值，所述第二阈值比所述第一阈值小，并且其中，如果所述绝对值|Ak-Ak-1|被判定为等于或小于所述第一阈值并且等于或大于所述第二阈值，则所述选择输出块有选择地输出来自所述第二相位误差计算块的计算值作为所述相位误差检测信息，如果所述绝对值|Ak-Ak-1|被判定为既不等于也不大于所述第二阈值，则所述选择输出块既不输出来自所述第一相位误差计算块的计算值也不输出来自所述第二相位误差计算块的计算值。
4.根据权利要求3所述的相位误差检测设备，还包括增益提供块，所述增益提供块被配置为向来自所述第一相位误差计算块的计算值和来自所述第二相位误差计算块的计算值中的每一个提供不同的增益。
5.一种相位误差检测方法，包括以下步骤：
对输入信号进行数字采样；
首先使用基于Ak-1+Ak的第一运算式来计算相位误差，其中，Ak表示所述输入信号在零交叉之后的采样值，并且Ak-1表示所述输入信号在所述零交叉之前的采样值；
接着使用基于min(Ak，Ak-1)的第二运算式来计算所述相位误差，其中，min(x，y)构成用于从x和y中选择这两个中较小的任一者的运算符；以及
判定绝对值|Ak-Ak-1|是否等于或小于预定的第一阈值，其中，所述绝对值|Ak-Ak-1|是所述输入信号在所述零交叉之后的采样值Ak与所述输入信号在所述零交叉之前的采样值Ak-1之间的差的绝对值，所述判定步骤还根据所述判定的结果来有选择地输出来自所述第一计算步骤的计算值或来自所述第二计算步骤的计算值中的任一者，作为相位误差检测信息。
6.一种再现设备，包括：
再现信号获取块，所述再现信号获取块被配置为获取被记录在记录介质上的比特信息的再现信号；
采样块，所述采样块被配置为对所述再现信号进行数字采样；
第一相位误差计算块，所述第一相位误差计算块被配置为使用基于Ak-1+Ak的第一运算式计算相位误差，其中Ak表示所述再现信号在零交叉之后的采样值，并且Ak-1表示所述再现信号在所述零交叉之前的采样值；
第二相位误差计算块，所述第二相位误差计算块被配置为使用基于min(Ak，Ak-1)的第二运算式来计算所述相位误差，其中，min(x，y)构成用于从x和y中选择这两个中较小的任一者的运算符；
选择输出块，所述选择输出块被配置为判定绝对值|Ak-Ak-1|是否等于或小于预定的第一阈值，其中，所述绝对值|Ak-Ak-1|是所述再现信号在所述零交叉之后的采样值Ak与所述再现信号在所述零交叉之前的采样值Ak-1之间的差的绝对值，所述选择输出块还根据所述判定的结果来有选择地输出来自所述第一相位误差计算块的计算值或来自所述第二相位误差计算块的计算值中的任一者，作为相位误差检测信息；以及
时钟生成块，所述时钟生成块被配置为通过基于由所述选择输出块输出的所述相位误差检测信息执行称为PLL的锁相环控制，来生成时钟。
7.一种相位误差检测设备，包括：
采用装置，所述采样装置用于对输入信号进行数字采样；
第一相位误差计算装置，所述第一相位误差计算装置用于使用基于Ak-1+Ak的第一运算式来计算相位误差，其中，Ak表示所述输入信号在零交叉之后的采样值，并且Ak-1表示所述输入信号在所述零交叉之前的采样值；
第二相位误差计算装置，所述第二相位误差计算装置用于使用基于min(Ak，Ak-1)的第二运算式来计算所述相位误差，其中，min(x，y)构成用于从x和y中选择这两个中较小的任一者的运算符；以及
选择输出装置，所述选择输出装置用于判定绝对值|Ak-Ak-1|是否等于或小于预定的第一阈值，其中，所述绝对值|Ak-Ak-1|是所述输入信号在所述零交叉之后的采样值Ak与所述输入信号在所述零交叉之前的采样值Ak-1之间的差的绝对值，所述选择输出装置还根据所述判定的结果来有选择地输出来自所述第一相位误差计算装置的计算值或来自所述第二相位误差计算装置的计算值中的任一者，作为相位误差检测信息。
8.一种再现设备，包括：
再现信号获取装置，所述再现信号获取装置用于获取被记录在记录介质上的比特信息的再现信号；
采用装置，所述采样装置用于对所述再现信号进行数字采样；
第一相位误差计算装置，所述第一相位误差计算装置用于使用基于Ak-1+Ak的第一运算式来计算相位误差，其中，Ak表示所述再现信号在零交叉之后的采样值，并且Ak-1表示所述再现信号在所述零交叉之前的采样值；
第二相位误差计算装置，所述第二相位误差计算装置用于使用基于min(Ak，Ak-1)的第二运算式来计算所述相位误差，其中，min(x，y)构成用于从x和y中选择这两个中较小的任一者的运算符；
选择输出装置，所述选择输出装置用于判定绝对值|Ak-Ak-1|是否等于或小于预定的第一阈值，其中，所述绝对值|Ak-Ak-1|是所述再现信号在所述零交叉之后的采样值Ak与所述再现信号在所述零交叉之前的采样值Ak-1之间的差的绝对值，所述选择输出装置还根据所述判定的结果来有选择地输出来自所述第一相位误差计算装置的计算值或来自所述第二相位误差计算装置的计算值中的任一者，作为相位误差检测信息；以及
时钟生成装置，所述时钟生成装置用于通过基于由所述选择输出装置输出的所述相位误差检测信息执行称为PLL的锁相环控制，来生成时钟。
CN2010102747139A 2009-09-10 2010-09-03 相位误差检测设备、相位误差检测方法和再现设备 Pending CN102025369A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009209582A JP2011060378A (ja) 2009-09-10 2009-09-10 位相誤差検出装置、位相誤差検出方法、再生装置
JP2009-209582 2009-09-10

Publications (1)

Publication Number Publication Date
CN102025369A true CN102025369A (zh) 2011-04-20

Family

ID=43647694

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102747139A Pending CN102025369A (zh) 2009-09-10 2010-09-03 相位误差检测设备、相位误差检测方法和再现设备

Country Status (3)

Country Link
US (1) US8456975B2 (zh)
JP (1) JP2011060378A (zh)
CN (1) CN102025369A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107681889A (zh) * 2016-07-28 2018-02-09 德克萨斯仪器股份有限公司 用于可堆叠电路的基于斜坡的时钟同步

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5404388A (en) * 1993-03-03 1995-04-04 Northern Telecom Limited Digital measurement of amplitude and phase of a sinusoidal signal and detection of load coil based on said measurement
JP2001068998A (ja) * 1999-08-30 2001-03-16 Sony Corp Ｐｌｌ回路及び位相誤差検出方法
US6587529B1 (en) * 1999-02-25 2003-07-01 Texas Instruments Incorporated Phase detector architecture for phase error estimating and zero phase restarting
CN1801077A (zh) * 2004-12-31 2006-07-12 晨星半导体股份有限公司 相位误差检测电路、方法与数据回复电路
CN101189667A (zh) * 2005-06-01 2008-05-28 松下电器产业株式会社 相位误差检测装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0869672A (ja) 1994-08-30 1996-03-12 Hitachi Ltd データ処理装置
JP3739541B2 (ja) * 1997-09-05 2006-01-25 パイオニア株式会社 情報再生装置
US6104682A (en) * 1998-07-23 2000-08-15 Matsushita Electric Industrial Co., Ltd. Disk apparatus having a data reproducing system using a digital PLL
JP2002216434A (ja) * 2001-01-17 2002-08-02 Sharp Corp 位相補正回路及びそれを用いたディスク再生装置
JP2003006864A (ja) 2001-06-18 2003-01-10 Toshiba Corp 光ディスク装置及び光ディスク記録方法
US7327642B2 (en) * 2002-04-26 2008-02-05 Matsushita Electric Industrial Co., Ltd. Method of moving a beam spot between information storage layers of an optical disk
JP4142537B2 (ja) * 2003-09-19 2008-09-03 松下電器産業株式会社 光ディスク装置
JP4172406B2 (ja) * 2004-03-17 2008-10-29 日本ビクター株式会社 再生装置
WO2005091294A1 (ja) * 2004-03-23 2005-09-29 Matsushita Electric Industrial Co., Ltd. クロック信号生成装置、半導体集積回路およびデータ再生方法
KR100750126B1 (ko) * 2005-08-29 2007-08-21 삼성전자주식회사 위상 동기 루프 회로 및 위상 동기 루프 제어 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5404388A (en) * 1993-03-03 1995-04-04 Northern Telecom Limited Digital measurement of amplitude and phase of a sinusoidal signal and detection of load coil based on said measurement
US6587529B1 (en) * 1999-02-25 2003-07-01 Texas Instruments Incorporated Phase detector architecture for phase error estimating and zero phase restarting
JP2001068998A (ja) * 1999-08-30 2001-03-16 Sony Corp Ｐｌｌ回路及び位相誤差検出方法
CN1801077A (zh) * 2004-12-31 2006-07-12 晨星半导体股份有限公司 相位误差检测电路、方法与数据回复电路
CN101189667A (zh) * 2005-06-01 2008-05-28 松下电器产业株式会社 相位误差检测装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107681889A (zh) * 2016-07-28 2018-02-09 德克萨斯仪器股份有限公司 用于可堆叠电路的基于斜坡的时钟同步
CN107681889B (zh) * 2016-07-28 2021-01-01 德克萨斯仪器股份有限公司 具有基于斜坡的时钟同步的可堆叠电路

Also Published As

Publication number Publication date
US20110058462A1 (en) 2011-03-10
US8456975B2 (en) 2013-06-04
JP2011060378A (ja) 2011-03-24

Similar Documents

Publication Publication Date Title
US7440522B2 (en) Method of evaluating a readout signal, and optical disc apparatus
CN1841546B (zh) 最大似然解码装置、信号估计方法和再现装置
US7852729B2 (en) Optical disc apparatus with adjustable constraint length PRML
US20030090980A1 (en) Signal quality evaluation method, information recording/reproducing system, and recording compensation method
US20110002375A1 (en) Information reproducing apparatus using adaptive equalizer and adaptive equalization method
JP2004253114A (ja) 信号評価方法と情報記録再生装置と情報再生装置及び情報記録媒体
US7636287B2 (en) Reproduced signal equalizing method for optical information media and optical information reproducing/recording apparatus
KR20070007927A (ko) 광학 기억 시스템을 위한 ｄｃ 제어된 엔코딩
CN101252013B (zh) 光盘再现装置
KR20150087799A (ko) 데이터 처리 장치, 데이터 처리 방법 및 재생 장치
WO2006100981A1 (ja) 情報記録媒体、情報再生装置、情報再生方法
CN102025369A (zh) 相位误差检测设备、相位误差检测方法和再现设备
US20080152318A1 (en) Optical-disc recording/playback apparatus and optical-disc recording/playback method
US8004443B2 (en) Information readout apparatus and information reproducing method
CN1917075B (zh) 用于光盘驱动器的预测最大似然数据检测器
US6847602B2 (en) Data detection in optical disk drives using decision feedback equalization
EP3719802A1 (en) Decoding device and decoding method
Conway A partial response read channel for two dimensional optical data storage
CN102356590B (zh) 信号质量测量设备及其方法
US8059511B2 (en) Device and method for reproducing information, and computer program
JP3781163B2 (ja) 再生装置
Ko et al. A robust digital timing recovery with asymmetry compensator for high speed optical drive systems
JP4541816B2 (ja) 再生装置
JPH08249667A (ja) 光ディスク装置の信号再生装置
CN101981624A (zh) 再现信号质量评价装置以及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20110420

C20 Patent right or utility model deemed to be abandoned or is abandoned