KR20150087799A - 데이터 처리 장치, 데이터 처리 방법 및 재생 장치 - Google Patents

데이터 처리 장치, 데이터 처리 방법 및 재생 장치 Download PDF

Info

Publication number
KR20150087799A
KR20150087799A KR1020150002608A KR20150002608A KR20150087799A KR 20150087799 A KR20150087799 A KR 20150087799A KR 1020150002608 A KR1020150002608 A KR 1020150002608A KR 20150002608 A KR20150002608 A KR 20150002608A KR 20150087799 A KR20150087799 A KR 20150087799A
Authority
KR
South Korea
Prior art keywords
sampling
signal
data
phase
timing
Prior art date
Application number
KR1020150002608A
Other languages
English (en)
Inventor
사토루 히가시노
준야 시라이시
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20150087799A publication Critical patent/KR20150087799A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • G11B20/1024—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation wherein a phase-locked loop [PLL] is used
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • G11B20/1024—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation wherein a phase-locked loop [PLL] is used
    • G11B20/1025—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation wherein a phase-locked loop [PLL] is used the PLL being discrete time or digital PLL

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

본 발명의 데이터 처리 장치는, 재생 신호로부터 얻어진 샘플링 데이터에 대하여, 피드 포워드 제어에 따른 위상 보간 처리에 의해, 대상으로 설정된 샘플링 타이밍에서 샘플 값이 얻어지는 방식으로, 샘플링 타이밍의 타이밍 리커버리를 행하는 신호 처리부를 포함한다.

Description

데이터 처리 장치, 데이터 처리 방법 및 재생 장치{DATA PROCESSING DEVICE, DATA PROCESSING METHOD, AND RECOVERY DEVICE}
관련 출원의 상호 참조
본 출원은, 2014년 1월 22일 출원된 우선권인 일본 특허 출원 JP 제2014-009735호의 이익을 주장하며, 그 전체 내용은 본 명세서에서 참조로서 원용된다.
본 발명은 재생 신호로부터 얻어진 샘플링 데이터에 대하여 타이밍 리커버리(timing recovery)를 행하는 데이터 처리 장치, 데이터 처리 방법 및 재생 장치에 관한 것이다.
자기 디스크나 광 디스크 등의 기록 매체에 기록된 디지털 데이터를 재생하는 경우, 기록 매체로부터 판독된 재생 신호의 신호 파형을 샘플링하고, 그 샘플 값을 데이터(샘플링 데이터)로 변환하고, 그로부터 기록된 데이터를 재생한다. 이 경우, 원래의 샘플링 타이밍에서 데이터를 재생하기 위해서, 재생 측에서 위상 동기 루프(PLL) 회로를 사용해서 타이밍 리커버리를 행하는 방법이 사용된다. 예를 들어, 일본 특허 출원 공개 제2009-171247호에 기재되어 있는 바와 같이, 이 경우의 PLL 회로로서는, 일반적으로 2가지의 방식이 사용된다. 첫 번째로, 전압 제어 발진기(VCO)를 사용하여 재생 신호의 신호 파형을 샘플링하는 A/D 변환기의 샘플링 타이밍을 가변 제어하는 방법이 사용된다. 두 번째로, 소위 보간된 타이밍 리커버리(ITR) 방식이 사용된다. ITR 방식에서는, 고정된 기준 클럭에 의해 재생 신호의 신호 파형을 샘플링하고, 얻어진 샘플링 데이터에 대하여, 보간기(위상 보간기)를 사용해서 위상 오차 검출 결과에 따른 보간 처리를 행함으로써, 타이밍 리커버리를 행한다.
일본 특허 공개 제2009-171247호 공보
PLL 회로를 사용하는 방법에서는, 심볼간 간섭(ISI)이 커지는 경우에 올바른 위상 오차를 얻는 것이 어렵다. 이로 인해, 특히, 고밀도의 광 디스크, 예를 들어 50 GB를 초과하는 Blu-ray Disc(BD: 등록 상표)에서, PLL 회로를 로킹(lock)시키고 올바른 타이밍 리커버리를 행하는 것이 곤란하다.
샘플링 데이터에 대한 타이밍 리커버리의 정밀도를 향상시킬 수 있는 데이터 처리 장치, 데이터 처리 방법 및 재생 장치를 제공하는 것이 바람직하다.
본 발명의 실시 형태에 따른 데이터 처리 장치는, 재생 신호로부터 얻어진 샘플링 데이터에 대하여, 피드 포워드 제어에 따른 위상 보간 처리에 의해, 대상으로 설정된 샘플링 타이밍에서 샘플 값이 얻어지는 방식으로, 샘플링 타이밍의 타이밍 리커버리를 행하는 신호 처리부를 포함한다.
본 발명의 다른 실시 형태에 따른 데이터 처리 방법은, 재생 신호로부터 얻어진 샘플링 데이터에 대하여, 피드 포워드 제어에 따른 위상 보간 처리에 의해, 대상으로 설정된 샘플링 타이밍에서 샘플 값이 얻어지는 방식으로, 샘플링 타이밍의 타이밍 리커버리를 행하는 것을 포함한다.
본 발명의 또 다른 실시 형태에 따른 재생 장치는, 기록 매체에 기록된 신호를 판독해서 재생 신호를 생성하는 신호 생성부와, 재생 신호로부터 얻어진 샘플링 데이터에 대하여, 피드 포워드 제어에 따른 위상 보간 처리에 의해, 대상으로 설정된 샘플링 타이밍에서 샘플 값이 얻어지는 방식으로, 샘플링 타이밍의 타이밍 리커버리를 행하는 신호 처리부를 포함한다.
본 발명의 실시 형태에 따른 데이터 처리 장치, 데이터 처리 방법 및 재생 장치에서는, 재생 신호로부터 얻어진 샘플링 데이터에 대하여, 피드 포워드 제어에 의해 위상 보간 처리가 행해짐으로써, 샘플링 타이밍의 타이밍 리커버리가 행하여진다.
본 발명의 실시 형태에 따른 데이터 처리 장치, 데이터 처리 방법 및 재생 장치에 따르면, 샘플링 데이터에 대하여, 피드 포워드 제어에 따른 위상 보간 처리를 실시함으로써 샘플링 타이밍의 타이밍 리커버리를 행하므로, 샘플링 데이터에 대한 타이밍 리커버리의 정밀도를 향상시킬 수 있다.
또한, 본 명세서에 기재된 효과는 이것에 한정되지 않고, 본 발명에 기술된 효과를 포함할 수도 있다.
도 1은 본 발명의 일 실시 형태에 따른 재생 장치의 일 구성예를 도시하는 블록도.
도 2는 도 1에 도시한 재생 장치의 데이터 신호 처리부의 일 구성예를 도시하는 블록도.
도 3은 재생 신호의 신호 파형의 일례를 도시하는 설명도.
도 4는 재생 신호의 데이터 구조의 일례를 도시하는 설명도.
도 5는 버퍼 메모리의 메모리 시퀀스의 일례를 도시하는 설명도.
도 6은 재생 신호와 버퍼 메모리의 메모리 시퀀스의 대응 관계의 일례를 도시하는 설명도.
도 7은 기록선 밀도와 지터의 관계를 도시하는 특성도.
도 8은 기록선 밀도와 비트 에러 레이트의 관계를 도시하는 특성도.
도 9는 비교예의 데이터 신호 처리부의 일 구성예를 도시하는 블록도.
도 10은 비교예의 재생 신호의 신호 파형의 일례를 도시하는 설명도.
이하, 본 발명에 따른 실시 형태에 대해서 도면을 참조하여 상세하게 설명한다. 또한, 설명은 이하의 순서로 행한다.
1. 재생 장치의 전체 구성 및 동작 (도 1)
2. 데이터 신호 처리부의 구성 및 동작 (도 2 내지 도 6)
3. 실험 결과 (도 7 및 도 8)
4. 효과
5. 기타의 실시 형태
1. 재생 장치의 전체 구성 및 동작
도 1은 본 발명의 일 실시 형태에 따른 재생 장치의 일 구성예를 나타내고 있다. 도 1에서는, 재생 장치의 일례로서, 예를 들어 BD 등의 광 디스크(50)에 기록된 데이터를 재생하는 디스크 드라이브 장치의 구성을 나타내고 있다. 또한, 도 1에서는, 디스크 드라이브 장치가 데이터 재생만을 행할 수 있는 재생 전용 장치로 구성되는 경우를 예시하고 있다. 재생가능한 광 디스크(50)로서는, 피트(pit) 및 랜드(land)가 조합되어 데이터가 기록되는 재생 전용의 ROM 디스크뿐만 아니라, 기록가능한 형태로서, 1회 기입형 또는 재기입 가능형의 광 디스크(50)도 적용가능하다. 즉, BD의 경우에는 BD-R(1회 기입형), BD-RE(재기입 가능형) 등이 적용가능하다.
이 디스크 드라이브 장치는 광 픽업(1), 스핀들 모터(2), 스레드 기구(3), 매트릭스 회로(4), 데이터 신호 처리부(5), 디코더(6), 워블 신호 처리 회로(7), ADIP 복조 회로(8) 및 어드레스 디코더(9)를 포함한다. 이 디스크 드라이브 장치는 시스템 컨트롤러(10), 서보 회로(11), 스핀들 서보 회로(12), 스핀들 드라이버(13), 스레드 드라이버(14) 및 호스트 인터페이스(I/F)(15)를 포함한다.
광 디스크(50)가 디스크 드라이브 장치에 장전되면, 도시하지 않은 턴테이블에 적재되고, 스핀들 모터(2)에 의해 일정한 선속도(CLV)로 회전 구동된다. 재생 시에는, 광 픽업(광학 헤드)(1)에 의해 광 디스크(50)의 트랙 상에 피트 혹은 마크로서 기록된 신호의 판독이 행하여진다. 또한, 광 디스크(50)에는 재생 전용의 관리 정보, 예를 들어, 디스크의 물리적 정보 등이 엠보싱 피트 또는 워블링 그루브로서 기록되지만, 이들 정보의 판독도 광 픽업(1)에 의해 행하여진다. 또한, 기록가능형의 광 디스크(50)에는 그루브 트랙의 워블링으로서 매립된 어드레스 인 프리그루브(ADIP) 정보가 기록되지만, 그 정보의 판독도 광 픽업(1)에 의해 행해질 수 있다.
광 픽업(1) 내에는 (도시하지 않은) 레이저 광원을 구성하는 레이저 다이오드 또는 반사광을 검출하기 위한 (도시하지 않은) 포토디텍터가 배치된다. 또한, 광 픽업(1) 내에는, 레이저 광이 출력되는 대물 렌즈, 레이저 광을 대물 렌즈를 통해서 디스크 기록면에 조사하고, 그 반사광을 포토디텍터에 유도하는 광학계 등이 형성된다. 광 피크업(1) 내의 레이저 다이오드는, 예를 들어, 405㎚의 파장 λ를 가진 레이저 광을 출력할 수 있다. 광 픽업(1) 내에서, 대물 렌즈는 2축 기구에 의해 트래킹 방향 및 포커스 방향으로 이동가능하게 보유 지지된다. 또한, 광 픽업(1) 내에는 BD 등의 광 디스크(50)에 대응할 수 있도록 하기 위해, 구면 수차 보정 기구가 포함된다. 광 픽업(1) 전체는 스레드 기구(3)에 의해 디스크 반경 방향으로 이동할 수 있다.
광 디스크(50)로부터의 반사광 정보는 광 픽업(1) 내의 포토디텍터에 의해 검출되고, 이 검출된 정보는 수광량에 따른 전기 신호로 변환되고, 그 전기 신호가 매트릭스 회로(4)에 공급된다. 매트릭스 회로(4)는 포토디텍터로서의 복수의 수광 소자로부터의 출력 전류에 대한 전류 전압 변환 회로, 매트릭스 연산/증폭 회로 등을 포함하고, 매트릭스 연산 처리를 이용하여 필요한 신호를 생성한다. 즉, 광 디스크(50)로부터의 판독 신호(재생 신호)에 상당하는 RF 신호(이하, 재생 신호 RF라고 칭한다), 서보 제어를 위한 포커스 에러 신호 FE, 트래킹 에러 신호 TE 등을 생성한다. 매트릭스 회로(4)는 그루브의 워블링에 관한 신호, 즉, 워블링을 검출하기 위한 신호로서의 푸시 풀 신호 PP를 더 생성한다.
매트릭스 회로(4)로부터 출력되는 재생 신호 RF는 데이터 신호 처리부(5)에 공급된다. 포커스 에러 신호 FE 및 트래킹 에러 신호 TE는 서보 회로(11)에 공급된다. 푸시 풀 신호 PP는 워블 신호 처리 회로(7)에 공급된다.
데이터 신호 처리부(5)는 후술하는 재생 신호 RF에 관한 피드 포워드 제어 처리, 부분 응답 최대 우도(partial response maximum likelihood(PRML)) 복호 방식을 이용한 이진화 처리 등을 행한다. PRML 복호 처리 시에, 재생 신호 RF를 디지털 방식으로 샘플링한다. 그 샘플 값으로서 대상인 샘플링 타이밍(원래의 샘플링 타이밍)의 샘플 값을 얻기 위해, 피드 포워드 제어 처리가 실행된다. 데이터 신호 처리부(5)에서는, 이진화 처리에 의해 이진 데이터 열 DD가 얻어진다. 이 이진 데이터 열 DD는 디코더(6)에 공급된다. 또한, 이 데이터 신호 처리부(5)의 내부 구성에 대해서는 후술한다.
디코더(6)는 데이터 신호 처리부(5)에 의해 얻어진 이진 데이터 열 DD를 복조한다. 즉, 디코더(6)는 데이터 복조, 디인터리빙(deinterleaving), ECC 디코팅, 어드레스 디코딩 등을 행한다. 이에 의해, 광 디스크(50)로부터 재생 데이터가 얻어진다. 디코더(6)에 의해 재생 데이터로서 디코딩된 데이터는 호스트 I/F(15)에 전송되고, 시스템 컨트롤러(10)의 지시에 기초하여 호스트 기기(100)에 전송된다. 여기서, 호스트 기기(100)는, 예를 들어 컴퓨터 장치, 오디오 비디오(AV) 시스템 기기 등이다.
광 디스크(50)가 기록가능형 디스크일 경우, 그 재생 시에 ADIP 정보 처리가 행하여진다. 즉, 그루브의 워블링에 관한 신호로서 매트릭스 회로(4)로부터 출력되는 푸시 풀 신호 PP는, 워블 신호 처리 회로(7)에서 디지털화된 워블 데이터로 된다. 또한, PLL 처리에 의해, 푸시 풀 신호에 동기화된 클럭이 생성된다. 워블 데이터는 ADIP 복조 회로(8)에 의해 MSK 복조 및 STW 복조되고, 복조된 데이터는 ADIP 어드레스를 구성하는 데이터 스트림으로 복조되고, 그 데이터 스트림이 어드레스 디코더(9)에 공급된다. 어드레스 디코더(9)는 공급되는 데이터를 디코딩함으로써 어드레스 값을 얻고, 이 어드레스 값을 시스템 컨트롤러(10)에 공급한다.
서보 회로(11)는 매트릭스 회로(4)로부터 출력되는 포커스 에러 신호 FE 및트래킹 에러 신호 TE로부터, 포커스, 트래킹 및 스레드의 각종 서보 드라이브 신호를 생성하는 서보 동작을 실행한다. 즉, 서보 회로(11)는 포커스 에러 신호 FE 및 트래킹 에러 신호 TE에 따라서 포커스 드라이브 신호 및 트래킹 드라이브 신호를 생성하고, 광 픽업(1) 내의 2축 기구의 포커스 코일 및 트래킹 코일을 구동한다. 이에 따라, 광 픽업(1), 매트릭스 회로(4), 서보 회로(11) 및 2축 기구에 의해 트래킹 서보 루프 및 포커스 서보 루프가 형성된다. 또한, 서보 회로(11)는 시스템 컨트롤러(10)로부터의 트랙 점프 지시에 따라, 트래킹 서보 루프를 오프로 하고, 점프 드라이브 신호를 출력함으로써, 트랙 점프 동작을 실행한다.
또한, 서보 회로(11)는 시스템 컨트롤러(10)로부터의 지시에 따라, 포커스 서보 루프에 포커스 바이어스를 제공한다. 또한, 서보 회로(11)는 시스템 컨트롤러(10)로부터의 지시에 따라, 광 픽업(1)에 포함되는 상술한 구면 수차 보정 기구에 대하여 구면 수차 보정을 위한 구동 신호를 공급한다.
또한, 서보 회로(11)는 트래킹 에러 신호 TE의 저역 성분으로서 얻어지는 스레드 에러 신호, 시스템 컨트롤러(10)로부터의 액세스 실행 제어 등에 기초하여 스레드 드라이브 신호를 생성하고, 스레드 드라이버(14)를 사용하여 스레드 기구(3)를 구동한다. 스레드 기구(3)는, 도시하지는 않지만, 광 픽업(1)을 보유 지지하는 메인 샤프트, 스레드 모터 및 전달 기어 등에 의해 구성되는 기구를 포함한다. 스레드 드라이버(14)가 스레드 드라이브 신호에 따라서 스레드 모터를 구동하게 함으로써, 광 픽업(1)에 의해 요구되는 슬라이드 이동이 행해진다.
스핀들 서보 회로(12)는 스핀들 모터(2)를 CLV 회전의 제어를 행한다. 스핀들 서보 회로(12)는 워블 신호에 대하여 PLL 처리를 행함으로써 생성되는 클럭을 현재의 스핀들 모터(2)의 회전 속도 정보로서 얻고, 이 클럭을 소정의 CLV 기준 속도 정보와 비교함으로써 스핀들 에러 신호를 생성한다. 그리고, 스핀들 서보 회로(12)는 스핀들 에러 신호에 따라서 생성된 스핀들 드라이브 신호를 출력하고, 스핀들 드라이버(13)에 의해 스핀들 모터(2)의 CLV 회전을 실행시킨다. 또한, 스핀들 서보 회로(12)는 시스템 컨트롤러(10)로부터의 스핀들 킥/브레이크 제어 신호에 따라서 스핀들 드라이브 신호를 발생시키고, 스핀들 모터(2)가 기동, 정지, 가속 또는 감속 등의 동작을 행하게 한다.
이상과 같은 서보계 및 기록 재생계의 각종 동작은 마이크로 컨트롤러에 의해 형성된 시스템 컨트롤러(10)에 의해 제어된다. 시스템 컨트롤러(10)는 호스트 기기(100)로부터 호스트 I/F(15)를 통하여 제공되는 커맨드에 따라서 각종 처리를 실행한다. 호스트 기기(100)로부터, 광 디스크(50)에 기록된 소정의 데이터의 전송을 요구하는 판독 커맨드가 공급된 경우, 시스템 컨트롤러(10)는 지시된 어드레스를 대상으로 설정함으로써 탐색 동작 제어를 행한다. 즉, 시스템 컨트롤러(10)는 서보 회로(11)에 대하여, 판독 커맨드에 의해 지정된 어드레스를 대상으로 설정함으로써, 광 픽업(1)에의 액세스 동작을 실행할 것을 지시한다.
그 후, 그 지시된 데이터 구간의 데이터를 호스트 기기(100)에 전송하는 데에 필요한 동작 제어를 행한다. 즉, 광 디스크(50)로부터의 신호 판독 동작 및 판독 신호에 관한 데이터 신호 처리부(5) 및 디코더(6)에서의 재생 처리를 실행하고, 요구된 데이터를 전송한다.
또한, 도 1의 예에서는, 재생 장치는 호스트 기기(100)에 접속되는 디스크 드라이브 장치로서 설명되었지만, 본 발명에 따른 재생 장치는 다른 기기에 접속되지 않는 구성일 수도 있다. 이 경우, 조작부나 표시부가 설치되거나, 데이터 입출력 인터페이스부의 구성이 도 1과 상이하여도 된다. 즉, 유저의 조작에 따라서 재생이 행하여질 수도 있고, 각종 데이터의 입출력 위한 단자부가 형성될 수도 있다. 물론, 재생 장치의 구성예로서 그 밖에도 다양한 구성이 고려될 수 있으며, 예를 들어, 기록이 가능한 구성이 적용될 수도 있다. 즉, 본 발명에 따른 재생 장치로서는, 기록 재생 장치의 실시 형태도 적용가능하다.
2. 데이터 신호 처리부(5)의 구성 및 동작
도 2는 데이터 신호 처리부(5)의 일 구성예를 나타내고 있다. 데이터 신호 처리부(5)는 재생 신호 RF로부터 얻어진 샘플링 데이터에 대하여, 피드 포워드 제어에 따른 위상 보간 처리에 의해, 대상으로 설정된 샘플링 타이밍에서 샘플 값이 얻어지도록, 샘플링 타이밍의 타이밍 리커버리를 행한다. 이하, 본 실시 형태에 따른 타이밍 재생 방식을 버퍼 리샘플링 타이밍 리커버리(BRTR)라고 칭한다.
데이터 신호 처리부(5)는 A/D 변환기(20), 발진기(27), BRTR부(40), PR 등화기(PR-EQ)(44), MAP 디코더(45) 및 LDPC 복호부(46)를 포함한다. BRTR부(40)는 버퍼 메모리(41), 리샘플링 회로(42) 및 보간기(위상 보간기)(43)를 포함한다. 버퍼 메모리(41)는 복수의 메모리 뱅크 Bank1 내지 Bank3을 포함한다.
A/D 변환기(20)는 재생 신호 RF의 샘플링을 행하고, 샘플링 데이터를 출력한다. A/D 변환기(20)의 샘플링은 발진기(27)로부터 출력되는 고정 클럭을 사용해서 행하여진다. 발진기(27)는 재생 신호 RF의 원래의 동기 클럭보다 높은 주파수의 고정 클럭을 발생시킨다. 이에 의해, 샘플링 데이터로서, 재생 신호 RF의 원래의 데이터 레이트보다 높은 샘플링 레이트를 가진 오버샘플링 데이터가 얻어진다.
A/D 변환기(20)의 샘플링 클럭은 원래의 동기 클럭보다 높은 고정 클럭이며, 재생 신호 RF의 원래의 동기 클럭에 동기화되지 않는다. 이로 인해, 재생 신호 RF의 샘플 값은, 원래의 동기 타이밍으로부터 어긋난 타이밍에서의 신호값이 되지만, BRTR부(40)는 원래의 동기 타이밍에서의 신호값의 보간 생성을 행하고, 그 결과로서, 재생 신호 RF의 원래의 동기 타이밍에서의 샘플링 데이터 yk가 얻어진다.
BRTR부(40)로부터의 샘플링 데이터 yk는 PR 등화기(PR-EQ)(44)에서 등화되고, MAP 디코더(45)에서 우도 정보(likelihood information)가 계산되고, 그 우도 정보를 사용하여, LDPC 복호부(46)에서 저밀도 패리티 검사(LDPC) 부호의 복호화가 행하여진다. LDPC 부호는 희소 패리티 검사 행렬에 의해 정의되는 선형 블록 부호이며, 합-적(Sum-Product) 복호법이라고 불리는 반복 복호화를 사용함으로써 샤논 한계(Shannon limit)에 가까운 특성을 달성할 수 있다.
버퍼 메모리(41)는 재생 신호 RF로부터 얻어진 샘플링 데이터를 일시적으로 저장하는 메모리부이다. 리샘플링 회로(42)는 버퍼 메모리(41)에 저장된 샘플링 데이터의 샘플링 타이밍과, 대상으로 설정된 샘플링 타이밍(재생 신호 RF의 원래의 샘플링 타이밍) 사이의 위상 오차를 검출하고, 검출된 위상 오차에 기초해서 샘플링 타이밍의 위상 제어 신호μk+1을 생성한다.
보간기(43)는 위상 제어 신호μk+1에 기초하여 버퍼 메모리(41)로부터 판독된 샘플링 데이터 xk에 대하여 위상 보간 처리를 행하고, 대상으로 설정된 샘플링 타이밍에서의 샘플 값을 산출하고, 원래의 샘플링 타이밍에서의 샘플링 데이터 yk를 생성해서 출력한다.
여기서, 도 9는 BRTR부(40)에 대한 비교예의 회로를 나타낸다. 또한, 도 10은 비교예의 회로에 입력되는 재생 신호 RF의 신호 파형의 일례를 나타낸다. 도 10에서, 상단은 저밀도의 기록 매체로부터의 재생 신호 RF일 경우를 나타내고, 하단은 고밀도의 기록 매체로부터의 재생 신호 RF일 경우를 나타낸다.
도 9에 도시된 비교예의 회로는 BRTR부(40) 대신에 ITR-PLL 회로부(48)를 포함한다. ITR-PLL 회로부(48)는 PLL 회로(47)를 사용해서 피드백 루프 제어에 따른 위상 보간 처리를 행한다. ITR-PLL 회로부(48)는 위상 오차의 검출에 제로 크로스(ZX) 점을 사용한다. 재생 신호 RF가 저밀도일 경우에는 비교예의 회로는 ZX 점을 정확하게 검출할 수 있지만, 재생 신호 RF가 고밀도일 경우에는 심볼간 간섭(ISI)이 크기 때문에 비교예의 회로는 ZX 점을 정확하게 검출할 수 없다. 재생 신호 RF가 고밀도인 경우, 신호 파형의 패턴이 짧은 부분에서는 파형이 충분히 제로 크로스하지 않기 때문에, 위상 오차를 검출하는 것이 어렵다.
따라서, 본 실시 형태에서는, 재생 신호 RF에 파형이 알려진 소정의 패턴 신호를 미리 매립해 두고, 리샘플링 회로(42)가, 그 소정의 패턴 신호에 기초하여 위상 오차를 검출한다. 그리고, 그 위상 오차 검출 결과에 기초하여 피드 포워드 제어에 따른 위상 보간 처리를 행함으로써 샘플링 타이밍의 타이밍 리커버리를 행한다.
이하, 도 3 내지 도 6을 참조하여, 본 실시 형태에 따른 피드 포워드 제어에 따른 위상 보간 처리의 구체예를 설명한다. 또한, 도 3은 데이터 신호 처리부(5)에 입력되는 재생 신호 RF의 신호 파형의 일례를 나타낸다. 도 3에서, 상단은 저밀도의 기록 매체로부터의 재생 신호 RF일 경우를 나타내고, 하단은 고밀도의 기록 매체로부터의 재생 신호 RF일 경우를 나타낸다. 도 4는 데이터 신호 처리부(5)에 입력되는 재생 신호 RF의 데이터 구조의 일례를 나타낸다. 도 5는 버퍼 메모리(41)의 메모리 시퀀스의 일례를 나타낸다. 도 6은 재생 신호 RF와 버퍼 메모리(41)의 메모리 메모리 시퀀스의 대응 관계의 일례를 나타낸다.
상기한 소정의 패턴 신호로서, 소정의 프레임 주기마다 실제 데이터 신호에 부가된 프레임 동기 신호 FS를 사용할 수 있다. 도 4 및 도 5에서, D1, D2...는 실제 데이터 신호를 나타낸다. 또한, 도 3은, 프레임 동기 신호 FS의 일례로서, 신호값 0과 신호값 1이 각각 10회씩 연속하는 10T-10T의 T 패턴 데이터를 나타낸다. 이와 같이, 각 주기마다 기지의 패턴으로서 프레임 동기 신호 FS와 같은 주기가 긴 소정의 패턴 신호를 매립해 두면, 고밀도의 기록 매체로부터의 재생 신호 RF일 경우에도 충분한 신호 출력값이 얻어지고, 그 기지의 패턴에 따른 위상 오차 검출 결과를 샘플링 주기(고정 클럭수)로 나눔으로써, 각 샘플링 데이터의 위상 오차를 얻을 수 있다.
1 프레임(SyncFrame 간격)의 샘플링 데이터를 버퍼 메모리(41)에 저장하고, 그 샘플링 데이터를, 이하에서 설명하는 위상 오차 검출 결과에 기초하여 보간기(43)에 의해 올바른 타이밍에 리샘플링한다.
리샘플링 회로(42)에 의해, 이하의 수학식 1, 2에 나타내는 연산을 행한다. 여기에서, 수학식 1은 1 클럭당의 위상 오차(Δε/ε)를 나타낸다.
Figure pat00001
단, 수학식 1의 기호는 아래와 같이 정의된다.
i: FS 번호(최댓값 Nf)
θi: 위상
Pr: 리샘플링 FS 간격
Lf: FS 간의 샘플 길이
K: 샘플 번호(리샘플링 후)
ε: 오버샘플링 레이트
수학식 2는 샘플링 타이밍의 위상 제어 신호 μk+1을 나타낸다. 수학식 2에 의해, 위상 오차에 기초하는 샘플링 위상 μk를 갱신한다.
Figure pat00002
보간기(43)는, 위상 제어 신호 μk+1에 기초하여, 버퍼 메모리(41)로부터 판독되는 샘플링 데이터 xk에 대하여, 이하의 수학식 3에 따른 위상 보간 처리를 행한다. 이에 의해, 원래의 샘플링 타이밍의 샘플링 데이터 yk를 생성해서 출력한다.
Figure pat00003
상기한 리샘플링 회로(42)에 의해 행해지는 위상 오차의 검출은, 소정의 패턴 신호로서의 프레임 동기 신호 FS에 기초하여, 이하의 수학식 4에 따른 최대 우도 추정법(maximum likelihood estimation(MLE) method)을 이용하여 행한다.
Figure pat00004
수학식 4에서, Z는 이산 수신 계열을 나타낸다. s(θ)은 이상적인 수신 신호(reception ideal signal)를 나타낸다. 이산 수신 계열 Z는 관측 대상 파형을 각 시간 간격마다 샘플링하고, 얻어진 샘플을 배열한 벡터(관측 대상 벡터)이다. 또한, 벡터 기호 Z의 우측 상단에 기재된 문자 T는 벡터의 전치(transposition)를 나타낸다. s(θ)는 기지의 패턴 신호 파형에 상당한다. θ^MLE는 최대 우도 위상 추정 결과를 나타낸다. 또한, 편의상, θ 위에 "^"를 첨부하여 얻어지는 기호를 "θ^"로 기재한다.
최대 우도 위상 추정은, 관측 대상 벡터 Z 사이의 유클리드 거리(Euclid distance)가 가장 작은 참조 신호 벡터 s(θ)를 제공하는 파라미터 θ^MLE를 찾는 것이다. 따라서, ZT와 s(θ)의 내적을 위상 θ에 대해서 미분하고, 최대 우도 위상 추정 결과 θ^MLE에서 결과를 0으로 설정함으로써, 최대 우도 위상 추정 결과를 제공하는 조건식(수학식 4)을 얻을 수 있다. 즉, 미리 준비한 미분 신호 벡터와 관측 대상 벡터의 내적이 0이 될 때, 미분 신호 벡터의 위상이, 관측 대상 벡터의 위상의 이산형 최대 우도 추정 결과 θ^MLE이다. 수학식 4를 충족시키는 위상 θ는 내적 연산기와 피드백 루프의 결합에 의해서 실현할 수 있고, 그 조합은 일종의 위상 동기 루프(PLL)를 형성한다. 이것을 이산형 최대 우도 위상 추정기라고 칭한다. 수학식 4에서는, 이상적인 신호가 삼각 함수일 경우, 이 이상적인 신호는 직교 연산의 적분값에 상당하므로, 워블 어드레스 검출과 동일한 계산이 행해질 수 있다.
원래의 파형 함수의 미분 함수를 알고 있을 경우에는, 그 내적이 0으로 되도록 함수에 PLL이 곱해질 수도 있다. 즉, 10T-10T의 T 패턴 데이터가 도 3에 도시된 것과 같다고 상정했을 경우, 판독 파형은 다음과 같다.
Z[k]=sin(2πk/(2·10))
단, k는 시간을 나타내는 정수 값이다.
위상 오차 θ는 아래의 수학식에 의해서 구할 수 있다.
θ=ΣZ[j]*{cos(2πj/(2·10))} (0≤j<20)
이상에서 설명한 위상 오차의 검출 처리와 위상 보간 처리를 각 프레임에 대해서 심리스 방식으로(seamlessly) 행하기 때문에, 도 5 및 도 6에 도시된 버퍼 관리를 행한다. 제1 메모리 뱅크 Bank1에 제1 프레임의 데이터를 저장하고, 제1 프레임 이후의 제2 프레임의 데이터를 제2 메모리 뱅크 Bank2에 저장하고, 제2 프레임 이후의 제3 프레임의 데이터를 제3 메모리 뱅크 Bank3에 저장하고, 제3 프레임 이후의 제4 프레임의 데이터를 제1 메모리 뱅크 Bank1에 저장한다. 이때, 제1 메모리 뱅크 Bank1에 제1 샘플링 데이터를 저장한 후, 제2 메모리 뱅크 Bank2에 제2 샘플링 데이터를 저장하는 중에, 제1 샘플링 데이터의 프레임 동기 신호 FS를 검출하고, 제1 샘플링 데이터에 관한 위상 오차의 검출 처리를 행한다. 이어서, 제2 메모리 뱅크 Bank2에 제2 샘플링 데이터를 저장한 후, 제3 메모리 뱅크 Bank3에 제3 샘플링 데이터를 저장하는 중에, 제1 샘플링 데이터에 관한 위상 보간 처리를 행한다. 이상과 같이, 3개의 메모리 뱅크를 사용하면서 심리스 타이밍 리커버리를 행한다.
또한, 도 5에서, BUFWR은 버퍼 메모리(41)에의 데이터의 기입 기간을 나타낸다. SYNCDET는 리샘플링 회로(42)에서 프레임 동기 신호 FS를 검출하는 처리 기간을 나타낸다. DPHCAL은 검출된 프레임 동기 신호 FS에 기초하여 리샘플링 회로(42)에서 위상 오차를 검출하는 처리 기간을 나타낸다. BUFRD는 버퍼 메모리(41)로부터 샘플링 데이터를 판독하고, 위상 오차의 검출 결과에 기초하여 보간기(43)에서 위상 보간 처리를 행하는 처리 기간을 나타낸다.
3. 실험 결과
도 7 및 도 8은 본 실시 형태에 따른 데이터 신호 처리 방법을 이용하여, 기록 밀도가 35 GB로부터 60 GB까지의 BD를 기록 재생하여 얻어지는 재생 파형 RF에 대하여 타이밍 리커버리를 행하여 얻은 실험 결과를 나타낸다.
도 7에서 횡축은 기록선 밀도를 나타내고, 종축은 지터를 나타낸다. 비교예로서, PLL 방식을 이용하여 타이밍 리커버리를 행한 경우에 BD-XL(33.3 GB)의 50 GB에서의 지터의 값은 약 11%이다. 본 실시 형태에 따른 데이터 신호 처리 방법을 이용하면, PLL 방식과 동일한 지터 타이밍 리커버리를 행할 수 있다. 60 GB에서도 안정적인 지터가 측정되고, 타이밍 리커버리가 행해질 수 있음을 알았다. 비교예의 PLL 방식에서는 약 46 GB에서 BD가 무너지기 때문에, 본 실시 형태에 따른 데이터 신호 처리 방법은 고밀도에 유용한 것을 알 수 있다. 또한, 도 7에서는, 접선 기울기(tangential tilt) 성능으로서 데이터의 기록 및 판독면을 약 0.3° 및 0.6° 기울인 경우에도 지터가 도시되지만, 비교예의 PLL 방식과 비교하여, 실질적으로 중첩되기 때문에, 이 데이터 신호 처리 방식은 스트레스에 강한 방식이다. 또한, 여기에서의 접선 기울기는 데이터의 기록 및 판독 방향에 대한 기울기 각도를 의미한다.
도 8에서 횡축은 기록선 밀도를 나타내고, 종축은 비트 에러 레이트 bER을 나타낸다. 도 8은 도 2에서의 LDPC 복호부(46)에 의해 LDPC 부호가 복호화된 후의 데이터의 비트 에러 레이트와, LDPC 부호의 복호화를 행하기 전의 데이터(RAW)의 비트 에러 레이트를 나타낸다. 도 8의 실험 결과로부터(비트 슬립이 발생하지 않음), 약 56 GB까지 부호 및 데이터에 에러가 없다는 것을 알았다.
4. 효과
이상과 같이, 본 실시 형태에 따르면, 재생 신호 RF의 샘플링 데이터에 대하여, 피드 포워드 제어에 의해 위상 보간 처리를 실시함으로써, 샘플링 타이밍의 타이밍 리커버리를 행하였다. 이에 의해, 샘플링 데이터에 대한 타이밍 리커버리의 정밀도를 향상시킬 수 있다.
또한, 본 실시 형태에 따르면, PLL 회로에 의해 행해지는 피드백 루프가 사용되지 않기 때문에, 안정된 하드웨어 설계가 가능하다. 본 실시 형태에 따르면, 피드 포워드 제어가 행해지기 때문에, 피드백 제어의 루프 지연에 의한 위상 마진(phase margin)을 고려할 필요가 없다. 정확한 위상 오차 검출을 행하기 때문에, 연산 지연이 큰 방법을 사용하는 것도 가능하다.
또한, 본 명세서에 기재된 효과는 단지 예시적인 것으로, 이에 한정되지 않는다. 다른 효과가 적용될 수도 있다.
5. 기타의 실시 형태
본 발명에 따른 기술은 상기 실시 형태에 한정되지 않고, 다양한 변형이 이루어질 수 있다.
예를 들어, 본 기술은 자기 디스크를 재생하는 장치에도 적용가능하다. 또한, 유선 또는 무선 방식으로 형성되는 통신 경로를 통해서 재생된 데이터의 샘플링 처리가 행해지는 경우 등에도 본 기술을 적용가능하다.
또한, 예를 들어, 본 기술은 이하와 같은 구성을 취할 수 있다.
(1)
재생 신호로부터 얻어진 샘플링 데이터에 대하여, 피드 포워드 제어에 따른 위상 보간 처리에 의해, 대상으로 설정된 샘플링 타이밍에서 샘플 값이 얻어지는 방식으로, 샘플링 타이밍의 타이밍 리커버리를 행하는 신호 처리부를 포함하는, 데이터 처리 장치.
(2)
(1)에 있어서, 상기 신호 처리부는, 상기 재생 신호로부터 얻어진 상기 샘플링 데이터를 일시적으로 저장하는 메모리부와, 상기 메모리부에 저장된 상기 샘플링 데이터의 샘플링 타이밍과, 상기 대상으로 설정된 샘플링 타이밍 사이의 위상 오차를 검출하고, 검출된 상기 위상 오차에 기초하여 상기 샘플링 타이밍의 위상 제어 신호를 생성하는 샘플링 회로와, 상기 위상 제어 신호에 기초하여, 상기 메모리부로부터 판독된 상기 샘플링 데이터에 대하여 위상 보간 처리를 행하고, 상기 대상으로 설정된 상기 샘플링 타이밍에서 상기 샘플링 데이터를 산출하는 위상 보간기를 포함하는, 데이터 처리 장치.
(3)
(2)에 있어서, 상기 재생 신호는 파형 패턴이 알려진 소정의 패턴 신호를 포함하고, 상기 샘플링 회로는 상기 소정의 패턴 신호에 기초하여 상기 위상 오차를 검출하는, 데이터 처리 장치.
(4)
(2) 또는 (3)에 있어서, 상기 메모리부는 소정 단위의 상기 샘플링 데이터를 각각 및 순차적으로 저장하는 제1 메모리 뱅크 내지 제3 메모리 뱅크를 포함하고, 상기 메모리부는, 상기 제1 메모리 뱅크에 제1 샘플링 데이터를 저장하고, 그 후에, 상기 제2 메모리 뱅크에 제2 샘플링 데이터가 저장되는 동안에, 상기 제1 샘플링 데이터에 관한 위상 오차의 검출 처리를 행하고, 상기 메모리부는, 상기 제2 메모리 뱅크에 상기 제2 샘플링 데이터를 저장하고, 그 후에, 상기 제3 메모리 뱅크에 제3 샘플링 데이터가 저장되는 동안에, 상기 제1 샘플링 데이터에 관한 위상 보간 처리를 행하는, 데이터 처리 장치.
(5)
(3) 또는 (4)에 있어서, 상기 샘플링 회로는, 상기 소정의 패턴 신호에 기초하여, 최대 우도 추정법을 이용하여 상기 위상 오차의 검출을 행하는, 데이터 처리 장치.
(6)
(3) 내지 (5) 중 어느 하나에 있어서, 상기 소정의 패턴 신호는, 소정의 프레임 주기마다 실제 데이터 신호에 부가된 프레임 동기 신호인, 데이터 처리 장치.
(7)
(1) 내지 (6) 중 어느 하나에 있어서, 상기 샘플링 데이터는, 상기 재생 신호의 원래의 데이터 레이트보다 높은 고정된 샘플링 레이트에 따른 오버샘플링 데이터인, 데이터 처리 장치.
(8)
재생 신호로부터 얻어진 샘플링 데이터에 대하여, 피드 포워드 제어에 따른 위상 보간 처리에 의해, 대상으로 설정된 샘플링 타이밍에서 샘플 값이 얻어지는 방식으로, 샘플링 타이밍의 타이밍 리커버리를 행하는, 데이터 처리 방법.
(9)
기록 매체에 기록된 신호를 판독해서 재생 신호를 생성하는 신호 생성부와, 상기 재생 신호로부터 얻어진 샘플링 데이터에 대하여, 피드 포워드 제어에 따른 위상 보간 처리에 의해, 대상으로 설정된 샘플링 타이밍에서 샘플 값이 얻어지는 방식으로, 샘플링 타이밍의 타이밍 리커버리를 행하는 신호 처리부를 포함하는, 재생 장치.
본 기술 분야의 당업자는 설계 요건 및 기타 요인에 따라, 첨부된 특허청구범위 또는 그 등가물의 범위 내에 놓이는 한, 다양한 변경, 조합, 부조합 및 변형이 이루어질 수 있음을 이해하여야 한다.

Claims (9)

  1. 데이터 처리 장치로서,
    재생 신호로부터 얻어진 샘플링 데이터에 대하여, 피드 포워드 제어에 따른 위상 보간 처리에 의해, 대상으로 설정된 샘플링 타이밍에서 샘플 값이 얻어지는 방식으로, 샘플링 타이밍의 타이밍 리커버리를 행하는 신호 처리부를 포함하는, 데이터 처리 장치.
  2. 제1항에 있어서, 상기 신호 처리부는,
    상기 재생 신호로부터 얻어진 상기 샘플링 데이터를 일시적으로 저장하는 메모리부와,
    상기 메모리부에 저장된 상기 샘플링 데이터의 샘플링 타이밍과, 상기 대상으로 설정된 샘플링 타이밍 사이의 위상 오차를 검출하고, 검출된 상기 위상 오차에 기초하여 상기 샘플링 타이밍의 위상 제어 신호를 생성하는 샘플링 회로와,
    상기 위상 제어 신호에 기초하여, 상기 메모리부로부터 판독된 상기 샘플링 데이터에 대하여 위상 보간 처리를 행하고, 상기 대상으로 설정된 상기 샘플링 타이밍에서 상기 샘플링 데이터를 산출하는 위상 보간기를 포함하는, 데이터 처리 장치.
  3. 제2항에 있어서, 상기 재생 신호는 파형 패턴이 알려진 소정의 패턴 신호를 포함하고,
    상기 샘플링 회로는 상기 소정의 패턴 신호에 기초하여 상기 위상 오차를 검출하는, 데이터 처리 장치.
  4. 제2항에 있어서, 상기 메모리부는 소정 단위의 상기 샘플링 데이터를 각각 및 순차적으로 저장하는 제1 메모리 뱅크 내지 제3 메모리 뱅크를 포함하고,
    상기 메모리부는, 상기 제1 메모리 뱅크에 제1 샘플링 데이터를 저장하고, 그 후에, 제2 메모리 뱅크에 제2 샘플링 데이터가 저장되는 동안에, 상기 제1 샘플링 데이터에 관한 위상 오차의 검출 처리를 행하고,
    상기 메모리부는, 상기 제2 메모리 뱅크에 상기 제2 샘플링 데이터를 저장하고, 그 후에, 상기 제3 메모리 뱅크에 제3 샘플링 데이터가 저장되는 동안에, 상기 제1 샘플링 데이터에 관한 위상 보간 처리를 행하는, 데이터 처리 장치.
  5. 제3항에 있어서, 상기 샘플링 회로는, 상기 소정의 패턴 신호에 기초하여, 최대 우도 추정법(maximum likelihood estimation method)을 이용하여 상기 위상 오차의 검출을 행하는, 데이터 처리 장치.
  6. 제3항에 있어서, 상기 소정의 패턴 신호는, 소정의 프레임 주기마다 실제 데이터 신호에 부가된 프레임 동기 신호인, 데이터 처리 장치.
  7. 제1항에 있어서, 상기 샘플링 데이터는, 상기 재생 신호의 원래의 데이터 레이트보다 높은 고정된 샘플링 레이트에 따른 오버샘플링 데이터인, 데이터 처리 장치.
  8. 데이터 처리 방법으로서,
    재생 신호로부터 얻어진 샘플링 데이터에 대하여, 피드 포워드 제어에 따른 위상 보간 처리에 의해, 대상으로 설정된 샘플링 타이밍에서 샘플 값이 얻어지는 방식으로, 샘플링 타이밍의 타이밍 리커버리를 행하는, 데이터 처리 방법.
  9. 재생 장치로서,
    기록 매체에 기록된 신호를 판독해서 재생 신호를 생성하는 신호 생성부와,
    상기 재생 신호로부터 얻어진 샘플링 데이터에 대하여, 피드 포워드 제어에 따른 위상 보간 처리에 의해, 대상으로 설정된 샘플링 타이밍에서 샘플 값이 얻어지는 방식으로, 샘플링 타이밍의 타이밍 리커버리를 행하는 신호 처리부를 포함하는, 재생 장치.
KR1020150002608A 2014-01-22 2015-01-08 데이터 처리 장치, 데이터 처리 방법 및 재생 장치 KR20150087799A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-009735 2014-01-22
JP2014009735A JP6060912B2 (ja) 2014-01-22 2014-01-22 データ処理装置、データ処理方法、および再生装置

Publications (1)

Publication Number Publication Date
KR20150087799A true KR20150087799A (ko) 2015-07-30

Family

ID=53545762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150002608A KR20150087799A (ko) 2014-01-22 2015-01-08 데이터 처리 장치, 데이터 처리 방법 및 재생 장치

Country Status (4)

Country Link
US (1) US9654278B2 (ko)
JP (1) JP6060912B2 (ko)
KR (1) KR20150087799A (ko)
TW (1) TWI645675B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015110275A1 (de) * 2015-06-25 2016-12-29 Intel IP Corporation Vorrichtungen und Verfahren zum Verschieben eines digitalen Signals um eine Verschiebungszeit zum Bereitstellen eines verschobenen Signals
TWI651719B (zh) * 2016-05-27 2019-02-21 日商新力股份有限公司 碟片狀記錄媒體、記錄裝置、記錄方法、再生裝置、及再生方法
CN112583571A (zh) * 2019-09-30 2021-03-30 深圳市中兴微电子技术有限公司 一种信号的采样方法及装置
TWI783867B (zh) * 2022-02-08 2022-11-11 瑞昱半導體股份有限公司 具有重新取樣機制的訊號傳輸裝置及方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3255179B2 (ja) * 1992-02-14 2002-02-12 ソニー株式会社 データ検出装置
US5917869A (en) * 1996-09-30 1999-06-29 Lucent Technologies Inc. Apparatus and method for timing/carrier recovery in bandwidth-efficient communications systems
US6487672B1 (en) * 1998-12-24 2002-11-26 Stmicroelectronics, N.V. Digital timing recovery using baud rate sampling
CN101027727A (zh) * 2004-08-20 2007-08-29 松下电器产业株式会社 信息重放装置
US7564931B2 (en) * 2005-05-10 2009-07-21 Seagate Technology Llc Robust maximum-likelihood based timing recovery
EP2000810B1 (en) * 2007-06-07 2013-09-04 Mitsubishi Electric Information Technology Centre Europe B.V. Determination of sine wave period
JP5045448B2 (ja) 2008-01-16 2012-10-10 ソニー株式会社 信号処理回路、信号処理方法、再生装置
US8780470B1 (en) * 2013-03-11 2014-07-15 Western Digital Technologies, Inc. Disk drive adjusting digital phase locked loop over sector data with frequency induced phase error measured over preamble

Also Published As

Publication number Publication date
US9654278B2 (en) 2017-05-16
JP2015138566A (ja) 2015-07-30
US20150207615A1 (en) 2015-07-23
TWI645675B (zh) 2018-12-21
JP6060912B2 (ja) 2017-01-18
TW201532390A (zh) 2015-08-16

Similar Documents

Publication Publication Date Title
JP5045448B2 (ja) 信号処理回路、信号処理方法、再生装置
US7826323B2 (en) Reproducing apparatus and method with reduced bit error rate
KR20150087799A (ko) 데이터 처리 장치, 데이터 처리 방법 및 재생 장치
JP4598355B2 (ja) ディスクドライブ装置、プリピット検出方法
US8873358B2 (en) Skew detection method and optical disc device
JP2010170651A (ja) 位相誤差検出装置、位相誤差検出方法、集積回路及び光ディスク装置
JP2010212929A (ja) 測定装置、再生装置、測定方法
JP4579803B2 (ja) 光ディスク装置
JP2017162537A (ja) 光ディスク装置
JP5054672B2 (ja) 記録媒体へアクセスする装置
JP4172494B2 (ja) 復調装置、ディスクドライブ装置、復調方法
WO2019102733A1 (ja) 復号装置、復号方法
JP2004079030A (ja) ディスクドライブ装置、アドレス検出方法
JP2006209892A (ja) Ｐｌｌ回路およびディスク再生装置
JP2008140463A (ja) ウォブル信号検出回路及びウォブル信号検出方法
JP2005216394A (ja) 復調装置、ディスクドライブ装置、位相調整方法
JP2007122846A (ja) データ位相ロックループ及びその起動方法
Suzuki et al. A newly developed single-chip LSI for HD DVD/DVD/CD
JP4218409B2 (ja) 光ディスク装置、シーク速度制御方法
JP2009199635A (ja) 再生装置、再生方法、データ検出処理回路
JP2002015479A (ja) 光磁気ディスクに対する記録パワーの設定方法、及び情報記録方法
JP2007200516A (ja) 情報再生装置および情報再生方法
JP2006294098A (ja) 信号処理装置、信号処理方法、再生装置
JP2010192046A (ja) 光ディスク、記録装置
JP2013206479A (ja) 再生装置およびその動作方法

Legal Events

Date Code Title Description
A201 Request for examination
A201 Request for examination
WITB Written withdrawal of application