TWI645675B - 資料處理裝置，資料處理方法，及回復裝置 - Google Patents

資料處理裝置，資料處理方法，及回復裝置 Download PDF

Info

Publication number
TWI645675B
TWI645675B TW103143548A TW103143548A TWI645675B TW I645675 B TWI645675 B TW I645675B TW 103143548 A TW103143548 A TW 103143548A TW 103143548 A TW103143548 A TW 103143548A TW I645675 B TWI645675 B TW I645675B
Authority
TW
Taiwan
Prior art keywords
data
signal
sampling
phase
sample data
Prior art date
Application number
TW103143548A
Other languages
English (en)
Other versions
TW201532390A (zh
Inventor
東野哲
白石淳也
Original Assignee
新力股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新力股份有限公司 filed Critical 新力股份有限公司
Publication of TW201532390A publication Critical patent/TW201532390A/zh
Application granted granted Critical
Publication of TWI645675B publication Critical patent/TWI645675B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • G11B20/1024—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation wherein a phase-locked loop [PLL] is used
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • G11B20/1024—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation wherein a phase-locked loop [PLL] is used
    • G11B20/1025—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation wherein a phase-locked loop [PLL] is used the PLL being discrete time or digital PLL

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

一種資料處理裝置包含一信號處理單元，該信號處理單元以在根據一前饋控制藉由相位內插處理設定為一目標之取樣時序處獲得一取樣值之此一方式，相對於自一回復信號獲得之取樣資料執行取樣時序之時序回復。

Description

資料處理裝置，資料處理方法，及回復裝置 相關申請案之交叉參考
本申請案主張2014年1月22日申請之日本優先權專利申請案JP 2014-009735之權利，該案之全部內容以引用的方式併入本文中。
本發明係關於一種相對於自一回復信號獲得之取樣資料執行時序回復之資料處理裝置、資料處理方法及回復裝置。當回復記錄於一記錄媒體(諸如一磁碟或一光碟)中之數位資料時，對自記錄媒體讀出之一回復信號之一信號波形取樣，將取樣值轉換為資料(取樣資料)，且藉此回復所記錄資料。在此情況中，為回復原始取樣時序處之資料，使用用於使用一鎖相迴路(PLL)電路在一回復側上執行時序回復之一方法。舉例而言，如在日本未審查專利申請公開案第2009-171247號中所描述，一般使用兩個類型作為此情況中之PLL電路。首先，使用用於執行一A/D轉換器之取樣時序之一可變控制之一方法，該A/D轉換器使用一電壓控制振盪器(VCO)對一回復信號之一信號波形取樣。其次，使用一所謂的內插時序回復(ITR)方法。在ITR方法中，藉由一固定參考時脈對一回復信號之一信號波形取樣，且藉由根據一相位誤差偵測結果使用一內插器(相位內插器)相對於所獲得之取樣資料執行內插處理而執行時序回復。
當符碼間干擾(ISI)變大時，難以在使用一PLL電路之一方法中獲得一正確相位誤差。有鑑於此，特定言之，在諸如超過50GB之一藍光碟(BD：註冊商標)之具有高密度之一光碟中，難以鎖定PLL電路且執行正確時序回復。
可期望提供可相對於取樣資料改良時序回復之精確性之一資料處理裝置、一資料處理方法及一回復裝置。
根據本發明之一實施例之一資料處理裝置包含一信號處理單元，該信號處理單元以在根據一前饋控制藉由相位內插處理設定為一目標之取樣時序處獲得一取樣值之此一方式，相對於自一回復信號獲得之取樣資料執行取樣時序之時序回復。
根據本發明之另一實施例之一資料處理方法包含以在根據一前饋控制藉由相位內插處理設定為一目標之取樣時序處獲得一取樣值之此一方式，相對於自一回復信號獲得之取樣資料執行取樣時序之時序回復。
根據本發明之又另一實施例之一回復裝置包含：一信號產生單元，其讀出記錄於一記錄媒體中之一信號且產生一回復信號；及一信號處理單元，其以在根據一前饋控制藉由相位內插處理設定為一目標之取樣時序處獲得一取樣值之此一方式，相對於自該回復信號獲得之取樣資料執行取樣時序之時序回復。
在根據本發明之該等實施例之該資料處理裝置、該資料處理方法及該回復裝置中，藉由一前饋控制相對於自一回復信號獲得之取樣資料執行相位內插處理，且藉此執行取樣時序之時序回復。
根據根據本發明之一實施例之該資料處理裝置、該資料處理方法及該回復裝置，藉由根據一前饋控制相對於取樣資料執行相位內插 處理而執行取樣時序之時序回復，且因此可相對於該取樣資料改良該時序回復之精確性。
另外，此處描述之效應不限於此，且可包含本發明中描述之效應。
1‧‧‧光學拾取器
2‧‧‧主軸馬達
3‧‧‧線程機構
4‧‧‧矩陣電路
5‧‧‧資料信號處理單元
6‧‧‧解碼器
7‧‧‧擺動信號處理電路
8‧‧‧ADIP解調變電路
9‧‧‧位址解碼器
10‧‧‧系統控制器
11‧‧‧伺服電路
12‧‧‧主軸伺服電路
13‧‧‧主軸驅動器
14‧‧‧線程驅動器
15‧‧‧主機介面(I/F)
20‧‧‧A/D轉換器
27‧‧‧振盪器
40‧‧‧BRTR單元
41‧‧‧緩衝記憶體
42‧‧‧重新取樣電路
43‧‧‧內插器
44‧‧‧PR等化器(PR-EQ)
45‧‧‧MAP解碼器
46‧‧‧LDPC解碼單元
47‧‧‧PLL電路
48‧‧‧ITR-PLL電路單元
50‧‧‧光碟
100‧‧‧主機設備
Bank1‧‧‧第一記憶體庫
Bank2‧‧‧第二記憶體庫
Bank3‧‧‧第三記憶體庫
FE‧‧‧聚焦誤差信號
FS‧‧‧圖框同步信號
RF‧‧‧回復信號/回復波形
PP‧‧‧推挽信號
TE‧‧‧循軌誤差信號
xk‧‧‧取樣資料
yk‧‧‧取樣資料
ZX‧‧‧零交叉點
圖1係圖解說明根據本發明之一實施例之一回復裝置之一組態實例之一方塊圖；圖2係圖解說明在圖1中圖解說明之回復裝置之一資料信號處理單元之一組態實例之一方塊圖；圖3係圖解說明一回復信號之一信號波形之一實例之一說明圖；圖4係圖解說明回復信號之一資料結構之一實例之一說明圖；圖5係圖解說明一緩衝記憶體之一記憶體序列之一實例之一說明圖；圖6係圖解說明回復信號與緩衝記憶體之記憶體序列之間的一對應關係之一實例之一說明圖；圖7係圖解說明記錄線密度與抖動之間的一關係之一特性圖；圖8係圖解說明記錄線密度與一位元誤差率之間的一關係之一特性圖；圖9係圖解說明一比較實例之一資料信號處理單元之一組態實例之一方塊圖；及圖10係圖解說明比較實例之一回復信號之一信號波形之一實例之一說明圖。
在下文中，將參考圖式詳細描述根據本發明之一實施例。另外，將按以下序列執行描述。
1.回復裝置之整體組態及操作(圖1)
2.資料信號處理單元之組態及操作(圖2至圖6)
3.實驗結果(圖7及圖8)
4.效應
5.其他實施例
1.回復裝置之整體組態及操作
圖1圖解說明根據本發明之一實施例之一回復裝置之一組態實例。圖1圖解說明回復記錄於諸如一BD之一光碟50中之資料之一磁碟機裝置之一組態，作為回復裝置之一實例。另外，圖1例示其中藉由僅可執行資料回復之一僅回復裝置組態磁碟機裝置之一情況。不僅其中組合訊坑及軌面且記錄資料之一僅回復ROM碟可應用作為可回復光碟50，作為一可記錄型之一次寫入型或可重寫型之一光碟50亦可應用作為可回復光碟50。即，在一BD之情況中，可應用BD-R(一次寫入型)、BD-RE(可重寫型)等。
磁碟機裝置包含一光學拾取器1、一主軸馬達2、一線程機構3、一矩陣電路4、一資料信號處理單元5、一解碼器6、一擺動信號處理電路7、一預刻凹軌中位址(ADIP)解調變電路8及一位址解碼器9。磁碟機裝置亦包含一系統控制器10、一伺服電路11、一主軸伺服電路12、一主軸驅動器13、一線程驅動器14及一主機介面(I/F)15。
光碟50放置於一轉盤(若該轉盤裝載至磁碟機裝置，則未圖解說明該轉盤)上且藉由主軸馬達2按一恆定線性速度(CLV)旋轉地驅動。在回復時，藉由光學拾取器(光學頭)1執行作為一訊坑或一標記記錄於光碟50之一磁軌上之一信號之讀出。另外，諸如一碟之實體資訊之僅回復管理資訊作為一壓紋訊坑或一擺動凹軌記錄於光碟50上，但亦 藉由光學拾取器1執行此資訊之讀出。此外，嵌入為一凹軌磁軌之擺動之預刻凹軌中位址(ADIP)資訊記錄於一可記錄型光碟50中，但亦可藉由光學拾取器1執行資訊之讀出。
組態一雷射光源之一雷射二極體(未圖解說明)或用於偵測反射光之一光電偵測器(未圖解說明)安置於光學拾取器1中。另外，在光學拾取器1中，形成一物鏡，透過該物鏡輸出雷射光；一光學系統，其經由物鏡將雷射光發射至一碟記錄表面且將反射光引導至光電偵測器等。光學拾取器1中之雷射二極體可輸出具有(例如)405nm之一波長λ之雷射光。在光學拾取器1中，物鏡經固持以能夠藉由一雙軸機構在一循軌方向及一聚焦方向上移動。另外，一球面像差校正機構包含於光學拾取器1中，以便能夠對應於諸如BD之光碟50。整個光學拾取器1可藉由線程機構3在碟之一徑向方向上移動。
藉由光學拾取器1中之光電偵測器偵測有關來自光碟50之反射光之資訊，根據所接收光量將所偵測資訊轉換為一電信號，且將電信號供應至矩陣電路4。矩陣電路4包含用於來自如光電偵測器、一矩陣計算/放大電路等之複數個接收元件之一輸出電流之一電流電壓轉換電路，且使用矩陣計算處理產生一必要信號。即，矩陣電路4產生對應於來自光碟50之一讀出信號(回復信號)之一RF信號(在下文中，稱為回復信號RF)、用於一伺服控制之一聚焦誤差信號FE、一循軌誤差信號TE等。矩陣電路4進一步產生關於一凹軌之擺動之一信號，即，作為用於偵測擺動之一信號之一推挽信號PP。
自矩陣電路4輸出之回復信號RF經供應至資料信號處理單元5。聚焦誤差信號FE及循軌誤差信號TE經供應至伺服電路11。推挽信號PP經供應至擺動信號處理電路7。
資料信號處理單元5執行關於隨後將描述之回復信號RF之前饋控制處理、使用一部分回應最大可能性(PRML)解碼方法之二進制化處 理等。在PRML解碼處理中，對回復信號RF數位取樣。為獲得作為一目標之取樣時序(原始取樣時序)之一取樣值作為取樣值，執行前饋控制處理。在資料信號處理單元5中，藉由二進制化處理獲得一二進制資料串DD。二進制資料串DD經供應至解碼器6。另外，隨後將描述資料信號處理單元5之一內部組態。
解碼器6解調變藉由資料信號處理單元5獲得之二進制資料串DD。即，解碼器6執行資料解調變、解交錯、ECC解碼、位址解碼等。因此，自光碟50獲得回復資料。藉由解碼器6解碼為回復資料之資料基於系統控制器10之一指令經傳送至主機介面15，且傳送至一主機設備100。此處，舉例而言，主機設備100係一電腦裝置、一視聽(AV)系統設備等。
當光碟50係一可記錄型碟時，在回復時執行ADIP資訊處理。即，自矩陣電路4輸出作為關於一凹軌之擺動之一信號之推挽信號PP變為在擺動信號處理電路7中數位化之擺動資料。另外，藉由PLL處理產生與推挽信號同步之一時脈。藉由ADIP解調變電路8對擺動資料進行MSK解調變及STW解調變，經解調變資料被解調變為組態ADIP位址之一資料流，且資料流徑供應至位址解碼器9。位址解碼器9藉由解碼所供應之資料而獲得一位址值且將位址值供應至系統控制器10。
伺服電路11執行自從矩陣電路4輸出之聚焦誤差信號FE及循軌誤差信號TE產生聚焦、循軌及線程之各種伺服驅動信號之一伺服操作。即，伺服電路11根據聚焦誤差信號FE及循軌誤差信號TE產生一聚焦驅動信號及一循軌驅動信號，且在光學拾取器1中驅動雙軸機構之一聚焦線圈及一循軌線圈。因此，藉由光學拾取器1、矩陣電路4、伺服電路11及雙軸機構形成一循軌伺服迴路及一聚焦伺服迴路。另外，伺服電路11根據來自系統控制器10之一磁軌跳越指令藉由使循軌伺服迴路關閉且藉由輸出一跳越驅動信號而執行一磁軌跳越操作。
另外，伺服電路11根據來自系統控制器10之指令提供聚焦偏移至聚焦伺服迴路。另外，伺服電路11根據來自系統控制器10之指令將用於球面像差校正之一驅動信號供應至包含於光學拾取器1中之上述球面像差校正機構。
另外，伺服電路11基於作為循軌誤差信號TE之低頻分量獲得之線程誤差信號、來自系統控制器10之一存取執行控制等產生一線程驅動信號，且使用線程驅動器14驅動線程機構3。線程機構3包含固持光學拾取器1之一主軸、一線程馬達及藉由一傳遞齒輪組態之一機構等，其等未圖解說明。藉由使線程驅動器14根據線程驅動信號驅動線程馬達而執行光學拾取器1所要求之滑動移動。
主軸伺服電路12執行對CLV旋轉主軸馬達2之一控制。主軸伺服電路12獲得藉由相對於一擺動信號執行PLL處理而產生之一時脈作為主軸馬達2之當前旋轉速度資訊，且藉由比較時脈與預定CLV參考速度資訊而產生一主軸誤差信號。接著，主軸伺服電路12輸出根據主軸誤差信號產生之一主軸驅動信號，且使主軸馬達2之一CLV旋轉由主軸驅動器13執行。另外，主軸伺服電路12根據來自系統控制器10之一主軸起動/制動控制信號產生主軸驅動信號，且亦使主軸馬達2執行諸如開始、停止、加速或減速之操作。
藉由由一微控制器形成之系統控制器10控制上文描述之伺服系統及記錄回復系統之各種操作。系統控制器10根據經由來自主機設備100之主機介面15提供之一命令執行各種處理。當自主機設備100供應請求將記錄於光碟50中之特定資料之傳送之一讀取命令時，系統控制器10藉由設定所指示位址作為一目標而執行一查找操作控制。即，系統控制器10藉由設定由讀取命令指定之位址作為一目標而指示伺服電路11執行存取光學拾取器1之一操作。
此後，執行將一資料區段之資料(其係所指示的)傳送至主機設備 100所需之一操作控制。即，針對來自光碟50之一信號讀出操作及讀取信號執行資料信號處理單元5及解碼器6之回復處理，且傳送所請求資料。
另外，在圖1之實例中，回復裝置被描述為耦合至主機設備100之一磁碟機裝置，但根據本發明之回復裝置可組態為不耦合至其他設備。在此情況中，可提供一操作單元或一顯示單元，或資料輸入及輸出介面部分之組態可不同於圖1之組態。即，可根據一使用者之一操作執行回復，且可形成用於各種資料之輸入及輸出之終端單元。當然，除此以外之各種組態亦可被視為回復裝置之組態實例，且舉例而言，亦可應用一可記錄組態。即，一記錄回復裝置之一實施例可應用為根據本發明之回復裝置。
2.資料信號處理單元5之組態及操作
圖2圖解說明資料信號處理單元5之一組態實例。資料信號處理單元5以在根據一前饋控制藉由相位內插處理設定為一目標之取樣時序處獲得一取樣值之此一方式，相對於自回復信號RF獲得之取樣資料執行取樣時序之時序回復。在下文中，根據本發明之一時序回復方法被稱為緩衝重新取樣時序回復(BRTR)。
資料信號處理單元5包含一A/D轉換器20、一振盪器27、一BRTR單元40、一PR等化器(PR-EQ)44、一MAP解碼器45及一LDPC解碼單元46。BRTR單元40包含一緩衝記憶體41、一重新取樣電路42及一內插器(相位內插器)43。緩衝記憶體41包含複數個記憶體庫Bank1至Bank3。
A/D轉換器20執行回復信號RF之取樣且輸出取樣資料。藉由使用自振盪器27輸出之一固定時脈執行A/D轉換器20之取樣。振盪器27產生具有高於回復信號Rf之一原始同步時脈之一頻率之固定時脈。因此，獲得具有高於回復信號RF之一原始資料速率之一取樣速率之過 取樣資料作為取樣資料。
A/D轉換器20之取樣時脈係高於原始同步時脈之一固定時脈，且不與回復信號RF之原始同步時脈同步。有鑑於此，回復信號RF之取樣值變為自原始同步時序移位之時序處之一信號值，但BRTR單元40執行原始同步時序處之一信號值之內插產生，且因此作為結果，獲得回復信號RF之原始同步時序處之取樣資料yk。
在PR等化器(PR-EQ)44處等化來自BRTR單元40之取樣資料yk，在MAP解碼器45中計算可能性資訊，且藉由使用可能性資訊，在低密度同位檢查(LDPC)解碼單元46中執行LDPC碼之解碼。LDPC碼係藉由一稀疏同位檢查矩陣定義之一線性塊碼，且可藉由使用稱為一和-積解碼方法之迭代解碼達成接近於向農(Shannon)限制之特性。
緩衝記憶體41係臨時儲存自回復信號RF獲得之取樣資料之一記憶體單元。重新取樣電路42偵測儲存於緩衝記憶體41中之取樣資料之取樣時序與被設定為一目標之取樣時序(回復信號RF之原始取樣時序)之間的一相位誤差，且基於所偵測相位誤差產生取樣時序之一相位控制信號μk+1。
內插器43基於相位控制信號μk+1相對於自緩衝記憶體41讀出之取樣資料xk執行相位內插處理，計算被設定為一目標之取樣時序處之一取樣值，且藉由產生原始取樣時序處之取樣資料yk而輸出。
此處，圖9圖解說明相對於BRTR單元40之一比較實例之一電路。另外，圖10圖解說明輸入至比較實例之電路之回復信號RF之一信號波形之一實例。在圖10中，上一階段圖解說明其中回復信號RF係來自具有低密度之一記錄媒體之一情況，且下一階段圖解說明其中回復信號RF係來自具有高密度之一記錄媒體之一情況。
在圖9中圖解說明之比較實例之電路包含取代BRTR單元40之一ITR-PLL電路單元48。ITR-PLL電路單元48根據使用PLL電路47之一 回饋迴路控制執行相位內插處理。ITR-PLL電路單元48使用一零交叉(ZX)點用於相位誤差之偵測。當回復信號RF具有低密度時，比較實例之電路可正確地偵測ZX點，但當回復信號RF具有高密度時，比較實例之電路無法正確地偵測ZX點，此係因為符碼間干擾(ISI)大。當回復信號RF具有高密度時，由於波形未在其中信號波形之一圖樣較短之一部分處充分零交叉，故難於偵測相位誤差。
因此，在本實施例中，一預定圖樣信號(其一波形已知)預先嵌入於回復信號RF中，且重新取樣電路42基於預定圖樣信號偵測相位誤差。接著，藉由基於相位誤差偵測之一結果，根據前饋控制執行相位內插處理而執行取樣時序之時序回復。
在下文中，藉由進一步參考圖3至圖6，將描述根據本實施例之根據前饋控制之相位內插處理之一特定實例。另外，圖3圖解說明輸入至資料信號處理單元5之回復信號RF之信號波形之一實例。在圖3中，上一階段圖解說明其中回復信號RF係來自具有低密度之一記錄媒體之一情況，且下一階段圖解說明其中回復信號RF係來自具有高密度之一記錄媒體之一情況。圖4圖解說明輸入至資料信號處理單元5之回復信號RF之一資料結構之一實例。圖5圖解說明緩衝記憶體41之一記憶體序列之一實例。圖6圖解說明回復信號RF與緩衝記憶體41之記憶體序列之間的一對應關係之一實例。
可使用針對各預定圖框週期添加至一實際資料信號之一圖框同步信號FS作為上述預定圖樣信號。在圖4及圖5中，D1、D2……指示實際資料信號。另外，作為圖框同步信號FS之一實例，圖3圖解說明10T-10T之T圖樣資料，其中一信號值0及一信號值1分別連續10次。以此方式，若具有一長週期之一預定圖樣信號(諸如圖框同步信號FS)經嵌入作為各週期之一已知圖樣，則甚至在其中回復信號RF係來自具有高密度之一記錄媒體之一情況中仍獲得一足夠的信號輸出值，且藉 由根據取樣週期處之已知圖樣(固定時脈之數目)劃分相位誤差偵測結果，可獲得各塊取樣資料之一相位誤差。
一個圖框(SyncFrame間隔)之取樣資料儲存於緩衝記憶體41中，且基於將在下文中描述之相位誤差偵測結果藉由內插器43在一正確時序處對取樣資料重新取樣。
藉由重新取樣電路42執行在下列方程式(1)及(2)中表示之計算。此處，方程式(1)表示每一時脈之一相位誤差(△ε/ε)。
△ε/ε=(θi+Pr-θi)/(Pr．Lf)……(1)
若如此，方程式(1)中之符號定義為如下。
i：FS數目(最大值Nf)
θi：相位
Pr：重新取樣FS間隔
Lf：FS之間的樣本長度
K：樣本數目(在重新取樣之後)
ε：過取樣速率
方程式(2)表示取樣時序之一相位控制信號μk+1。藉由方程式(2)更新基於相位誤差之一取樣相位μk。
μk+1=μk+ε．(1+△ε/ε)……(2)
基於相位控制信號μk+1，內插器43根據下列方程式(3)相對於自緩衝記憶體41讀出之取樣資料xk執行相位內插處理。因此，產生及輸出原始取樣時序之取樣資料yk。
基於作為一預定圖樣信號之圖框同步信號FS，根據下列方程式(4)使用一最大可能性估計(MLE)方法執行藉由上述重新取樣電路42執行之相位誤差之偵測。
在方程式(4)中，Z指示一離散接收序列。s(θ)指示一接收理想信號。離散接收序列Z係一向量(觀察目標向量)，其中針對各時間間隔對一觀察目標波形取樣且獲得之樣本被排列。另外，標記於向量符號Z之右上側上之一字符T指示一向量轉置。s(θ)對應於一已知圖樣信號波形。θ^MLE指示一最大可能性相位估計結果。另外，為方便起見，藉由「θ^」指示藉由在θ上方附加「^」而獲得之一符號。
最大可能性相位估計係找到提供具有觀察目標向量Z之間的一最小歐幾里德(Euclid)距離之參考信號向量s(θ)之參數θ^MLE。因此，可藉由相對於相位θ對ZT及s(θ)之一內積求微分及藉由在最大可能性相位估計結果θ^MLE中將結果設定為零而獲得提供最大可能性相位估計結果之一條件方程式(方程式(4))。即，當預先準備之一微分信號向量及觀察目標向量之一內積變為零時，微分信號向量之相位係觀察目標向量之相位之一離散型最大可能性估計結果θ^MLE。可藉由組合一內積計算單元與一回饋迴路而實現滿足方程式(4)之相位θ，且該組合形成一種類型之鎖相迴路(PLL)。此被稱為離散型最大可能性相位估計量。在方程式(4)中，當一理想信號係一三角函數時，理想信號對應於一正交計算之一整數值且因此可執行相同於擺動位址偵測之計算之計算。
當已知一原始波形函數之一微分函數時，函數可乘以PLL，以便使內積變為零。即，當假定10T-10T之T圖樣資料相同於在圖3中圖解說明時，讀出波形如下。
Z[k]=sin(2πk/(2．10))
若如此，k係指示時間之一整數值。
可藉由以下方程式獲得相位誤差θ。
由於在各圖框中無縫執行上文描述之相位誤差之偵測處理及相位內插處理，故執行在圖5及圖6中圖解說明之緩衝管理。一第一圖框之資料儲存於第一記憶體庫Bank1中，第一圖框之後的一第二圖框之資料儲存於第二記憶體庫Bank2中，第二圖框之後的一第三圖框之資料儲存於第三記憶體庫Bank3中，且第三圖框之後的一第四圖框之資料儲存於第一記憶體庫Bank1中。此時，在第一取樣資料儲存於第一記憶體庫Bank1中之後，在第二取樣資料儲存於第二記憶體庫Bank2中的同時，偵測第一取樣資料之圖框同步信號FS，且執行關於第一取樣資料之相位誤差之偵測處理。接著，在第二取樣資料儲存於第二記憶體庫Bank2中之後，在第三取樣資料儲存於第三記憶體庫Bank3中的同時，執行關於第一取樣資料之相位內插處理。如上文所描述，雖然使用三個記憶體庫，但執行無縫時序回復。
另外，在圖5中，BUFWR指示資料至緩衝記憶體41之一寫入週期。SYNCDET指示一處理週期，在該處理週期期間，在重新取樣電路42中偵測圖框同步信號FS。DPHCAL指示一處理週期，在該處理週期期間，基於所偵測圖框同步信號FS在重新取樣電路42中偵測相位誤差。BUFRD指示一處理週期，在該處理週期期間，自緩衝記憶體41讀出取樣資料且基於相位誤差之所偵測結果在內插器43中執行相位內插處理。
3.實驗結果
圖7及圖8圖解說明藉由使用根據本實施例之一資料信號處理方法，相對於回復波形RF執行時序回復而獲得之實驗結果，該回復波形RF藉由執行BD之記錄回復而獲得，該BD之記錄密度係自35GB至60GB。
在圖7中，一水平軸指示記錄線密度，且一垂直軸指示抖動。作 為一比較實例，當使用PLL方法執行時序回復時，一抖動值在50GB之BD-XL(33.3GB)處係約11%。使用根據本實施例之資料信號處理方法，可執行相同於PLL方法之抖動時序回復之抖動時序回復。發現甚至在60GB處量測到一穩定抖動，且可執行時序回復。由於在比較實例之PLL方法中，BD在約46GB處崩潰，故可見，根據本實施例之資料信號處理方法在高密度中有用。另外，在圖7中，甚至在作為正切傾斜效能之資料記錄及讀出表面傾斜約0.3°及0.6°時，亦將抖動作圖，但發現，相較於比較實例之PLL方法，由於實質重疊，資料信號處理方法係針對應力之一穩健方法。另外，正切傾斜意謂相對於資料之記錄及讀出方向之一傾斜角。
在圖8中，一水平軸指示記錄線密度，且一垂直軸指示一位元誤差率bER。圖8圖解說明在藉由圖2中之LDPC解碼單元46將LDPC碼解碼之後的資料之一位元誤差率及在執行LDPC碼之解碼之前的資料(RAW)之一位元誤差率。自圖8(未發生位元滑移)之實驗結果發現，碼及資料無誤差至約56GB處。
4.效應
如上文所描述，根據本實施例，藉由前饋控制相對於回復信號RF之取樣資料執行相位內插處理，且藉此執行取樣時序之時序回復。因此，可相對於取樣資料增大時序回復之精確性。
另外，根據本實施例，不使用藉由PLL電路執行之回饋迴路，且因此可設計穩定硬體。根據本實施例，執行前饋控制，且因此無需考量由回饋控制之一迴路延遲引起之一相位裕度。由於執行正確的相位誤差偵測，故可使用具有一長計算延遲之一方法。
另外，在本說明書中描述之效應僅係例示性的且非限制。其他效應可應用。
5.其他實施例
根據本發明之技術不限於上述實施例，且可做出各種修改。
舉例而言，本技術可應用於回復一磁碟之一裝置。另外，本技術亦可應用於其中執行經由由一線或無線形成之一通信路徑回復之資料之取樣處理之一情況等。
另外，舉例而言，本技術可採用以下組態。
(1)
一種資料處理裝置包含：一信號處理單元，其以在根據一前饋控制藉由相位內插處理設定為一目標之取樣時序處獲得一取樣值之此一方式，相對於自一回復信號獲得之取樣資料執行取樣時序之時序回復。
(2)
在(1)中描述之資料處理裝置，其中該信號處理單元包含：一記憶體單元，其臨時儲存自該回復信號獲得之該取樣資料；一取樣電路，其偵測儲存於該記憶體單元中之該取樣資料之取樣時序與設定為該目標之該取樣時序之間的一相位誤差，且基於該所偵測相位誤差產生該取樣時序之一相位控制信號；及一相位內插器，其基於該相位控制信號相對於自該記憶體單元讀出之該取樣資料執行相位內插處理且計算在設定為該目標之該取樣時序處之該取樣資料。
(3)
在(2)中描述之資料處理裝置，其中該回復信號包含一預定圖樣信號，該預定圖樣信號之一波形圖樣已知及該取樣電路基於該預定圖樣信號偵測該相位誤差。
(4)
在(2)或(3)中描述之資料處理裝置，其中該記憶體單元包含一第一記憶體庫至一第三記憶體庫，其等分別且循序儲存一預定單元之該取樣資料，該記憶體單元將第一取樣資料儲存於該第一記憶體庫中， 且此後，執行關於該第一取樣資料之一相位誤差之偵測處理，同時第二取樣資料儲存於該第二記憶體庫中，且該記憶體單元將該第二取樣資料儲存於該第二記憶體庫中，且此後，執行關於該第一取樣資料之相位內插處理，同時第三取樣資料儲存於該第三記憶體庫中。
(5)
在(3)或(4)中描述之資料處理裝置，其中該取樣電路基於該預定圖樣信號使用一最大可能性估計方法執行該相位誤差之偵測。
(6)
在(3)至(5)中任一項中描述之資料處理裝置，其中該預定圖樣信號係針對各預定圖框週期附加至一實際資料信號之一圖框同步信號。
(7)
在(1)至(6)中任一項中描述之資料處理裝置，其中該取樣資料係根據高於該回復信號之一原始資料速率之一固定取樣速率之過取樣資料。
(8)
一種資料處理方法包含：以在根據一前饋控制藉由相位內插處理設定為一目標之取樣時序處獲得一取樣值之此一方式，相對於自一回復信號獲得之取樣資料執行取樣時序之時序回復。
(9)
一種回復裝置包含：一信號產生單元，其讀出記錄於一記錄媒體中之一信號且產生一回復信號；及一信號處理單元，其以在根據一前饋控制藉由相位內插處理設定為一目標之取樣時序處獲得一取樣值之此一方式，相對於自該回復信號獲得之取樣資料執行取樣時序之時序回復。
熟習此項技術者應理解，各種修改、組合、子組合及更改可取決於設計要求及其他因素而發生，前提是其等在隨附申請專利範圍或 其等等效物之範疇內。

Claims (7)

  1. 一種資料處理裝置，其包括：一信號處理單元，其以在根據一前饋控制藉由相位內插處理設定為一目標之取樣時序處獲得一取樣值之此一方式，相對於自一回復信號獲得之取樣資料執行取樣時序之時序回復，其中不用自該相位內插處理之一輸出之回饋執行該前饋控制，其中該信號處理單元包含：一記憶體單元，其臨時儲存自該回復信號獲得之該取樣資料；一取樣電路，其偵測儲存於該記憶體單元中之該取樣資料之取樣時序與設定為該目標之該取樣時序之間的一相位誤差，且基於該所偵測相位誤差產生一相位控制信號；及一相位內插器，其基於該相位控制信號相對於自該記憶體單元讀出之該取樣資料執行相位內插處理且計算在設定為該目標之該取樣時序處之該取樣資料，其中該記憶體單元包含一第一記憶體庫至一第三記憶體庫，其等分別且循序儲存該取樣資料，其中該記憶體單元儲存第一取樣資料於該第一記憶體庫中，且此後，執行關於該第一取樣資料之一相位誤差之偵測處理，並儲存第二取樣資料於該第二記憶體庫中，且此後，執行關於該第一取樣資料之相位內插處理，並儲存第三取樣資料於該第三記憶體庫中。
  2. 如請求項1之資料處理裝置，其中該回復信號包含一預定圖樣信號，該預定圖樣信號之一波形圖樣已知，且其中該取樣電路基於該預定圖樣信號偵測該相位誤差。
  3. 如請求項2之資料處理裝置，其中該取樣電路基於該預定圖樣信號，使用一最大可能性估計方法執行該相位誤差之偵測。
  4. 如請求項2之資料處理裝置，其中該預定圖樣信號係針對各預定圖框週期附加至一實際資料信號之一圖框同步信號。
  5. 如請求項1之資料處理裝置，其中該取樣資料係根據高於該回復信號之一原始資料速率之一固定取樣速率之過取樣資料。
  6. 一種資料處理方法，其包括：以在根據一前饋控制藉由相位內插處理設定為一目標之取樣時序處獲得一取樣值之此一方式，相對於自一回復信號獲得之取樣資料執行取樣時序之時序回復，其中不用自該相位內插處理之一輸出之回饋執行該前饋控制，其中執行取樣時序之時序回復包含：臨時儲存自該回復信號獲得之該取樣資料於一記憶體單元中；偵測儲存於該記憶體單元中之該取樣資料之取樣時序與設定為該目標之該取樣時序之間的一相位誤差，且基於該所偵測相位誤差產生一相位控制信號；及基於該相位控制信號相對於自該記憶體單元讀出之該取樣資料執行相位內插處理且計算在設定為該目標之該取樣時序處之該取樣資料，其中該記憶體單元包含一第一記憶體庫至一第三記憶體庫，其等分別且循序儲存該取樣資料，其中該記憶體單元儲存第一取樣資料於該第一記憶體庫中，且此後，執行關於該 第一取樣資料之一相位誤差之偵測處理，並儲存第二取樣資料於該第二記憶體庫中，且此後，執行關於該第一取樣資料之相位內插處理，並儲存第三取樣資料於該第三記憶體庫中。
  7. 一種回復裝置，其包括：一信號產生單元，其讀出記錄於一記錄媒體中之一信號且產生一回復信號；及一信號處理單元，其以在根據一前饋控制藉由相位內插處理設定為一目標之取樣時序處獲得一取樣值之此一方式，相對於自該回復信號獲得之取樣資料執行取樣時序之時序回復，其中不用自該相位內插處理之一輸出之回饋執行該前饋控制，其中該信號處理單元包含：一記憶體單元，其臨時儲存自該回復信號獲得之該取樣資料；一取樣電路，其偵測儲存於該記憶體單元中之該取樣資料之取樣時序與設定為該目標之該取樣時序之間的一相位誤差，且基於該所偵測相位誤差產生一相位控制信號；及一相位內插器，其基於該相位控制信號相對於自該記憶體單元讀出之該取樣資料執行相位內插處理且計算在設定為該目標之該取樣時序處之該取樣資料，其中該記憶體單元包含一第一記憶體庫至一第三記憶體庫，其等分別且循序儲存該取樣資料，其中該記憶體單元儲存第一取樣資料於該第一記憶體庫中，且此後，執行關於該第一取樣資料之一相位誤差之偵測處理，並儲存第二取樣資料於該第二記憶體庫中，且此後，執行關於該第一取樣資料之相位內插處理，並儲存第三取樣資料於該第三記憶體庫中。
TW103143548A 2014-01-22 2014-12-12 資料處理裝置，資料處理方法，及回復裝置 TWI645675B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-009735 2014-01-22
JP2014009735A JP6060912B2 (ja) 2014-01-22 2014-01-22 データ処理装置、データ処理方法、および再生装置

Publications (2)

Publication Number Publication Date
TW201532390A TW201532390A (zh) 2015-08-16
TWI645675B true TWI645675B (zh) 2018-12-21

Family

ID=53545762

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103143548A TWI645675B (zh) 2014-01-22 2014-12-12 資料處理裝置，資料處理方法，及回復裝置

Country Status (4)

Country Link
US (1) US9654278B2 (zh)
JP (1) JP6060912B2 (zh)
KR (1) KR20150087799A (zh)
TW (1) TWI645675B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015110275A1 (de) * 2015-06-25 2016-12-29 Intel IP Corporation Vorrichtungen und Verfahren zum Verschieben eines digitalen Signals um eine Verschiebungszeit zum Bereitstellen eines verschobenen Signals
TWI651719B (zh) * 2016-05-27 2019-02-21 日商新力股份有限公司 碟片狀記錄媒體、記錄裝置、記錄方法、再生裝置、及再生方法
CN112583571A (zh) * 2019-09-30 2021-03-30 深圳市中兴微电子技术有限公司 一种信号的采样方法及装置
TWI783867B (zh) * 2022-02-08 2022-11-11 瑞昱半導體股份有限公司 具有重新取樣機制的訊號傳輸裝置及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5481568A (en) * 1992-02-14 1996-01-02 Sony Corporation Data detecting apparatus using an over sampling and an interpolation means
US20070279784A1 (en) * 2004-08-20 2007-12-06 Matsushita Electric Industrial Co., Ltd. Information Reproduction Apparatus

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917869A (en) * 1996-09-30 1999-06-29 Lucent Technologies Inc. Apparatus and method for timing/carrier recovery in bandwidth-efficient communications systems
US6487672B1 (en) * 1998-12-24 2002-11-26 Stmicroelectronics, N.V. Digital timing recovery using baud rate sampling
US7564931B2 (en) * 2005-05-10 2009-07-21 Seagate Technology Llc Robust maximum-likelihood based timing recovery
EP2000810B1 (en) * 2007-06-07 2013-09-04 Mitsubishi Electric Information Technology Centre Europe B.V. Determination of sine wave period
JP5045448B2 (ja) 2008-01-16 2012-10-10 ソニー株式会社 信号処理回路、信号処理方法、再生装置
US8780470B1 (en) * 2013-03-11 2014-07-15 Western Digital Technologies, Inc. Disk drive adjusting digital phase locked loop over sector data with frequency induced phase error measured over preamble

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5481568A (en) * 1992-02-14 1996-01-02 Sony Corporation Data detecting apparatus using an over sampling and an interpolation means
US20070279784A1 (en) * 2004-08-20 2007-12-06 Matsushita Electric Industrial Co., Ltd. Information Reproduction Apparatus

Also Published As

Publication number Publication date
US9654278B2 (en) 2017-05-16
KR20150087799A (ko) 2015-07-30
TW201532390A (zh) 2015-08-16
JP2015138566A (ja) 2015-07-30
US20150207615A1 (en) 2015-07-23
JP6060912B2 (ja) 2017-01-18

Similar Documents

Publication Publication Date Title
JP5045448B2 (ja) 信号処理回路、信号処理方法、再生装置
TWI645675B (zh) 資料處理裝置，資料處理方法，及回復裝置
US7826323B2 (en) Reproducing apparatus and method with reduced bit error rate
CN102446530A (zh) 数据检测设备、再现设备以及数据检测方法
JP2009277298A (ja) ディジタル信号再生装置及び方法並びにディジタル信号記録装置及び方法
RU2480848C2 (ru) Оптический диск и способ записи/воспроизведения оптического диска
JP4598355B2 (ja) ディスクドライブ装置、プリピット検出方法
JP5468372B2 (ja) 位相誤差検出装置、位相誤差検出方法、集積回路及び光ディスク装置
JP4701240B2 (ja) 光ストレージシステム向けのｄｃ制御符号化
JP2010212929A (ja) 測定装置、再生装置、測定方法
JP2017162537A (ja) 光ディスク装置
JP5054672B2 (ja) 記録媒体へアクセスする装置
JP2009289314A (ja) 光ディスク装置及び光ディスク再生方法
JP2007122846A (ja) データ位相ロックループ及びその起動方法
JP3858616B2 (ja) ディスクドライブ装置
Suzuki et al. A newly developed single-chip LSI for HD DVD/DVD/CD
JP2006209892A (ja) Ｐｌｌ回路およびディスク再生装置
JP2008140463A (ja) ウォブル信号検出回路及びウォブル信号検出方法
JP2008226363A (ja) 記録媒体の再生装置及び再生方法
JP2007026572A (ja) 光ディスク装置
JP2007109349A (ja) ディジタル情報記録再生装置およびディジタルフェーズロックドループ回路
JP4218409B2 (ja) 光ディスク装置、シーク速度制御方法
JP4618454B2 (ja) タイミング信号生成装置
CN101174450A (zh) 摆动信号读出方法及光盘设备
JP2007095156A (ja) 位相同期装置、方法、及び、光ディスク装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees