CN102024887A - 含有铝的氮化物中间层的制造方法、氮化物层的制造方法和氮化物半导体元件的制造方法 - Google Patents

含有铝的氮化物中间层的制造方法、氮化物层的制造方法和氮化物半导体元件的制造方法 Download PDF

Info

Publication number
CN102024887A
CN102024887A CN2010102827576A CN201010282757A CN102024887A CN 102024887 A CN102024887 A CN 102024887A CN 2010102827576 A CN2010102827576 A CN 2010102827576A CN 201010282757 A CN201010282757 A CN 201010282757A CN 102024887 A CN102024887 A CN 102024887A
Authority
CN
China
Prior art keywords
nitride
substrate
target electrode
intermediate layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102827576A
Other languages
English (en)
Other versions
CN102024887B (zh
Inventor
荒木正浩
内海孝昭
阪田昌彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102024887A publication Critical patent/CN102024887A/zh
Application granted granted Critical
Publication of CN102024887B publication Critical patent/CN102024887B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及一种含有铝的氮化物中间层的制造方法、氮化物层的制造方法和氮化物半导体元件的制造方法，在利用以连续DC方式施加电压而进行的DC磁控溅射法来层积含有铝的氮化物中间层时，采用以下(1)～(3)中的至少一个条件。(1)把靶电极表面的中心与基板生长面之间的最短距离设定成100mm以上250mm以下。(2)使用氮气作为向DC磁控溅射装置供给的气体。(3)把靶电极相对基板的生长面倾斜配置。

Description

含有铝的氮化物中间层的制造方法、氮化物层的制造方法和氮化物半导体元件的制造方法
技术领域
本发明涉及含有铝的氮化物中间层的制造方法、氮化物层的制造方法和氮化物半导体元件的制造方法。 
背景技术
由于含有氮的III-V族化合物半导体(III族氮化物半导体)具有与从红外到紫外区域波长的光能量相当的禁带宽度，所以作为发出具有从红外到紫外区域波长的光的发光元件或具有接受该区域波长的光的受光元件的材料是有用的。 
III族氮化物半导体由于构成III族氮化物半导体的原子之间的结合强、绝缘破坏电压高、饱和电子速度大，所以作为耐高温、高输出、高频的晶体管等电子器件的材料也是有用的。 
且III族氮化物半导体作为几乎对于环境无害，且容易处理的材料也被关注。 
如上所述，为了使用良好的材料即III族氮化物半导体来制作实用的氮化物半导体元件，就需要在规定的基板上层积由III族氮化物半导体的薄膜构成的III族氮化物半导体层来形成规定的元件结构。 
在此，作为基板，最合适的是使用具有能够在基板上使III族氮化物半导体直接生长的晶格常数和热膨胀系数的由III族氮化物半导体构成的基板，作为由III族氮化物半导体构成的基板例如优选使用氮化镓(GaN)基板等。 
但现状是GaN基板其尺寸小到直径2英寸以下，且价格非常高，所以不实用。 
因此，现状是作为氮化物半导体元件制作用的基板而使用与III族氮化物半导体晶格常数差和热膨胀系数差大的蓝宝石基板和炭化硅(SiC)基板等。 
在蓝宝石基板与代表性的III族氮化物半导体即GaN之间存在有约16％左右的晶格常数差。SiC基板与GaN之间存在有约6％左右的晶格常数差。在基板与在其上生长的III族氮化物半导体之间存在有这样大的晶格常数差的情况下，一般难于使由III族氮化物半导体构成的晶体在基板上外延生长。例如直接使GaN晶体在蓝宝石基板上外延生长时，GaN晶体的立体生长不可避免，有不能得到具有平坦表面的GaN晶体的问题。 
于是，为了消除基板与III族氮化物半导体之间的晶格常数差而一般进行在基板与III族氮化物半导体之间形成被称为所谓缓冲层的层。 
例如在特开平02-229476号公报(专利文献1)中就记载有：在蓝宝石基板上把A1N的缓冲层利用MOVPE法形成后，使由AlxGa1-xN构成的III族氮化物半导体生长的方法。 
但即使是专利文献1记载的方法，也难于再现性良好地得到具有平坦表面的A1N缓冲层。这认为是在利用MOVPE法形成AlN的缓冲层时，作为原料气体而使用的三甲基铝(TMA)气体和氨气(NH3)在气相中容易反应的缘故。 
因此，在专利文献1记载的方法中，难于使表面平坦且缺陷密度小的高质量的、由AlxGa1-xN构成的III族氮化物半导体在AlN缓冲层上再现性良好地生长。 
例如被日本特开昭60-173829号公报(专利文献2)公开有：在蓝宝石基板上利用施加直流偏压的高频溅射法来形成AlxGa1-xN(0＜x≤1)缓冲层的方法。 
但通过专利文献2记载的方法在AlxGa1-xN(0＜x≤1＝缓冲层上形成的III族氮化物半导体，如日本特开2000-286202号公报(专利文献3)的段落[0004]和日本特开2001-094150号公报(专利文献4)的段落[0004]所记载的那样，不具有良好的结晶性。 
于是，在专利文献3中提出有：把利用DC磁控溅射法形成的由III族氮化物半导体构成的缓冲层在氢气和氨气的混合气体环境下进行热处理的方法，在专利文献4中提出有：在被升温到400℃以上的蓝宝石基板上利用DC磁控溅射法来形成50埃以上3000埃以下膜厚度的、由III族氮化物半导体构成的缓冲层的方法。 
在日本特开2008-034444号公报(专利文献5)提出有：在被加热到750 ℃的蓝宝石基板上利用高频溅射法来形成由AlN柱状晶构成的缓冲层的方法。 
但利用上述专利文献3～5记载的方法，形成由III族氮化物半导体构成的缓冲层，在该缓冲层上形成III族氮化物半导体层时也不能再现性良好地形成具有良好结晶性的III族氮化物半导体层，其结果是不能再现性良好地制作具有良好特性的氮化物半导体元件。 
发明内容
鉴于上述情况，本发明的目的在于提供一种能够使具有良好结晶性的氮化物层再现性良好地形成在其上方的含有铝的氮化物中间层的制造方法、该氮化物层的制造方法和使用该氮化物层的氮化物半导体元件的制造方法。 
本发明的第一形态能够提供含有铝的氮化物中间层的制造方法，包括：把基板和含有铝的靶电极隔开100mm以上250mm以下的距离来配置的工序、通过在基板与靶电极之间利用以连续DC方式施加电压而进行的DC磁控溅射法而在基板表面上形成含有铝的氮化物中间层的工序。 
在此，在本发明第一形态的含有铝的氮化物中间层的制造方法中，优选在基板和靶电极的配置工序与形成含有铝的氮化物中间层的工序之间，还包括有向基板与靶电极之间导入氮气的工序。 
在本发明第一形态的含有铝的氮化物中间层制造方法中，优选在基板和靶电极的配置工序中把靶电极相对基板倾斜地来配置基板和靶电极。 
本发明的第二形态能够提供含有铝的氮化物中间层的制造方法，包括：把基板和含有铝的靶电极隔开间隔配置的工序、向基板与靶电极之间导入氮气的工序、通过在基板与靶电极之间利用以连续DC方式施加电压而进行的DC磁控溅射法而在基板表面上形成含有铝的氮化物中间层的工序。 
在此，在本发明第二形态的含有铝的氮化物中间层的制造方法中，优选在基板和靶电极的配置工序中把靶电极相对基板倾斜地来配置基板和靶电极。 
本发明的第三形态能够提供含有铝的氮化物中间层的制造方法，包括：把基板和含有铝的靶电极隔开间隔而使靶电极相对基板倾斜配置的工序、通过在基板与靶电极之间利用以连续DC方式施加电压而进行的DC磁控溅 射法而在基板表面上形成含有铝的氮化物中间层的工序。 
本发明的第四形态能够提供氮化物层的制造方法，包括：把基板和含有铝的靶电极隔开100mm以上250mm以下的距离来配置的工序、通过在基板与靶电极之间利用以连续DC方式施加电压而进行的DC磁控溅射法而在基板表面上形成含有铝的氮化物中间层的工序、在含有铝的氮化物中间层上形成氮化物层的工序。 
在此，本发明第四形态的氮化物层的制造方法，优选在基板和靶电极的配置工序与形成含有铝的氮化物中间层的工序之间，还包括有向基板与靶电极之间导入氮气的工序。 
在本发明第四形态的氮化物层的制造方法中，优选在基板和靶电极的配置工序中把靶电极相对基板倾斜地来配置基板和靶电极。 
本发明的第五形态能够提供氮化物层的制造方法，包括：把基板和含有铝的靶电极隔开间隔配置的工序、向基板与靶电极之间导入氮气的工序、通过在基板与靶电极之间利用以连续DC方式施加电压而进行的DC磁控溅射法而在基板表面上形成含有铝的氮化物中间层的工序、在含有铝的氮化物中间层上形成氮化物层的工序。 
在此，在本发明第五形态的氮化物层的制造方法中，优选在基板和靶电极的配置工序中把靶电极相对基板倾斜地来配置基板和靶电极。 
本发明的第六形态能够提供氮化物层的制造方法，包括：把基板和含有铝的靶电极隔开间隔而使靶电极相对基板倾斜配置的工序、通过在基板与靶电极之间利用以连续DC方式施加电压而进行的DC磁控溅射法而在基板表面上形成含有铝的氮化物中间层的工序、在含有铝的氮化物中间层上形成氮化物层的工序。 
本发明的第七形态能够提供氮化物半导体元件的制造方法，包括：把基板和含有铝的靶电极隔开100mm以上250mm以下的距离来配置的工序、通过在基板与靶电极之间利用以连续DC方式施加电压而进行的DC磁控溅射法而在基板表面上形成含有铝的氮化物中间层的工序、在含有铝的氮化物中间层上形成氮化物半导体层的工序。 
在此，本发明第七形态的氮化物半导体元件的制造方法，优选在基板和靶电极的配置工序与形成含有铝的氮化物中间层的工序之间，还包括有向基板与靶电极之间导入氮气的工序。 
在本发明第七形态的氮化物半导体元件的制造方法中，优选在基板和靶电极的配置工序中把靶电极相对基板倾斜地来配置基板和靶电极。 
本发明的第八形态能够提供氮化物半导体元件的制造方法，包括：把基板和含有铝的靶电极隔开间隔配置的工序、向基板与靶电极之间导入氮气的工序、通过在基板与靶电极之间利用以连续DC方式施加电压而进行的DC磁控溅射法而在基板表面上形成含有铝的氮化物中间层的工序、在含有铝的氮化物中间层上形成氮化物半导体层的工序。 
在此，在本发明第八形态的氮化物半导体元件的制造方法中，优选在基板和靶电极的配置工序中把靶电极相对基板倾斜地来配置基板和靶电极。 
本发明的第九形态能够提供氮化物半导体元件的制造方法，包括：把基板和含有铝的靶电极隔开间隔而使靶电极相对基板倾斜配置的工序、通过在基板与靶电极之间利用以连续DC方式施加电压而进行的DC磁控溅射法而在基板表面上形成含有铝的氮化物中间层的工序、在含有铝的氮化物中间层上形成氮化物半导体层的工序。 
根据本发明，能够提供一种含有铝的氮化物中间层的制造方法、该氮化物层的制造方法和使用该氮化物层的氮化物半导体元件的制造方法，可使具有良好结晶性的氮化物层再现性良好地形成在该含有铝的氮化物中间层的上方。 
本发明的上述和其他的目的、特点、方面和优点从附图和下面的关于本发明的相关详细说明就能够明了。 
附图说明
图1是本发明的氮化物半导体元件的一例即实施例1的氮化物半导体发光二极管元件的示意性剖视图； 
图2是把实施例1的氮化物半导体发光二极管元件制造方法一例的制造工序一部分图解的示意性剖视图； 
图3是用于在基板表面上层积含有铝的氮化物中间层的DC磁控溅射装置一例的示意性结构图； 
图4是用于在基板表面上层积含有铝的氮化物中间层的DC磁控溅射装置其他一例的示意性结构图； 
图5是用于在基板表面上层积含有铝的氮化物中间层的DC磁控溅射装置又其他一例的示意性结构图； 
图6是把实施例1的氮化物半导体发光二极管元件制造方法一例的制造工序一部分图解的示意性剖视图； 
图7是把实施例1的氮化物半导体发光二极管元件制造方法一例的制造工序一部分图解的示意性剖视图； 
图8是把实施例1的氮化物半导体发光二极管元件制造方法一例的制造工序一部分图解的示意性剖视图； 
图9是使用实施例1的氮化物半导体发光二极管元件的发光装置一例的示意性剖视图； 
图10是本发明氮化物半导体元件的其他一例即实施例2的氮化物半导体激光元件的示意性剖视图； 
图11是把实施例2的氮化物半导体激光元件制造方法一例的制造工序一部分图解的示意性剖视图； 
图12是把实施例2的氮化物半导体激光元件制造方法一例的制造工序一部分图解的示意性剖视图； 
图13是本发明氮化物半导体元件的其他一例即实施例3的氮化物半导体晶体管元件的示意性剖视图； 
图14是把实施例3的氮化物半导体晶体管元件制造方法一例的制造工序一部分图解的示意性剖视图； 
图15是把实验例1～15的氮化物半导体发光二极管元件制造方法的制造工序一部分图解的示意性剖视图； 
图16是在实验例1～8和13～15的形成AlN缓冲层所使用的DC磁控溅射装置的示意性结构图； 
图17是把实验例1～15的氮化物半导体发光二极管元件制造方法的制造工序一部分图解的示意性剖视图； 
图18是把实验例1～15的氮化物半导体发光二极管元件制造方法的制造工序一部分图解的示意性剖视图； 
图19是把实验例1～15的氮化物半导体发光二极管元件制造方法的制造工序一部分图解的示意性剖视图； 
图20是把实验例1～15的氮化物半导体发光二极管元件制造方法的制 造工序一部分图解的示意性剖视图； 
图21是把实验例1～15的氮化物半导体发光二极管元件制造方法的制造工序一部分图解的示意性剖视图； 
图22是在实验例9～12的形成AlN缓冲层所使用的DC磁控溅射装置的示意性结构图； 
图23是表示实验例1～8的GaN基底层的(004)面中X射线摇摆曲线的半幅值(arcsec)、与Al靶电极表面中心和蓝宝石基板c面的最短距离d(mm)之间关系的图。 
具体实施方式
以下说明本发明的实施例。在本发明的附图中，同一参照符号表示同一部分或相当的部分。 
<实施例1> 
图1表示本发明的氮化物半导体元件的一例即实施例1的氮化物半导体发光二极管元件的示意性剖视图。 
在此，实施例1的氮化物半导体发光二极管元件100具备：基板1、与基板1的表面相接设置的含有铝的氮化物中间层2、与含有铝的氮化物中间层2的表面相接设置的氮化物半导体基底层3、与氮化物半导体基底层3的表面相接设置的n型氮化物半导体接触层4、与n型氮化物半导体接触层4的表面相接设置的n型氮化物半导体包层5、与n型氮化物半导体包层5的表面相接设置的氮化物半导体活性层6、与氮化物半导体活性层6的表面相接设置的p型氮化物半导体包层7、与p型氮化物半导体包层7的表面相接设置的p型氮化物半导体接触层8、与p型氮化物半导体接触层8的表面相接设置的透光性电极层9。且与n型氮化物半导体接触层4的露出表面相接地设置有n侧电极11，与透光性电极层9的表面相接地设置有p侧电极10。 
以下，说明实施例1的氮化物半导体发光二极管元件100的制造方法的一例。 
首先如图2的示意性剖视图所示，在基板1的表面上层积含有铝的氮化物中间层2。在此，含有铝的氮化物中间层2是通过在基板1与靶电极之间利用以连续DC方式施加电压而进行的DC磁控溅射法而形成。 
图3表示用于在基板1表面上层积含有铝的氮化物中间层2的DC磁 控溅射装置一例的示意性结构。 
在此，DC磁控溅射装置具备：反应室21、设置在反应室21内部下方的加热器23、与加热器23相对设置的阴极28、把反应室21内部的气体向反应室21外部释放的排气口25。 
加热器23被加热器支撑体24所支撑。阴极28具有由铝构成的Al靶电极26和被磁铁支撑体29支撑的磁铁27。反应室21上连接有用于向反应室21内部供给氩气的Ar气供给管30和用于向反应室21内部供给氮气的N2气供给管31。 
在向基板1的表面上层积含有铝的氮化物中间层2时，首先在以上结构的DC磁控溅射装置内部的加热器23上设置基板1。把基板1配置成使基板1的生长面(含有铝的氮化物中间层2生长的面)与Al靶电极26的表面相对且隔开规定距离d。 
作为基板1例如能够使用由具有a面、c面、m面或r面等露出面的蓝宝石(Al2O3)单晶、尖晶石(MgAl2O4)单晶、ZnO单晶、LiAlO2单晶、LiGaO2单晶、MgO单晶、Si单晶、SiC单晶、GaAs单晶、AlN单晶、GaN单晶或ZrB2等硼化物单晶等构成的基板。基板1生长面的面方位没有特别的限定，能够恰当地使用正基板(ジヤスト基板)或被付与了偏斜角的基板等，特别是作为基板1而使用由蓝宝石单晶构成的蓝宝石基板，在蓝宝石基板的c面上形成后述的含有铝的氮化物中间层2时，由于能够层积由晶粒整齐排列的柱状晶集合体构成的、结晶性良好的含有铝的氮化物中间层2的倾向变大，因此优选。 
上述的距离d是指Al靶电极26表面的中心与基板1的生长面之间的最短距离，该距离d优选是100mm以上250mm以下，更优选是120mm以上210mm以下，最优选是150mm以上180mm以下。这是由于利用DC磁控溅射法在层积含有铝的氮化物中间层2时要向基板1供给高能量的反应籽晶，把上述距离d设定成100mm以上时，能够缩小上述反应籽晶给予基板1生长面的损伤，把上述距离d设定成250mm以下时，容易产生等离子放电，而且含有铝的氮化物中间层2的形成速度也变快，因此，具有如下倾向，即，能够层积由向基板1生长面的法线方向(垂直方向)伸长的晶粒整齐排列的柱状晶集合体构成的、结晶性良好的含有铝的氮化物中间层2。因此，通过使氮化物层在这种结晶性良好的含有铝的氮化物中间层2表 面上生长而能够再现性良好地得到位错密度低的结晶性良好的氮化物层(本实施例的氮化物半导体基底层3)，进而能够再现性良好地制作具有良好特性的氮化物半导体元件。 
由于在把上述距离d设定成120mm以上210mm以下时，特别是设定成150mm以上180mm以下时，由于能够层积结晶性更好的含有铝的氮化物中间层2，所以在这种含有铝的氮化物中间层2的表面上能够再现性良好地使位错密度低且结晶性更良好的氮化物层生长的倾向大，进而能够再现性良好地制作具有更良好特性的氮化物半导体元件的倾向大。 
接着，向反应室21内部从Ar气供给管30供给氩气，且从N2气供给管31供给氮气，由此，向基板1与Al靶电极26之间导入氩气和氮气。且通过在基板1与Al靶电极26之间利用连续DC方式(DC-continuous方式)施加电压而在基板1与Al靶电极26之间产生氩气和氮气的等离子。由此，通过进行Al靶电极26的溅射而在基板1的表面上层积由铝和氮的化合物构成的含有铝的氮化物中间层2。连续DC方式是在Al靶电极26的溅射中把规定大小的直流电压(方向不随时间变化的电压)向基板1与Al靶电极26之间连续施加的方式。 
在此，向反应室21内部供给的气体中优选氮气所占的体积比率(氮比率：％)是50％以上，更优选是75％以上，最优选是100％(仅供给氮气)。在上述氮比率是50％以上的情况下，特别是75％以上的情况下，由于能够抑制向含有铝的氮化物中间层2中进入的杂质的量，所以能够提高含有铝的氮化物中间层2的结晶性。在上述氮比率是100％的情况下，由于向反应室21内部仅供给氮气，所以能够使含有铝的氮化物中间层2的结晶性更加提高。在这种结晶性良好的含有铝的氮化物中间层2的表面上使氮化物层生长时，有能够再现性良好地得到位错密度低且结晶性良好的氮化物层的倾向，进而能够再现性良好地制作具有良好特性的氮化物半导体元件的倾向变大。 
上面说明了向反应室21内部供给氩气和氮气的情况，但并不限定于此，例如也可以把氮气的至少一部分置换成氨气，也可以把氩气的至少一部分置换成氢气。 
图4表示用于在基板1表面上层积含有铝的氮化物中间层2的DC磁控溅射装置其他一例的示意性结构。图4所示结构的DC磁控溅射装置的特 点是在基板1与Al靶电极26之间隔开间隔地把Al靶电极26相对基板1的生长面倾斜而配置。 
在此，把Al靶电极26配置成相对基板1生长面的法线方向仅倾斜角度θ。在此，从层积结晶性良好的含有铝的氮化物中间层2的观点出发，优选角度θ是10°以上45°以下，更优选是20°以上45°以下。 
在这样使基板1与Al靶电极26之间隔开间隔而把Al靶电极26相对基板1的生长面倾斜配置的状态下，通过在基板1与Al靶电极26之间利用连续DC方式施加电压的DC磁控溅射法来层积含有铝的氮化物中间层2时，能够减少在层积含有铝的氮化物中间层2时向基板1供给的高能量反应籽晶对基板1生长面的损伤，因此，有能够层积结晶性良好的含有铝的氮化物中间层2的倾向。 
通过把Al靶电极26相对基板1的生长面倾斜配置，使基板1生长面内的含有铝的氮化物中间层2的厚度均匀性和结晶性的均匀性提高，因此，使基板1生长面内的氮化物半导体元件特性的均匀性提高，有提高氮化物半导体元件合格品率的倾向。 
特别是基板1生长面的口径以100mm(4英寸)、125mm(5英寸)、150mm(6英寸)的方式依次增大时，则有上述提高均匀性的效果就越发显著的倾向。 
在图4所示结构的DC磁控溅射装置中，Al靶电极26表面的中心与基板1生长面之间的最短距离d也是优选100mm以上250mm以下，更优选是120mm以上210mm以下，最优选是150mm以上180mm以下。通过在图4所示结构的DC磁控溅射装置中，也把上述最短距离d如上述那样设定，由于上述的理由而更有能够层积结晶性良好的含有铝的氮化物中间层2的倾向。 
在图4所示结构的DC磁控溅射装置中，向反应室21内部供给的气体中优选氮气所占的体积比率(氮比率：％)是50％以上，更优选是75％以上，最优选是100％(仅供给氮气)。通过在图4所示结构的DC磁控溅射装置中，也把向反应室21内部供给的气体的氮比率如上述那样设定，由于上述的理由而更有能够层积结晶性良好的含有铝的氮化物中间层2的倾向。 
图5表示用于在基板1表面上层积含有铝的氮化物中间层2的DC磁控溅射装置其他一例的示意性结构。图5所示结构的DC磁控溅射装置的特 征在于，具备：与基板1隔开间隔且相对基板1的生长面倾斜配置的具有第一Al靶电极26a的第一阴极28a和与基板1隔开间隔且相对基板1的生长面倾斜配置的具有第二Al靶电极26b的第二阴极28b。 
在此，第一阴极28a具有：第一Al靶电极26a、被第一磁铁支撑体29a支撑的第一磁铁27a。第二阴极28b具有：第二Al靶电极26b、被第二磁铁支撑体29b支撑的第二磁铁27b。 
把第一Al靶电极26a配置成相对基板1生长面的法线方向倾斜角度θ1。在此，从层积结晶性良好的含有铝的氮化物中间层2的观点出发，优选角度θ1是10°以上45°以下，更优选是20°以上45°以下。 
把第二Al靶电极26b配置成相对基板1的生长面的法线方向倾斜角度θ2。在此，从层积结晶性良好的含有铝的氮化物中间层2的观点出发，优选角度θ2是10°以上45°以下，更优选是20°以上45°以下。 
从层积结晶性良好的含有铝的氮化物中间层2的观点出发，优选把上述角度θ1或θ2中的任一个设定为上述范围，更优选把θ1和θ2这双方设定为上述范围。 
图5说明了设置两个相对基板的生长面倾斜配置的Al靶电极的DC磁控溅射装置，但从提高含有铝的氮化物中间层2的成膜速度的观点出发，把相对基板的生长面倾斜配置的Al靶电极例如可以增设到三个、四个、五个等。 
在图5所示结构的DC磁控溅射装置中，第一Al靶电极26a表面的中心与基板1生长面之间的最短距离d1优选是100mm以上250mm以下，更优选是120mm以上210mm以下，最优选是150mm以上180mm以下。通过在图5所示结构的DC磁控溅射装置中，把上述最短距离d1如上述那样设定，由于上述的理由而具有能够层积结晶性更良好的含有铝的氮化物中间层2的倾向。 
在图5所示结构的DC磁控溅射装置中，第二Al靶电极26b表面的中心与基板1的生长面之间的最短距离d2优选是100mm以上250mm以下，更优选是120mm以上210mm以下，最优选是150mm以上180mm以下。通过在图5所示结构的DC磁控溅射装置中，把上述最短距离d2如上述那样设定，由于上述的理由而具有能够层积结晶性更良好的含有铝的氮化物中间层2的倾向。 
从层积结晶性良好的含有铝的氮化物中间层2的观点出发，优选把上述最短距离d1或d2中的任一个设定为上述范围，更优选把d1和d2这双方设定为上述范围。 
在图5所示结构的DC磁控溅射装置中，向反应室21内部供给的气体中优选氮气所占的体积比率(氮比率：％)是50％以上，更优选是75％以上，最优选是100％(仅供给氮气)。通过在图5所示结构的DC磁控溅射装置中，也如上述那样设定向反应室21内部供给的气体的氮比率，由于上述的理由而具有能够层积结晶性更良好的含有铝的氮化物中间层2的倾向。 
如上所述，本实施例中在基板与靶电极之间通过利用连续DC方式施加电压的DC磁控溅射法来层积含有铝的氮化物中间层时，通过采用以下(a)～(c)的至少一个条件，就能够在基板的生长面上层积由向基板生长面的法线方向(垂直方向)伸长的晶粒整齐排列的柱状晶集合体构成的良好结晶性的含有铝的氮化物中间层。通过使氮化物层在这种结晶性良好的含有铝的氮化物中间层表面上生长而能够再现性良好地得到位错密度低且结晶性良好的氮化物层，进而能够再现性良好地制作具有良好特性的氮化物半导体元件。 
(a)把靶电极表面的中心与基板生长面之间的最短距离设定成100mm以上250mm以下，更优选设定成120mm以上210mm以下，最优选设定成150mm以上180mm以下。 
(b)把向DC磁控溅射装置供给的气体中氮气所占的体积比率(氮比率：％)设定成50％以上，更优选设定成75％以上，最优选设定成100％(仅供给氮气)。 
(c)把靶电极相对基板的生长面倾斜配置。 
为了在基板的生长面上层积结晶性良好的含有铝的氮化物中间层，只要采用上述条件(a)～(c)中的任一个条件即可，但为了得到结晶性更良好的含有铝的氮化物中间层，则优选采用上述条件(a)～(c)中的任两个条件，最优选采用上述条件(a)～(c)中的所有条件。 
含有铝的氮化物中间层2优选把基板1的生长面无间隙地覆盖。在基板1的生长面从含有铝的氮化物中间层2露出的情况下，有可能在含有铝的氮化物中间层2上形成的氮化物层中产生小突起(hillock)或凹坑(pit)。 
作为含有铝的氮化物中间层2例如能够层积由Alx0Gay0N表示的氮化物 半导体构成的氮化物半导体层(0≤x0≤1、0≤y0≤1、x0+y0≠1)，特别是从得到由向基板1生长面的法线方向伸长的晶粒整齐排列的柱状晶集合体构成的结晶性良好的含有铝的氮化物中间层2的观点出发，优选层积由AlN表示的氮化物半导体(氮化铝)构成的氮化物半导体层。 
优选把在基板1的生长面上层积的含有铝的氮化物中间层2的厚度设定在5nm以上100nm以下。在含有铝的氮化物中间层2的厚度不到5nm的情况下，有可能含有铝的氮化物中间层2作为缓冲层的功能不能充分发挥。在含有铝的氮化物中间层2的厚度超过100nm的情况下，有可能作为缓冲层的功能没有提高而仅仅形成含有铝的氮化物中间层2的时间变长。从使含有铝的氮化物中间层2在面内均匀发挥作为缓冲层的功能的观点出发，优选把含有铝的氮化物中间层2的厚度设定在10nm以上50nm以下。 
优选把层积含有铝的氮化物中间层2时的基板1的温度设定在300℃以上1000℃以下。在层积含有铝的氮化物中间层2时的基板1的温度不到300℃的情况下，含有铝的氮化物中间层2不能把基板1生长面的整个面覆盖，基板1生长面的一部分有可能从含有铝的氮化物中间层2露出。在层积含有铝的氮化物中间层2时的基板1的温度超过1000℃的情况下，在基板1的生长面原料的迁移过于活跃，形成的含有铝的氮化物中间层2与其说是柱状晶的集合体还不如说是接近单晶体的膜，含有铝的氮化物中间层2的作为缓冲层的功能有可能降低。 
在层积含有铝的氮化物中间层2时优选反应室21内部的压力是0.2Pa以上。在层积含有铝的氮化物中间层2时反应室21内部的压力不到0.2Pa的情况下，反应室21内部的氮量变少，从Al靶电极26溅射的铝有可能以不成为氮化物的状态向基板1的生长面附着。在层积含有铝的氮化物中间层2时，反应室21内部的压力上限没有特别的限定，只要使在反应室21内部能够产生等离子程度的压力就可。 
由于在层积含有铝的氮化物中间层2时希望在反应室21的内部不存在杂质，所以从得到具有良好结晶性的含有铝的氮化物中间层2的观点出发，优选溅射前的反应室21内部的压力是1×10-3Pa以下。 
含有铝的氮化物中间层2的形成速度优选是0.01nm/秒以上1nm/秒以下。在含有铝的氮化物中间层2的形成速度不到0.01nm/秒的情况下，则不能使含有铝的氮化物中间层2在基板1的生长面上均匀扩展生长而是 生长成岛状，含有铝的氮化物中间层2不能均匀覆盖基板1的生长面，基板1的生长面有可能从含有铝的氮化物中间层2露出。在含有铝的氮化物中间层2的形成速度超过1nm/秒的情况下，含有铝的氮化物中间层2成为非晶体，有可能在含有铝的氮化物中间层2上不能生长位错密度小且具有良好结晶性的氮化物层。 
对于含有铝的氮化物中间层2层积前的基板1的生长面也可以进行前处理。在此，作为基板1的生长面的前处理的一例，能够举出通过进行与对硅基板经常进行的同样的RCA洗净处理来对基板1的生长面进行氢终端化的处理。由此，有在基板1的生长面上能够再现性良好地层积结晶性良好的含有铝的氮化物中间层2的倾向。 
作为基板1生长面的前处理的其他一例，能够举出把基板1的生长面暴露在氮气等离子中的处理。由此，把附着在基板1生长面的有机物或氧化物等异物除去，有能够调整基板1生长面状态的倾向。特别是在基板1是蓝宝石基板的情况下，通过把基板1的生长面暴露在氮气等离子中而使基板1的生长面被氮化，有使在基板1的生长面上层积的含有铝的氮化物中间层2容易在面内均匀形成的倾向。 
接着如图6的示意性剖视图所示，利用MOCVD(Metal Organic Chemical Vapor Deposition)法在含有铝的氮化物中间层2的表面上层积氮化物半导体基底层3。 
在此，作为氮化物半导体基底层3例如能够层积由以Alx1Gay1Inz1N表示的III族氮化物半导体构成的氮化物半导体层(0≤x1≤1、0≤y1≤1、0≤z1≤1、x1+y1+z1≠0)，为了不使由柱状晶集合体构成的含有铝的氮化物中间层2中的位错等晶体缺陷继续，作为III族元素而优选包含Ga的。为了不使含有铝的氮化物中间层2中的位错继续而需要在与含有铝的氮化物中间层2的界面附近使位错形成位错环，在把氮化物半导体基底层3由包含Ga的III族氮化物半导体构成的情况下，容易产生位错环。因此，通过使用由包含Ga的III族氮化物半导体构成的氮化物半导体基底层3，在与含有铝的氮化物中间层2的界面附近形成位错环而封闭，能够抑制位错从含有铝的氮化物中间层2向氮化物半导体基底层3继续。特别是在氮化物半导体基底层3是由以Alx1Gay1N(0＜x1＜1、0＜y1＜1表示的III族氮化物半导体构成的情况下，特别是由GaN构成的情况下，由于能够在与含有铝的氮化 物中间层2的界面附近形成位错环而封闭，所以有能够得到位错密度小且具有良好结晶性的氮化物半导体基底层3的倾向。 
也可以在层积氮化物半导体基底层3前对含有铝的氮化物中间层2的表面进行热处理。通过该热处理，有能够谋求提高含有铝的氮化物中间层2表面的清洁化和结晶性的倾向。该热处理例如能够在使用MOCVD法的MOCVD装置内进行，作为热处理时的环境气体例如能够使用氢气、氮气等。为了防止在上述热处理时含有铝的氮化物中间层2的分解，也可以向热处理时的环境气体混合氨气。上述热处理例如能够在900℃以上1250℃以下的温度例如进行1分钟以上60分钟以下的时间。 
氮化物半导体基底层3中也可以以1×1017cm-3以上1×1019cm-3以下的范围掺杂n型掺杂剂，但从维持良好结晶性的观点出发，优选氮化物半导体基底层3不掺杂。作为n型掺杂剂例如能够使用硅、锗和锡等，特别优选使用硅和/或锗。 
层积氮化物半导体基底层3时的基板1的温度优选800℃以上1250℃以下，更优选1000℃以上1250℃以下。在层积氮化物半导体基底层3时的基板1的温度是800℃以上1250℃以下时，特别是在1000℃以上1250℃以下时，有能够使结晶性良好的氮化物半导体基底层3生长的倾向。 
如图7的示意性剖视图所示，通过MOCVD法在氮化物半导体基底层3的表面上把n型氮化物半导体接触层4、n型氮化物半导体包层5、氮化物半导体活性层6、p型氮化物半导体包层7和p型氮化物半导体接触层8按照该顺序层积而形成层积层。 
在此，作为n型氮化物半导体接触层4，例如能够层积由Alx2Gay2Inz2N表示的III族氮化物半导体构成的氮化物半导体层(0≤x2≤1、0≤y2≤1、0≤z2≤1、x2+y2+z2≠0)中掺杂有n型掺杂剂的层等。 
特别是n型氮化物半导体接触层4优选是在由Alx2Ga1-x2N(0≤x2≤1、优选0≤x2≤0.5、更优选0≤x2≤0.1)表示的III族氮化物半导体中、作为n型掺杂剂而掺杂硅的氮化物半导体层。 
n型掺杂剂向n型氮化物半导体接触层4掺杂的浓度，从维持与n侧电极11良好的欧姆接触、抑制在n型氮化物半导体接触层4中产生裂纹和维持良好结晶性的观点出发，优选是5×1017cm-3以上5×1019cm-3以下的范围。 
氮化物半导体基底层3和n型氮化物半导体接触层4的合计厚度，从 维持这些层良好结晶性的观点出发，优选是4μm以上20μm以下，更优选是4μm以上15μm以下，最优选是6μm以上15μm以下。在氮化物半导体基底层3和n型氮化物半导体接触层4的合计厚度不到4μm的情况下，有可能这些层的结晶性恶化，或在这些层的表面产生凹坑(pit)。另一方面，在氮化物半导体基底层3和n型氮化物半导体接触层4的合计厚度超过15μm的情况下，有可能基板1的翘曲变大而招致元件的成品率降低。在氮化物半导体基底层3和n型氮化物半导体接触层4的合计厚度是4μm以上15μm以下时，特别是在6μm以上15μm以下的情况时，能够使这些层的结晶性良好，而且有能够有效防止基板1的翘曲变大而元件收获率降低的倾向。这些层的合计厚度中，n型氮化物半导体接触层4的厚度上限没有特别的限定。 
作为n型氮化物半导体包层5，例如能够层积由Alx3Gay3Inz3N表示的III族氮化物半导体构成的氮化物半导体层(0≤x3≤1、0≤y3≤1、0≤z3≤1、x3+y3+z3≠0)中掺杂有n型掺杂剂的层等。n型氮化物半导体包层5也可以是使由III族氮化物半导体构成的多个氮化物半导体层构成异质结结构或超晶格结构。n型氮化物半导体包层5的厚度没有特别的限定。优选是0.005μm以上0.5μm以下，更优选是0.005μm以上0.1μm以下。关于n型掺杂剂向n型氮化物半导体包层5掺杂的浓度，从维持良好结晶性和降低元件动作电压的观点出发，优选是1×1017cm-3以上1×1020cm-3以下，更优选是1×1018cm-3以上1×1019cm-3以下。 
在氮化物半导体活性层6例如具有单一量子阱(SQW)结构的情况下，作为氮化物半导体活性层6例如能够使用由Ga1-z4Inz4N表示的III族氮化物半导体构成的氮化物半导体层(0＜z4＜0.4＝作为量子阱层。氮化物半导体活性层6的厚度没有特别的限定，从提高发光输出的观点出发，优选是1nm以上10nm以下，更优选是1nm以上6nm以下。 
在氮化物半导体活性层6例如由单一量子阱(SQW)结构构成的情况下，该单一量子阱中把Ga1-z4Inz4N表示的III族氮化物半导体构成的氮化物半导体层(0＜z4＜0.4＝设定成是量子阱层，为了成为希望的发光波长而要控制氮化物半导体活性层6的In组成和厚度。但一方面在形成氮化物半导体活性层6时若基板1的温度低，则有可能结晶性恶化，而另一方面在形成氮化物半导体活性层6时，若基板1的温度高，则有可能InN的升华变 显著，In向固相中的进入效率降低而In组成变动。因此，在形成单一量子阱(SQW)结构构成的氮化物半导体活性层6时，其中把Ga1-z4Inz4N表示的III族氮化物半导体构成的氮化物半导体层(0＜z4＜0.4)设定成阱层，优选基板1的温度是700℃以上900℃以下，更优选是750℃以上850℃以下。 
作为氮化物半导体活性层6，例如也可以把Ga1-z4Inz4N表示的III族氮化物半导体构成的氮化物半导体层(0＜z4＜0.4＝设定成量子阱层，把比该阱层禁带宽度大的由Alx5Gay5Inz5N表示的氮化物半导体构成的氮化物半导体层(0≤x5≤1、0≤y5≤1、0≤z5≤1、x5+y5+z5≠0)作为量子势垒层而逐层交替层积，从而构成多重量子阱(MQW)。也可以向上述量子阱层和/或量子势垒层掺杂n型或p型的掺杂剂。 
作为p型氮化物半导体包层7，例如能够层积向由Alx6Gay6Inz6N表示的III族氮化物半导体构成的氮化物半导体层(0≤x6≤1、0≤y6≤1、0≤z6≤1、x6+y6+z6≠0)掺杂有p型掺杂剂的层等。特别优选层积向由Alx6Ga1-x6N表示的III族氮化物半导体构成的氮化物半导体层(0＜x6≤0.4、优选0.1≤x6≤0.3＝掺杂p型掺杂剂的层。作为p型掺杂剂例如能够使用镁等。 
p型氮化物半导体包层7的禁带宽度，从向氮化物半导体活性层6封闭光的观点出发，优选比氮化物半导体活性层6的禁带宽度大。p型氮化物半导体包层7的厚度没有特别的限定。优选是0.01μm以上0.4μm以下，更优选是0.02μm以上0.1μm以下。从得到结晶性良好的p型氮化物半导体包层7的观点出发，向p型氮化物半导体包层7掺杂的p型掺杂剂的浓度，优选是1×1018cm-3以上1×1021cm-3以下，更优选是1×1019cm-3以上1×1020cm-3以下。 
作为p型氮化物半导体接触层8，例如能够层积向由Alx7Gay7Inz7N表示的III族氮化物半导体构成的氮化物半导体层(0≤x7≤1、0≤y7≤1、0≤z7≤1、x7+y7+z7≠0)掺杂p型掺杂剂的层等，特别是从维持良好结晶性和得到良好欧姆接触的观点出发，优选使用向GaN层掺杂有p型掺杂剂的层。 
p型掺杂剂向p型氮化物半导体接触层8掺杂的浓度，从维持良好的欧姆接触、抑制在p型氮化物半导体接触层8产生裂纹和维持良好结晶性的观点出发，优选是1×1018cm-3以上1×1021cm-3以下的范围，更优选是5× 1019cm-3以上5×1020cm-3以下的范围。p型氮化物半导体接触层8的厚度没有特别的限定，从提高氮化物半导体发光二极管元件100发光输出的观点出发，优选是0.01μm以上0.5μm以下，更优选是0.05μm以上0.2μm以下。 
在上述n型氮化物半导体接触层4、n型氮化物半导体包层5、氮化物半导体活性层6、p型氮化物半导体包层7和p型氮化物半导体接触层8分别由III族氮化物半导体构成的情况下，能够把这些层例如如下地通过MOCVD法来层积。 
即向MOCVD装置的反应炉内部供给例如从由三甲基镓(TMG)、三甲基铝(TMA)和三甲基铟(TMI)构成的群中选择的至少一个III族元素的有机金属原料气体和例如氨等的氮原料气体，通过使它们热分解并反应而能够进行层积。 
在把n型掺杂剂即硅进行掺杂时，向MOCVD装置的反应炉内部例如把硅烷(SiH4)作为掺杂气体而加入上述原料气体供给，则能够把硅进行掺杂。 
在把p型掺杂剂即镁进行掺杂时，向MOCVD装置的反应炉内部例如把二茂镁(CP2Mg)作为掺杂气体而加入上述原料气体来供给，则能够把镁进行掺杂。 
接着如图8的示意性剖视图所示，在p型氮化物半导体接触层8的表面上例如形成由ITO(Indium Tin Oxide)构成的透光性电极层9后，在透光性电极层9的表面上形成p侧电极10。然后，把形成p侧电极10后的层积体的一部分通过腐蚀除去，使n型氮化物半导体接触层4表面的一部分露出。 
然后如图1所示，在n型氮化物半导体接触层4露出的表面上形成n侧电极11，由此能够制作实施例1的氮化物半导体发光二极管元件100。 
如上所述，在以上制作的实施例1的氮化物半导体发光二极管元件100中，由于在由向基板1生长面的法线方向(垂直方向)伸长的晶粒整齐排列的柱状晶集合体构成的结晶性良好的含有铝的氮化物中间层2表面上，按照顺序层积氮化物半导体基底层3、n型氮化物半导体接触层4、n型氮化物半导体包层5、氮化物半导体活性层6、p型氮化物半导体包层7和p型氮化物半导体接触层8，所以在含有铝的氮化物中间层2的表面上层积的 这些层位错密度低且具有良好的结晶性。因此，由这种具有良好结晶性的层形成的实施例1的氮化物半导体发光二极管元件100动作电压低，成为发光输出高的元件。 
图9表示使用实施例1的氮化物半导体发光二极管元件100的发光装置一例的示意性剖视图。在此，图9所示结构的发光装置200具有把实施例1的氮化物半导体发光二极管元件100设置在第一引线框41上的结构。把氮化物半导体发光二极管元件100的p侧电极10和第一引线框41由第一金属线45电连接，且把氮化物半导体发光二极管元件100的n侧电极11和第二引线框42由第二金属线44电连接。进而用透明的封固树脂43把氮化物半导体发光二极管元件100封固，发光装置200被设定成炮弹型的形状。 
图9所示结构的发光装置由于使用了实施例1的氮化物半导体发光二极管元件100，所以能够制作动作电压低且发光输出高的发光装置。 
<实施例2> 
本实施例的特点是：不是制作氮化物半导体发光二极管元件，而是制作氮化物半导体激光元件。 
图10表示本发明的氮化物半导体元件的其他一例即实施例2的氮化物半导体激光元件的示意性剖视图。 
实施例2的氮化物半导体激光元件中，在基板1的表面上按照顺序层积含有铝的氮化物中间层2、氮化物半导体基底层3、n型氮化物半导体包层54、n型氮化物半导体光引导层55、氮化物半导体活性层56、氮化物半导体保护层57、p型氮化物半导体光引导层58、p型氮化物半导体包层59和p型氮化物半导体接触层60。把p型氮化物半导体包层59的上面和p型氮化物半导体接触层60的侧面分别覆盖地形成有绝缘膜61。与n型氮化物半导体包层54的露出表面相接地设置有n侧电极11，与p型氮化物半导体接触层60的露出表面相接地设置有p侧电极10。 
以下，说明实施例2的氮化物半导体激光元件制造方法的一例。首先，如图11的示意性剖视图所示，与实施例1同样地在基板1的生长面上按照顺序层积含有铝的氮化物中间层2和氮化物半导体基底层3后，利用MOCVD法按顺序层积n型氮化物半导体包层54、n型氮化物半导体光引导层55、氮化物半导体活性层56、氮化物半导体保护层57、p型氮化物半导 体光引导层58、p型氮化物半导体包层59和p型氮化物半导体接触层60而形成层积体。 
在此，作为n型氮化物半导体包层54，例如能够层积向由Alx8Gay8Inz8N表示的III族氮化物半导体构成的氮化物半导体层(0≤x8≤1、0≤y8≤1、0≤z8≤1、x8+y8+z8≠0)掺杂n型掺杂剂的层等。 
作为n型氮化物半导体光引导层55，例如能够层积向由Alx9Gay9Inz9N表示的III族氮化物半导体构成的氮化物半导体层(0≤x9≤1、0≤y9≤1、0≤z9≤1、x9+y9+z9≠0)掺杂n型掺杂剂的层等。 
作为氮化物半导体活性层56，例如能够把组成彼此不同的、由Alx10Gay10Inz10N表示的III族氮化物半导体构成的氮化物半导体层(0≤x10≤1、0≤y10≤1、0≤z10≤1、x10+y10+z10≠0)和由Alx11Gay11Inz11N表示的III族氮化物半导体构成的氮化物半导体层(0≤x11≤1、0≤y11≤1、0≤z11≤1、x11+y11+z11≠0)逐层交替层积的层等进行层积。 
作为氮化物半导体保护层57，例如能够层积由Alx12Gay12Inz12N表示的III族氮化物半导体构成的氮化物半导体层(0≤x12≤1、0≤y12≤1、0≤z12≤1、x12+y12+z12≠0)等。 
作为p型氮化物半导体光引导层58，例如能够层积向由Alx13Gay13Inz13N表示的III族氮化物半导体构成的氮化物半导体层(0≤x13≤1、0≤y13≤1、0≤z13≤1、x13+y13+z13≠0)掺杂有p型掺杂剂的层等。 
作为p型氮化物半导体包层59例如能够层积向由Alx14Gay14Inz14N表示的III族氮化物半导体构成的氮化物半导体层(0≤x14≤1、0≤y14≤1、0≤z14≤1、x14+y14+z14≠0)掺杂有p型掺杂剂的层等。 
作为p型氮化物半导体接触层60例如能够层积向由Alx15Gay15Inz15N表示的III族氮化物半导体构成的氮化物半导体层(0≤x15≤1、0≤y15≤1、0≤z15≤1、x15+y15+z15≠0)掺杂有p型掺杂剂的层等。 
接着如图12的示意性剖视图所示，把图11所示层积体的p型氮化物半导体包层59和p型氮化物半导体接触层60的各自一部分通过腐蚀等除去，使p型氮化物半导体包层59表面的一部分露出，而且通过把图11所示层积体的一部分利用腐蚀等除去而使n型氮化物半导体包层54表面的一部分露出。 
然后如图10所示，使p型氮化物半导体接触层60的表面露出而把p 型氮化物半导体包层59的露出表面覆盖地形成例如由氧化硅构成的绝缘膜61。且在n型氮化物半导体包层54的露出表面上形成n侧电极11，在绝缘膜61上形成与p型氮化物半导体接触层60相接的p侧电极10，由此，能够制作实施例2的氮化物半导体激光元件。 
在此，在实施例2的氮化物半导体激光元件中也与实施例1同样地通过在基板与靶电极之间利用连续DC方式施加电压的DC磁控溅射法来层积含有铝的氮化物中间层2时，通过采用上述(a)～(c)的至少一个条件，而把由向基板1生长面的法线方向伸长的晶粒整齐排列的柱状晶集合体构成的结晶性良好的含有铝的氮化物中间层2在基板1的生长面上层积。且在这种具有良好结晶性的含有铝的氮化物中间层2表面上使氮化物半导体基底层3、n型氮化物半导体包层54、n型氮化物半导体光引导层55、氮化物半导体活性层56、氮化物半导体保护层57、p型氮化物半导体光引导层58、p型氮化物半导体包层59和p型氮化物半导体接触层60按照该顺序生长。 
因此，实施例2的氮化物半导体激光元件，由于也能够把在含有铝的氮化物中间层2表面上层积的各个层变成位错密度低且具有高结晶性的层，所以能够制作动作电压低而发光输出高的元件。 
<实施例3> 
本实施例的特点是：不是制作氮化物半导体发光二极管元件或氮化物半导体激光元件等发光器件，而是制作电子器件的一例即氮化物半导体晶体管元件。 
图13表示本发明的氮化物半导体元件的其他一例即实施例3的氮化物半导体晶体管元件的示意性剖视图。 
在此，实施例3的氮化物半导体晶体管元件中，在基板1的生长面上按顺序层积含有铝的氮化物中间层2和氮化物半导体基底层3，在氮化物半导体基底层3的表面上层积由非掺杂GaN等构成的氮化物半导体电子移动层71，在氮化物半导体电子移动层71的表面上层积由n型AlGaN等构成的n型氮化物半导体电子供给层72。且在n型氮化物半导体电子供给层72的表面上形成源极电极74、漏极电极75和栅极电极73。 
以下，说明实施例3的氮化物半导体晶体管元件制造方法的一例。首先与实施例1同样地，在基板1的生长面上按顺序层积含有铝的氮化物中 间层2和氮化物半导体基底层3。 
接着，如图14的示意性剖视图所示，利用MOCVD法在氮化物半导体基底层3的表面上层积氮化物半导体电子移动层71，在氮化物半导体电子移动层71的表面上层积n型氮化物半导体电子供给层72。 
然后如图13所示，在n型氮化物半导体电子供给层72的表面上分别形成源极电极74、漏极电极75和栅极电极73，由此，能够制作实施例3的氮化物半导体晶体管元件。 
在此，在实施例3的氮化物半导体晶体管元件中也与实施例1同样地通过在基板与靶电极之间利用连续DC方式施加电压的DC磁控溅射法来层积含有铝的氮化物中间层2时，通过采用上述(a)～(c)的至少一个条件，而把由向基板1生长面的法线方向伸长的晶粒整齐排列的柱状晶集合体构成的结晶性良好的含有铝的氮化物中间层2在基板1的生长面上层积。且在这种具有良好结晶性的含有铝的氮化物中间层2表面上按顺序生长氮化物半导体基底层3、氮化物半导体电子移动层71和n型氮化物半导体电子供给层72。 
因此，实施例3的氮化物半导体晶体管元件，由于也能够将在含有铝的氮化物中间层2表面上层积的各个层变成位错密度低且结晶性良好的层，所以能够制作电子移动度等特性提高的元件。 
<实验例1> 
首先，把图15的示意性剖视图所示的蓝宝石基板101设置在图16所示的利用连续DC方式进行施加电压的DC磁控溅射装置的反应室21内部的加热器23上。 
在此，使蓝宝石基板101的c面与Al靶电极26的表面相对，且使Al靶电极26的表面中心与蓝宝石基板101的c面的最短距离d成为50mm来设置蓝宝石基板101。然后，通过加热器23把蓝宝石基板101加热到500℃的温度。 
然后，向DC磁控溅射装置的反应室21内部以20sccm的流量仅供给氮气后，把蓝宝石基板101的温度维持在500℃。 
在蓝宝石基板101与Al靶电极26之间利用连续DC方式施加3000W的偏压以生成氮等离子。接着，把反应室21内部的压力保持在0.5Pa，通过向反应室21内部以20sccm的流量供给氮气(相对全部气体氮气的体积 比率是100％)，通过利用连续DC方式进行施加电压的DC磁控溅射法的反应性溅射，如图17的示意性剖视图所示，在蓝宝石基板101的c面上层积由氮化铝(AlN)的柱状晶集合体构成的厚度25nm的AlN缓冲层102。这时的AlN缓冲层102的形成速度是0.04nm/秒。 
图16所示的DC磁控溅射装置的阴极28中的磁铁27在蓝宝石基板101的c面的氮化过程中和AlN缓冲层102的层积过程中的所有情况下都在摇动。AlN缓冲层102的层积按照预先测定的AlN缓冲层102的成膜速度而仅进行规定时间，在AlN缓冲层102的厚度成为25nm时，则停止氮等离子而把蓝宝石基板101的温度降低。将进行溅射的反应室21的内部压力是1×10-4pa以下。 
接着，把层积AlN缓冲层102后的蓝宝石基板101从DC磁控溅射装置的反应室21取出，设置在MOCVD装置的反应炉内部。在此，为了以高频感应加热式加热器进行加热而把层积AlN缓冲层102后的蓝宝石基板101设置在石墨制的基座上。在把层积AlN缓冲层102后的蓝宝石基板101以电阻加热式加热器进行加热的情况下，则把层积AlN缓冲层102后的蓝宝石基板101设置在石墨制基座上设置的石英制托盘上。 
然后，在向反应炉内部一边供给氨气一边作为载体气体而供给氮气和氢气的状态下，把蓝宝石基板101的温度以约15分钟上升到1125℃。在此，把反应炉内部的压力设定为常压，把载体气体即氢气和氮气的流量比(氢气的流量/氮气的流量)设定为50/50。在确认蓝宝石基板101的温度稳定在1125℃后，开始把TMG气体向反应炉内部供给，如图18的示意性剖视图所示，在AlN缓冲层102的表面上利用MOCVD法来层积厚度5μm的由非掺杂GaN构成的GaN基底层103。向反应炉内部供给氨气，以使V族元素相对III族元素的摩尔比(V族元素的摩尔数/III族元素的摩尔数)成为1500。 
然后，把层积了GaN基底层103之后的蓝宝石基板101从反应炉取出。使用薄膜X射线衍射法来测定GaN基底层103的X射线摇摆曲线(X 
Figure BSA00000271517400231
ロツキングカ一ブ)，且从该X射线摇摆曲线来计算GaN基底层103的(004)面中X射线摇摆曲线的半幅值(arcsec)。把该结果表示在表1。如表1所示，实验例1的GaN基底层103的(004)面中X射线摇摆曲线的半幅值是382(arcsec)。 
接着，把蓝宝石基板101的温度设定成1125℃，把硅烷气体向反应炉内部供给并使Si的掺杂浓度成为1×1019cm-3，如图19的示意性剖视图所示，在GaN基底层103的表面上利用MOCVD法层积了厚度3μm的Si掺杂n型GaN接触层104。 
接着，在停止向反应炉内部供给TMG气体和氢气后，把蓝宝石基板101的温度降低到800℃。且在确认反应炉内部的状态稳定后，作为原料气体而向反应炉内部供给TMG气体、TMI气体和氨气，进而把硅烷气体向反应炉内部供给并使Si的掺杂浓度成为1×1018cm-3，如图19的示意性剖视图所示，在n型GaN接触层104的表面上层积厚度8nm的Si掺杂n型In0.01Ga 0.99N势垒层105。 
接着，在停止硅烷气体的供给后，通过供给TMG气体和TMI气体而把由In0.1Ga0.9N构成的量子阱层层积3nm的厚度。 
反复以上的量子势垒层和量子阱层的形成工序，如图19所示，把七层由n型GaN构成的量子势垒层和六层由In0.1Ga0.9N构成的量子阱层逐层交替层积，把这样的多重量子阱层结构的MQW活性层106在n型In0.01Ga0.99N势垒层105的表面上层积。 
接着，把蓝宝石基板101的温度上升到1100℃，把载体气体从氮气变更成氢气。向反应炉内部供给TMG气体、TMA气体和CP2Mg气体，在之后持续两分钟的供给后，停止TMG气体和TMA气体的供给。由此，如图19所示，在MQW活性层106的表面上层积厚度为20nm的Mg掺杂p型Al0.2Ga0.8N包层107。 
接着，把蓝宝石基板101的温度保持在1100℃，且一边向反应炉内部供给氨气一边停止TMA气体的供给。然后，变更向反应炉内部的TMG气体和CP2Mg气体的供给量，如图19所示，在p型Al0.2Ga0.8N包层107的表面上层积厚度为0.2μm的Mg掺杂p型GaN接触层108。 
在层积p型GaN接触层108后马上停止向加热器通电，且把向反应炉内部供给的载体气体从氢气变更成氮气。且在确认蓝宝石基板101的温度在300℃以下后，把层积有上述层的蓝宝石基板101从反应炉取出。 
接着，如图19所示，在p型GaN接触层108的表面上形成ITO层109后，在ITO层109的表面上按顺序层积钛层、铝层和金层，形成p侧焊盘电极110。 
接着，如图20的示意性剖视图所示，把形成p侧焊盘电极110后的层积体的一部分通过干蚀刻除去，使n型GaN接触层104的表面的一部分露出。 
然后，如图21的示意性剖视图所示，在n型GaN接触层104的露出的表面上按顺序层积镍层、铝层、钛层和金层，形成n侧焊盘电极111。 
然后，把蓝宝石基板101的背面进行磨削和研磨使之成为镜面状后，把蓝宝石基板101分割成350μm见方的正方形芯片，制作实验例1的氮化物半导体发光二极管元件。 
当使以上制作的实验例1的氮化物半导体发光二极管元件的p侧焊盘电极110和n侧焊盘电极111之间有20mA的顺向电流流动时，则20mA顺向电流的顺向电压是3.3V。该顺向电压与氮化物半导体发光二极管元件的动作电压相当。通过ITO层109观察实验例1的氮化物半导体发光二极管元件的发光，结果是其发光波长是445nm，发光输出是22.3mW。把这些结果表示在表1。 
<实验例2～8> 
实验例2～8中，除了把Al靶电极26的表面中心和蓝宝石基板101的c面的最短距离d分别设定为75mm(实验例2)、100mm(实验例3)、150mm(实验例4)、180mm(实验例5)、210mm(实验例6)、250mm(实验例7)和280mm(实验例8)以外，与实验例1同样地形成AlN缓冲层102和GaN基底层103，计算GaN基底层103的(004)面中X射线摇摆曲线的半幅值(arcsec)。把其结果表示在表1。如表1所示，实验例2～8中的GaN基底层103的(004)面中X射线摇摆曲线的半幅值(arcsec)分别是273(实验例2)、42(实验例3)、40(实验例4)、34(实验例5)、40(实验例6)、50(实验例7)和242(实验例8)。 
实验例2～8中，除了上述变更以外则与实验例1同样地分别制作氮化物半导体发光二极管元件(实验例2～8的氮化物半导体发光二极管元件)。对于实验例2～8的各个氮化物半导体发光二极管元件测定了顺向电流为20mA情况下的顺向电压、发光波长和发光输出。把其结果表示在表1。 
如表1所示，实验例2～8的氮化物半导体发光二极管元件的顺向电流为20mA情况下的顺向电压分别是3.2V(实验例2)、3.0V(实验例3)、2.9V(实验例4)、2.9V(实验例5)、3.0V(实验例6)、3.0V(实验例7)、3.2V (实验例8)。 
如表1所示，实验例2～8的氮化物半导体发光二极管元件的发光波长分别是447nm(实验例2)、448nm(实验例3)、445nm(实验例4)、448nm(实验例5)、447nm(实验例6)、448nm(实验例7)、450nm(实验例8)。 
如表1所示，实验例2～8的氮化物半导体发光二极管元件的发光输出分别是23.8mW(实验例2)、25.0mW(实验例3)、25.8mW(实验例4)、25.5mW(实验例5)、25.1mW(实验例6)、24.8mW(实验例7)、23.1mW(实验例8)。 
<实验例9～12> 
实验例9～12中，除了使用图22所示结构的利用连续DC方式进行施加电压的DC磁控溅射装置把Al靶电极相对蓝宝石基板101的c面法线方向的倾斜角度分别设定成10°(实验例9)、20°(实验例10)、45°(实验例11)和50°(实验例12)以外，与实验例1同样地形成AlN缓冲层102和GaN基底层103，计算GaN基底层103的(004)面中X射线摇摆曲线的半幅值(arcsec)。把其结果表示在表1。如表1所示，实验例9～12中的GaN基底层103的(004)面中X射线摇摆曲线的半幅值(arcsec)分别是40(实验例9)、33(实验例10)、35(实验例11)和180(实验例12)。 
实验例9～12中，除了上述变更以外则与实验例1同样地分别制作氮化物半导体发光二极管元件(实验例9～12的氮化物半导体发光二极管元件)。对于实验例9～12的各个氮化物半导体发光二极管元件测定了20mA顺向电流的顺向电压、发光波长和发光输出。把其结果表示在表1。 
如表1所示，实验例9～12的氮化物半导体发光二极管元件的20mA顺向电流的顺向电压分别是3.0V(实验例9)、2.9V(实验例10)、3.0V(实验例11)、3.2V(实验例12)。 
如表1所示，实验例9～12的氮化物半导体发光二极管元件的发光波长分别是449nm(实验例9)、451nm(实验例10)、448nm(实验例11)、447nm(实验例12)。 
如表1所示，实验例9～12的氮化物半导体发光二极管元件的发光输出分别是25.0mW(实验例9)、25.6mW(实验例10)、24.8mW(实验例11)、22.2mW(实验例12)。 
<实验例13～15> 
实验例13～15中，除了把向图16所示的反应室21内部供给的气体设定为氮气和氩气和混合气体以外，与实验例1同样地形成AlN缓冲层102和GaN基底层103，计算GaN基底层103的(004)面中X射线摇摆曲线的半幅值(arcsec)。把其结果表示在表1。实验例13～15中，向反应室21内部供给的气体中氮气所占的体积比率(氮比率)分别是75％(实验例13)、50％(实验例14)、25％(实验例15)。如表1所示，实验例13～15中的GaN基底层103的(004)面中X射线摇摆曲线的半幅值(arcsec)分别是77(实验例13)、222(实验例14)和422(实验例15)。 
实验例13～15中，除了上述变更以外则与实验例1同样地分别制作氮化物半导体发光二极管元件(实验例13～15的氮化物半导体发光二极管元件)。对于实验例13～15的各个氮化物半导体发光二极管元件测定了20mA顺向电流的顺向电压、发光波长和发光输出。把其结果表示在表1。 
如表1所示，实验例13～15的氮化物半导体发光二极管元件的20mA顺向电流的顺向电压分别是3.1V(实验例13)、3.2V(实验例14)、3.3V(实验例15)。 
如表1所示，实验例13～15的氮化物半导体发光二极管元件的发光波长分别是447nm(实验例13)、448nm(实验例14)、449nm(实验例15)。 
如表1所示，实验例13～15的氮化物半导体发光二极管元件的发光输出分别是24.3mW(实验例13)、22.1mW(实验例14)、21.5mW(实验例15)。 
[表1] 
Figure BSA00000271517400271
Figure BSA00000271517400281
(评价) 
如表1所示，实验例3～7中，Al靶电极26表面的中心与蓝宝石基板101的c面的最短距离d(mm)处于100mm以上250mm以下的范围，与最短距离d处于该范围以外的实验例1、2和8相比，由于GaN基底层103的(004)面中X射线摇摆曲线的半幅值(arcsec)极端狭窄，所以能够得到结晶性良好的GaN基底层103，能够得到顺向电压低且发光输出高的良好的特性的氮化物半导体发光二极管元件。 
如表1所示，实验例4～6中，上述最短距离d(mm)处于150mm以上210mm以下的范围，与最短距离d处于该范围以外的实验例3和7相比，由于GaN基底层103的(004)面中X射线摇摆曲线的半幅值(arcsec)狭窄，所以能够得到结晶性良好的GaN基底层103，能够得到顺向电压低且发光输出高的良好的特性的氮化物半导体发光二极管元件。 
如表1所示，实验例4～5中，上述最短距离d(mm)处于150mm以上180mm以下的范围，与最短距离d处于该范围以外的实验例6相比，由于 GaN基底层103的(004)面中X射线摇摆曲线的半幅值(arcsec)狭窄，所以能够得到结晶性良好的GaN基底层103，能够得到顺向电压低且发光输出高的良好的特性的氮化物半导体发光二极管元件。 
图23表示实验例1～8中GaN基底层103的(004)面中X射线摇摆曲线的半幅值(arcsec)与Al靶电极26表面中心和蓝宝石基板c面的最短距离d(mm)之间的关系。图23中，纵轴表示GaN基底层103的(004)面中X射线摇摆曲线的半幅值(arcsec)，横轴表示Al靶电极26表面的中心与蓝宝石基板c面的最短距离d(mm)。 
如图23所示，在Al靶电极26表面的中心与蓝宝石基板101的c面的最短距离d是100mm以上250mm以下的范围时，GaN基底层103的(004)面中X射线摇摆曲线的半幅值(arcsec)极端狭窄，GaN基底层103的结晶性大为良好的。 
如图23所示，从使GaN基底层103的结晶性更加良好的观点出发，为了GaN基底层103的(004)面中X射线摇摆曲线的半幅值(arcsec)更狭窄，优选把上述最短距离d设定在150mm以上210mm以下的范围内，特别优选设定在150mm以上180mm以下的范围内。 
如表1所示，Al靶电极相对蓝宝石基板101的c面法线方向的倾斜角度θ处于10°以上45°以下范围的实验例9～11，与该倾斜角度θ是50°的实验例12相比，由于GaN基底层103的(004)面中X射线摇摆曲线的半幅值(arcsec)极端狭窄，所以能够得到结晶性良好的GaN基底层103，能够得到顺向电压低且发光输出高的良好的特性的氮化物半导体发光二极管元件。 
如表1所示，Al靶电极相对蓝宝石基板101的c面法线方向的倾斜角度θ处于20°以上45°以下范围的实验例10～11，与该倾斜角度θ是10°的实验例9相比，由于GaN基底层103的(004)面中X射线摇摆曲线的半幅值(arcsec)狭窄，所以能够得到结晶性良好的GaN基底层103，能够得到顺向电压低且发光输出高的良好的特性的氮化物半导体发光二极管元件。 
如表1所示，实验例4和13～14中，向反应室21内部供给的气体的氮比率是50％以上的范围，与氮比率不在该范围的实验例15相比，由于GaN基底层103的(004)面中X射线摇摆曲线的半幅值(arcsec)狭窄，所以 能够得到结晶性良好的GaN基底层103，能够得到顺向电压低且发光输出高的良好的特性的氮化物半导体发光二极管元件。 
如表1所示，实验例4和13中，向反应室21内部供给的气体的氮比率是75％以上的范围，与氮比率不在该范围的实验例14相比，由于GaN基底层103的(004)面中X射线摇摆曲线的半幅值(arcsec)狭窄，所以能够得到结晶性良好的GaN基底层103，能够得到顺向电压低且发光输出高的良好的特性的氮化物半导体发光二极管元件。 
如表1所示，实验例4中，向反应室21内部供给的气体的氮比率是100％以上的范围，与氮比率不是100％的实验例13相比，由于GaN基底层103的(004)面中X射线摇摆曲线的半幅值(arcsec)狭窄，所以能够得到结晶性良好的GaN基底层103，能够得到顺向电压低且发光输出高的良好的特性的氮化物半导体发光二极管元件。 
详细说明了本发明，但这仅是为了例示，不是限定，要明确地理解发明范围由权利要求范围来解释。 
本发明能够用于含有铝的氮化物中间层的制造方法、氮化物层的制造方法和氮化物半导体元件的制造方法。特别是本发明有可能恰当地用于III族氮化物半导体的氮化物半导体发光二极管元件、氮化物半导体激光元件和氮化物半导体晶体管元件等的制作。 

Claims (18)

1.一种含有铝的氮化物中间层的制造方法，其特征在于，包括：把基板和含有铝的靶电极隔开100mm以上250mm以下的距离来配置的工序、
通过在所述基板与所述靶电极之间利用以连续DC方式施加电压而进行的DC磁控溅射法而在所述基板表面上形成含有铝的氮化物中间层的工序。
2.如权利要求1所述的含有铝的氮化物中间层的制造方法，其特征在于，在所述基板和所述靶电极的配置工序与形成所述含有铝的氮化物中间层的工序之间，还包括有向所述基板与所述靶电极之间导入氮气的工序。
3.如权利要求1所述的含有铝的氮化物中间层的制造方法，其特征在于，在所述基板和所述靶电极的配置工序中把所述靶电极相对所述基板倾斜地来配置所述基板和所述靶电极。
4.一种含有铝的氮化物中间层的制造方法，其特征在于，包括：把基板和含有铝的靶电极隔开间隔配置的工序、
向所述基板与所述靶电极之间导入氮气的工序、
通过在所述基板与所述靶电极之间利用以连续DC方式施加电压而进行的DC磁控溅射法而在所述基板表面上形成含有铝的氮化物中间层的工序。
5.如权利要求4所述的含有铝的氮化物中间层的制造方法，其特征在于，在所述基板和所述靶电极的配置工序中把所述靶电极相对所述基板倾斜地来配置所述基板和所述靶电极。
6.一种含有铝的氮化物中间层的制造方法，其特征在于，包括：把基板和含有铝的靶电极隔开间隔而使所述靶电极相对所述基板倾斜配置的工序、
通过在所述基板与所述靶电极之间利用以连续DC方式施加电压而进行的DC磁控溅射法而在所述基板表面上形成含有铝的氮化物中间层的工序。
7.一种氮化物层的制造方法，其特征在于，包括：把基板和含有铝的靶电极隔开100mm以上250mm以下的距离来配置的工序、
通过在所述基板与所述靶电极之间利用以连续DC方式施加电压而进行的DC磁控溅射法而在所述基板表面上形成含有铝的氮化物中间层的工序、
在所述含有铝的氮化物中间层上形成氮化物层的工序。
8.如权利要求7所述的氮化物层的制造方法，其特征在于，在所述基板和所述靶电极的配置工序与形成所述含有铝的氮化物中间层的工序之间，还包括有向所述基板与所述靶电极之间导入氮气的工序。
9.如权利要求7所述的氮化物层的制造方法，其特征在于，在所述基板和所述靶电极的配置工序中把所述靶电极相对所述基板倾斜地来配置所述基板和所述靶电极。
10.一种氮化物层的制造方法，其特征在于，包括：把基板和含有铝的靶电极隔开间隔配置的工序、
向所述基板与所述靶电极之间导入氮气的工序、
通过在所述基板与所述靶电极之间利用以连续DC方式施加电压而进行的DC磁控溅射法而在所述基板表面上形成含有铝的氮化物中间层的工序、
在所述含有铝的氮化物中间层上形成氮化物层的工序。
11.如权利要求10所述的氮化物层的制造方法，其特征在于，在所述基板和所述靶电极的配置工序中把所述靶电极相对所述基板倾斜地来配置所述基板和所述靶电极。
12.一种氮化物层的制造方法，其特征在于，包括：把基板和含有铝的靶电极隔开间隔而使所述靶电极相对所述基板倾斜配置的工序、
通过在所述基板与所述靶电极之间利用以连续DC方式施加电压而进行的DC磁控溅射法而在所述基板表面上形成含有铝的氮化物中间层的工序、
在所述含有铝的氮化物中间层上形成氮化物层的工序。
13.一种氮化物半导体元件的制造方法，其特征在于，包括：把基板和含有铝的靶电极隔开100mm以上250mm以下的距离来配置的工序、
通过在所述基板与所述靶电极之间利用以连续DC方式施加电压而进行的DC磁控溅射法而在所述基板表面上形成含有铝的氮化物中间层的工序、
在所述含有铝的氮化物中间层上形成氮化物半导体层的工序。
14.如权利要求13所述的氮化物半导体元件的制造方法，其特征在于，在所述基板和所述靶电极的配置工序与形成所述含有铝的氮化物中间层的工序之间，还包括有向所述基板与所述靶电极之间导入氮气的工序。
15.如权利要求13所述的氮化物半导体元件的制造方法，其特征在于，在所述基板和所述靶电极的配置工序中把所述靶电极相对所述基板倾斜地来配置所述基板和所述靶电极。
16.一种氮化物半导体元件的制造方法，其特征在于，包括：把基板和含有铝的靶电极隔开间隔配置的工序、
向所述基板与所述靶电极之间导入氮气的工序、
通过在所述基板与所述靶电极之间利用以连续DC方式施加电压而进行的DC磁控溅射法而在所述基板表面上形成含有铝的氮化物中间层的工序、
在所述含有铝的氮化物中间层上形成氮化物半导体层的工序。
17.如权利要求16所述的氮化物半导体元件的制造方法，其特征在于，在所述基板和所述靶电极的配置工序中把所述靶电极相对所述基板倾斜地来配置所述基板和所述靶电极。
18.一种氮化物半导体元件的制造方法，其特征在于，包括：把基板和含有铝的靶电极隔开间隔而使所述靶电极相对所述基板倾斜配置的工序、
通过在所述基板与所述靶电极之间利用以连续DC方式施加电压而进行的DC磁控溅射法而在所述基板表面上形成含有铝的氮化物中间层的工序、
在所述含有铝的氮化物中间层上形成氮化物半导体层的工序。
CN201010282757.6A 2009-09-11 2010-09-13 含有铝的氮化物中间层的制造方法、氮化物层的制造方法和氮化物半导体元件的制造方法 Expired - Fee Related CN102024887B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009210382A JP5916980B2 (ja) 2009-09-11 2009-09-11 窒化物半導体発光ダイオード素子の製造方法
JP210382/09 2009-09-11

Publications (2)

Publication Number Publication Date
CN102024887A true CN102024887A (zh) 2011-04-20
CN102024887B CN102024887B (zh) 2017-06-30

Family

ID=43729422

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010282757.6A Expired - Fee Related CN102024887B (zh) 2009-09-11 2010-09-13 含有铝的氮化物中间层的制造方法、氮化物层的制造方法和氮化物半导体元件的制造方法

Country Status (4)

Country Link
US (1) US20110062016A1 (zh)
JP (1) JP5916980B2 (zh)
CN (1) CN102024887B (zh)
TW (1) TW201133557A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104364917B (zh) * 2012-06-13 2017-03-15 夏普株式会社 氮化物半导体发光元件及其制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8525194B2 (en) 2011-05-16 2013-09-03 Kabushiki Kaisha Toshiba Nitride semiconductor device, nitride semiconductor wafer and method for manufacturing nitride semiconductor layer
US20130026480A1 (en) * 2011-07-25 2013-01-31 Bridgelux, Inc. Nucleation of Aluminum Nitride on a Silicon Substrate Using an Ammonia Preflow
JP2013143475A (ja) * 2012-01-11 2013-07-22 Ulvac Japan Ltd 発光デバイスの製造方法及び真空処理装置
JP5978893B2 (ja) * 2012-09-27 2016-08-24 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法
EP3349238B1 (en) * 2015-09-11 2021-09-01 Mie University Method for manufacturing nitride semiconductor substrate
US11824511B2 (en) * 2018-03-21 2023-11-21 Qorvo Us, Inc. Method for manufacturing piezoelectric bulk layers with tilted c-axis orientation
JP7352271B2 (ja) * 2018-09-03 2023-09-28 国立大学法人三重大学 窒化物半導体基板の製造方法
US11401601B2 (en) 2019-09-13 2022-08-02 Qorvo Us, Inc. Piezoelectric bulk layers with tilted c-axis orientation and methods for making the same
DE102020121750B3 (de) * 2020-08-19 2022-01-27 Otto-von-Guericke-Universität Magdeburg, Körperschaft des öffentlichen Rechts Verfahren zum Wachsen einer Halbleiteranordnung und Halbleiteranordnung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6217719B1 (en) * 1998-05-22 2001-04-17 Canon Kabushiki Kaisha Process for thin film formation by sputtering
CN1425189A (zh) * 2000-04-21 2003-06-18 丰田合成株式会社 生产ⅲ族氮化物半导体装置的方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59229480A (ja) * 1983-06-10 1984-12-22 Nippon Telegr & Teleph Corp <Ntt> スパツタリング装置
JPS63162862A (ja) * 1986-12-26 1988-07-06 Hitachi Ltd スパツタ装置
JPH01270321A (ja) * 1988-04-22 1989-10-27 Anelva Corp スパッタリング装置
JP3026087B2 (ja) * 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
US5290393A (en) * 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
JP3208439B2 (ja) * 1994-09-07 2001-09-10 日本電信電話株式会社 膜形成用プラズマ装置
KR100267839B1 (ko) * 1995-11-06 2000-10-16 오가와 에이지 질화물 반도체 장치
JPH09232629A (ja) * 1996-02-26 1997-09-05 Toshiba Corp 半導体素子
US6713789B1 (en) * 1999-03-31 2004-03-30 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method of producing the same
JP2004179457A (ja) * 2002-11-28 2004-06-24 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
US6824653B2 (en) * 2003-02-21 2004-11-30 Agilent Technologies, Inc Magnetron with controlled DC power
JP4481118B2 (ja) * 2003-09-12 2010-06-16 株式会社トクヤマ 高結晶性窒化アルミニウム積層基板の製造方法
US7338555B2 (en) * 2003-09-12 2008-03-04 Tokuyama Corporation Highly crystalline aluminum nitride multi-layered substrate and production process thereof
JP4336206B2 (ja) * 2004-01-07 2009-09-30 Ｈｏｙａ株式会社 マスクブランクの製造方法、及びマスクブランク製造用スパッタリングターゲット
JP4358053B2 (ja) * 2004-07-16 2009-11-04 日本電信電話株式会社 表面弾性波フィルターおよびその製造方法
JP2007137727A (ja) * 2005-11-18 2007-06-07 Nippon Light Metal Co Ltd 酸化ガリウム単結晶複合体の製造方法、及びこれを用いた窒化物半導体膜の製造方法
JP5045292B2 (ja) * 2007-07-27 2012-10-10 三菱化学株式会社 窒化物半導体基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6217719B1 (en) * 1998-05-22 2001-04-17 Canon Kabushiki Kaisha Process for thin film formation by sputtering
CN1425189A (zh) * 2000-04-21 2003-06-18 丰田合成株式会社 生产ⅲ族氮化物半导体装置的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
《Thin Solid Films》 19981231 M. Ishihara，et al "Control of preferential orientation of AlN films prepared by the reactive sputtering method" 152页右栏至153页右栏，图1 1、2、4、7、8、10、13、14、16 第316卷, *
M. ISHIHARA，ET AL: ""Control of preferential orientation of AlN films prepared by the reactive sputtering method"", 《THIN SOLID FILMS》, vol. 316, 31 December 1998 (1998-12-31) *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104364917B (zh) * 2012-06-13 2017-03-15 夏普株式会社 氮化物半导体发光元件及其制造方法

Also Published As

Publication number Publication date
JP5916980B2 (ja) 2016-05-11
US20110062016A1 (en) 2011-03-17
TW201133557A (en) 2011-10-01
JP2011061063A (ja) 2011-03-24
CN102024887B (zh) 2017-06-30

Similar Documents

Publication Publication Date Title
CN102024887A (zh) 含有铝的氮化物中间层的制造方法、氮化物层的制造方法和氮化物半导体元件的制造方法
CN102884644B (zh) 氮化物半导体元件的制造方法、氮化物半导体发光元件及发光装置
US8772060B2 (en) Method for manufacturing group III nitride semiconductor light emitting element, group III nitride semiconductor light emitting element and lamp
US7981713B2 (en) Group III-V nitride-based semiconductor substrate, group III-V nitride-based device and method of fabricating the same
US9871162B2 (en) Method of growing nitride single crystal and method of manufacturing nitride semiconductor device
US20090155580A1 (en) Production Methods of Semiconductor Crystal and Semiconductor Substrate
CN103403886A (zh) 氮化物半导体结构、氮化物半导体发光元件、氮化物半导体晶体管元件、氮化物半导体结构的制造方法以及氮化物半导体元件的制造方法
JP2010272887A (ja) Ｉｉｉ族窒化物半導体素子の製造方法及びｉｉｉ族窒化物半導体発光素子の製造方法
JPH09162125A (ja) 半導体装置，及びその製造方法
US20070215901A1 (en) Group III-V nitride-based semiconductor substrate and method of fabricating the same
CN104025260B (zh) 氮化物半导体元件结构体及其制造方法
WO2008096884A1 (ja) ｎ型導電性窒化アルミニウム半導体結晶及びその製造方法
US20100006874A1 (en) Process for production of gallium nitride-based compound semiconductor light emitting device
JP2007335484A (ja) 窒化物半導体ウェハ
JPH11233391A (ja) 結晶基板とそれを用いた半導体装置およびその製法
CN105393336A (zh) 复合基板、其制造方法、功能元件以及晶种基板
US8236103B2 (en) Group III nitride semiconductor crystal, production method thereof and group III nitride semiconductor epitaxial wafer
JP2007109713A (ja) Ｉｉｉ族窒化物半導体発光素子
CN103050594A (zh) 氮化物半导体结构的制造方法
JP2006324512A (ja) 窒化物半導体薄膜およびその製造方法
CN102751412A (zh) 氮化物半导体元件形成用晶片及其制造方法、氮化物半导体元件及其制造方法
EP1138062B1 (en) Epitaxial aluminum-gallium-nitride semiconductor substrate and method of manufacture therefor
JP5917245B2 (ja) 窒化物半導体発光ダイオード素子の製造方法
JP2014241417A (ja) アルミニウム含有窒化物中間層の製造方法、窒化物層の製造方法および窒化物半導体素子の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170630

CF01 Termination of patent right due to non-payment of annual fee