CN102017208B - 自旋力矩转移磁性隧道结架构和集成 - Google Patents
自旋力矩转移磁性隧道结架构和集成 Download PDFInfo
- Publication number
- CN102017208B CN102017208B CN2009801138904A CN200980113890A CN102017208B CN 102017208 B CN102017208 B CN 102017208B CN 2009801138904 A CN2009801138904 A CN 2009801138904A CN 200980113890 A CN200980113890 A CN 200980113890A CN 102017208 B CN102017208 B CN 102017208B
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- mtj
- barrier layer
- dielectric medium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 30
- 230000010354 integration Effects 0.000 title description 2
- 230000004888 barrier function Effects 0.000 claims abstract description 104
- 238000000034 method Methods 0.000 claims abstract description 88
- 229910052751 metal Inorganic materials 0.000 claims abstract description 61
- 239000002184 metal Substances 0.000 claims abstract description 61
- 230000008569 process Effects 0.000 claims abstract description 41
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 239000010410 layer Substances 0.000 claims description 230
- 230000005415 magnetization Effects 0.000 claims description 42
- 238000000059 patterning Methods 0.000 claims description 27
- 238000000151 deposition Methods 0.000 claims description 18
- 230000008021 deposition Effects 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 16
- 239000011229 interlayer Substances 0.000 claims description 5
- 238000009987 spinning Methods 0.000 claims description 4
- 238000009434 installation Methods 0.000 claims 4
- 238000002161 passivation Methods 0.000 abstract description 3
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 19
- 238000013461 design Methods 0.000 description 14
- 230000010287 polarization Effects 0.000 description 14
- 238000005516 engineering process Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- 238000005530 etching Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000001465 metallisation Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000005290 antiferromagnetic effect Effects 0.000 description 2
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 2
- 150000001247 metal acetylides Chemical class 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000005381 magnetic domain Effects 0.000 description 1
- 230000005426 magnetic field effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
一种在半导体后段工艺(BEOL)工艺流程中用于磁性随机存取存储器(MRAM)的磁性隧道结(MTJ)装置包括：第一金属互连(401)，其用于与至少一个控制装置连通；以及第一电极(406)，其用于通过使用第一掩模形成于电介质钝化阻挡物(404)中的通路而耦合到所述第一金属互连。所述装置还包括耦合到所述第一电极的用于存储数据的MTJ堆叠(407、408、409)，所述MTJ堆叠的一部分具有基于第二掩模的横向尺寸。由所述第二掩模界定的所述部分在接触通路上方。第二电极(410)耦合到所述MTJ堆叠且也具有与由所述第二掩模界定的横向尺寸相同的横向尺寸。所述第一电极(406)和所述MTJ堆叠的一部分(407)由第三掩模界定。第二金属互连(415)耦合到所述第二电极和至少一个其它控制装置。
Description
相关申请案的交叉参考
本申请案主张由Seung H.Kang等人在2008年4月21日申请的标题为“STT MRAM磁性隧道结架构和集成(STT MRAM MAGNETIC TUNNEL JUNCTIONARCHITECTURE AND INTEGRATION)”的第61/046,520号美国临时专利申请案的权益。
技术领域
本发明涉及集成电子电路，且具体来说，涉及磁性随机存取存储器(MRAM)和与标准集成电路集成的方法。
背景技术
与常规随机存取存储器(RAM)芯片技术不同，在磁性RAM(MRAM)中，数据不存储为电荷，而是改为通过存储元件的磁性极化而存储。所述元件由两个磁性极化板形成，所述两个磁性极化板中的每一者可维持由薄绝缘层分隔的磁性极化场，其一起形成磁性隧道结(MTJ)。两个板中的一者是设定为特定极性的永久磁体(下文中为“固定层”)；另一板(下文中为“自由磁化层”或“自由层”)的极化将改变以匹配足够强的外部场的极化。可从这些“单元”的栅格建置存储器装置。
通过测量单元的MTJ的电阻来实现读取MRAM单元的极化状态。通过向将来自供电线的电流经由MTJ切换到接地的相关联晶体管供电而以常规方式选择特定单元。归因于隧道磁阻效应，单元的电阻归因于MTJ的两个磁性层中的极化的相对定向而改变。通过测量所得电流，可确定任何特定单元内部的电阻，且从此可确定自由可写层的极性。如果两个层具有相同极化，则认为此意味状态“0”，且电阻是“低”的，而如果两个层具有相反的极化，则电阻将为较高的且此意味状态“1”。
使用多种技术将数据写入到单元。在常规MRAM中，外部磁场由接近于所述单元的导线中的电流提供，其足够强以对准自由层。自旋转移力矩(STT)MRAM使用自旋对准(“极化”)电子来直接扭转自由层的磁畴。具体来说，此种经极化电子通过施加足够的力矩以重新对准(例如，反转)自由层的磁化而流入到自由层中。
存储器系统成本的一个重要决定因素是组件的密度。每一单元的较小组件和较少组件使得较多单元能够封装于单一芯片上，其又意味着更多芯片可从单一半导体晶片同时产生且以较低成本和改进的良率进行制造。然而，将集成电路缩放到较高装置间距密度在制造此类装置的多个层时增大对掩模对齐的关键尺寸的需求。
另外，制造工艺流程影响成本。制造MRAM的常规过程是复杂的，从而需要许多掩模仅专用于制造磁性隧道结(MTJ)结构。因此，需要用于MRAM制造的改进方法，尤其在制造过程可在放宽的掩模对齐要求的情况下集成到常规半导体BEOL(后段工艺)工艺流程中时。
发明内容
揭示一种磁性随机存取存储器(MRAM)装置和一种将MRAM装置的制造过程集成到标准后段工艺(BEOL)集成电路制造中的方法。
在一方面中，一种用于磁性随机存取存储器(MRAM)装置的磁性隧道结(MTJ)装置包括具有第一金属互连的衬底；以及形成于衬底上的第一电介质钝化阻挡层。第一电介质钝化阻挡层具有用第一掩模图案形成以暴露第一金属互连的第一接触通路。所述装置还包括形成于第一电介质钝化阻挡层和第一接触通路上的第一电极层、形成于第一电极层上的固定磁化层、形成于固定磁化层上的隧道阻挡层，和形成于隧道阻挡层上的自由磁化层。第一电极层与第一金属互连连通。所述装置还包括形成于自由磁化层上的第二电极层。至少所述第二电极层和所述自由磁化层具有基于第二掩模图案的形状且定位于第一接触通路上方。所述装置进一步包括形成于固定磁化层上和隧道阻挡层、自由磁化层和第二电极层周围的第二电介质钝化阻挡层。所述第二电介质钝化阻挡层仅部分地覆盖第二电极层。第二电介质钝化阻挡层和固定磁化层的至少一第一部分具有基于第三掩模图案的形状。
在另一方面中，一种用于将磁性隧道结(MTJ)装置集成到集成电路中的方法包括在半导体后段工艺(BEOL)工艺流程中提供具有第一层间电介质层和第一金属互连的衬底。所述方法包括在衬底上沉积具有用第一掩模图案形成以暴露第一金属互连的第一接触通路的第一电介质钝化阻挡层。所述方法进一步包括在第一层间电介质层、第一金属互连和第一电介质钝化阻挡层上方沉积与第一金属互连连通的第一电极层，在第一电极层上沉积固定磁化层，在固定磁化层上沉积隧道阻挡层，在隧道阻挡层上沉积自由磁化层，且在自由磁化层上沉积第二电极层。所述方法仍进一步包括在第一接触通路上方用第二掩模图案来图案化MTJ堆叠，其中MTJ堆叠包括自由磁化层和第二电极层。所述方法还包括在MTJ堆叠周围沉积第二电介质钝化阻挡层。第二电介质钝化阻挡层经形成以使第二电极层暴露。所述方法还包括在第二电介质钝化阻挡层上沉积与第二电极层连通的第三电极层。所述方法进一步包括用第三掩模图案来图案化第一电极层、固定磁化层中的至少一部分和第二电介质钝化阻挡层。
在又一方面中，一种用于磁性随机存取存储器(MRAM)的磁性隧道结(MTJ)结构具有用于与至少一个控制装置连通的第一互连装置。所述结构还具有用于经由使用第一掩模形成于电介质钝化阻挡物中的接触通路耦合到第一互连装置的第一电极装置。所述结构包括用于存储数据的MTJ装置，所述MTJ装置耦合到第一电极装置。MTJ装置的一部分的横向尺寸由第二掩模界定。所述结构还具有用于耦合到MTJ装置的第二电极装置，所述第二电极装置具有与MTJ装置的由第二掩模界定的部分相同的横向尺寸。所述结构具有第三电极装置和第二互连装置。第三电极装置用于耦合到第二电极装置。第三电极装置、MTJ装置的一部分和第一电极装置具有基于第三掩模的形状。第二互连装置用于耦合到第三电极装置和至少一个其它控制装置。
前文已相当广泛地概述了本发明的特征和技术优点以便可更好地理解对以下实施例的详细描述。将在下文中描述形成本发明的权利要求书的标的物的实施例的额外特征和优点。所属领域的技术人员应了解，所揭示的概念和特定实施例可容易地利用为用于修改或设计用于进行本发明的相同目的的其它结构的基础。所属领域的技术人员还应了解，此类等效构造不脱离如所附权利要求书中阐述的本发明的精神和范围。将在结合附图考虑时从以下描述更好地理解据信为本发明的特性的关于其组织和操作方法两者的新颖特征，以及其它目标和优点。然而，应明确理解，所述图中的每一者仅出于说明和描述目的而提供仅且无意作为对本发明的当前实施例的限制的界定。
附图说明
为了更完整地理解本发明，现参考结合附图进行的以下描述。
图1是展示可有利地采用本发明的实施例的示范性无线通信系统的框图。
图2是说明根据本发明的实施例的用于半导体后段工艺(BEOL)工艺流程中的MRAM的电路、布局、逻辑设计和集成的设计工作站的框图。
图3是展示MTJ结构的现有技术实施方案的框图。
图4是展示根据本发明的实施例的示范性MTJ结构的框图。
图5是形成图4中展示的MTJ结构的实施例的示范性工艺的示意说明。
具体实施方式
揭示用于磁性RAM(MRAM)装置的架构和与标准半导体电路后段工艺(BEOL)制造过程集成的方法。在一个实施例中，所揭示的MTJ和形成方法与常规MRAM有关。在另一实施例中，揭示自旋力矩转移(STT)MRAM。
图1展示可有利地采用本发明的实施例的示范性无线通信系统100。出于说明的目的，图1展示三个远程单元120、130和150以及两个基站140。将认识到，常规无线通信系统可具有更多远程单元和基站。远程单元120、130和150包括MRAM和/或STTMRAM存储器装置125A、125B和125C，其为如下文进一步论述的本发明的实施例。图1展示从基站140和远程单元120、130和150的前向链路信号180和从远程单元120、130和150到基站140的反向链路信号190。
在图1中，将远程单元120展示为移动电话，将远程单元130展示为便携式计算机，且将远程单元150展示为无线本地环路系统中的固定位置远程单元。举例来说，远程单元可为移动电话、手持式个人通信系统(PCS)单元、例如个人数据助理的便携式数据单元、导航装置(例如，具有GPS能力的装置)、机顶盒、音乐播放器、视频播放器、娱乐单元、例如仪表读取设备的固定位置数据单元、或存储或检索数据或计算机指令的任何其它装置，或其任何组合。虽然图1根据本发明的教示说明远程单元，但本发明不限于这些示范性的所说明单元。可在包括MRAM装置的任何装置中合适地采用所揭示装置。
图2是说明用于所揭示半导体集成电路的电路、布局和逻辑设计的设计工作站的框图。设计工作站200包括含有操作系统软件、支持文件和例如CADENCE或ORCAD的设计软件的硬盘201。设计工作站200还包括显示器202以促进电路设计210的设计。电路设计210可为如上文所揭示的存储器电路。提供存储媒体204以用于有形地存储电路设计210。电路设计210可以例如GDSII或GERBER的文件格式存储于存储媒体204上。存储媒体204可为CD-ROM、DVD、硬盘、快闪存储器，或其它适当装置。此外，设计工作站200包括用于接受来自存储媒体204的输入或向存储媒体204写入输出的驱动设备203。
记录于存储媒体204上的数据可规定逻辑电路配置、用于光刻掩模的图案数据或用于例如电子束光刻的串行写入工具的掩模图案数据。数据可进一步包括例如与逻辑仿真相关联的时序图或网状电路的逻辑验证数据。在存储媒体204上提供数据通过减少设计半导体IC的工艺数目而促进电路设计210的设计。
为说明常规MTJ结构中的制造问题，图3展示如可以常规方式制造的MTJ装置300的实施方案。作为后段工艺(BEOL)工艺流程的部分，金属互连301形成于层间电介质层(ILD 302)中的通路中。举例来说，ILD 302将磁性隧道结MTJ 303与例如晶体管的开关装置分开。
将电介质阻挡层304安置于ILD 302上，其中对应于金属互连301的位置而形成通路305。电介质阻挡物的各种层可(例如)由金属氧化物、金属碳化物或金属氮化物形成。举例来说，阻挡物材料可为SiOx、SiC、SiN。可(例如)基于对容易受各种蚀刻剂影响或耐各种蚀刻剂的要求而作出选择。使用第一掩模形成对应于金属互连301的位置的通路305。用以形成第一电极306的金属化可安置于通路305中以接触金属互连301。
形成MTJ 303的层的堆叠沉积于第一电极306上。层的堆叠包括参考层307(其可为固定层和反铁磁层，未个别展示)、隧道阻挡层308和自由层309。第二电极310提供于自由层309上。MTJ 303和第二电极310将共同称为MTJ堆叠。第二(“堆叠”)掩模和一系列蚀刻产生如图3中展示的MTJ堆叠。电介质钝化阻挡层311囊封MTJ 303堆叠，其后可应用平面化以使电介质钝化阻挡层311变平且暴露第二电极310。
用以形成第三电极312的第三金属化层可安置于经平面化的电介质钝化阻挡层311上方，从而与第二电极310电接触。用以形成第一电极306、第二电极310和第三电极312的金属化可选自包括例如钽(Ta)的耐火金属的各种金属。钽归因于其合意特性通常作为扩散阻挡物应用到标准BEOL。
电介质阻挡层313安置于第三电极312上方。接着应用第三掩模以图案化并界定电介质阻挡层313、第三电极312、电介质钝化阻挡层311和第一电极306的横向范围，如图3中所展示。
额外过程可包括标准后段工艺(BEOL)过程。举例来说，可将另一电介质层(作为钝化或ILD层)314沉积于电介质阻挡层313和电介质阻挡层304上。在电介质阻挡层313和电介质层314中形成通路。用金属填充通路以提供金属互连315从而接触第三电极312，如图3中所展示。
对于上文关于图3描述的现有技术结构可能出现若干问题。第一掩模需要与金属互连301精密地对准以确保第一电极306接触金属互连301。堆叠掩模(用以界定MTJ堆叠)也需要精密地对准，以避免靠近金属互连301和对应通路305(由第一掩模形成)而放置MTJ堆叠，且确保MTJ堆叠的层的适当界定和对齐。从一个掩模到下一掩模的一连串关键尺寸对准可超出容限且对良率和因此的成本具有不利影响。
此外，电介质阻挡层304可与第一电极306相当或比第一电极306厚。因此，第一电极306的阶梯覆盖归因于靠近通路305的附近的拓扑变化可能不令人满意。换句话说，第一电极306与金属互连301之间的电接触可能不充分。因此，应避免接近通路305的边缘制造MTJ堆叠以保证MTJ 303的所有层在沉积时是厚度均一且平坦的。否则可能不利地损害MTJ 303的质量和可靠性。可能出现MTJ 303的某些层约为1nm，例如阻挡层308，其易受损害且对拓扑极为敏感。然而，增大MTJ 303与通路305之间的横向间隔以将MTJ 303与通路305的拓扑隔离并确保平坦度可能不合意地需要较多衬底空间。同等重要的是，从MTJ 303穿过第一电极306到金属互连301的额外电流路径距离将至少归因于第一电极306的薄片电阻率而增大接触电阻。
在自旋力矩转移(STT)MRAM中，在写入模式中由流经结(即，在参考层307与自由层309之间穿过隧道通过阻挡层308)的电流直接调制自由层309的磁化。视电子如何流动而定，可写入状态0或状态1，因为电子电流经自旋极化，其设定自由层极化。关于常规MRAM，在读取模式中通过确定穿过两个磁性层(参考层307和自由层309，其相对极化可为并行或反并行的)之间的阻挡层308的电子隧穿电阻而确定装置结的电流。
图4说明根据本发明的一个实施例的MTJ装置400。在此实施例(如下文更详细地描述)中，仅一个掩模界定MTJ结构的关键的选定纳米级特征，但掩模对准并非关键尺寸。剩余掩模和相关联的工艺受益于放宽的关键尺寸要求。所述工艺与半导体后段工艺(BEOL)工艺流程是集成兼容的。此外，缩放为较小MTJ大小的单元可导致较快的切换速度、较高的驱动电流密度、较低的绝对电流和功率、MTJ参考堆叠层的改进的稳定性，和减少的杂散磁场效应。MTJ装置400实施于STT MRAM中，但MTJ装置400可替代地适用于常规MRAM。
在本发明的一个实施例中，整个装置制造过程(即，包括前段工艺(FEOL)和后段工艺(BEOL)两者)的MTJ制造部分经结构化以允许包括用于形成MTJ装置的至少纳米级部分(包括至少第二电极层410、自由层409和隧道阻挡层408，下文详细进行描述)的工艺流程。额外工艺流程的此部分仅使用对于特征大小为关键的一个掩模。所述一个掩模对放置对准不敏感。额外工艺流程的第二部分使用含有MTJ装置的较大结构元件(即，参考层407(其可为固定反铁磁层和合成反铁磁(SAF)层，未个别展示)、第一电极406和第三电极412，下文也详细描述)的两个掩模，其中掩模对准是相对非关键的。因此，提供将MRAM MTJ集成到用于制造集成电路的BEOL工艺流程中的方法，其中在放置对准为相对非关键的情形下采用一个装置大小关键尺寸掩模和两个额外掩模。
第一掩模打开电介质阻挡层404中的第一接触通路(还称为种子开口)405以暴露子层中的金属互连401，其中接触通路开口可实质上大于金属互连401。所述掩模允许大的接触通路开口提供大的平面区域以在后续制造过程中容易地定位较小的MTJ结构，借此放宽关键对准对齐，且改进待沉积的参考磁化层407的均一性和稳定性。用另一掩模(还称为“第三”掩模)形成大于接触通路405的第一电极406，因此确保与金属互连401和与先前形成的电路(即，在MTJ装置400下方)的重叠和接触，且在不要求关键掩模对准的情形下重叠接触通路405(由电介质阻挡层404形成)的环绕缘。
可使用与用以形成第一电极406的相同掩模来图案化参考层407。参考层407和第一电极406大于MTJ的纳米级部分。较大参考层407和接触通路区域确保在装置的使用期限期间固定磁性参考场的较大稳定性，且将参考层407的边缘处的边缘场(fringingfield)远离MTJ的纳米级部分的自由层409而放置以减少杂散场效应。
产生两个优点：假如纳米级MTJ部分经放置而远离任何拓扑特征(例如，与接近阻挡层接触通路405的缘的参考层/第一电极407/406的重叠相关联的边缘)，则用以连接到金属互连401的第一电极406的对准因此是非关键的，且纳米级MTJ部分在参考层407上的放置是非关键的。当金属互连形成工艺需要平面化时，纳米级MTJ部分可经定位以也避免此区域。
MTJ的纳米级部分包括隧道阻挡层408和自由层409，称为“堆叠”。堆叠可进一步包括与自由层409接触的与隧道阻挡层408相对的第二电极410。使用第二掩模来图案化和蚀刻堆叠。在另一实施例中，使用第三掩模来形成隧道阻挡层408，借此使得隧道阻挡层408在表面区域和形状上与参考层407和第一电极406实质上相同。
可以用于图案化参考层407和第一电极406的相同第三掩模来图案化第三电极412，其再次为非关键对准。
接触通路405形成于电介质阻挡物404中，且由第一掩模图案界定。接触通路405大于形成于图3中展示的常规结构中的通路305。第一电极406形成于第一层间电介质(ILD)402、电介质阻挡物404和金属互连401上方，与大接触通路405的边缘重叠。即，第一电极406与形成接触通路405的边界的电介质阻挡物404的缘重叠。与图3中展示的通路305和金属互连301的实例相比，将接触通路405定位于金属互连401上方对相对于金属互连401的位置不敏感。因此，用以形成接触通路405的第一掩模的放置准确度并非关键尺寸，从而改进了此工艺的可靠性和良率。
结构中所包括的例如电介质阻挡物404等电介质阻挡物的各种层可由(例如)金属氧化物、金属碳化物或金属氮化物形成。举例来说，阻挡物材料可为SiOx、SiC、SiN。可基于对容易受各种蚀刻剂影响或耐各种蚀刻剂的需要作出选择。
在发生任何图案化之前将参考层407沉积于从中形成第一电极406的金属化上方。另外，隧道阻挡层408、自由层409和(任选地)用于第二电极410的金属层可依次形成于参考层407上方。可在单一工艺中用第二掩模图案化层408、409、410，且所述层依次经适当蚀刻以形成MTJ“堆叠”。鉴于堆叠的尺寸可为纳米级的，且具有关键尺寸，所以掩模的放置并非关键尺寸。假如接触通路405的区域已被选择为适当大的，则堆叠可在通路接触通路405的缘处的第一电极406和参考层407的阶梯边缘内或远离所述阶梯边缘形成。如果金属互连401中的凹陷并不显著，则堆叠可还定位于金属互连401的位置上方。
作为适于示范性STT MRAM MTJ的尺寸的实例，对于65nm和45nm的技术节点来说，金属互连401可为约70nm。第一电极406和参考层407可具有由通路接触通路405界定的平面部分为至少70nm的尺寸。MRAM的单元大小可受第一电极406或第三电极412的大小影响。因此，接触通路405可能比通路305大。只要在第一电极406与金属互连401之间存在导电接触，就进一步放宽关键尺寸对齐。
MTJ装置400包括第二(局部)电介质钝化阻挡层411以隔离堆叠与第三电极层412。在对准上是非关键的且大于接触通路405的第三掩模从第三电极层412向下到第一电极406而图案化MTJ结构。MTJ装置400还包括全局电介质钝化阻挡层416以囊封先前形成和蚀刻的层。全局电介质钝化阻挡层416禁止进入(或来自)结的关键层的污染物渗透，所述关键层包括电极406、410、412、固定参考层407、自由层409和隧道阻挡层408。
通过可实质上为BEOL工艺流程的后续过程而完成MTJ装置400(例如)以平面化结构且使用(例如)金属互连415提供到其它电路的电连接性。可了解，可作为源极线和位线来应用金属互连401和415。
图5说明用于根据一个实施例形成MRAM MTJ装置400的示范性工艺500。过程1是形成MRAM MTJ装置400的方法插入到标准BEOL工艺流程中的点，且过程8是常规BEOL工艺流程继续的点。
过程1：使用第一电介质钝化阻挡层404涂覆包含具有含有金属互连401的通孔通路的ILD 402的衬底。第一掩模图案打开具有选定大小、至少与金属互连401重叠并比金属互连401大的接触通路405。接着以一连串层涂覆衬底：用于第一电极406的电极层金属化、磁化参考层407、隧道阻挡层408、自由层409和用于第二电极410的第二金属化层。
过程2：第二掩模图案(“堆叠”掩模)界定MTJ装置的关键(或纳米级)部分。在一个实施例中，关键部分的大小比接触通路405小。在此实施例中，基于第二掩模图案化第二电极410、自由层409和隧道阻挡层408。由于仅少数层经蚀刻且MTJ的相对较薄部分经处理，因此此蚀刻过程较易控制(例如，相对于底切、过度蚀刻等)，且所述过程固有地自对准。在此实施例中，用第二掩模图案来图案化隧道阻挡层408。在另一实施例中(未图示)，如过程6中所描述用第三掩模图案来图案化隧道阻挡层408。第二掩模可经配置而以椭圆形状来图案化关键部分，从而增强在两个极化状态中自由层409与磁化参考层407之间的极化对准/反对准。在一个实施例中，在第二掩模过程期间蚀刻参考层407的一部分。举例来说，可蚀刻SAF层的全部或一部分。如果合成反铁磁(SAF)层的全部均被蚀刻，则还可蚀刻固定反铁磁层的小部分。
过程3：在界定MTJ装置400的关键部分后，第二电介质钝化阻挡层411经沉积以使关键部分绝缘且囊封关键部分。第二电介质钝化阻挡层411可通常为氮化硅、氧化硅或另一电介质材料。视其它制造过程的特性而定，其可为与电介质钝化阻挡层404相同的材料，或可为另一绝缘材料。
过程4：所沉积的第二电介质钝化阻挡物411表面经平面化以暴露第二电极410。
过程5：因为第二电极410的尺寸可能较小(即，纳米级)，所以在衬底的表面上沉积额外金属化以稍后经图案化从而形成第三电极412。第三电极412接触第二电极410。
过程6：第三掩模过程图案化MTJ装置400的从第三电极412向下到第一电极406且包括第二电介质钝化阻挡物411的单元。可应用一系列材料选择性蚀刻以从第三电极412垂直向下到(但不包括)电介质阻挡层404而提供网状单元形状(如由第三掩模确定)。虽然图4展示用于图案化第三电极412的相同掩模过程，但不同掩模可任选地用以形成具有不同形状和大小的第三电极(如果需要)。
过程7：接着将全局电介质钝化阻挡层416沉积于整个暴露表面上方，以进一步“遮盖”过程6中形成的结构。全局电介质钝化阻挡层416可为与电介质阻挡层404相同的材料，或其可为不同的材料。示范性材料包括碳化硅、氮化硅、氧化硅和其组合。
过程8：第二层间电介质(ILD)414沉积于全局电介质钝化阻挡层416上方且经平面化(如果过量沉积)，以在纳米级MTJ结构上方直接暴露钝化阻挡层416的一部分。经平面化的ILD 414可充当衬底，在BEOL工艺流程内在所述衬底上建立装置功能性的额外层级。用以图案化MTJ堆叠的相同掩模(即，第二掩模)或另一掩模可任选地用以在过程7中所形成的电介质钝化阻挡层416中图案化接触通路。或者，可使用另一BEOL规定的掩模。接触通路准许形成金属互连415。掩模对齐并非关键的，且不需要直接置放于MTJ堆叠上方。然而，可通过此类直接置放而减小接触电阻。
可了解，所揭示的结构和方法为“制造友好型”，原因在于三个掩模中的仅一者用以界定关键尺寸元件。此外，三个掩模的对准对齐并非关键尺寸要求。另外，由于有提供更均一的固定磁化场的大得多的参考层，在存储器操作期间控制自由层的极化变得较容易。
另一优点是改进的缩放性：关键自由层部分的较小MTJ结构的制造准许较高的驱动电流密度(和较低的绝对电流)，从而导致较快切换，同时较大的参考层改进了稳定性。
又一优点是改进的良率，因为方法较不易遭受原本在需要较大数目掩模之间的关键尺寸对齐的情形下可能出现的工艺诱发的缺陷和损坏。
虽然已详细描述本发明和其优点，但应理解，可在不脱离如由所附权利要求书界定的本发明的精神和范围的情况下在本文中作出各种改变、替换和更改。举例来说，虽然已在论述中使用了读取操作，但预想本发明同等地适用于写入操作。此外，本申请案的范围无意限于说明书中所描述的工艺、机器、制造、物质组成、手段和方法的特定实施例。如所属领域的技术人员将从本发明的实施例容易了解，可根据本发明利用当前存在或稍后待开发的执行与本文所描述的对应实施例实质上相同的功能或实现与本文所描述的对应实施例实质上相同的结果的工艺、机器、制造、物质组成、手段和方法。因此，所附权利要求书意欲在其范围内包括所述工艺、机器、制造、物质组成、手段和方法。
Claims (28)
1.一种用于磁性随机存取存储器(MRAM)装置的磁性隧道结(MTJ)装置，其包含：
衬底，其具有第一金属互连；
第一电介质钝化阻挡层，其形成于所述衬底上，所述第一电介质钝化阻挡层具有用第一掩模图案形成以暴露所述第一金属互连的第一接触通路开口；
第一电极层，其形成于所述第一电介质钝化阻挡层上且贯穿所述第一接触通路开口，所述第一电极层与所述第一金属互连连通；
固定磁化层，其形成于所述第一电极层上；
隧道阻挡层，其形成于所述固定磁化层上；
自由磁化层，其形成于所述隧道阻挡层上；
第二电极层，其形成于所述自由磁化层上，至少所述第二电极层和所述自由磁化层具有基于第二掩模图案的形状且位于所述第一接触通路开口上方；以及
第二电介质钝化阻挡层，其形成于所述固定磁化层上和所述隧道阻挡层、所述自由磁化层和所述第二电极层周围，所述第二电介质钝化阻挡层仅部分覆盖所述第二电极层，所述第二电介质钝化阻挡层、第一电极层和所述固定磁化层的至少第一部分具有基于第三掩模图案的形状。
2.根据权利要求1所述的磁性隧道结装置，其中隧道阻挡层形状是基于所述第二掩模图案。
3.根据权利要求1所述的磁性隧道结装置，其中所述第一接触通路开口至少与所述第一金属互连一样宽。
4.根据权利要求1所述的磁性隧道结装置，其中所述固定磁化层的至少第二部分具有由所述第二掩模图案界定的形状。
5.根据权利要求1所述的磁性隧道结装置，其进一步包含形成于所述第二电介质钝化阻挡层上的第三电极层，所述第三电极层与所述第二电极层连通，所述第三电极层具有由所述第三掩模图案界定的形状。
6.根据权利要求5所述的磁性隧道结装置，其进一步包含安置于所述第三电极层上方的全局电介质钝化阻挡层。
7.根据权利要求6所述的磁性隧道结装置，其进一步包含：
第二层间电介质，其沉积于所述全局电介质钝化阻挡层上；以及
通路开口，其在所述全局电介质钝化阻挡层中以暴露所述第三电极层的一部分。
8.根据权利要求1所述的磁性隧道结装置，其中所述第二掩模图案具有椭圆体形状。
9.根据权利要求1所述的磁性隧道结装置，其中所述MRAM装置是自旋力矩转移(STT)MRAM装置。
10.根据权利要求1所述的磁性隧道结装置，其集成到半导体裸片中。
11.根据权利要求1所述的磁性隧道结装置，其集成到选自由以下各物组成的群组的装置中：机顶盒、音乐播放器、视频播放器、导航装置、通信装置、个人数字助理(PDA)、固定位置数据单元和计算机。
12.根据权利要求1所述的磁性隧道结装置，其集成到娱乐单元。
13.一种用于将磁性隧道结(MTJ)装置集成到集成电路中的方法，其包含：
在半导体后段工艺(BEOL)工艺流程中提供具有第一层间电介质层和第一金属互连的衬底；
在所述衬底上沉积具有用第一掩模图案形成以暴露所述第一金属互连的第一接触通路开口的第一电介质钝化阻挡层；
在所述第一层间电介质层、所述第一金属互连和所述第一电介质钝化阻挡层上方沉积与所述第一金属互连连通的第一电极层，在所述第一电极层上沉积固定磁化层，在所述固定磁化层上沉积隧道阻挡层，在所述隧道阻挡层上沉积自由磁化层，且在所述自由磁化层上沉积第二电极层；
在所述第一接触通路开口上方用第二掩模图案来图案化MTJ堆叠，其中所述MTJ堆叠包含所述自由磁化层和所述第二电极层；
在所述MTJ堆叠周围沉积第二电介质钝化阻挡层，其中所述第二电介质钝化阻挡层经形成以使所述第二电极层暴露；
在所述第二电介质钝化阻挡层上沉积与所述第二电极层连通的第三电极层；以及
用第三掩模图案来图案化所述第一电极层、所述固定磁化层的至少一部分和所述第二电介质钝化阻挡层。
14.根据权利要求13所述的方法，其中图案化所述MTJ堆叠进一步包括用所述第二掩模图案来图案化所述隧道阻挡层。
15.根据权利要求13所述的方法，其进一步包含用所述第三掩模图案来图案化所述隧道阻挡层。
16.根据权利要求13所述的方法，其进一步包含用所述第三掩模图案来图案化所述第三电极层。
17.根据权利要求13所述的方法，其进一步包含制造与所述第三电极层连通的第二金属互连。
18.根据权利要求13所述的方法，其进一步包含在用所述第三掩模图案进行图案化之后在所述第三电极层上方沉积全局电介质钝化阻挡层。
19.根据权利要求18所述的方法，其进一步包含：
在所述全局电介质钝化阻挡层上沉积第二层间电介质；
平面化所述第二层间电介质以在所述第三电极层上方暴露所述全局电介质钝化阻挡层；以及
在所述全局电介质钝化阻挡层中形成第二接触通路开口以暴露所述第三电极层的一部分。
20.根据权利要求13所述的方法，其中将所述集成电路应用于选自由以下各物组成的群组的电子装置中：机顶盒、音乐播放器、视频播放器、导航装置、通信装置、个人数字助理(PDA)、固定位置数据单元和计算机，所述集成电路集成到所述电子装置中。
21.根据权利要求13所述的方法，其中将所述集成电路应用于娱乐单元，所述集成电路集成到所述娱乐单元中。
22.一种用于磁性随机存取存储器(MRAM)的磁性隧道结(MTJ)结构，其包含：
第一互连装置，其用于与至少一个控制装置连通；
第一电极装置，其用于通过使用第一掩模形成于电介质钝化阻挡物中的接触通路开口而耦合到所述第一互连装置；
MTJ装置，其用于存储数据，所述MTJ装置耦合到所述第一电极装置，所述MTJ装置的一部分的横向尺寸由第二掩模界定；
第二电极装置，其用于耦合到所述MTJ装置，所述第二电极装置具有与所述MTJ装置的由所述第二掩模界定的所述部分相同的横向尺寸；
第三电极装置，其用于耦合到所述第二电极装置，所述第三电极装置、所述MTJ装置的一部分和所述第一电极装置具有基于第三掩模的形状；以及
第二互连装置，其用于耦合到所述第三电极装置和至少一个其它控制装置。
23.根据权利要求22所述的MTJ结构，其集成到自旋力矩转移(STT)MRAM半导体裸片中。
24.根据权利要求22所述的MTJ结构，其中所述MTJ结构集成到选自由以下各物组成的群组的装置中：机顶盒、音乐播放器、视频播放器、导航装置、通信装置、个人数字助理(PDA)、固定位置数据单元和计算机。
25.根据权利要求22所述的MTJ结构，其中所述MTJ结构集成到娱乐单元。
26.一种用于将磁性隧道结(MTJ)装置集成到集成电路中的方法，其包含以下步骤：
在半导体后段工艺(BEOL)工艺流程中提供具有第一层间电介质层和第一金属互连的衬底；
在所述衬底上沉积具有用第一掩模图案形成以暴露所述第一金属互连的第一接触通路开口的第一电介质钝化阻挡层；
在所述第一层间电介质层、所述第一金属互连和所述第一电介质钝化阻挡层上方沉积与所述第一金属互连连通的第一电极层，在所述第一电极层上沉积固定磁化层，在所述固定磁化层上沉积隧道阻挡层，在所述隧道阻挡层上沉积自由磁化层，且在所述自由磁化层上沉积第二电极层；
在所述第一接触通路开口上方用第二掩模图案来图案化MTJ堆叠，其中所述MTJ堆叠包含所述自由磁化层和所述第二电极层；
在所述MTJ堆叠周围沉积第二电介质钝化阻挡层，其中所述第二电介质钝化阻挡层经形成以使所述第二电极层暴露；
在所述第二电介质钝化阻挡层上沉积与所述第二电极层连通的第三电极层；以及
用第三掩模图案来图案化所述第一电极层、所述固定磁化层的至少一部分和所述第二电介质钝化阻挡层。
27.根据权利要求26所述的方法，其中将所述集成电路应用于选自由以下各物组成的群组的电子装置中：机顶盒、音乐播放器、视频播放器、导航装置、通信装置、个人数字助理(PDA)、固定位置数据单元和计算机，所述集成电路集成到所述电子装置中。
28.根据权利要求26所述的方法，其中将所述集成电路应用于娱乐单元，所述集成电路集成到所述娱乐单元中。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US4652008P | 2008-04-21 | 2008-04-21 | |
| US61/046,520 | 2008-04-21 | ||
| US12/355,941 | 2009-01-19 | ||
| US12/355,941 US8564079B2 (en) | 2008-04-21 | 2009-01-19 | STT MRAM magnetic tunnel junction architecture and integration |
| PCT/US2009/041132 WO2009131944A1 (en) | 2008-04-21 | 2009-04-20 | Stt mram magnetic tunnel junction architecture and integration |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102017208A CN102017208A (zh) | 2011-04-13 |
| CN102017208B true CN102017208B (zh) | 2013-12-11 |
Family
ID=41200412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009801138904A Expired - Fee Related CN102017208B (zh) | 2008-04-21 | 2009-04-20 | 自旋力矩转移磁性隧道结架构和集成 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US8564079B2 (zh) |
| EP (1) | EP2269243A1 (zh) |
| JP (1) | JP2011519165A (zh) |
| KR (1) | KR101153499B1 (zh) |
| CN (1) | CN102017208B (zh) |
| TW (1) | TW201010149A (zh) |
| WO (1) | WO2009131944A1 (zh) |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8681536B2 (en) * | 2010-01-15 | 2014-03-25 | Qualcomm Incorporated | Magnetic tunnel junction (MTJ) on planarized electrode |
| US9385308B2 (en) | 2010-03-26 | 2016-07-05 | Qualcomm Incorporated | Perpendicular magnetic tunnel junction structure |
| US20110246899A1 (en) | 2010-03-31 | 2011-10-06 | Brocade Communications Systems, Inc. | Simplified distribution of software to networked devices |
| US8674465B2 (en) | 2010-08-05 | 2014-03-18 | Qualcomm Incorporated | MRAM device and integration techniques compatible with logic integration |
| US8928100B2 (en) * | 2011-06-24 | 2015-01-06 | International Business Machines Corporation | Spin transfer torque cell for magnetic random access memory |
| US9064589B2 (en) * | 2011-11-09 | 2015-06-23 | Qualcomm Incorporated | Three port MTJ structure and integration |
| US8866242B2 (en) | 2011-11-10 | 2014-10-21 | Qualcomm Incorporated | MTJ structure and integration scheme |
| US8895323B2 (en) * | 2011-12-19 | 2014-11-25 | Lam Research Corporation | Method of forming a magnetoresistive random-access memory device |
| US9244853B2 (en) * | 2012-08-10 | 2016-01-26 | Qualcomm Incorporated | Tunable multi-tiered STT-MRAM cache for multi-core processors |
| US9093149B2 (en) * | 2012-09-04 | 2015-07-28 | Qualcomm Incorporated | Low cost programmable multi-state device |
| US8901687B2 (en) | 2012-11-27 | 2014-12-02 | Industrial Technology Research Institute | Magnetic device with a substrate, a sensing block and a repair layer |
| US10096767B2 (en) * | 2013-03-09 | 2018-10-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Elongated magnetoresistive tunnel junction structure |
| US9112148B2 (en) | 2013-09-30 | 2015-08-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | RRAM cell structure with laterally offset BEVA/TEVA |
| US8962349B1 (en) * | 2013-11-25 | 2015-02-24 | Avalanche Technology, Inc. | Method of manufacturing magnetic tunnel junction memory element |
| US9601607B2 (en) * | 2013-11-27 | 2017-03-21 | Qualcomm Incorporated | Dual mode transistor |
| KR20150102323A (ko) | 2014-02-28 | 2015-09-07 | 에스케이하이닉스 주식회사 | 전자장치 및 그 제조방법 |
| CN105206741B (zh) * | 2014-06-23 | 2019-02-12 | 中芯国际集成电路制造(上海)有限公司 | 磁性隧道结单元和制备磁性隧道结单元的方法 |
| KR102200497B1 (ko) | 2014-07-07 | 2021-01-11 | 삼성전자주식회사 | 반도체 기억 소자 및 그 제조방법 |
| US9190260B1 (en) * | 2014-11-13 | 2015-11-17 | Globalfoundries Inc. | Topological method to build self-aligned MTJ without a mask |
| US9691971B2 (en) | 2014-12-30 | 2017-06-27 | GlobalFoundries, Inc. | Integrated circuits including magnetic tunnel junctions for magnetoresistive random-access memory and methods for fabricating the same |
| US9876163B2 (en) * | 2015-03-05 | 2018-01-23 | Globalfoundries Singapore Pte. Ltd. | Magnetic memory with tunneling magnetoresistance enhanced spacer layer |
| US10128309B2 (en) | 2015-03-27 | 2018-11-13 | Globalfoundries Singapore Pte. Ltd. | Storage layer for magnetic memory with high thermal stability |
| US9472753B1 (en) | 2015-06-02 | 2016-10-18 | HGST Netherlands B.V. | Method for fabricating MRAM bits on a tight pitch |
| US9666790B2 (en) | 2015-07-17 | 2017-05-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Manufacturing techniques and corresponding devices for magnetic tunnel junction devices |
| KR102399342B1 (ko) * | 2015-08-21 | 2022-05-19 | 삼성전자주식회사 | 메모리 장치 및 그 제조 방법 |
| US10198402B1 (en) | 2015-08-28 | 2019-02-05 | University Of South Florida | Magnetic coprocessor and method of use |
| EP3341324B1 (en) * | 2015-08-28 | 2021-09-29 | University Of South Florida | Magnetic coprocessor and method of use |
| US10297745B2 (en) | 2015-11-02 | 2019-05-21 | Globalfoundries Singapore Pte. Ltd. | Composite spacer layer for magnetoresistive memory |
| US9929087B2 (en) * | 2015-11-16 | 2018-03-27 | Taiwan Semiconductor Manufacturing Co., Ltd | Enhancing integrated circuit density with active atomic reservoir |
| JP6597415B2 (ja) * | 2016-03-07 | 2019-10-30 | 株式会社デンソー | 情報処理装置及びプログラム |
| US10644140B2 (en) * | 2016-06-30 | 2020-05-05 | Intel Corporation | Integrated circuit die having back-end-of-line transistors |
| KR102651851B1 (ko) | 2016-12-06 | 2024-04-01 | 삼성전자주식회사 | 반도체 소자 |
| KR102385921B1 (ko) * | 2017-06-07 | 2022-04-14 | 삼성전자주식회사 | 반도체 소자 |
| US10665521B2 (en) * | 2017-08-29 | 2020-05-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Planar passivation layers |
| US10741748B2 (en) | 2018-06-25 | 2020-08-11 | International Business Machines Corporation | Back end of line metallization structures |
| US11374170B2 (en) * | 2018-09-25 | 2022-06-28 | Applied Materials, Inc. | Methods to form top contact to a magnetic tunnel junction |
| US11233191B2 (en) | 2018-09-26 | 2022-01-25 | Globalfoundries U.S. Inc. | Integrated circuits with embedded memory structures and methods for fabricating the same |
| CN111384234B (zh) * | 2018-12-27 | 2023-07-04 | 联华电子股份有限公司 | 磁阻式随机存取存储器的布局图案 |
| CN111435672B (zh) * | 2019-01-14 | 2024-03-19 | 联华电子股份有限公司 | 磁阻式随机存取存储器结构及其制作方法 |
| US11075161B2 (en) | 2019-06-13 | 2021-07-27 | International Business Machines Corporation | Large via buffer |
| US11183503B2 (en) | 2019-07-31 | 2021-11-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory cell having top and bottom electrodes defining recesses |
| CN112885961B (zh) * | 2019-11-29 | 2023-03-24 | 上海新微技术研发中心有限公司 | 一种sot-mram器件及其制作方法 |
| US11805704B2 (en) * | 2020-05-08 | 2023-10-31 | International Business Machines Corporation | Via interconnects for a magnetoresistive random-access memory device |
| US11980039B2 (en) | 2021-06-16 | 2024-05-07 | International Business Machines Corporation | Wide-base magnetic tunnel junction device with sidewall polymer spacer |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1132918A2 (en) * | 2000-02-29 | 2001-09-12 | Hewlett-Packard Company | Improved reference layer structure in a magnetic storage cell |
| US20020173152A1 (en) * | 2001-05-15 | 2002-11-21 | Anseime Chen | Method for planarizing barc layer in dual damascene process |
| US20050277206A1 (en) * | 2004-06-11 | 2005-12-15 | International Business Machines Corporation | Structure and method of patterning a magnetic tunnel junction stack for a magneto-resistive random access memory |
| US20050280040A1 (en) * | 2004-06-17 | 2005-12-22 | Ihar Kasko | Methods of patterning a magnetic stack of a magnetic memory cell and structures thereof |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5435608A (en) | 1994-06-17 | 1995-07-25 | General Electric Company | Radiation imager with common passivation dielectric for gate electrode and photosensor |
| JP3677455B2 (ja) | 2001-02-13 | 2005-08-03 | Ｎｅｃエレクトロニクス株式会社 | 不揮発性磁気記憶装置およびその製造方法 |
| JP2004146687A (ja) | 2002-10-25 | 2004-05-20 | Toshiba Corp | 磁気記憶装置及びその製造方法 |
| ATE405950T1 (de) | 2003-06-24 | 2008-09-15 | Ibm | Selbstausgerichtete leitfähige linien für magnetische direktzugriffsspeicherbausteine auf fet-basis und herstellungsverfahren dafür |
| KR100568512B1 (ko) | 2003-09-29 | 2006-04-07 | 삼성전자주식회사 | 열발생층을 갖는 자기열 램셀들 및 이를 구동시키는 방법들 |
| KR100835275B1 (ko) | 2004-08-12 | 2008-06-05 | 삼성전자주식회사 | 스핀 주입 메카니즘을 사용하여 자기램 소자를 구동시키는방법들 |
| WO2006070803A1 (ja) | 2004-12-28 | 2006-07-06 | Nec Corporation | 磁気ランダムアクセスメモリ及びその製造方法 |
| KR100719345B1 (ko) * | 2005-04-18 | 2007-05-17 | 삼성전자주식회사 | 자기 기억 장치의 형성 방법 |
| US7502253B2 (en) | 2006-08-28 | 2009-03-10 | Everspin Technologies, Inc. | Spin-transfer based MRAM with reduced critical current density |
-
2009
- 2009-01-19 US US12/355,941 patent/US8564079B2/en not_active Expired - Fee Related
- 2009-04-20 KR KR1020107026075A patent/KR101153499B1/ko not_active IP Right Cessation
- 2009-04-20 WO PCT/US2009/041132 patent/WO2009131944A1/en active Application Filing
- 2009-04-20 JP JP2011506381A patent/JP2011519165A/ja not_active Ceased
- 2009-04-20 CN CN2009801138904A patent/CN102017208B/zh not_active Expired - Fee Related
- 2009-04-20 EP EP09734204A patent/EP2269243A1/en not_active Withdrawn
- 2009-04-21 TW TW098113263A patent/TW201010149A/zh unknown
-
2013
- 2013-09-25 US US14/036,409 patent/US20140015080A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1132918A2 (en) * | 2000-02-29 | 2001-09-12 | Hewlett-Packard Company | Improved reference layer structure in a magnetic storage cell |
| US20020173152A1 (en) * | 2001-05-15 | 2002-11-21 | Anseime Chen | Method for planarizing barc layer in dual damascene process |
| US20050277206A1 (en) * | 2004-06-11 | 2005-12-15 | International Business Machines Corporation | Structure and method of patterning a magnetic tunnel junction stack for a magneto-resistive random access memory |
| US20050280040A1 (en) * | 2004-06-17 | 2005-12-22 | Ihar Kasko | Methods of patterning a magnetic stack of a magnetic memory cell and structures thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140015080A1 (en) | 2014-01-16 |
| US20090261434A1 (en) | 2009-10-22 |
| WO2009131944A1 (en) | 2009-10-29 |
| CN102017208A (zh) | 2011-04-13 |
| US8564079B2 (en) | 2013-10-22 |
| KR101153499B1 (ko) | 2012-06-12 |
| EP2269243A1 (en) | 2011-01-05 |
| JP2011519165A (ja) | 2011-06-30 |
| KR20110002868A (ko) | 2011-01-10 |
| TW201010149A (en) | 2010-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102017208B (zh) | 自旋力矩转移磁性隧道结架构和集成 | |
| KR101200008B1 (ko) | ２개의 마스크들을 사용하여 자기 터널 접합 엘리먼트를 제조하기 위한 방법 | |
| US9490424B2 (en) | Sub-lithographic patterning of magnetic tunneling junction devices | |
| JP5559146B2 (ja) | 単一のマスクを使用して磁気トンネル接合を形成する方法 | |
| US7885105B2 (en) | Magnetic tunnel junction cell including multiple vertical magnetic domains | |
| CN101978426B (zh) | 存储器单元和将磁存储器单元屏蔽开磁场的方法 | |
| WO2019135743A1 (en) | Filter layer for an in-plane top synthetic antiferromagnet (saf) stack for a spin orbit torque (sot) memory | |
| TW498326B (en) | Formation method of magneto-resistance RAM with magnetic tunnel junction |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20131211 Termination date: 20150420 |
|
| EXPY | Termination of patent right or utility model |