CN102011191A - GaN单晶衬底、基于GaN的半导体器件及它们的制造方法 - Google Patents

GaN单晶衬底、基于GaN的半导体器件及它们的制造方法 Download PDF

Info

Publication number
CN102011191A
CN102011191A CN2010102433131A CN201010243313A CN102011191A CN 102011191 A CN102011191 A CN 102011191A CN 2010102433131 A CN2010102433131 A CN 2010102433131A CN 201010243313 A CN201010243313 A CN 201010243313A CN 102011191 A CN102011191 A CN 102011191A
Authority
CN
China
Prior art keywords
gan
interarea
face
single crystalline
crystalline substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102433131A
Other languages
English (en)
Other versions
CN102011191B (zh
Inventor
藤原伸介
上松康二
长田英树
中畑成二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Chemical Corp
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2009204978A external-priority patent/JP5549158B2/ja
Priority claimed from JP2009204977A external-priority patent/JP5549157B2/ja
Priority claimed from JP2009227496A external-priority patent/JP5471251B2/ja
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN102011191A publication Critical patent/CN102011191A/zh
Application granted granted Critical
Publication of CN102011191B publication Critical patent/CN102011191B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供GaN单晶衬底、基于GaN的半导体器件及它们的制造方法。所述GaN单晶衬底具有面积为10cm2以上的主面，所述主面具有相对于(0001)面和(000-1)面中的一个面以65°～85°倾斜的面取向，所述衬底具有在所述主面中载流子浓度基本均匀分布、在所述主面中位错密度基本均匀分布和光弹性变形值不超过5×10-5中的至少一种特性，所述光弹性变形值通过在25℃环境温度下在垂直于所述主面施加光时在所述主面中任意点处的光弹性测得。因此，能够获得GaN单晶衬底，所述GaN单晶衬底适用于制造具有小的特性偏差的基于GaN的半导体器件。

Description

GaN单晶衬底、基于GaN的半导体器件及它们的制造方法
技术领域
本发明涉及适用于制造特性偏差小的基于GaN的半导体器件的GaN单晶衬底，特别涉及如下GaN单晶衬底，其具有大的面积，且其主面的面取向不同于(0001)和(000-1)(即不同于{0001})，并具有主面中载流子浓度基本均匀分布、主面中位错密度基本均匀分布、和主面中光弹性变形(photoelasticity distortion)小中的至少一种特性，所述光弹性变形为通过光测弹性法测得的变形，本发明还涉及制造所述GaN单晶衬底的方法。另外，本发明涉及基于GaN的半导体器件和制造所述基于GaN的半导体器件的方法，所述基于GaN的半导体器件包括上述GaN单晶衬底和在所述衬底主面上形成的至少一个基于GaN的半导体层。
背景技术
通常，利用气相法如HVPE(氢化物气相外延)和MOCVD(有机金属化学气相沉积)、以及液相法如助熔剂法在主面为(0001)面的蓝宝石衬底的主面上或者在主面为(111)A面的GaAs衬底的主面上生长晶体，从而制造适用于发光器件、电子器件、半导体传感器等的III族氮化物晶体。因此，通常所获得的III族氮化物晶体具有面取向为{0001}的主面。
关于包含主面面取向为{0001}的III族氮化物晶体的衬底和在所述主面上的MQW(多量子阱)结构的发光层的发光器件，在所述III族氮化物晶体的<0001>方向上的极性引起发光层中的自发极化，导致巨大的发光蓝移和劣化的发光效能。因此，需要主面面取向不同于{0001}的III族氮化物晶体。
为了满足这种需要，日本特开2008-143772号公报(专利文献1)公开了一种制造如下III族氮化物晶体的方法，其主面的面取向具有相对于面取向{1-10X}(其中X为0以上的整数)、{11-2Y}(其中Y为0以上的整数)和{HK-(H+K)0}(其中H和K各自为不同于0的整数)中的一种面取向具有5°以下的偏离角(off angle)，具体地，所述主面的面取向为{1-100}、{11-20}、{1-102}、{11-22}、{12-30}和{23-50}中的一种。
即使使用日本特开2008-143772号公报(专利文献1)中公开的制造方法，在面取向为{1-100}、{11-20}或{23-50}的主面上生长的III族氮化物晶体仍发生部分多晶化(polycrystallized)，造成难以获得大面积单晶衬底的问题。而且，在面取向为{1-102}或{11-22}的主面上生长的III族氮化物晶体的晶体生长表面处，产生具有面取向{0001}的小平面和具有不同于{0001}的面取向的小平面。
本文中，从面取向为{0001}的小平面中提取杂质的效率与面取向不同于{0001}的小平面明显不同。因此，产生的问题在于，在已经生长的III族氮化物晶体的主面中，载流子浓度发生巨大变化且比电阻发生巨大变化，因此，使用这种衬底的半导体器件的特性发生巨大变化。
此外，在具有{0001}面取向的小平面为晶体生长表面的生长部分中，位错沿垂直于{0001}面的方向(即<0001>方向)传播。在面取向不同于{0001}的小平面为晶体生长表面的生长部分中，位错沿平行于{0001}面的方向传播。因此，产生的问题在于，在生长的III族氮化物晶体的主面中位错密度发生巨大变化，由此，使用这种衬底的半导体器件的特性发生巨大变化。
此外，因为在生长的III族氮化物晶体的主面中位错密度发生巨大变化，所以由这种III族氮化物晶体制成的III族氮化物晶体衬底具有如下主面，其中发生变形的微观变化，造成发生巨大局部变形的问题。
日本特开2005-101475号公报(专利文献2)公开了具有基本均匀分布的载流子浓度的基于III-V族氮化物的半导体衬底(具体地为自立式GaN衬底)、以及制造所述半导体衬底的方法。尽管日本特开2005-101475号公报(专利文献2)公开了，关于主面面取向为(0001)的基于III-V族氮化物的半导体衬底，使得晶体生长平坦化以提供基本均匀分布的载流子浓度，但是关于主面面取向不是(0001)的基于III-V族氮化物的半导体衬底，专利文献2并未公开或提出使得载流子浓度的分布基本均匀。
此外，日本特开2006-052102号公报(专利文献3)公开了具有基本均匀分布的位错密度的基于III-V族氮化物的半导体衬底(具体地为自立式GaN衬底)、以及制造所述半导体衬底的方法。日本特开2006-052102号公报(专利文献3)公开了，关于主面面取向为(0001)的基于III-V族氮化物的半导体衬底，在生长晶体的同时，在生长界面处产生凹面，使得生长界面平坦化，并进一步在平坦化的生长界面上生长晶体，使得位错密度的分布基本均匀。然而，对于主面面取向不是{0001}的III-V族氮化物半导体衬底，专利文献3未公开或提出，使得位错密度分布基本均匀。
日本特开2002-299741号公报(专利文献4)公开了具有5×10-5以下的光弹性变形值的GaN单晶衬底，所述光弹性变形值通过衬底主面中的光弹性测得。日本特开2002-299741号公报(专利文献4)仅公开了关于主面面取向为(0001)的GaN单晶衬底，主面中的光弹性变形值为5×10-5以下，但关于主面面取向不是(0001)和(000-1)的GaN单晶衬底，对比文献4未公开或提出主面中光弹性变形值的最大值和偏差。
发明内容
本发明的目的是解决上述问题，并提供适合制造如下基于GaN的半导体器件的GaN单晶衬底，所述半导体器件具有优异特性且特性均匀分布，具体地，本发明提供如下GaN单晶衬底，其具有大的面积且其主面面取向不同于(0001)和(000-1)，并具有主面中载流子浓度基本均匀分布、主面中位错密度基本均匀分布和主面中光弹性变形小中的至少一种特性，所述光弹性变形为通过光弹性测得的变形，本发明还涉及制造所述GaN单晶衬底的方法。另外，本发明的目的是，提供具有优异特性和特性均匀分布的基于GaN的半导体器件和制造所述基于GaN的半导体器件的方法，所述基于GaN的半导体器件包含上述GaN单晶衬底和在所述衬底的主面上形成的至少一个基于GaN的半导体层。
根据一个方面，本发明涉及主面面积为10cm2以上的GaN单晶衬底，所述主面具有相对于(0001)面和(000-1)面中的一个面以65°～85°倾斜的面取向，且所述衬底具有主面中载流子浓度基本均匀分布、主面中位错密度基本均匀分布且光弹性变形值为5×10-5以下中的至少一种特性，所述光弹性变形值通过在25℃环境温度下在垂直于主面施加光时在主面中任意点处的光弹性测得。
在本发明上述方面的GaN单晶衬底中，主面中的载流子浓度相对于主面中平均载流子浓度的偏差可以在±50％以内。而且，主面中比电阻的分布可以是基本均匀的。本文中，主面中的比电阻相对于主面中平均比电阻的偏差可以在±50％以内。此外，主面中的平均比电阻可以为0.1Ωcm以下。
在本发明上述方面的GaN单晶衬底中，主面中位错密度相对于主面中平均位错密度的偏差可以在±100％以内。而且，主面中的位错密度可以是5×106cm-2以下。
在本发明上述方面的GaN单晶衬底中，主面中光弹性变形值相对于主面中光弹性变形值的平均值的偏差可以在±100％以内。
在本发明上述方面的GaN单晶衬底中，主面的面取向相对于(0001)面和(000-1)面中的一个面可以在<10-10>方向上倾斜。此外，通过X射线衍射摇摆曲线测量(0002)和(20-20)面的组合以及(0002)和(22-40)面的组合中的一种组合而得到的X射线衍射峰的半宽度，在整个主面中可以为300弧秒以下。
根据另一个方面，本发明涉及制造上述方面的GaN单晶衬底的方法，包括如下步骤：准备主面面积为10cm2以上的GaN晶种衬底，所述主面具有相对于(0001)面和(000-1)面中的一个面以65°～85°倾斜的面取向；在所述GaN晶种衬底的主面上生长GaN单晶；以及通过沿平行于GaN晶种衬底主面的面对所述GaN单晶进行切割而形成所述GaN单晶衬底。
根据还一个方面，本发明涉及基于GaN的半导体器件，所述基于GaN的半导体器件包含上述方面的GaN单晶衬底以及在所述GaN单晶衬底主面上形成的至少一个基于GaN的半导体层。
根据又一个方面，本发明涉及制造基于GaN的半导体器件的方法，所述方法包括如下步骤：准备上述方面的GaN单晶衬底；以及在所述GaN单晶衬底的主面上生长至少一个基于GaN的半导体层。
参考附图，根据本发明的下列详细说明，将使得本发明的前述和其他目的、特征、方面和优点变得更加明显。
附图说明
图1为显示本发明一个方面的GaN单晶衬底实例的示意图。
图2为显示本发明一个方面测量GaN单晶衬底的光弹性变形值的方法实例的示意图。
图3为显示本发明另一个方面制造GaN单晶衬底的方法实例的示意图。此处，(A)和(B)显示了准备GaN晶种衬底的步骤，包括从GaN母晶切割出多个GaN母晶片(mother crystal piece)的子步和在横向上相互邻近地排列多个GaN母晶片的子步，(C)显示了生长GaN单晶的步骤，(D)显示了形成GaN单晶衬底的步骤。
图4为显示本发明另一个方面制造GaN单晶衬底的方法的另一个实例的示意性横截面图。此处，(A)显示了准备GaN晶种衬底的步骤，(B)显示了生长GaN单晶的步骤，(C)显示了形成GaN单晶衬底的步骤。
图5为显示在根据本发明另一个方面制造GaN单晶衬底的方法的另外实例中准备GaN晶种衬底步骤的实例的示意图。此处，(A)显示了从GaN母晶切割出多个GaN母晶片的子步，(B)显示了在横向上相互邻近地排列多个GaN母晶片的子步，(C)显示了生长GaN晶种的子步，(D)显示了形成GaN晶种衬底的子步。
图6为显示本发明另一方面制造GaN单晶衬底的方法的另外实例的示意性横截面图。此处，(A)显示了准备GaN晶种衬底的步骤，(B)显示了生长GaN单晶的步骤，(C)显示了形成GaN单晶衬底的步骤。
图7为显示在本发明一个方面的GaN单晶衬底中主面面取向相对于(0001)面和(000-1)面中的一个面的倾斜状态的示意图。此处，(A)显示了主面的面取向为{20-21}的情况，(B)显示了主面的面取向为{20-2-1}的情况，(C)显示了主面的面取向为{22-42}的情况，且(D)显示了主面的面取向为{22-4-2}的情况。
图8为显示本发明另外方面的基于GaN的半导体器件实例的示意性横截面图。
具体实施方式
在晶体学中，使用符号如(hkl)或(hkil)(米勒(Miller)符号)表示晶面的面取向。例如在形成GaN晶种衬底和GaN单晶衬底的六方晶系晶体如III族氮化物晶体中晶面的面取向用(hkil)表示。此处，h、k、i和l各自为被称作米勒指数的整数，并具有关系i＝-(h+k)。将具有面取向(hkil)的面称作(hkil)面。将垂直于(hkil)面的方向((hkil)面的法线)称作[hkil]方向。{hkil}代表包括(hkil)面取向和在晶体学上与其等价的面取向的一系列面取向。<hkil>代表包括[hkil]方向和在晶体学上与其等价的方向的一类方向。
此处，在III族氮化物晶体如GaN晶种和GaN单晶中，将III族元素原子面如镓(Ga)原子面和氮(N)原子面在<0001>方向上交替排列，因此所述晶体在<0001>方向上具有极性。在本发明中，设定晶轴，使得III族元素的原子面如镓原子面为(0001)面，且氮原子面为(000-1)面。
GaN单晶衬底
实施方案1
参考图1和2，本发明实施方案中的GaN单晶衬底20p包含具有10cm2以上面积的主面20pm。主面20pm的面取向相对于面20c以65°～85°倾斜，所述面20c为(0001)面和(000-1)面中的一个面。所述衬底具有主面20pm中载流子浓度基本均匀分布、主面20pm中位错密度基本均匀分布和光弹性变形值为5×10-5以下中的至少一种特性，其中所述光弹性变形值通过在25℃的环境温度下在垂直于主面20pm的方向上施加光L时在主面20pm中任意点处的光弹性测得。本实施方案中的GaN单晶衬底20p适用于制造具有优异特性且特性均匀分布的基于GaN的半导体器件。下面将给出本实施方案中GaN单晶衬底20p的更具体说明。
实施方案1A
参考图1，关于本实施方案中的GaN单晶衬底20p，主面20pm的面积为10cm2以上，主面20pm的面取向相对于面20c以65°～85°倾斜，所述面20c为(0001)面和(000-1)面中的一个面，且主面20pm中载流子浓度的分布基本均匀。
本实施方案中的GaN单晶衬底20p具有10cm2以上的大面积主面20pm。此外，主面20pm的面取向相对于面20c以65°～85°的倾斜角α倾斜，所述面20c为(0001)面和(000-1)面中的一个面，因此，使用这种GaN单晶衬底20p的基于GaN的半导体器件的发光蓝移受到抑制，且由此发光效能的劣化也受到抑制。鉴于此，主面20pm的面取向优选相对于面20c以70°～80°的倾斜角α倾斜，更优选相对于所述面以72°～78°的倾斜角α倾斜，所述面20c为(0001)面和(000-1)面中的一个面。此外，主面20pm中载流子浓度的分布基本均匀，因此，在使用这种GaN单晶衬底20p的基于GaN的半导体器件中，在所述器件主面中器件特性的分布基本均匀。
关于本实施方案中的GaN单晶衬底20p，主面20pm中载流子浓度分布基本均匀的事实意味着，在使用GaN单晶衬底的基于GaN的半导体器件的主面中器件特性的分布基本均匀，且例如通过主面20pm中载流子浓度相对于主面20pm中平均载流子浓度的偏差在±50％以内来表示。为了使在基于GaN的半导体器件主面中器件特性的分布更均匀，优选主面20pm中载流子浓度相对于主面20pm中平均载流子浓度的偏差在±30％以内。本文中，例如可以通过范德堡(van der Pauw)法，在主面20pm中沿两维方向并以2mm间距，测量GaN单晶衬底20p的主面20pm中的载流子浓度。
关于本实施方案中的GaN单晶衬底20p，为了使得器件特性的分布均匀，优选主面20pm中比电阻的分布基本均匀。本文中，在GaN单晶衬底20p的主面20pm中比电阻分布基本均匀的事实意味着，在使用GaN单晶衬底的基于GaN的半导体器件的主面中器件特性的分布基本均匀，且例如通过主面20pm中比电阻相对于主面中平均比电阻的偏差在±50％以内来表示。为了使基于GaN的半导体器件的主面中器件特性的分布更均匀，在GaN单晶衬底20p的主面20pm中比电阻相对于主面20pm中平均比电阻的偏差优选在±30％以内。此外，为了提高基于GaN的半导体器件的电导率，优选GaN单晶衬底20p的主面20pm中平均比电阻为0.1Ωcm以下。此处，例如通过范德堡法，在主面20pm中沿两维方向并以2mm间距，测量GaN单晶衬底20p的主面20pm中的比电阻。
关于本实施方案中的GaN单晶衬底20p，为了稳定地外延生长具有高结晶度的基于GaN的半导体层，优选主面20pm的面取向相对于面20c的倾斜方向为<10-10>方向，所述面20c为(0001)面和(000-1)面中的一个面。为了同样目的，优选地，通过X射线衍射摇摆曲线对(0002)和(20-20)面的组合以及(0002)和(22-40)面的组合中的一种组合进行测量而得到的X射线衍射峰的半宽度，在整个主面20pm上为300弧秒以下。X射线衍射峰的半宽度越小代表结晶度越高。
关于主面20pm的面取向为{h0kl}(h、k和l各自为不是0的整数)的GaN单晶衬底20p，用于X射线衍射摇摆曲线测量的衍射晶面可以为(0002)面和(20-20)面，或可以为(0002)面和(22-40)面。同样地，关于主面20pm的面取向为{hikl}(h、k、i和l各自为不是0的整数)的GaN单晶衬底20p，用于X射线衍射摇摆曲线测量的衍射晶面可以为(0002)面和(20-20)面，或可以为(0002)面和(22-40)面。例如，可以在主面20pm中沿两维方向并在2mm间距和1mm2的X射线照射面积下，在GaN单晶衬底20的整个主面20pm中实施X射线衍射摇摆曲线测量。
实施方案1B
参考图l，关于本实施方案中的GaN单晶衬底20p，主面20pm的面积为10cm2以上，主面20pm的面取向相对于面20c以65°～85°倾斜，所述面20c为(0001)面和(000-1)面中的一个面，且主面20pm中位错密度的分布基本均匀。
本实施方案中的GaN单晶衬底20p具有10cm2以上的大面积主面20pm。此外，主面20pm的面取向相对于面20c以65°～85°的倾斜角α倾斜，所述面20c为(0001)面和(000-1)面中的一个面，因此，使用这种GaN单晶衬底20p的基于GaN的半导体器件的发光蓝移受到抑制，且由此发光效能的劣化也受到抑制。鉴于此，主面20pm的面取向优选相对于面20c以70°～80°的倾斜角α倾斜，更优选相对于所述面以72°～78°的倾斜角α倾斜，所述面20c为(0001)面和(000-1)面中的一个面。此外，主面20pm中位错密度的分布基本均匀，因此，在使用这种GaN单晶衬底20p的基于GaN的半导体器件中，在所述器件的主面中器件特性的分布基本均匀。
关于本实施方案中的GaN单晶衬底20p，主面20pm中位错密度分布基本均匀的事实意味着，在使用这种GaN单晶衬底的基于GaN的半导体器件的主面中器件特性的分布基本均匀，且例如通过GaN单晶衬底20p的主面20pm中位错密度相对于主面20pm中平均位错密度的偏差在±100％以内来表示。为了使在基于GaN的半导体器件的主面中器件特性的分布更加均匀，优选在GaN单晶衬底20p的主面20pm中的位错密度相对于主面20pm中平均位错密度的偏差在-100％～+70％以内，更优选在-100％～+50％以内。本文中，例如可以通过CL(阴极射线发光)法，在主面20pm中沿两维方向并以2mm间距，对于100μm×100μm的测量面积测量GaN单晶衬底20p的主面20pm中的位错密度。
关于本实施方案中的GaN单晶衬底20p，为了外延生长具有高结晶度的基于GaN的半导体层，主面20pm中的位错密度在最大位错密度处为优选不超过5×106cm-2，更优选不超过1×10-6cm-2。
关于本实施方案中的GaN单晶衬底20p，为了稳定地外延生长具有高结晶度的基于GaN的半导体层，优选主面20pm的面取向相对于面20c的倾斜方向为<10-10>方向，所述面20c为(0001)面和(000-1)面中的一个面。为了同样目的，优选地，通过X射线衍射摇摆曲线对(0002)和(20-20)面的组合以及(0002)和(22-40)面的组合中的一种组合进行测量而得到的X射线衍射峰的半宽度，在整个主面20pm上为300弧秒以下。X射线衍射峰的半宽度越小代表结晶度越高。
关于主面20pm的面取向为{h0kl}(h、k和l各自为不是0的整数)的GaN单晶衬底20p，用于X射线衍射摇摆曲线测量的衍射晶面可以为(0002)面和(20-20)面，或可以为(0002)面和(22-40)面。同样地，关于主面20pm的面取向为{hikl}(h、k、i和l各自为不是0的整数)的GaN单晶衬底20p，用于X射线衍射摇摆曲线测量的衍射晶面可以为(0002)面和(20-20)面，或可以为(0002)面和(22-40)面。例如，可以在主面20pm中沿两维方向并在2mm间距和1mm2的X射线照射面积下，在GaN单晶衬底20的整个主面20pm中实施X射线衍射摇摆曲线测量。
实施方案1C
参考图1，关于本发明实施方案中的GaN单晶衬底20p，主面20pm的面积为10cm2以上，主面20pm的面取向相对于面20c以65°～85°倾斜，所述面20c为(0001)面和(000-1)面中的一个面，且光弹性变形值为不大于5×10-5，其中所述光弹性变形值通过在25℃的环境温度下，在垂直于主面20pm施加光时在主面20pm中任意点处的光弹性测得。
本实施方案中的GaN单晶衬底20p具有10cm2以上的大面积主面20pm。此外，主面20pm的面取向相对于面20c以65°～85°的倾斜角α倾斜，所述面20c为(0001)面和(000-1)面中的一个面，因此，使用这种GaN单晶衬底20p的基于GaN的半导体器件的发光蓝移受到抑制，且由此发光效能的劣化也受到抑制。鉴于此，主面20pm的面取向优选相对于面20c以70°～80°的倾斜角α倾斜，更优选相对于所述面以72°～78°的倾斜角α倾斜，所述面20c为(0001)面和(000-1)面中的一个面。此外，光弹性变形值为不大于5×10-5，其中所述光弹性变形值通过在25℃的环境温度下，在垂直于主面20pm施加光时在主面20pm中任意点处的光弹性测得，因此，关于使用这种GaN单晶衬底20p的基于GaN的半导体器件，预期有大量效果，所述效果包括例如，在器件制造期间不易产生裂纹的效果、在外延生长基于GaN的半导体层中翘曲减少且温度均匀性提高的效果、器件的解理特性提高的效果、以及衬底和器件的研磨品质提高的效果。鉴于此，所述光弹性变形值更优选为不超过2×10-5，还更优选不超过1×10-5。
本文中，光弹性是指弹性物体的内应力σ造成不同的光折射率的现象，即内应力σ的各向异性使得在物体中产生双折射的现象。据认为，存在相互垂直的三个应力主轴(x轴、y轴、z轴)，且垂直于GaN单晶衬底主面的方向轴为z轴。参考图2，借助于起偏器30和λ/4板40，在垂直于厚度为t的GaN单晶衬底20p的主面20pm的方向上施加波长为λ的光L(波长λ的单色光、或峰值波长λ的多色光或白光)，并通过λ/4板50和检偏器60对透过GaN单晶衬底的光进行观察。然后，观察偏振光的两种成分，其具有不同的相位且相互正交。本文中，λ/4板为具有使得光的相位发生位移(例如延迟)的功能的器件，所述光具有垂直偏振面的两种成分。
所观察到的两种偏振光成分的相位差δ用下式(1)表示，其中在x轴和z轴方向上具有各自的内应力σx和σy，且具有在这些方向上的偏振面的光成分具有各自的折射率变化Δnx和Δny，所述式使用光弹性系数C、光波长λ以及GaN单晶衬底的厚度t，所述光弹性系数C为由于单位应力的增加而造成的折射率的变化率：
δ＝2πt(Δnx-Δny)/λ＝2πtC(σx-σy)/λ    (1)
其中，Δnx＝Cσx，且Δny＝Cσy。本文中，通过式(1)中的C(σx-σy)来定义光弹性变形值。使得起偏器的偏振面与作为内应力主轴的x轴和y轴中的一个平行，并测量在检偏器的偏振面与起偏器的偏振面正交时透射光的量、以及在检偏器的偏振面与起偏器的偏振面平行时透射光的量，由表示测得的量之间比例的值来确定相位差δ，另外，由式(1)确定光弹性变形值C(σx-σy)。应注意，光弹性系数C为根据测量时晶体的类型和结构、以及环境温度而确定的一个常数，且在测量时，如果晶体类型相同、晶体结构相同且环境温度相同，则所述光弹性系数C的值相同。在日本特开2002-299741号公报中公开了确定光弹性变形值C(σx-σy)的方法的细节。
关于本实施方案中的GaN单晶衬底20p，为了稳定地外延生长高结晶度的基于GaN的半导体层，优选主面20pm的面取向相对于面20c的倾斜方向为<10-10>方向，所述面20c为(0001)面和(000-1)面中的一个面。为了生长高结晶度的基于GaN的半导体层，主面20pm中光弹性变形值相对于主面20pm中光弹性变形值的平均值的偏差优选在±100％以内，更优选-100％～+85％。本文中，可以在主面20pm中沿二维方向并以2mm间距，测量在GaN单晶衬底20p的主面20pm中任意点处的光弹性变形值。
制造GaN单晶衬底的方法
实施方案2
参考图3～6，本发明另一个实施方案中制造GaN单晶衬底的方法为制造实施方案1中GaN单晶衬底20p的方法，所述方法包括如下步骤：准备GaN晶种衬底10p的步骤，所述GaN晶种衬底10p具有10cm2以上面积的主面10pm，所述主面10pm具有相对于面1c、10c以65°～85°倾斜的面取向，所述面1c、10c为(0001)面和(000-1)面中的一个面；在GaN晶种衬底10p的主面10pm上生长GaN单晶20的步骤；以及通过沿与GaN晶种衬底10p的主面10pm平行的面对GaN单晶20进行切割而形成GaN单晶衬底20p的步骤。本实施方案中制造GaN单晶衬底的方法提供了适用于制造具有优异特性且特性均匀分布的基于GaN的半导体器件的GaN单晶衬底。将对制造各个实施方案1A、1B和1C中GaN单晶衬底的方法进行更具体地说明。
实施方案2A
参考图3和4，本实施方案中制造GaN单晶衬底的方法为制造实施方案1A中GaN单晶衬底20p的方法，所述方法包括如下步骤：准备GaN晶种衬底10p的步骤，所述GaN晶种衬底10p具有10cm2以上面积的主面10pm，所述主面10pm具有相对于面1c、10c以65°～85°倾斜的面取向，所述面1c、10c为(0001)面和(000-1)面中的一个面(图3(A)～(B)、图4(A))；在GaN晶种衬底10p的主面10pm上生长GaN单晶20的步骤(图3(C)、图4(B))；以及通过沿与GaN晶种衬底10p的主面10pm平行的面20u、20v对GaN单晶20进行切割而形成GaN单晶衬底的步骤(图3(D)、图4(C))。本实施方案中制造GaN单晶衬底的方法包括上述步骤，从而能够有效地制造实施方案1A中的GaN单晶衬底。
实施方案2A的实施例I
参考图3，对本实施方案中制造GaN单晶衬底的方法的实例(下文中以实施例I表示)进行说明。
参考图3(A)和(B)，在实施例I中，准备GaN晶种衬底10p的步骤包括如下子步：从GaN母晶1切割出多个GaN母晶片1p的子步，所述GaN母晶片1p的主面1pm各自具有相对于面1c以65°～85°的倾斜角α倾斜的面取向，所述面1c为(0001)面和(000-1)面中的一个面(图3(A))；和形成GaN晶种衬底10p的子步，所述GaN晶种衬底10p具有面积为10cm2以上的主面10pm，所述主面10pm具有相对于面1c以65°～85°的倾斜角α倾斜的面取向，所述面1c为(0001)面和(000-1)面中的一个面，通过在横向上相互邻近地排列多个GaN母晶片1p而形成所述GaN晶种衬底10p，使得所述母晶片的各个主面1pm相互平行，且所述母晶片的各个[0001]方向相互平行(图3(B))。
首先，参考图3(A)，在切割出多个GaN母晶片1p的子步中，沿与面取向{hkil}平行的面将GaN母晶1切割出多个GaN母晶片1p，所述面取向{hkil}相对于面1c以65°～85°的倾斜角α倾斜，所述面1c为GaN母晶1的(0001)面和(000-1)面中的一个面(沿垂直于<hkil>方向的面)。本文中，能通过X射线衍射测量倾斜角α。
未将用于上述步骤中的GaN母晶1限制为一种特定母晶，例如可以为通过常用方法制造的任意一种，从而在具有(0001)面主面的蓝宝石衬底或具有(111)A面主面的GaAs衬底的主面上生长晶体，所述常用方法即为气相法如HVPE和MOCVD、以及液相法如助熔剂法中的任意一种方法。因此，尽管未将GaN母晶1限制为特殊的一种，但是所述母晶通常具有(0001)面主面。为了降低位错密度并提高结晶度，优选通过小平面生长法生长这种GaN母晶1，所述小平面生长法的特征在于，在生长晶体的表面(晶体生长表面)上形成小平面，并在不掩埋所述小平面的条件下生长所述晶体，如同在日本特开2001-102307号公报中所公开的。
从GaN母晶1切割出多个GaN母晶片1p的方法不限为特定方法，例如可使用多种手段如线锯、内周刀刃(inner peripheral blade)、外周刀刃(outer peripheral blade)或激光中的任意一种。
为了生长高结晶度的GaN单晶20，多个GaN母晶片1p的主面1pm和侧面中各个面的平均粗糙度Ra优选不超过50nm，更优选不超过5nm。表面的平均粗糙度Ra是指由JIS B 0601：2001规定的算术平均粗糙度Ra，具体地，是指通过如下确定的值：从粗糙度曲线中沿平均线延伸的方向上除去一部分基准长度，计算在所述除去部分中从平均线到粗糙度曲线的距离之和(各个偏差的绝对值)，并用所述和除以基准长度。通过AFM(原子力显微镜)等手段能够测量表面的平均粗糙度Ra。
为了使得多个GaN母晶片1p的主面1pm和侧面中的各个面的平均粗糙度Ra优选不超过50nm、更优选不超过5nm，优选多个切割出的GaN母晶片1p各自具有被研削(ground)和/或研磨过(polished)的主面1pm和侧面。研磨包括机械研磨、CMP(化学机械研磨)等。
然后，参考图3(B)，在形成GaN晶种衬底10p的子步中，在横向上相互邻近地排列多个切割出的GaN母晶片1p，使得母晶片的各个主面1pm相互平行，且其各个[0001]方向相同。由此，形成具有主面10pm的GaN晶种衬底10p，所述主面10pm具有10cm2以上的面积并具有相对于面1c以65°～85°倾斜的面取向，所述面1c为(0001)面和(000-1)面中的一个面。
关于多个GaN母晶片1p，如果主面1pm和晶轴之间形成的各个角在以上述方式形成的GaN晶种衬底10p的主面10pm中不均匀，则在GaN晶种衬底10p的主面10pm上生长的GaN单晶的化学组成在与GaN晶种衬底10p的主面10pm平行的面中不均匀。因此，横向排列多个GaN母晶片1p，使得这些母晶片的各个主面1pm相互平行。只要这些母晶片的各个主面1pm相互平行，则所述主面可不必在同一面上。然而，相互邻近的两个GaN母晶片1p的各个主面1pm之间的水平差ΔT(未示出)，优选不超过0.1mm，更优选不超过0.01mm。
此外，关于多个GaN母晶片1p，为了使得这些母晶片具有相同的晶体取向并因此获得更均匀的晶体生长，横向排列所述GaN母晶片，使得这些母晶片的各个[0001]方向相同。另外，相互邻近地排列多个GaN母晶片1p，这是因为衬底之间的间隙(如果存在)会劣化在所述间隙上生长的晶体的结晶度。
然后，参考图3(C)，在GaN晶种衬底10p的主面10pm上生长GaN单晶20的步骤中，生长GaN单晶20的方法不限于特殊方法。为了外延生长GaN单晶，优选使用气相法如HVPE和MOCVD、以及液相法如助熔剂法中的任意一种。在晶体生长方法中，优选HVPE法，这是因为其提供高的晶体生长速度。
当已经在GaN晶种衬底10p的主面10pm上生长了GaN单晶20时，GaN单晶20的晶体生长表面20g宏观上与GaN晶种衬底10p的主面10pm平行。然而，微观上，在晶体生长表面20g处形成与GaN晶种衬底10p的主面10pm不平行的多个小平面20fa、20fb。这种多个小平面20fa、20fb各自具有相互不同的面取向。即，用包括小平面20fa、20fb的晶体生长表面20g生长GaN单晶20，所述小平面20fa、20fb各自具有相互不同的面取向。本文中，由于小平面20fa和小平面20fb的面取向不同，所以各自从这些小平面中提取的杂质的浓度相互不同。因此，在GaN晶种衬底10p的主面10pm上生长的GaN单晶20中，在与GaN晶种衬底10p的主面10pm平行的面中产生载流子浓度的偏差。
此时，如果GaN晶种衬底10p的主面10pm的面取向相对于面1c(所述面1c为(0001)面和(000-1)面中的一个面)的倾斜小，例如，如果倾斜角α小于65°，那么在该主面10pm上生长的GaN单晶20的晶体生长表面20g相应地伴随有具有面取向(0001)或(000-1)的小平面20fa和具有不同于小平面20fa的面取向的小平面20fb。本文中，从具有面取向(0001)或(000-1)的小平面20fa中提取的杂质的浓度，与从具有不同于(0001)和(000-1)的面取向的小平面20fb中提取的杂质的浓度明显不同。因此，在主面10pm的面取向相对于面1c(所述面1c为(0001)面和(000-1)面中的一个面)的倾斜小的GaN晶种衬底10p的主面10pm上生长的GaN单晶20中，在与GaN晶种衬底10p的主面10pm平行的面中载流子浓度在很大范围内发生变化。
相反，如果GaN晶种衬底10p的主面10pm的面取向相对于面1c(所述面1c为(0001)面和(000-1)面中的一个面)的倾斜大且接近于直角，例如如果倾斜角α大于85°，则在主面10pm上生长的GaN单晶20的晶体生长表面20g处主要产生具有垂直于(0001)的面取向的小平面20fb。因此，所生长的GaN单晶20发生部分多晶化，导致在GaN单晶20中产生裂纹。
鉴于上述问题，为了制造在主面20pm中具有基本均匀分布的载流子浓度的GaN单晶衬底20p，要求GaN晶种衬底10p的主面10pm的面取向具有相对于面1c为65°～85°的倾斜角α，所述面1c为(0001)面和(000-1)面中的一个面，所述倾斜角优选为70°～80°，更优选72°～78°。
然后参考图3(C)和(D)，在通过沿平行于GaN晶种衬底10p的主面10pm的面20u、20v对GaN单晶20进行切割而形成GaN单晶衬底20p的步骤中，未将从GaN单晶20切割出GaN单晶衬底20p的方法限制为特殊方法，例如可使用各种手段如线锯、内周刀刃、外周刀刃或激光中的任意一种。本文中，根据目的，用于沿着其切割出GaN单晶衬底20p的面可以适当地相对于与GaN晶种衬底10p的主面平行的位置发生位移。
为了生长高结晶度的基于GaN的半导体层，GaN单晶衬底20p的主面20pm的平均粗糙度Ra优选为不超过50nm，更优选不超过5nm。测量表面平均粗糙度Ra的定义和方式与上述类似。为了使得GaN单晶衬底20p的主面20pm的平均粗糙度Ra优选不超过50nm且更优选不超过5nm，优选切割出的GaN单晶衬底20p具有被研削和/或研磨过的主面20pm和侧面。研磨包括机械研磨、CMP(化学机械研磨)等。
通过上述步骤，得到GaN单晶衬底20p，其具有面积为10cm2以上的主面20pm且所述主面20pm具有相对于面20c以65°～85°倾斜的面取向，所述面20c为(0001)面和(000-1)面中的一个面，且所述GaN单晶衬底20p具有在主面20pm中基本均匀分布的载流子浓度(例如，主面20pm中的载流子浓度相对于该主面20pm中平均载流子浓度的偏差在±50％以内)。
实施方案2A的实施例II
参考图4，对本实施方案中制造GaN单晶衬底的方法的另一个实例(下文中以实施例II表示)进行说明。
参考图4(A)，在实施例II中，在准备GaN晶种衬底10p的步骤中，准备上述实施例I中制造的GaN单晶衬底。即，作为GaN晶种衬底10p，使用在上述实施例I中制造的GaN单晶衬底。在上述实施例I中制造的GaN单晶衬底具有面积为10cm2以上的主面且所述主面具有相对于面10c以65°～85°倾斜的面取向，所述面10c为(0001)面和(000-1)面中的一个面，此外，所述GaN单晶衬底具有在主面中均匀分布的载流子浓度(例如，主面中载流子浓度相对于该主面中平均载流子浓度的偏差在±50％以内)。由此，能够制造实施方案1A中的GaN单晶衬底。
然后，参考图4(B)，除了由一个GaN单晶衬底代替多个GaN母晶片来形成GaN晶种衬底10p之外，在GaN晶种衬底10p的主面10pm上生长GaN单晶20的步骤与上述实施例I中的相同。
接下来，参考图4(B)和(C)，通过沿与GaN晶种衬底10p的主面10pm平行的面对GaN单晶20进行切割而形成GaN单晶衬底20p的步骤与上述实施例I中的类似。本文中，根据目的，用于沿着其切割出GaN单晶衬底20p的面可适当地相对于与GaN晶种衬底10p的主面平行的位置发生位移。
通过上述步骤，得到了GaN单晶衬底20p，其具有面积为10cm2以上的主面20pm，且所述主面具有相对于面20c以65°～85°倾斜的面取向，所述面20c为(0001)面和(000-1)面中的一个面，且所述GaN单晶衬底20p具有在主面20pm中基本均匀分布的载流子浓度(例如，主面20pm中载流子浓度相对于该主面20pm中平均载流子浓度的偏差在±50％以内)。
如果能够从厚的GaN母晶上切割出具有如下主面的衬底，所述主面具有相对于(0001)面和(000-1)面中的一个面以65°～85°的倾斜角α倾斜的面取向并具有10cm2以上的大面积，则可将所述衬底用作GaN晶种衬底。然而，对于这种方法，制造大面积的GaN晶种衬底是非常困难和麻烦的。因此，与上述实施方案2A中的实施例I相同，从单个GaN母晶中切割出多个GaN母晶片并对所述多个GaN母晶片进行排列以形成GaN晶种衬底是重要的。
实施方案2B
参考图5和6，本实施方案中制造GaN单晶衬底的方法为制造实施方案1B或1C中GaN单晶衬底20p的方法，所述方法包括如下步骤：准备GaN晶种衬底10p的步骤，所述GaN晶种衬底10p具有面积为10cm2以上的主面10pm，所述主面10pm具有相对于面1c、10c以65°～85°倾斜的面取向，所述面1c、10c为(0001)面和(000-1)面中的一个面(图5(A)～(D)、图6(A))；在GaN晶种衬底10p的主面10pm上生长GaN单晶20的步骤(图6(B))；以及通过沿与GaN晶种衬底10p的主面10pm平行的面20u、20v对GaN单晶20进行切割而形成GaN单晶衬底20p的步骤(图6(C))。本实施方案中制造GaN单晶衬底的方法包括上述步骤，从而能够有效地制造实施方案1B或1C中的GaN单晶衬底。
准备GaN晶种衬底的步骤：
参考图5，尽管未将准备本实施方案中GaN晶种衬底的步骤限制为特殊的一种，但是所述步骤包括例如从GaN母晶切割出多个GaN母晶片的子步(图5(A))、在横向上相互邻近地排列多个GaN母晶片的子步(图5(B))、在多个GaN母晶片的主面上生长GaN晶种的子步(图5(C))、以及由所述GaN晶种形成GaN晶种衬底的子步(图5(D))。
首先，参考图5(A)，在切割出多个GaN母晶片1p的子步中，沿平行于面取向{hkil}的面(沿垂直于<hkil>的方向的面)从GaN母晶1切割出多个GaN母晶片1p，所述面取向{hkil}相对于面1c以65°～85°的倾斜角α倾斜，所述面1c为GaN母晶1的(0001)面和(000-1)面中的一个面。利用该子步，获得了多个GaN母晶片1p，各个GaN母晶片1p的主面1pm具有相对于面1c以65°～85°的倾斜角α倾斜的面取向，所述面1c为(0001)面和(000-1)面中的一个面。本文中，通过X射线衍射可测量倾斜角α。
未将用于上述子步中的GaN母晶1限制为特殊的一种母晶，例如所述GaN母晶1可以为通过常用方法制造的任意一种，从而在具有(0001)面主面的蓝宝石衬底或具有(111)A面主面的GaAs衬底的主面上生长晶体，所述常用方法即为气相法如HVPE和MOCVD、以及液相法如助熔剂法中的任意一种方法。因此，尽管未将GaN母晶1限制为特殊的一种，但是所述母晶通常具有(0001)面主面。为了降低位错密度并提高结晶度，优选通过小平面生长法生长这种GaN母晶1，所述小平面生长法的特征在于，在生长晶体的表面(晶体生长表面)上形成小平面，并在不掩埋所述小平面的条件下生长所述晶体，如同在日本特开2001-102307号公报中所公开的。
未将从GaN母晶1切割出多个GaN母晶片1p的方法限制为特殊方法，例如可使用多种手段如线锯、内周刀刃、外周刀刃或激光中的任意一种。
为了生长高结晶度的GaN晶种10，多个GaN母晶片1p的主面1pm和侧面中各个面的平均粗糙度Ra优选不超过50nm，更优选不超过5nm。表面的平均粗糙度Ra是指由JIS B 0601：2001规定的算术平均粗糙度Ra，具体地，是指通过如下确定的值：从粗糙度曲线中沿平均线延伸的方向上除去一部分基准长度，计算在所述除去部分中从平均线到粗糙度曲线的距离之和(各个偏差的绝对值)，并用所述和除以基准长度。通过AFM(原子力显微镜)等手段能够测量表面的平均粗糙度Ra。
为了使得多个GaN母晶片1p的主面1pm和侧面中的各个面的平均粗糙度Ra优选不超过50nm且更优选不超过5nm，优选多个切割出的GaN母晶片1p各自具有被研削和/或研磨过的主面1pm和侧面。研磨包括机械研磨、CMP(化学机械研磨)等。
然后，参考图5(B)，在横向上相互邻近地排列多个GaN母晶片的子步中，在横向上相互邻近地排列多个切割出的GaN母晶片1p，使得母晶片的各个主面1pm相互平行且其各个[0001]方向相同。
关于多个GaN母晶片1p，如果主面1pm和晶轴之间形成的各个角在母晶片的主面1pm中不均匀，则在母晶片的主面1pm上生长的GaN晶种的化学组成在与母晶片的主面1pm平行的面中不均匀。因此，横向排列多个GaN母晶片1p，使得这些母晶片的各个主面1pm相互平行。只要这些母晶片的各个主面1pm相互平行，所述主面可不必在同一面上。然而，相互邻近的两个GaN母晶片1p的各个主面1pm之间的水平差△T(未示出)优选不超过0.1mm，更优选不超过0.01mm。
此外，关于多个GaN母晶片1p，为了使得这些母晶片具有相同的晶体取向并因此获得更均匀的晶体生长，横向排列所述GaN母晶片，使得这些母晶片的各个[0001]方向相同。另外，相互邻近地排列多个GaN母晶片1p，这是因为衬底之间的间隙(如果存在)会劣化在所述间隙上生长的晶体的结晶度。
利用上述子步，获得了多个GaN母晶片1p，在横向上相互邻近地排列所述多个GaN母晶片1p，使得多个GaN母晶片1p的各个主面1pm相互平行，且母晶片的各个[0001]方向相同，且主面1pm具有相对于面1c以65°～85°倾斜的面取向，所述面1c为(0001)面和(000-1)面中的一个面。
然后，参考图5(C)，在多个GaN母晶片1p的主面1pm上生长GaN晶种10的步骤中，未将生长GaN晶种10的方法限制为特殊方法。为了外延生长GaN晶种，优选使用气相法如HVPE和MOCVD、以及液相法如助熔剂法中的任意一种。在晶体生长方法中，优选HVPE法，这是因为其提供高的晶体生长速度。
当已经在多个GaN母晶片1p的主面1pm上生长了GaN晶种10时，GaN晶种10的晶体生长表面10g宏观上与多个GaN母晶片1p的主面1pm平行。然而，微观上，形成与多个GaN母晶片1p的主面1pm不平行的多个小平面10fa、10fb。这种多个小平面10fa、10fb各自具有相互不同的面取向。即，用包括多个小平面10fa、10fb的晶体生长表面10g生长GaN晶种10，所述小平面10fa、10fb各自具有相互不同的面取向。
本文中，由于晶体生长表面10g的小平面10fa和小平面10fb各自具有相互不同的面取向，所以在小平面10fa和小平面10fb中的各个晶体元素序列相互不同。因此，在小平面10fa为晶体生长表面的生长部分中以及在小平面10fb为晶体生长表面的生长部分中，各个位错传播的方向相互不同。
因此，在多个GaN母晶片1p的主面1pm上生长的GaN晶种10中，在与母晶片的主面1pm平行的面中位错密度发生变化，导致在与母晶片的主面1pm平行的面中变形发生微观变化。
此时，如果多个GaN母晶片1p的主面1pm的面取向相对于面1c(所述面1c为(0001)面和(000-1)面中的一个面)的倾斜小，例如，如果倾斜角α小于65°，那么相应地在主面1pm上生长的GaN晶种10的晶体生长表面10g伴随有具有面取向(0001)或(000-1)的小平面10fa和具有不同于小平面10fa的面取向的小平面10fb。本文中，在其中具有面取向(0001)或(000-1)的小平面10fa为晶体生长表面的生长部分中，位错在垂直于(0001)或(000-1)的方向(即<0001>方向)上传播。在其中具有不同于(0001)和(000-1)的面取向的小平面10fb为晶体生长表面的生长部分中，位错在相对于<0001>方向倾斜的方向上传播。因此，在主面1pm上生长的GaN晶种10中和在得自于所述晶种的GaN晶种衬底10p的主面10pm中，位错密度发生巨大变化。此外，由于在GaN晶种10中和得自所述晶种的GaN晶种衬底10p的主面10pm中变形发生微观变化，所以在这种主面1pm上生长的部分中局部发生巨大变形。因此，使用这种衬底的半导体器件具有巨大的器件特性变化。
相反，如果多个GaN母晶片1p的主面1pm的面取向相对于面1c(所述面1c为(0001)面和(000-1)面中的一个面)的倾斜大且接近于直角，例如如果倾斜角α大于85°，则在主面1pm上生长的GaN晶种10的晶体生长表面10g处主要产生具有垂直于(0001)的面取向的小平面10fb。因此，所生长的GaN晶种10发生部分多晶化，导致在GaN晶种10中产生裂纹。
鉴于上述问题，为了制造GaN晶种衬底10p，要求多个GaN母晶片1p的主面1pm的面取向具有相对于面1c为65°～85°的倾斜角α，所述面1c为(0001)面和(000-1)面中的一个面，所述倾斜角优选为70°～80°，更优选72°～78°。
然后参考图5(C)和(D)，在通过沿平行于多个GaN母晶片1p的主面1pm的面10u、10v对GaN晶种10进行切割而形成GaN晶种衬底10p的步骤中，未将从GaN晶种10切割出GaN晶种衬底10p的方法限制为特殊方法，例如可使用各种手段如线锯、内周刀刃、外周刀刃或激光中的任意一种。
为了生长高结晶度的GaN单晶，GaN晶种衬底10p的主面10pm的平均粗糙度Ra优选不超过50nm，更优选不超过5nm。测量表面平均粗糙度Ra的定义和方式与上述类似。为了使得GaN晶种衬底10p的主面10pm的平均粗糙度Ra优选不超过50nm且更优选不超过5nm，优选切割出的GaN晶种衬底10p具有被研削和/或研磨过的主面10pm和侧面。研磨包括机械研磨、CMP(化学机械研磨)等。
通过上述子步，参考图5(D)和图6(A)，准备GaN晶种衬底10p，其具有面积为10cm2以上的主面10pm，且所述主面具有相对于面10c以65°～85°倾斜的面取向，所述面10c为(0001)面和(000-1)面中的一个面。
在得到了具有巨大厚度的GaN母晶的情况中，可利用下列方法来代替上述子步。即，沿与面取向{hkil}平行的面(沿垂直于<hkil>方向的面)对这种GaN母晶进行切割，所述面取向{hkil}相对于GaN母晶的(0001)面和(000-1)面中的一个面以65°～85°的倾斜角α倾斜，并对所述主面进行研削和/或研磨，从而制备具有主面10pm的GaN晶种衬底10p，所述主面10pm具有10cm2以上的面积并具有相对于(0001)面和(000-1)面中的一个面以65°～85°倾斜的面取向。
生长GaN单晶的步骤：
然后，参考图6(B)，在GaN晶种衬底10p的主面10pm上生长GaN单晶20的步骤中，未将生长GaN单晶20的方法限制为特殊方法。为了外延生长所述GaN单晶，优选使用气相法如HVPE和MOCVD、以及液相法如助熔剂法中的任意一种。在晶体生长方法中，优选HVPE法，这是因为其可提供高的晶体生长速度。
当已经在GaN晶种衬底10p的主面10pm上生长了GaN单晶20时，GaN单晶20的晶体生长表面20g宏观上与GaN晶种衬底10p的主面10pm平行。然而，微观上，形成了与GaN晶种衬底10p的主面10pm不平行的多个小平面20fa、20fb。这种多个小平面20fa、20fb各自具有相互不同的面取向。即，用包括小平面20fa、20fb的晶体生长表面20g生长GaN单晶20，所述小平面20fa、20fb各自具有相互不同的面取向。
本文中，由于晶体生长表面20g的小平面20fa和小平面20fb各自具有相互不同的面取向，所以在小平面20fa和小平面20fb中各自晶体元素序列相互不同。因此，在小平面20fa为晶体生长表面的生长部分中和在小平面20fb为晶体生长表面的生长部分中，各自位错传播的方向相互不同。
因此，在GaN晶种衬底10p的主面10pm上生长的GaN单晶20中，在与GaN晶种衬底10p的主面10pm平行的面中发生位错密度的变化。此外，在GaN晶种衬底10p的主面10pm上生长的GaN单晶20中，在与GaN晶种衬底10p的主面10pm平行的面中变形发生微观变化。
此时，如果GaN晶种衬底10p的主面10pm的面取向相对于面10c(所述面10c为(0001)面和(000-1)面中的一个面)的倾斜小，例如，如果倾斜角α小于65°，那么相应地在主面10pm上生长的GaN单晶20的晶体生长表面20g伴随有具有面取向(0001)或(000-1)的小平面20fa和具有不同于小平面20fa的面取向的小平面20fb。本文中，在其中具有面取向(0001)或(000-1)的小平面20fa为晶体生长表面的生长部分中，位错在垂直于(0001)或(000-1)的方向(即<0001>方向)上传播。在其中具有不同于(0001)和(000-1)的面取向的小平面20fb为晶体生长表面的生长部分中，位错在相对于<0001>方向倾斜的方向上传播。
因此，在主面10pm上生长的GaN单晶20中和在得自于所述单晶的GaN单晶衬底20p的主面20pm中，位错密度发生巨大变化。此外，由于在主面10pm上生长的GaN单晶20中和得自所述单晶的GaN单晶衬底20p的主面20pm中变形发生微观变化，所以局部发生巨大变形。因此，使用这种衬底的半导体器件具有巨大的器件特性变化。
相反，如果GaN晶种衬底10p的主面10pm的面取向相对于面10c(所述面10c为(0001)面和(000-1)面中的一个面)的倾斜大且接近于直角，例如如果倾斜角α大于85°，则在主面10pm上生长的GaN单晶20的晶体生长表面20g处主要产生具有垂直于(0001)的面取向的小平面20fb。因此，所生长的GaN单晶20发生部分多晶化，导致在GaN单晶20中产生裂纹。
鉴于上述问题，为了制造具有在主面20pm中基本均匀分布的位错密度的GaN单晶衬底20p，并为了制造在主面20pm中具有不超过5×10-5的光弹性变形值的GaN单晶衬底20p，要求GaN晶种衬底10p的主面10pm的面取向具有相对于面10c为65°～85°的倾斜角α，所述面10c为(0001)面和(000-1)面中的一个面，所述倾斜角优选为70°～80°，更优选72°～78°。
形成GaN单晶衬底的步骤：
然后参考图6(B)和(C)，在通过沿平行于GaN晶种衬底10p的主面10pm的面20u、20v从GaN单晶20切割出GaN单晶衬底20p而形成GaN单晶衬底20p的步骤中，未将从GaN单晶20切割出GaN单晶衬底20p的方法限制为特殊方法，例如可使用各种手段如线锯、内周刀刃、外周刀刃或激光中的任意一种。
为了生长高结晶度的基于GaN的半导体层，GaN单晶衬底20p的主面20pm的平均粗糙度Ra优选不超过50nm，更优选不超过5nm。测量表面平均粗糙度Ra的定义和方式与上述类似。为了使得GaN单晶衬底20p的主面20pm的平均粗糙度Ra优选不超过50nm且更优选不超过5nm，优选切割出的GaN单晶衬底20p具有被研削和/或研磨过的主面20pm和侧面。研磨包括机械研磨、CMP(化学机械研磨)等。
通过上述步骤，得到了GaN单晶衬底20p，其具有面积为10cm2以上的主面20pm，且所述主面具有相对于面20c以65°～85°倾斜的面取向，所述面20c为(0001)面和(000-1)面中的一个面，所述GaN单晶衬底20p具有在主面20pm中基本均匀分布的位错密度(例如，主面20pm中的位错密度相对于该主面20pm中平均位错密度的偏差在±100％以内)，且具有不超过5×10-5的光弹性变形值，所述光弹性变形值通过在25℃环境温度下在垂直于主面20pm的方向上施加光时在主面20pm中任意点处的光弹性测得。
基于GaN的半导体器件
实施方案3
参考图8，本发明另一实施方案中基于GaN的半导体器件100包含实施方案1中的GaN单晶衬底20p、和在GaN单晶衬底20p的主面20pm上形成的至少一个基于GaN的半导体层130。
在本实施方案中的基于GaN的半导体器件100中，GaN单晶衬底20p具有面积为10cm2以上的主面20pm，主面20pm的面取向相对于面20c(所述面20c为(0001)面和(000-1)面中的一个面)以65°～85°倾斜，且所述GaN单晶衬底20p具有主面20pm中载流子浓度基本均匀分布(例如，主面20pm中的载流子浓度相对于该主面20pm中的平均载流子浓度的偏差在±50％以内)、主面20pm中位错密度基本均匀分布(例如，主面20pm中的位错密度相对于该主面20pm中的平均位错密度的偏差在±100％以内)且光弹性变形值为5×10-5以下中的至少一种特性，其中所述光弹性变形值通过在25℃环境温度下在垂直于主面施加光时在主面20pm中任意点处的光弹性测得。因此，本实施方案中基于GaN的半导体器件具有在主面中基本均匀分布的器件特性，并具有优异的器件特性。关于本实施方案中的器件，例如在GaN单晶衬底20p(其中在主面20pm中载流子浓度的分布基本均匀)上形成电极的情况下，在所述单晶衬底与所述电极之间接触电阻的分布基本均匀。
参考图8，本实施方案中的基于GaN的半导体器件100包括：在50mm直径×500μm厚度的GaN单晶衬底20p的一个主面20pm上形成至少一个基于GaN的半导体层130。该基于GaN的半导体层包括依次堆叠的具有2μm厚度的Si掺杂的n型GaN层131、具有由六对In0.01Ga0.99N阻挡层和In0.1Ga0.9N阱层形成的多量子阱结构并具有100nm厚度的发光层132、具有20nm厚度的Mg掺杂的p型Al0.18Ga0.82N层133、以及具有50nm厚度的Mg掺杂的p型GaN层134。在p型GaN层134表面的一部分上，形成作为p侧电极的0.2mm×0.2mm×0.5μm厚度的Ni/Au电极。此外，在GaN单晶衬底20p的另一个主面20pn上，形成作为n侧电极142的具有1μm厚度的Ti/Al电极。
制造基于GaN的半导体器件的方法
实施方案4
参考图8，本发明另一个实施方案中制造基于GaN的半导体器件100的方法包括：准备实施方案1中GaN单晶衬底20p的步骤、以及在GaN单晶衬底20p的主面20pm上生长至少一个基于GaN的半导体层130的步骤。
根据本实施方案中制造基于GaN的半导体器件100的方法，在GaN单晶衬底20p上外延生长至少一个基于GaN的半导体层130。GaN单晶衬底20p的主面20pm具有10cm2以上的面积。主面20pm的面取向相对于面20c以65°～85°倾斜，所述面20c为(0001)面和(000-1)面中的一个面。GaN单晶衬底20p具有主面20pm中载流子浓度基本均匀分布(例如，主面20pm中的载流子浓度相对于该主面20pm中的平均载流子浓度的偏差在±50％以内)、主面20pm中位错密度基本均匀分布(例如，主面20pm中的位错密度相对于该主面20pm中的平均位错密度的偏差在±100％以内)且光弹性变形值为5×10-5以下中的至少一种特性，所述光弹性变形值通过在25℃环境温度下在垂直于主面20pm施加光时在主面20pm中任意点处的光弹性测得。因此，本实施方案中制造基于GaN的半导体器件的方法提供了具有在主面中基本均匀分布的器件特性并具有优异器件特性的基于GaN的半导体器件。例如，当在具有主面20pm中载流子浓度基本均匀分布、主面20pm中位错密度基本均匀分布且光弹性变形值(所述光弹性变形值通过在25℃环境温度下在垂直于主面20pm施加光时在主面20pm中任意点处的光弹性测得)为5×10-5以下中的至少一种特性的GaN单晶衬底20p上形成电极时，在单晶衬底和电极之间的接触电阻的分布基本均匀。
例如，根据上述实施方案2中制造GaN单晶衬底20p的方法，实施准备实施方案1中的GaN单晶衬底20p的步骤。本文中，实施方案1中的GaN单晶衬底20p具有面积为10cm2以上的主面20pm且所述主面具有相对于面20c以65°～85°倾斜的面取向，所述面20c为(0001)面和(000-1)面中的一个面，且所述GaN单晶衬底20p具有主面20pm中载流子浓度基本均匀分布(例如，主面20pm中的载流子浓度相对于该主面20pm中的平均载流子浓度的偏差在±50％以内)、主面20pm中位错密度基本均匀分布(例如，主面20pm中的位错密度相对于该主面20pm中的平均位错密度的偏差在±100％以内)且光弹性变形值为5×10-5以下中的至少一种特性，所述光弹性变形值通过在25℃环境温度下在垂直于主面20pm施加光时在主面20pm中任意点处的光弹性测得。
未将在GaN单晶衬底20p的主面20pm上生长至少一个基于GaN的半导体层130的方法限制为特殊方法。为了外延生长高结晶度的基于GaN的半导体层130，优选使用HVPE、MOCVD、MBE(分子束外延)等。出于高产率和高可靠性方面的考虑，更优选使用MOCVD。
参考图8，在GaN单晶衬底20p上形成至少一个基于GaN的半导体层130的步骤中，例如使用MOCVD在50mm直径×0.4mm厚度的GaN单晶衬底20p的一个主面20pm上生长至少一个基于GaN的半导体层130。具体地，依次形成具有2μm厚度的Si掺杂的n型GaN层131、具有由六对In0.01Ga0.99N阻挡层和In0.1Ga0.9N阱层形成的多量子阱结构并具有100nm厚度的发光层132、具有20nm厚度的Mg掺杂的p型Al0.18Ga0.82N层133、以及具有50nm厚度的Mg掺杂的p型GaN层134。
此外，在p型GaN层134表面的一部分上，通过真空沉积法形成作为p侧电极141的厚度为0.5μm的Ni/Au电极。此外，在GaN单晶衬底20p的另一个主面20pn上，利用真空沉积法形成作为n侧电极142的具有1μm厚度的Ti/Al电极。
其次，将包括GaN单晶衬底20p上形成的至少一种基于GaN的半导体层130的晶片(wafer)划分成具有预定大小的芯片，从而获得具有预定大小的发光器件。
实施例
制造GaN母晶A
以下列方式制造GaN母晶A。在具有50mm直径和0.8mm厚度的GaAs衬底(基部衬底)的主面(111)A面上形成SiO层(掩模层)，其具有100nm的厚度，且其中通过光刻和腐蚀以六方紧密堆积的方式以4μm间距在两维上排列多个具有2μm直径的开口。然后，在所述GaAs衬底的已经形成了具有多个开口的SiO层的主面上，实施HVPE法以在500℃下生长80nm厚的GaN低温层。接下来，在950℃下生长60μm厚的GaN中间层。其后，在1050℃下，生长5mm厚的GaN母晶A。然后，利用王水进行腐蚀，从GaN母晶A上将GaAs衬底除去，从而得到具有50mm直径和3mm厚度的GaN母晶A。
实施例A1
1.准备GaN晶种衬底
参考图3(A)，对分别作为GaN母晶A(GaN母晶1)两个主面的(0001)面和(000-1)面1c进行研削和研磨，使得两个主面的平均粗糙度Ra为5nm。本文中，利用AFM测量表面的平均粗糙度Ra。
其次，参考图3(A)，沿与{20-21}面平行的面(沿垂直于<20-21>方向的面)对两个主面的平均粗糙度Ra为5nm的GaN母晶1进行切片，从而切割出具有主面{20-21}的多个GaN母晶片1p。随后，对各个切割出的GaN母晶片1p的四个未研削和未研磨的侧面进行研削和研磨，使得这四个侧面的平均粗糙度Ra为5nm。以此方式，得到主面{20-21}的平均粗糙度Ra为5nm的多个GaN母晶片1p。这些GaN母晶片1p包括主面面取向并不完全等同于{20-21}的晶体片。然而，对于任意一种晶体片，主面的面取向具有相对于{20-21}在±0.1°以内的倾斜角。本文中，通过X射线衍射来测量所述倾斜角。
然后，参考图3(B)，在横向上相互邻近地排列多个GaN母晶片1p，使得多个GaN母晶片1p的各个{20-21}主面1pm相互平行且这些GaN母晶片1p各自的[0001]方向相同的方式。此外，部分地除去外周部分。以此方式，准备50mm直径的GaN晶种衬底10p。
2.生长GaN单晶
然后，参考图3(C)，在10体积％氯化氢气体和90体积％氮气的气体混合物气氛中并在800℃下对上述GaN晶种衬底10p的{20-21}的主面10pm处理两小时。其后，在该主面10pm上，在1050℃的晶体生长温度下并在80μm/小时的生长速度下，实施HVPE法并持续50小时以生长GaN单晶20。
3.形成GaN单晶衬底
然后，参考图3(D)，沿与GaN晶种衬底10p的{20-21}主面10pm平行的面20u、20v对上述GaN单晶20进行切片，从而得到GaN单晶衬底20p，所述GaN单晶衬底20p具有面取向为{20-21}的主面20pm、并具有50mm的直径和0.5mm的厚度。对于GaN单晶衬底20p，对主面20pm进行进一步的研削和研磨，使得主面20pm的平均粗糙度Ra为5nm。参考图7(A)，GaN单晶衬底20p的{20-21}的主面20pm具有相对于(0001)面20c为75°的倾斜角α。
利用范德堡法，在主面20pm的从中心向外周的但除了周边部分中的测量点之外的400个测量点处，在沿相互正交的两个方向中的各个方向上以2mm间距，对以上述方式形成的GaN单晶衬底20p的主面20pm中的载流子浓度进行测量。平均载流子浓度为5.7×1017cm-3，最小载流子浓度为3.9×1017cm-3，最大载流子浓度为7.2×1017cm-3。因此，在主面中载流子浓度相对于平均载流子浓度的偏差为-31.6％～+26.3％的小偏差。
此外，利用范德堡法，在主面20pm的从中心向外周的但除了周边部分中的测量点之外的400个测量点处，在沿相互正交的两个方向中的各个方向上以2mm间距，对GaN单晶衬底20p的主面20pm中的比电阻进行测量。平均比电阻为0.019Ω·cm，最小比电阻为0.014Ω·cm，最大比电阻为0.026Ω·cm。因此，在主面中比电阻相对于平均比电阻的偏差为-26％～+37％的小偏差。
4.制造基于GaN的半导体器件
然后，参考图8，在GaN单晶衬底20p(50mm直径×0.4mm厚度)的一个主面20pm上，实施MOCVD法以生长至少一个基于GaN的半导体层130。具体地，依次生长：具有2μm厚度的Si掺杂的n型GaN层131(平均载流子浓度：2×1018cm-3)，具有由六对In0.01Ga0.99N阻挡层和In0.1Ga0.9N阱层形成的多量子阱结构并具有100nm厚度的发光层132，具有20nm厚度的Mg掺杂的p型Al0.18Ga0.82N层133(平均载流子浓度：3×1017cm-3)，以及具有50nm厚度的Mg掺杂的p型GaN层134(平均载流子浓度：1×1018cm-3)。
然后，通过真空沉积法，在p型GaN层134上沿相互正交的两个方向，以1mm的间距形成0.2mm×0.2mm×0.5μm厚度的Ni/Au电极作为p侧电极141。此外，在GaN单晶衬底20p的另一个主面20pn上，利用真空沉积法形成具有1μm厚度的Ti/Al电极作为n侧电极142。
然后，将包括在GaN单晶衬底20p上形成的上述至少一个基于GaN的半导体层130的晶片(但晶片中在GaN单晶衬底20p的主面20pm中未测量载流子浓度和比电阻的分布的外周部分除外)划分成多个1mm×1mm的芯片，即基于GaN的半导体器件(由所述晶片生产芯片)，使得各个p侧电极位于各个芯片的中心处。以此方式获得的基于GaN的半导体器件100为具有450nm发射峰值波长的LED(发光二极管)。
对于具有上述芯片形式的1600个LED，通过亮度测量集分球，对以上述方式制造的LED(基于GaN的半导体器件100)主面的亮度进行测量。将本实施例A1中得到的LED的平均亮度用作平均相对亮度1.0，并表述了关于实施例A1～A4和比较例RA3、RA4中各个例子的平均相对亮度以及相对亮度的样本方差。在该实施例A1中制造的LED具有大的平均相对亮度1.0，并具有小的相对亮度的样本方差0.12。将结果总结于表1中。
实施例A2
参考图3(A)～(D)，以与实施例A1类似的方式形成具有{20-2-1}面取向的主面20pm的GaN单晶衬底20p，除了在准备GaN晶种衬底10p的步骤中，沿与{20-2-1}面平行的面(沿垂直于<20-2-1>方向的面)对两个主面的平均粗糙度Ra为5nm的GaN母晶A(GaN母晶1)进行切片，从而切割出各自具有{20-2-1}主面的多个GaN母晶片1p，对所述晶片的主面进行研削和研磨，并使用所得的GaN母晶片1p，所述GaN母晶片1p的各个主面具有5nm的平均粗糙度Ra。参考图7(B)，GaN单晶衬底20p的{20-2-1}主面20pm具有相对于(000-1)面20c为75°的倾斜角α。
关于以上述方式形成的GaN单晶衬底20p的主面20pm中的载流子浓度，平均载流子浓度为7.1×1017cm-3，最小载流子浓度为5.0×1017cm-3，且最大载流子浓度为8.2×1017cm-3。因此，在主面中载流子浓度相对于平均载流子浓度的偏差为-29.6％～+15.5％的小偏差。关于GaN单晶衬底20p的主面20pm中的比电阻，平均比电阻为0.016Ω·cm，最小比电阻为0.012Ω·cm，且最大比电阻为0.020Ω·cm。因此，主面中比电阻相对于平均比电阻的偏差为-25％～+25％的小偏差。
此外，以类似于实施例A1的方式，使用这种GaN单晶衬底20p来制造各自为基于GaN的半导体器件的LED。关于所制造的LED(基于GaN的半导体器件100)的主面的亮度，所述LED具有大的平均相对亮度1.2和小的相对亮度样本方差0.11。将结果总结于表1中。
实施例A3
参考图3(A)～(D)，以与实施例A1类似的方式形成主面20pm面取向为{22-42}的GaN单晶衬底20p，除了在准备GaN晶种衬底10p的步骤中，沿与{22-42}面平行的面(沿垂直于<22-42>方向的面)对两个主面的平均粗糙度Ra为5nm的GaN母晶A(GaN母晶1)进行切片，从而切割出各自具有{22-42}主面的多个GaN母晶片1p，对所述晶片的主面进行研削和研磨，并使用所得的GaN母晶片1p，所述GaN母晶片1p的各个主面具有5nm的平均粗糙度Ra。参考图7(C)，GaN单晶衬底20p的{22-42}主面20pm具有相对于(000-1)面20c为73°的倾斜角α。
关于以上述方式形成的GaN单晶衬底20p的主面20pm中的载流子浓度，平均载流子浓度为6.1×1017cm-3，最小载流子浓度为3.5×1017cm-3，且最大载流子浓度为8.7×1017cm-3。因此，在主面中载流子浓度相对于平均载流子浓度的偏差为-42.6％～+42.6％的小偏差。关于GaN单晶衬底20p的主面20pm中的比电阻，平均比电阻为0.020Ω·cm，最小比电阻为0.012Ω·cm，且最大比电阻为0.029Ω·cm。因此，主面中比电阻相对于平均比电阻的偏差为-40％～+45％的小偏差。
此外，以类似于实施例A1的方式，使用这种GaN单晶衬底20p来制造各自为基于GaN的半导体器件的LED。关于制造的LED(基于GaN的半导体器件100)的主面的亮度，所述LED具有大的平均相对亮度0.9和小的相对亮度样本方差0.14。将结果总结于表1中。
实施例A4
参考图3(A)～(D)，以与实施例A1类似的方式形成具有{22-4-2}面取向的主面20pm的GaN单晶衬底20p，除了在准备GaN晶种衬底10p的步骤中，沿与{22-4-2}面平行的面(沿垂直于<22-4-2>方向的面)对两个主面的平均粗糙度Ra为5nm的GaN母晶A(GaN母晶1)进行切片，从而切割出各自具有{22-4-2}主面的多个GaN母晶片1p，对所述晶片的主面进行研削和研磨，并使用所得的GaN母晶片1p，所述GaN母晶片1p的各个主面具有5nm的平均粗糙度Ra。参考图7(D)，GaN单晶衬底20p的{22-4-2}主面20pm具有相对于(000-1)面20c为73°的倾斜角α。
关于以上述方式形成的GaN单晶衬底20p的主面20pm中的载流子浓度，平均载流子浓度为8.5×1017cm-3，最小载流子浓度为5.0×1017cm-3，且最大载流子浓度为1.25×1018cm-3。因此，在主面中载流子浓度相对于平均载流子浓度的偏差为-41.2％～+47.1％的小偏差。关于GaN单晶衬底20p的主面20pm中的比电阻，平均比电阻为0.015Ω·cm，最小比电阻为0.008Ω·cm，且最大比电阻为0.020Ω·cm。因此，主面中比电阻相对于平均比电阻的偏差为-47％～+33％的小偏差。
此外，以类似于实施例A1的方式，使用这种GaN单晶衬底20p来制造各自为基于GaN的半导体器件的LED。关于制造的LED(基于GaN的半导体器件100)的主面的亮度，所述LED具有大的平均相对亮度0.86和小的相对亮度样本方差0.14。将结果总结于表1中。
比较例RA1
参考图3(A)～(D)，以与实施例A1类似的方式生长了GaN单晶20，除了在准备GaN晶种衬底10p的步骤中，沿与{10-10}面平行的面(沿垂直于<10-10>方向的面)对两个主面的平均粗糙度Ra为5nm的GaN母晶A(GaN母晶1)进行切片，从而切割出各自具有{10-10}主面的多个GaN母晶片1p，对所述晶片的主面进行研削和研磨，并使用所得的GaN母晶片1p，所述GaN母晶片1p的各个主面具有5nm的平均粗糙度Ra。GaN单晶20发生部分多晶化，且从多晶化部分产生裂纹。因此，不能获得GaN单晶衬底，并因此不能制造基于GaN的半导体器件。将结果总结于表1中。
比较例RA2
参考图3(A)～(D)，以与实施例A1类似的方式生长GaN单晶20，除了在准备GaN晶种衬底10p的步骤中，沿与{11-20}面平行的面(沿垂直于<11-20>方向的面)对两个主面的平均粗糙度Ra为5nm的GaN母晶A(GaN母晶1)进行切片，从而切割出各自具有{11-20}主面的多个GaN母晶片1p，对所述晶片的主面进行研削和研磨，并使用所得的GaN母晶片1p，所述GaN母晶片1p的各个主面具有5nm的平均粗糙度Ra。GaN单晶20发生部分多晶化，且从多晶化部分产生裂纹。因此，不能获得GaN单晶衬底，并因此不能制造基于GaN的半导体器件。将结果总结于表1中。
比较例RA3
参考图3(A)～(D)，以与实施例A1类似的方式形成具有{10-11}面取向的主面20pm的GaN单晶衬底20p，除了在准备GaN晶种衬底10p的步骤中，沿与{10-11}面平行的面(沿垂直于<10-11>方向的面)对两个主面的平均粗糙度Ra为5nm的GaN母晶A(GaN母晶1)进行切片，从而切割出各自具有{10-11}主面的多个GaN母晶片1p，对所述晶片的主面进行研削和研磨，并使用所得的GaN母晶片1p，所述GaN母晶片1p的各个主面具有5nm的平均粗糙度Ra。GaN单晶衬底20p的{10-11}主面具有相对于(0001)面为62°的倾斜角α。
关于以上述方式形成的GaN单晶衬底20p的主面20pm中的载流子浓度，平均载流子浓度为4.5×1017cm-3，最小载流子浓度为3.5×1016cm-3，且最大载流子浓度为7.1×1017cm-3。因此，在主面中载流子浓度相对于平均载流子浓度的偏差为-92.2％～+57.8％的大偏差。关于GaN单晶衬底20p的主面20pm中的比电阻，平均比电阻为0.073Ω·cm，最小比电阻为0.014Ω·cm，且最大比电阻为0.29Ω·cm。因此，主面中比电阻相对于平均比电阻的偏差为-81％～+297％的大偏差。
此外，以类似于实施例A1的方式，使用这种GaN单晶衬底20p来制造各自为基于GaN的半导体器件的LED。关于制造的LED(基于GaN的半导体器件100)的主面的亮度，所述LED具有小的平均相对亮度0.55和大的相对亮度样本方差0.35。将结果总结于表1中。
比较例RA4
参考图3(A)～(D)，以与实施例A1类似的方式形成具有{11-22}面取向的主面20pm的GaN单晶衬底20p，除了在准备GaN晶种衬底10p的步骤中，沿与{11-22}面平行的面(沿垂直于<11-22>方向的面)对两个主面的平均粗糙度Ra为5nm的GaN母晶A(GaN母晶1)进行切片，从而切割出各自具有{11-22}主面的多个GaN母晶片1p，对所述晶片的主面进行研削和研磨，并使用所得的GaN母晶片1p，所述GaN母晶片1p的各个主面具有5nm的平均粗糙度Ra。GaN单晶衬底20p的{11-22}主面具有相对于(0001)面为58°的倾斜角α。
关于以上述方式形成的GaN单晶衬底20p的主面20pm中的载流子浓度，平均载流子浓度为4.9×1017cm-3，最小载流子浓度为3.1×1016cm-3，且最大载流子浓度为6.8×1017cm-3。因此，在主面中载流子浓度相对于平均载流子浓度的偏差为-93.7％～+38.8％的大偏差。关于GaN单晶衬底20p的主面20pm中的比电阻，平均比电阻为0.11Ω·cm，最小比电阻为0.015Ω·cm，且最大比电阻为0.32Ω·cm。因此，主面中比电阻相对于平均比电阻的偏差为-86％～+190％的大偏差。
此外，以类似于实施例A1的方式，使用这种GaN单晶衬底20p来制造各自为基于GaN的半导体器件的LED。关于制造的LED(基于GaN的半导体器件100)的主面的亮度，所述LED具有小的平均相对亮度0.41和大的相对亮度样本方差0.31。将结果总结于表1中。
Figure BSA00000214748500391
从表1中可清楚地看出，可使用GaN单晶衬底来获得基于GaN的半导体器件，所述GaN单晶衬底具有相对于(0001)面和(000-1)面中的一个面以65°～85°倾斜的面取向的主面，且所述主面中载流子浓度的分布基本均匀(主面中载流子浓度相对于平均载流子浓度的偏差在±50％以内)，所述基于GaN的半导体器件在主面中具有大的主面平均发射强度和基本均匀分布的发射强度(主面中的相对亮度相对于平均相对亮度的样本方差为0.2以下，因此，发射强度相对于平均发射强度的偏差小)。
制造GaN母晶B
以下列方式制造GaN母晶B。在具有50mm直径和0.8mm厚度的GaAs衬底(基部衬底)的主面(111)A面上形成SiO层(掩模层)，所述SiO层具有100nm的厚度且其中以六方紧密堆积的方式以4μm间距在两维上排列多个具有2μm直径的开口。然后，在所述GaAs衬底的已经形成了具有多个开口的SiO层的主面上实施HVPE法，以在500℃下生长80nm厚的GaN低温层。接下来，在950℃下生长60μm厚的GaN中间层。其后，在1050℃下，生长5mm厚的GaN母晶B。然后，用王水进行腐蚀，从GaN母晶B上将GaAs衬底除去，从而得到具有50mm直径和3mm厚度的GaN母晶B。通过CL(阴极射线发光)法，测量GaN母晶B的主面的位错密度。具体地，关于主面20pm中100μm×100μm的测量面积，以2mm间距沿相互正交的两个方向测量位错密度。平均位错密度为3.1×106cm-2，最小位错密度为0.7×106cm-2，且最大位错密度为5.5×106cm-2。
实施例B1
1.准备GaN晶种衬底
参考图5(A)，对各自作为GaN母晶B(GaN母晶1)两个主面的(0001)面和(000-1)面进行研削和研磨，使得两个主面的平均粗糙度Ra为5nm。本文中，利用AFM测量表面的平均粗糙度Ra。
其次，参考图5(A)，沿与{20-21}面平行的面(沿垂直于<20-21>方向的面)对两个主面的平均粗糙度Ra为5nm的GaN母晶1进行切片，从而切割出具有主面{20-21}的多个GaN母晶片1p。
随后，对各个切割出的GaN母晶片1p的四个未研削和未研磨的侧面进行研削和研磨，使得这四个侧面的平均粗糙度Ra为5nm。以此方式，得到主面{20-21}的平均粗糙度Ra为5nm的多个GaN母晶片1p。这些GaN母晶片1p包括其主面的面取向并不完全等同于{20-21}的晶体片。然而，关于任意一种晶体片，所述主面的面取向具有相对于{20-21}在±0.1°以内的倾斜角。本文中，通过X射线衍射来测量所述倾斜角。
然后，参考图5(B)，以使得多个GaN母晶片1p的各个{20-21}主面1pm相互平行且这些GaN母晶片1p各自的[0001]方向相同的方式，在横向上相互邻近地排列多个GaN母晶片1p。此外，部分地除去外周部分，使得直径为50mm。
然后，参考图5(C)，在10体积％的氯化氢气体和90体积％的氮气的气体混合物气氛中，并在800℃下对上述多个GaN母晶片1p的{20-21}主面10pm处理两小时。其后，在该主面1pm上，在1050℃的晶体生长温度下并在80μm/小时的生长速度下，实施HVPE法并持续50小时以生长GaN晶种10。
然后，参考图5(C)、(D)和图6(A)，沿与多个GaN母晶片1p的{20-21}主面1pm平行的面10u、10v对上述GaN晶种10进行切片，从而得到GaN晶种衬底10p，所述GaN晶种衬底10p具有面取向为{20-21}的主面10pm，并具有50mm的直径和0.5mm的厚度。关于GaN晶种衬底10p，对主面10pm进行进一步的研削和研磨，使得主面10pm的平均粗糙度Ra为5nm。GaN单晶衬底10p的{20-21}主面10pm具有相对于(0001)面为75°的倾斜角α。
通过CL(阴极射线发光)法测量以上述方式形成的GaN晶种衬底10p的主面10pm中的位错密度。具体地，在沿相互正交的两个方向中的各个方向上间距为2mm的测量点中，使用从主面10pm的中心到外周的但除周边部分中测量点以外的400个测量点来测量100μm×100μm测量面积上的位错密度。平均位错密度为1.5×106cm-2，最小位错密度为1.0×106cm-2，且最大位错密度为3.5×106cm-2。因此，主面中位错密度相对于平均位错密度的偏差为-33％～+133％的大偏差。该问题的可能原因如下。使用多个GaN母晶片1p准备GaN晶种衬底10p。因此，GaN晶种衬底10p的一部分在GaN母晶片1p相互邻近的一部分上生长，且所述GaN晶种衬底10p的一部分具有更高的位错密度。
2.生长GaN单晶
然后，参考图6(B)，在10体积％的氯化氢气体和90体积％的氮气的气体混合物气氛中，在800℃下对上述GaN晶种衬底10p的{20-21}主面10pm处理两小时。其后，在该主面10pm上，在1050℃的晶体生长温度下并在80μm/小时的生长速度下，实施HVPE法并持续50小时以生长GaN单晶20。
3.形成GaN单晶衬底
然后，参考图6(B)和(C)，沿与GaN晶种衬底10p的{20-21}主面10pm平行的面20u、20v对上述GaN单晶20进行切片，从而得到GaN单晶衬底20p，所述GaN单晶衬底20p具有面取向为{20-21}的主面20pm、并具有50mm的直径和0.5mm的厚度。关于GaN单晶衬底20p，对主面20pm进行进一步的研削和研磨，使得主面20pm的平均粗糙度Ra为5nm。参考图7(A)，GaN单晶衬底20p的{20-21}的主面20pm具有相对于(0001)面为75°的倾斜角α。
通过CL(阴极射线发光)法测量以上述方式形成的GaN晶种衬底20p的主面20pm中的位错密度。具体地，在沿相互正交的两个方向中的各个方向上间距为2mm的测量点中，使用从主面20pm的中心到外周的但除周边部分中测量点以外的400个测量点来测量100μm×100μm测量面积上的位错密度。平均位错密度为5.4×105cm-2，最小位错密度为2.9×105cm-2，且最大位错密度为7.5×105cm-2。因此，主面中位错密度相对于平均位错密度的偏差为-46.3％～+38.9％。
在GaN单晶衬底20p的整个主面20pm中，通过在(0002)和(22-40)面为衍射晶面的情况下实施X射线衍射摇摆曲线测量而得到的X射线衍射峰的半宽度为30弧秒～100弧秒的很小的值。因此，GaN单晶衬底20p的主面20pm具有高结晶度。本文中，利用帕纳科公司(PANalytical，先前的飞利浦分析仪器公司(Philips Analytical))的X′Pert Pro MRD(多功能X射线衍射仪)在从主面20pm的中心到外周但除了周边部分中的测量点之外的400个测量点处、在沿相互正交的两个方向中的各个方向上以2mm间距、且在1mm2的X射线照射面积下，实施X射线衍射摇摆曲线测量。
4.制造基于GaN的半导体器件
然后，参考图8，在GaN单晶衬底20p(50mm直径×0.4mm厚度)的一个主面20pm上，实施MOCVD法以生长至少一个基于GaN的半导体层130。具体地，依次生长：具有2μm厚度的Si掺杂的n型GaN层131(载流子浓度：2×1018cm-3)、具有由六对In0.01Ga0.99N阻挡层和In0.1Ga0.9N阱层形成的多量子阱结构并具有100nm厚度的发光层132、具有20nm厚度的Mg掺杂的p型Al0.18Ga0.82N层133(载流子浓度：3×1017cm-3)、以及具有50nm厚度的Mg掺杂的p型GaN层134(载流子浓度：1×1018cm-3)。
然后，通过真空沉积法，在p型GaN层134上沿相互正交的两个方向，以1mm的间距形成0.2mm×0.2mm×0.5μm厚度的Ni/Au电极作为p侧电极141。此外，在GaN单晶衬底20p的另一个主面20pn上，利用真空沉积法形成具有1μm厚度的Ti/Al电极作为n侧电极142。
然后，将包含在GaN单晶衬底20p上形成的上述至少一个基于GaN的半导体层130的晶片(但晶片中在GaN单晶衬底20p的主面20pm中未测量载流子浓度和比电阻的分布的外周部分除外)划分成多个1mm×1mm的芯片，即基于GaN的半导体器件(由所述晶片生产芯片)，使得各个p侧电极位于各个芯片的中心处。以此方式获得的基于GaN的半导体器件100为具有450nm发射峰值波长的LED(发光二极管)。
关于具有上述芯片形式的1600个LED，通过亮度测量集分球，对以上述方式制造的LED(基于GaN的半导体器件100)主面的亮度进行测量。将本实施例B1中得到的LED的平均亮度用作平均相对亮度1.0，并表述了关于实施例B1～B4和比较例RB3、RB4中各个例子的平均相对亮度以及所述相对亮度的样本方差。在该实施例B1中制造的LED具有大的平均相对亮度1.0，并具有小的相对亮度的样本方差0.12。将结果总结于表2中。
实施例B2
参考图5(A)～(D)和图6(A)～(C)，以与实施例B1类似的方式形成主面10pm的面取向为{20-2-1}的GaN晶种衬底10p和主面20pm的面取向为{20-2-1}的GaN单晶衬底20p，除了在准备GaN晶种衬底10p的步骤中，沿与{20-2-1}面平行的面(沿垂直于<20-2-1>方向的面)对两个主面的平均粗糙度Ra为5nm的GaN母晶B(GaN母晶1)进行切片，从而切割出各自具有{20-2-1}主面的多个GaN母晶片1p，对所述晶片的主面进行研削和研磨，并使用所得的GaN母晶片1p，所述GaN母晶片1p的各个主面具有5nm的平均粗糙度Ra。参考图7(B)，GaN单晶衬底20p的{20-2-1}主面20pm具有相对于(000-1)面为75°的倾斜角α。
关于在所得的GaN晶种衬底10p的主面10pm中的位错密度，平均位错密度为1.1×106cm-2，最小位错密度为7.8×105cm-2，且最大位错密度为2.4×106cm-2。因此，主面中位错密度相对于平均位错密度的偏差为-29％～+118％的大偏差。
相反，关于所得的GaN单晶衬底20p的主面20pm中的位错密度，平均位错密度为3.2×105cm-2，最小位错密度为0.0×105cm-2，且最大位错密度为4.2×105cm-2。因此，主面中位错密度相对于平均位错密度的偏差为-100％～+31.3％的小偏差。此外，在GaN单晶衬底20p的整个主面20pm中，在(0002)和(22-40)面为衍射晶面的情况下实施X射线衍射摇摆曲线测量，且X射线衍射峰的半宽度为30弧秒～100弧秒的小的半宽度。因此，GaN单晶衬底20p的主面20pm具有高结晶度。
此外，以类似于实施例B 1的方式，使用这种GaN单晶衬底20p来制造各自为基于GaN的半导体器件的LED。关于制造的LED(基于GaN的半导体器件100)的主面的亮度，所述LED具有大的平均相对亮度1.2和小的相对亮度样本方差0.11。将结果总结于表2中。
实施例B3
参考图5(A)～(D)和图6(A)～(C)，以与实施例B1类似的方式形成了主面10pm面取向为{22-42}的GaN晶种衬底10p和主面20pm面取向为{22-42}的GaN单晶衬底20p，除了在准备GaN晶种衬底10p的步骤中，沿与{22-42}面平行的面(沿垂直于<22-42>方向的面)对两个主面的平均粗糙度Ra为5nm的GaN母晶B(GaN母晶1)进行切片，从而切割出各自具有{22-42}主面的多个GaN母晶片1p，对所述晶片的主面进行研削和研磨，并使用所得的GaN母晶片1p，所述GaN母晶片1p的各个主面具有5nm的平均粗糙度Ra。参考图7(C)，GaN单晶衬底20p的{22-42}主面20pm具有相对于(000-1)面为73°的倾斜角α。
关于在所得的GaN晶种衬底10p的主面10pm中的位错密度，平均位错密度为1.6×106cm-2，最小位错密度为1.2×106cm-2，且最大位错密度为3.9×106cm-2。因此，主面中位错密度相对于平均位错密度的偏差为-25％～+144％的大偏差。
相反，关于所得的GaN单晶衬底20p的主面20pm中的位错密度，平均位错密度为6.9×105cm-2，最小位错密度为3.5×105cm-2，且最大位错密度为9.8×105cm-2。因此，主面中位错密度相对于平均位错密度的偏差为-49.3％～+42.0％的小偏差。此外，在GaN单晶衬底20p的整个主面20pm中，在(0002)和(22-20)面为衍射晶面的情况下实施X射线衍射摇摆曲线测量，且X射线衍射峰的半宽度为30弧秒～100弧秒的小的半宽度。因此，GaN单晶衬底20p的主面20pm具有高结晶度。
此外，以类似于实施例B1的方式，使用这种GaN单晶衬底20p来制造各自为基于GaN的半导体器件的LED。关于制造的LED(基于GaN的半导体器件100)的主面的亮度，所述LED具有大的平均相对亮度0.9和小的相对亮度样本方差0.14。将结果总结于表2中。
实施例B4
参考图5(A)～(D)和图6(A)～(C)，以与实施例B1类似的方式形成了主面10pm面取向为{22-4-2}的GaN晶种衬底10p和主面20pm面取向为{22-4-2}的GaN单晶衬底20p，除了在准备GaN晶种衬底10p的步骤中，沿与{22-4-2}面平行的面(沿垂直于<22-4-2>方向的面)对两个主面的平均粗糙度Ra为5nm的GaN母晶B(GaN母晶1)进行切片，从而切割出各自具有{22-4-2}主面的多个GaN母晶片1p，对所述晶片的主面进行研削和研磨，并使用所得的GaN母晶片1p，所述GaN母晶片1p的各个主面具有5nm的平均粗糙度Ra。参考图7(D)，GaN单晶衬底20p的{22-4-2}主面20pm具有相对于(000-1)面为73°的倾斜角α。
关于在所得的GaN晶种衬底10p的主面10pm中的位错密度，平均位错密度为2.2×106cm-2，最小位错密度为1.4×106cm-2，且最大位错密度为5.5×106cm-2。因此，主面中位错密度相对于平均位错密度的偏差为-36％～+150％的大偏差。
相反，关于所得的GaN单晶衬底20p的主面20pm中的位错密度，平均位错密度为8.9×105cm-2，最小位错密度为3.8×105cm-2，且最大位错密度为1.5×106cm-2。因此，主面中位错密度相对于平均位错密度的偏差为-57.3％～+68.5％的小偏差。此外，在GaN单晶衬底20p的整个主面20pm中，在(0002)和(22-20)面为衍射晶面的情况下实施X射线衍射摇摆曲线测量，且X射线衍射峰的半宽度为30弧秒～100弧秒的小的半宽度。因此，GaN单晶衬底20p的主面20pm具有高结晶度。
此外，以类似于实施例B1的方式，使用这种GaN单晶衬底20p来制造各自为基于GaN的半导体器件的LED。关于制造的LED(基于GaN的半导体器件100)的主面的亮度，所述LED具有大的平均相对亮度0.86和小的相对亮度样本方差0.14。将结果总结于表2中。
比较例RB1
参考图5(A)～(D)和图6(A)～(C)，以与实施例B1类似的方式生长了GaN晶种10，除了在准备GaN晶种衬底10p的步骤中，沿与{10-10}面平行的面(沿垂直于<10-10>方向的面)对两个主面的平均粗糙度Ra为5nm的GaN母晶B(GaN母晶1)进行切片，从而切割出各自具有{10-10}主面的多个GaN母晶片1p，对所述晶片的主面进行研削和研磨，并使用所得的GaN母晶片1p，所述GaN母晶片1p的各个主面具有5nm的平均粗糙度Ra。GaN晶种10发生部分多晶化，且从多晶化部分产生裂纹。因此，不能获得GaN晶种衬底，并因此不能制造GaN单晶衬底和基于GaN的半导体器件。将结果总结于表2中。
比较例RB2
参考图5(A)～(D)和图6(A)～(C)，以与实施例B1类似的方式生长了GaN晶种10，除了在准备GaN晶种衬底10p的步骤中，沿与{11-20}面平行的面(沿垂直于<11-20>方向的面)对两个主面的平均粗糙度Ra为5nm的GaN母晶B(GaN母晶1)进行切片，从而切割出各自具有{11-20}主面的多个GaN母晶片1p，对所述晶片的主面进行研削和研磨，并使用所得的GaN母晶片1p，所述GaN母晶片1p的各个主面具有5nm的平均粗糙度Ra。GaN晶种10发生部分多晶化，且从多晶化部分产生裂纹。因此，不能获得GaN晶种衬底，并因此不能制造GaN单晶衬底和基于GaN的半导体器件。将结果总结于表2中。
比较例RB3
参考图5(A)～(D)和图6(A)～(C)，以与实施例B1类似的方式形成了主面10pm面取向为{10-11}的GaN晶种衬底10p和主面20pm面取向为{10-11}的GaN单晶衬底20p，除了在准备GaN晶种衬底10p的步骤中，沿与{10-11}面平行的面(沿垂直于<10-11>方向的面)对两个主面的平均粗糙度Ra为5nm的GaN母晶B(GaN母晶1)进行切片，从而切割出各自具有{10-11}主面的多个GaN母晶片1p，对所述晶片的主面进行研削和研磨，并使用所得的GaN母晶片1p，所述GaN母晶片1p的各个主面具有5nm的平均粗糙度Ra。GaN单晶衬底20p的{10-11}主面20pm具有相对于(0001)面为62°的倾斜角α。
关于在所得的GaN晶种衬底10p的主面10pm中的位错密度，平均位错密度为4.0×106cm-2，最小位错密度为2.2×106cm-2，且最大位错密度为9.5×106cm-2。因此，主面中位错密度相对于平均位错密度的偏差为-45％～+138％的大偏差。
此外，关于所得的GaN单晶衬底20p的主面20pm中的位错密度，平均位错密度为3.2×106cm-2，最小位错密度为1.1×106cm-2，且最大位错密度为7.5×106cm-2。因此，主面中位错密度相对于平均位错密度的偏差为-65.7％～+134％的大偏差。在GaN单晶衬底20p的整个主面20pm中，在(0002)和(22-40)面为衍射晶面的情况下实施X射线衍射摇摆曲线测量，且X射线衍射峰的半宽度为120弧秒～350弧秒的大的半宽度。因此，GaN单晶衬底20p的主面20pm具有低结晶度。
此外，以类似于实施例B1的方式，使用这种GaN单晶衬底20p来制造各自为基于GaN的半导体器件的LED。关于制造的LED(基于GaN的半导体器件100)的主面的亮度，所述LED具有小的平均相对亮度0.55和大的相对亮度样本方差0.35。将结果总结于表2中。
比较例RB4
参考图5(A)～(D)和图6(A)～(C)，以与实施例B1类似的方式形成了主面10pm面取向为{11-22}的GaN晶种衬底10p和主面20pm面取向为{11-22}的GaN单晶衬底20p，除了在准备GaN晶种衬底10p的步骤中，沿与{11-22}面平行的面(沿垂直于<11-22>方向的面)对两个主面的平均粗糙度Ra为5nm的GaN母晶B(GaN母晶1)进行切片，从而切割出各自具有{11-22}主面的多个GaN母晶片1p，对所述晶片的主面进行研削和研磨，并使用所得的GaN母晶片1p，所述GaN母晶片1p的各个主面具有5nm的平均粗糙度Ra。GaN单晶衬底20p的{11-22}主面20pm具有相对于(0001)面为58°的倾斜角α。
关于在所得的GaN晶种衬底10p的主面10pm中的位错密度，平均位错密度为4.7×106cm-2，最小位错密度为2.8×106cm-2，且最大位错密度为9.8×106cm-2。因此，主面中位错密度相对于平均位错密度的偏差为-40％～+109％的大偏差。
此外，关于所得的GaN单晶衬底20p的主面20pm中的位错密度，平均位错密度为4.6×106cm-2，最小位错密度为2.2×106cm-2，且最大位错密度为9.3×106cm-2。因此，主面中位错密度相对于平均位错密度的偏差为-52.2％～+102％的大偏差。在GaN单晶衬底20p的整个主面20pm中，在(0002)和(20-20)面为衍射晶面的情况下实施X射线衍射摇摆曲线测量，且X射线衍射峰的半宽度为120弧秒～350弧秒的大的半宽度。因此，GaN单晶衬底20p的主面20pm具有低结晶度。
此外，以类似于实施例B1的方式，使用这种GaN单晶衬底20p来制造各自为基于GaN的半导体器件的LED。关于制造的LED(基于GaN的半导体器件100)的主面的亮度，所述LED具有小的平均相对亮度0.41和大的相对亮度样本方差0.31。将结果总结于表2中。
Figure BSA00000214748500511
从表2中可清楚地看出，可使用GaN单晶衬底来获得基于GaN的半导体器件，所述GaN单晶衬底的主面具有相对于(0001)面和(000-1)面中的一个面以65°～85°倾斜的面取向，且所述主面中位错密度的分布基本均匀(主面中位错密度相对于平均位错密度的偏差在±100％以内)，所述基于GaN的半导体器件在主面中具有大的主面平均发射强度和基本均匀分布的发射强度(主面中相对亮度相对于平均相对亮度的样本方差为0.2以下，因此发射强度相对于平均发射强度的偏差小)。
制造GaN母晶C
以下列方式制造GaN母晶C。在具有50mm直径和0.8mm厚度的GaAs衬底(基部衬底)的(111)A面主面上形成SiO层(掩模层)，所述SiO层具有100nm的厚度，且其中通过光刻和腐蚀，以六方紧密堆积的方式以4μm间距在两维上排列多个具有2μm直径的开口。然后，在所述GaAs衬底的已经形成了具有多个开口的SiO层的主面上，实施HVPE法以在500℃下生长80nm厚度的GaN低温层。接下来，在950℃下生长60μm厚的GaN中间层。其后，在1050℃下，生长5mm厚的GaN母晶C。然后，用王水进行腐蚀，从GaN母晶C上将GaAs衬底除去，从而得到具有50mm直径和3mm厚度的GaN母晶C。通过具有660nm峰值波长的红色LD(激光二极管)，根据实施方案1C中所示的方法，在25℃的环境温度下并在主面((0001)面1C)中相互正交的两个方向中的各个方向上以2mm的间距，测量GaN母晶C主面中的光弹性变形。关于光弹性变形值，平均值为9.0×10-6，最小值为3.1×10-7，且最大值为2.1×10-5。
实施例C1
1.准备GaN晶种衬底
参考图5(A)，对分别作为GaN母晶C(GaN母晶1)两个主面的(0001)面和(000-1)面进行研削和研磨，使得两个主面的平均粗糙度Ra为5nm。本文中，利用AFM测量表面的平均粗糙度Ra。
其次，参考图5(A)，沿与{20-21}面平行的面(沿垂直于<20-21>方向的面)对两个主面的平均粗糙度Ra为5nm的GaN母晶1进行切片，从而切割出具有{20-21}主面的多个GaN母晶片1p。
随后，对各个切割出的GaN母晶片1p的四个未研削和未研磨的侧面进行研削和研磨，使得这四个侧面的平均粗糙度Ra为5nm。以此方式，得到主面{20-21}的平均粗糙度Ra为5nm的多个GaN母晶片1p。这些GaN母晶片1p包括其主面面取向并不完全等同于{20-21}的晶体片。然而，关于任意一种晶体片，所述主面的面取向具有相对于{20-21}在±0.1°以内的倾斜角。本文中，通过X射线衍射来测量所述倾斜角。
然后，参考图5(B)，以使得多个GaN母晶片1p的{20-21}的各个主面1pm相互平行且这些GaN母晶片1p各自的[0001]方向相同的方式，在横向上相互邻近地排列多个GaN母晶片1p。此外，部分地除去外周部分，使得直径为50mm。
然后，参考图5(C)，在10体积％的氯化氢气体和90体积％的氮气的气体混合物气氛中，并在800℃下对上述多个GaN母晶片1p的{20-21}主面1pm处理两小时。其后，在主面1pm上，在1050℃的晶体生长温度下并在80μm/小时的生长速度下，实施HVPE法并持续50小时以生长GaN晶种10。
然后，参考图5(C)、(D)和图6(A)，沿与多个GaN母晶片1p的{20-21}主面1pm平行的面10u、10v对上述GaN晶种10进行切片，从而得到GaN晶种衬底10p，所述GaN晶种衬底10p具有面取向为{20-21}的主面10pm，并具有50mm的直径和0.5mm的厚度。关于GaN晶种衬底10p，对主面10pm进行进一步的研削和研磨，使得主面10pm的平均粗糙度Ra为5nm。GaN晶种衬底10p的{20-21}主面10pm具有相对于(0001)面为75°的倾斜角α。
关于以上述方式形成的GaN晶种衬底10p的主面10pm中的光弹性变形值，通过具有660nm峰值波长的红色LD，根据实施方案1C中所示的方法，在25℃的环境温度下，在主面10pm的从中心向外周的但除去周边部分中的测量点之外的400个测量点处测量光弹性变形值，所述测量点在两个相互正交的方向中的各个方向上的间距为2mm。关于光弹性变形值，平均值为2.1×10-5，最小值为4.9×10-7，且最大值为7.4×10-5。因此，主面中的光弹性变形值为7.4×10-5以下的大值，且相对于平均值的偏差也为-98％～+252％的大偏差。可能的原因如下。使用多个GaN母晶片1p准备GaN晶种衬底10p。因此，GaN晶种衬底10p的一部分在GaN母晶片1p相互邻近的一部分上生长，且所述GaN晶种衬底10p的一部分具有更高的光弹性变形值。
2.生长GaN单晶
然后，参考图6(B)，在10体积％的氯化氢气体和90体积％的氮气的气体混合物气氛中，在800℃下对上述GaN晶种衬底10p的{20-21}主面10pm处理两小时。其后，在该主面10pm上，在1050℃的晶体生长温度下并在80μm/小时的生长速度下，实施HVPE法并持续50小时以生长GaN单晶20。
3.形成GaN单晶衬底
然后，参考图6(B)和(C)，沿与GaN晶种衬底10p的{20-21}主面10pm平行的面20u、20v对上述GaN单晶20进行切片，从而得到GaN单晶衬底20p，所述GaN单晶衬底20p具有面取向为{20-21}的主面20pm，并具有50mm的直径和0.5mm的厚度。关于GaN单晶衬底20p，对主面20pm进行进一步的研削和研磨，使得主面20pm的平均粗糙度Ra为5nm。参考图7(A)，GaN单晶衬底20p的{20-21}的主面20pm具有相对于(0001)面为75°的倾斜角α。
关于以上述方式形成的GaN单晶衬底20p的主面20pm中的光弹性变形值，通过具有660nm峰值波长的红色LD，根据实施方案1C中所示的方法，在25℃的环境温度下，在主面10pm的从中心向外周的但除去周边部分中的测量点之外的400个测量点处测量光弹性变形值，所述测量点在两个相互正交的方向中的各个方向上的间距为2mm。关于光弹性变形值，平均值为8.3×10-6，最小值为2.6×10-7，且最大值为1.5×10-5。因此，主面中的光弹性变形值为1.5×10-5以下的小值，且相对于平均值的偏差也为-96.9％～+80.7％的小偏差。
在GaN单晶衬底20p的整个主面20pm中，通过在(0002)和(22-40)面为衍射晶面的情况下实施X射线衍射摇摆曲线测量而得到的X射线衍射峰的半宽度为30弧秒～100弧秒的小值。因此，GaN单晶衬底20p的主面20pm具有高结晶度。本文中，利用帕纳科公司(先前的飞利浦分析仪器公司)的X′Pert Pro MRD在从主面20pm的从中心到外周的、沿相互正交的两个方向中的各个方向上以2mm间距布置的、且除了周边部分中的测量点之外的400个测量点处，用1mm2的X射线照射面积，实施X射线衍射摇摆曲线测量。
4.制造基于GaN的半导体器件
然后，参考图8，在GaN单晶衬底20p(50mm直径×0.4mm厚度)的一个主面20pm上，实施MOCVD法以生长至少一个基于GaN的半导体层130。具体地，依次生长：具有2μm厚度的Si掺杂的n型GaN层131(载流子浓度：2×1018cm-3)、具有由六对In0.01Ga0.99N阻挡层和In0.1Ga0.9N阱层形成的多量子阱结构并具有100nm厚度的发光层132、具有20nm厚度的Mg掺杂的p型Al0.18Ga0.82N层133(载流子浓度：3×1017cm-3)、以及具有50nm厚度的Mg掺杂的p型GaN层134(载流子浓度：1×1018cm-3)。
然后，通过真空沉积法，在p型GaN层134上沿两个相互正交的方向，以1mm的间距形成0.2mm×0.2mm×0.5μm厚度的Ni/Au电极作为p侧电极141。此外，在GaN单晶衬底20p的另一个主面20pn上，利用真空沉积法形成作为n侧电极142的具有1μm厚度的Ti/Al电极。
然后，将包含在GaN单晶衬底20p上形成的上述至少一个基于GaN的半导体层130的晶片(但晶片中在GaN单晶衬底20p的主面20pm中未测量光弹性变形值的外周部分除外)划分成多个1mm×1mm的芯片，即基于GaN的半导体器件(由所述晶片生产芯片)，使得各个p侧电极在各个芯片的中心处。以此方式获得的基于GaN的半导体器件100为具有450nm发射峰值波长的LED(发光二极管)。
对于具有上述芯片形式的1600个LED，通过亮度测量集分球，对以上述方式制造的LED(基于GaN的半导体器件100)主面的亮度进行测量。将本实施例C1中得到的LED平均亮度用作平均相对亮度1.0，并表述了关于实施例C1～C4和比较例RC3、RC4中各个实例的平均相对亮度以及所述相对亮度的样本方差。在该实施例C1中制造的LED具有大的平均相对亮度1.0，并具有小的相对亮度样本方差0.15。将结果总结于表3中。
实施例C2
参考图5(A)～(D)和图6(A)～(C)，以与实施例C1类似的方式形成了主面10pm面取向为{20-2-1}的GaN晶种衬底10p和主面20pm面取向为{20-2-1}的GaN单晶衬底20p，除了在准备GaN晶种衬底10p的步骤中，沿与{20-2-1}面平行的面(沿垂直于<20-2-1>方向的面)对两个主面的平均粗糙度Ra为5nm的GaN母晶C(GaN母晶1)进行切片，从而切割出各自具有{20-2-1}主面的多个GaN母晶片1p，对所述晶片的主面进行研削和研磨，并使用所得的GaN母晶片1p，所述GaN母晶片1p的各个主面具有5nm的平均粗糙度Ra。参考图7(B)，GaN单晶衬底20p的{20-2-1}主面20pm具有相对于(000-1)面为75°的倾斜角α。
关于在所得的GaN晶种衬底10p的主面10pm中的光弹性变形值，平均值为1.9×10-5，最小值为3.2×10-7，且最大值为6.5×10-5。因此，主面中光弹性变形值为6.5×10-5以下的大值，且相对于平均值的偏差也为-98％～+242％的大偏差。
相反，关于所得的GaN单晶衬底20p的主面20pm中的光弹性变形值，平均值为5.4×10-6，最小值为1.1×10-7，且最大值为9.4×10-6。因此，主面中光弹性变形值为9.4×10-6以下的小值，且相对于平均值的偏差也为-98.0％～+74.1％的小偏差。此外，在GaN单晶衬底20p的整个主面20pm中，在(0002)和(22-40)面为衍射晶面的情况下实施X射线衍射摇摆曲线测量，且X射线衍射峰的半宽度为30弧秒～100弧秒的小的半宽度。因此，GaN单晶衬底20p的主面20pm具有高结晶度。
此外，以类似于实施例C1的方式，使用这种GaN单晶衬底20p来制造各自为基于GaN的半导体器件的LED。关于制造的LED(基于GaN的半导体器件100)的主面的亮度，所述LED具有大的平均相对亮度1.1和小的相对亮度样本方差0.11。将结果总结于表3中。
实施例C3
参考图5(A)～(D)和图6(A)～(C)，以与实施例C1类似的方式形成了主面10pm面取向为{22-42}的GaN晶种衬底10p和主面20pm面取向为{22-42}的GaN单晶衬底20p，除了在准备GaN晶种衬底10p的步骤中，沿与{22-42}面平行的面(沿垂直于<22-42>方向的面)对两个主面的平均粗糙度Ra为5nm的GaN母晶B(GaN母晶1)进行切片，从而切割出各自具有{22-42}主面的多个GaN母晶片1p，对所述晶片的主面进行研削和研磨，并使用所得的GaN母晶片1p，所述GaN母晶片1p的各个主面具有5nm的平均粗糙度Ra。参考图7(C)，GaN单晶衬底20p的{22-42}主面20pm具有相对于(000-1)面为73°的倾斜角α。
关于在所得的GaN晶种衬底10p的主面10pm中的光弹性变形值，平均值为3.3×10-5，最小值为1.5×10-5，且最大值为1.02×10-4。因此，主面中光弹性变形值为1.02×10-4以下的大值，且相对于平均值的偏差也为-55％～+209％的大偏差。
相反，关于所得的GaN单晶衬底20p的主面20pm中的光弹性变形值，平均值为3.2×10-5，最小值为1.1×10-5，且最大值为4.9×10-5。因此，主面中光弹性变形值为4.9×10-5以下的小值，且相对于平均值的偏差也为-65.6％～+53.1％的小偏差。此外，在GaN单晶衬底20p的整个主面20pm中，在(0002)和(22-20)面为衍射晶面的情况下实施X射线衍射摇摆曲线测量，且X射线衍射峰的半宽度为30弧秒～100弧秒的小的半宽度。因此，GaN单晶衬底20p的主面20pm具有高结晶度。
此外，以类似于实施例C1的方式，使用这种GaN单晶衬底20p来制造各自为基于GaN的半导体器件的LED。关于所制造的LED(基于GaN的半导体器件100)的主面的亮度，所述LED具有大的平均相对亮度0.92和小的相对亮度样本方差0.16。将结果总结于表3中。
实施例C4
参考图5(A)～(D)和图6(A)～(C)，以与实施例C1类似的方式形成了主面10pm面取向为{22-4-2}的GaN晶种衬底10p和主面20pm面取向为{22-4-2}的GaN单晶衬底20p，除了在准备GaN晶种衬底10p的步骤中，沿与{22-4-2}面平行的面(沿垂直于<22-4-2>方向的面)对两个主面的平均粗糙度Ra为5nm的GaN母晶C(GaN母晶1)进行切片，从而切割出各自具有{22-4-2}主面的多个GaN母晶片1p，对所述晶片的主面进行研削和研磨，并使用所得的GaN母晶片1p，所述GaN母晶片1p的各个主面具有5nm的平均粗糙度Ra。参考图7(D)，GaN单晶衬底20p的{22-4-2}主面20pm具有相对于(000-1)面为73°的倾斜角α。
关于在所得的GaN晶种衬底10p的主面10pm中的光弹性变形值，平均值为2.9×10-5，最小值为1.0×10-5，且最大值为9.8×10-5。因此，主面中光弹性变形值为9.8×10-5以下的大值，且相对于平均值的偏差也为-66％～+238％的大偏差。
相反，关于所得的GaN单晶衬底20p的主面20pm中的光弹性变形值，平均值为2.1×10-5，最小值为6.6×10-6，且最大值为3.9×10-5。因此，主面中光弹性变形值为3.9×10-5以下的小值，且相对于平均值的偏差也为-68.6％～+85.7％的小偏差。此外，在GaN单晶衬底20p的整个主面20pm中，在(0002)和(22-20)面为衍射晶面的情况下实施X射线衍射摇摆曲线测量，且X射线衍射峰的半宽度为30弧秒～100弧秒的小的半宽度。因此，GaN单晶衬底20p的主面20pm具有高结晶度。
此外，以类似于实施例C1的方式，使用这种GaN单晶衬底20p来制造各自为基于GaN的半导体器件的LED。关于所制造的LED(基于GaN的半导体器件100)的主面的亮度，所述LED具有大的平均相对亮度0.95和小的相对亮度样本方差0.13。将结果总结于表3中。
比较例RC1
参考图5(A)～(D)和图6(A)～(C)，以与实施例C1类似的方式生长了GaN晶种10，除了在准备GaN晶种衬底10p的步骤中，沿与{10-10}面平行的面(沿垂直于<10-10>方向的面)对两个主面的平均粗糙度Ra为5nm的GaN母晶C(GaN母晶1)进行切片，从而切割出各自具有{10-10}主面的多个GaN母晶片1p，对晶体片的主面进行研削和研磨，并使用所得的GaN母晶片1p，所述GaN母晶片1p的各个主面具有5nm的平均粗糙度Ra。GaN晶种10发生部分多晶化，且从多晶化部分产生裂纹。因此，不能获得GaN晶种衬底，并因此不能制造GaN单晶衬底和基于GaN的半导体器件。将结果总结于表3中。
比较例RC2
参考图5(A)～(D)和图6(A)～(C)，以与实施例C1类似的方式生长了GaN晶种10，除了在准备GaN晶种衬底10p的步骤中，沿与{11-20}面平行的面(沿垂直于<11-20>方向的面)对两个主面的平均粗糙度Ra为5nm的GaN母晶C(GaN母晶1)进行切片，从而切割出各自具有{11-20}主面的多个GaN母晶片1p，对所述晶片的主面进行研削和研磨，并使用所得的GaN母晶片1p，所述GaN母晶片1p的各个主面具有5nm的平均粗糙度Ra。GaN晶种10发生部分多晶化，且从多晶化部分产生裂纹。因此，不能获得GaN晶种衬底，并因此不能制造GaN单晶衬底和基于GaN的半导体器件。将结果总结于表3中。
比较例RC3
参考图5(A)～(D)和图6(A)～(C)，以与实施例C1类似的方式形成了主面10pm面取向为{10-11}的GaN晶种衬底10p和主面20pm面取向为{10-11}的GaN单晶衬底20p，除了在准备GaN晶种衬底10p的步骤中，沿与{10-11}面平行的面(沿垂直于<10-11>方向的面)对两个主面的平均粗糙度Ra为5nm的GaN母晶C(GaN母晶1)进行切片，从而切割出各自具有{10-11}主面的多个GaN母晶片1p，对所述晶片的主面进行研削和研磨，并使用所得的GaN母晶片1p，所述GaN母晶片1p的各个主面具有5nm的平均粗糙度Ra。GaN单晶衬底20p的{10-11}主面20pm具有相对于(0001)面为62°的倾斜角α。
关于在所得的GaN晶种衬底10p的主面10pm中的光弹性变形值，平均值为1.02×10-4，最小值为4.2×10-5，且最大值为2.6×10-4。因此，主面中光弹性变形值为2.6×10-4以下的大值，且相对于平均值的偏差也为-59％～+155％的大偏差。
此外，关于所得的GaN单晶衬底20p的主面20pm中的光弹性变形值，平均值为9.1×10-5，最小值为3.7×10-5，且最大值为2.5×10-4。因此，主面中光弹性变形值为2.5×10-4以下的大值，且相对于平均值的偏差也为-59.3％～+175％的大偏差。在GaN单晶衬底20p的整个主面20pm中，在(0002)和(22-40)面为衍射晶面的情况下实施X射线衍射摇摆曲线测量，且X射线衍射峰的半宽度为120弧秒～350弧秒的大的半宽度。因此，GaN单晶衬底20p的主面20pm具有低结晶度。
此外，以类似于实施例C1的方式，使用这种GaN单晶衬底20p来制造各自为基于GaN的半导体器件的LED。关于所制造的LED(基于GaN的半导体器件100)的主面的亮度，所述LED具有小的平均相对亮度0.76和大的相对亮度样本方差0.25。将结果总结于表3中。
比较例RC4
参考图5(A)～(D)和图6(A)～(C)，以与实施例C1类似的方式形成了主面10pm面取向为{11-22}的GaN晶种衬底10p和主面20pm面取向为{11-22}的GaN单晶衬底20p，除了在准备GaN晶种衬底10p的步骤中，沿与{11-22}面平行的面(沿垂直于<11-22>方向的面)对两个主面的平均粗糙度Ra为5nm的GaN母晶C(GaN母晶1)进行切片，从而切割出各自具有{11-22}主面的多个GaN母晶片1p，对所述晶片的主面进行研削和研磨，并使用所得的GaN母晶片1p，所述GaN母晶片1p的各个主面具有5nm的平均粗糙度Ra。GaN单晶衬底20p的{11-22}主面20pm具有相对于(0001)面为58°的倾斜角α。
关于在所得的GaN晶种衬底10p的主面10pm中的光弹性变形值，平均值为1.21×10-4，最小值为5.6×10-5，且最大值为3.3×10-4。因此，主面中光弹性变形值为3.3×10-4以下的大值，且相对于平均值的偏差也为-54％～+173％的大偏差。
此外，关于所得的GaN单晶衬底20p的主面20pm中的光弹性变形值，平均值为1.0×10-4，最小值为4.1×10-5，且最大值为3.1×10-4。因此，主面中光弹性变形值为3.1×10-4以下的大值，且相对于平均值的偏差也为-59.0％～+210％的大偏差。在GaN单晶衬底20p的整个主面20pm中，在(0002)和(20-20)面为衍射晶面的情况下实施X射线衍射摇摆曲线测量，且X射线衍射峰的半宽度为120弧秒～350弧秒的大的半宽度。因此，GaN单晶衬底20p的主面20pm具有低结晶度。
此外，以类似于实施例C1的方式，使用这种GaN单晶衬底20p来制造各自为基于GaN的半导体器件的LED。关于所制造的LED(基于GaN的半导体器件100)的主面的亮度，所述LED具有小的平均相对亮度0.79和大的相对亮度样本方差0.24。将结果总结于表3中。
Figure BSA00000214748500631
从表3中可清楚地看出，可使用GaN单晶衬底来获得基于GaN的半导体器件，所述GaN单晶衬底的主面具有相对于(0001)面和(000-1)面中的一个面以65°～85°倾斜的面取向，且所述GaN单晶衬底具有不超过5×10-5的光弹性变形值，其中通过在25℃的环境温度下在垂直于所述主面施加光时在主面内任意点处的光弹性来测量所述光弹性变形值，所述基于GaN的半导体器件在主面中具有大的主面平均发射强度和基本均匀分布的发射强度(主面中相对亮度相对于平均相对亮度的样本方差为0.2以下，因此发射强度相对于平均发射强度的偏差小)。
尽管已经详细地对本发明进行了描述和显示，但是应理解，这些仅是本发明的说明和实例且不应是本发明的限制，本发明的范围由附属权利要求书的条款来限定。

Claims (13)

1.一种GaN单晶衬底，其具有面积为10cm2以上的主面，所述主面具有相对于(0001)面和(000-1)面中的一个面以65°～85°倾斜的面取向，所述衬底具有在所述主面中载流子浓度基本均匀分布、在所述主面中位错密度基本均匀分布和光弹性变形值为5×10-5以下中的至少一种特性，所述光弹性变形值通过在25℃环境温度下在垂直于所述主面施加光时在所述主面中的任意点处的光弹性测得。
2.如权利要求1所述的GaN单晶衬底，其中在所述主面中的载流子浓度相对于所述主面中的平均载流子浓度的偏差在±50％以内。
3.如权利要求1所述的GaN单晶衬底，其中在所述主面中比电阻的分布基本上是均匀的。
4.如权利要求3所述的GaN单晶衬底，其中在所述主面中的比电阻相对于所述主面中的平均比电阻的偏差在±50％以内。
5.如权利要求3所述的GaN单晶衬底，其中在所述主面中的平均比电阻为0.1Ωcm以下。
6.如权利要求1所述的GaN单晶衬底，其中在所述主面中的位错密度相对于所述主面中的平均位错密度的偏差在±100％以内。
7.如权利要求1所述的GaN单晶衬底，其中在所述主面中的位错密度为5×106cm-2以下。
8.如权利要求1所述的GaN单晶衬底，其中在所述主面中的所述光弹性变形值相对于所述主面中的所述光弹性变形值的平均值的偏差在±100％以内。
9.如权利要求1所述的GaN单晶衬底，其中所述主面的面取向相对于(0001)面和(000-1)面中的一个面以<10-10>方向倾斜。
10.如权利要求1所述的GaN单晶衬底，其中通过X射线衍射摇摆曲线测量法对(0002)面和(20-20)面的组合、以及(0002)面和(22-40)面的组合中的一种组合进行测量而得到的X射线衍射峰的半宽度，在整个所述主面中为300弧秒以下。
11.一种制造权利要求1的GaN单晶衬底的方法，所述方法包括如下步骤：
准备主面面积为10cm2以上的GaN晶种衬底，所述主面具有相对于(0001)面和(000-1)面中的一个面以65°～85°倾斜的面取向；
在所述GaN晶种衬底的所述主面上生长GaN单晶；以及
通过沿与所述GaN晶种衬底的所述主面平行的面对所述GaN单晶进行切割而形成所述GaN单晶衬底。
12.一种基于GaN的半导体器件，所述半导体器件包含：权利要求1的GaN单晶衬底，以及在所述GaN单晶衬底的所述主面上形成的至少一个基于GaN的半导体层。
13.一种制造基于GaN的半导体器件的方法，所述方法包括如下步骤：
准备权利要求1的GaN单晶衬底；以及
在所述GaN单晶衬底的所述主面上生长至少一个基于GaN的半导体层。
CN201010243313.1A 2009-09-04 2010-07-30 GaN单晶衬底、基于GaN的半导体器件及它们的制造方法 Active CN102011191B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2009-204977 2009-09-04
JP2009204978A JP5549158B2 (ja) 2009-09-04 2009-09-04 ＧａＮ単結晶基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法
JP2009204977A JP5549157B2 (ja) 2009-09-04 2009-09-04 ＧａＮ単結晶基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法
JP2009-204978 2009-09-04
JP2009-227496 2009-09-30
JP2009227496A JP5471251B2 (ja) 2009-09-30 2009-09-30 ＧａＮ単結晶基板およびＧａＮ系半導体デバイス

Publications (2)

Publication Number Publication Date
CN102011191A true CN102011191A (zh) 2011-04-13
CN102011191B CN102011191B (zh) 2014-09-10

Family

ID=43647009

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010243313.1A Active CN102011191B (zh) 2009-09-04 2010-07-30 GaN单晶衬底、基于GaN的半导体器件及它们的制造方法

Country Status (2)

Country Link
US (2) US8598685B2 (zh)
CN (1) CN102011191B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105026625A (zh) * 2013-02-08 2015-11-04 并木精密宝石株式会社 GaN衬底及GaN衬底的制造方法
CN107208305A (zh) * 2015-01-22 2017-09-26 希波特公司 裂缝减少的iii族氮化物块状晶体的种晶选择和生长方法
US11031475B2 (en) 2013-08-08 2021-06-08 Mitsubishi Chemical Corporation Self-standing GaN substrate, GaN crystal, method for producing GaN single crystal, and method for producing semiconductor device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5332168B2 (ja) 2006-11-17 2013-11-06 住友電気工業株式会社 Ｉｉｉ族窒化物結晶の製造方法
US9064706B2 (en) 2006-11-17 2015-06-23 Sumitomo Electric Industries, Ltd. Composite of III-nitride crystal on laterally stacked substrates
JP6031733B2 (ja) * 2010-09-27 2016-11-24 住友電気工業株式会社 ＧａＮ結晶の製造方法
JP5929599B2 (ja) * 2012-07-31 2016-06-08 三菱化学株式会社 第１３族窒化物基板及びその製造方法
US11295992B2 (en) 2017-09-29 2022-04-05 Intel Corporation Tunnel polarization junction III-N transistors
WO2019066921A1 (en) * 2017-09-29 2019-04-04 Intel Corporation GROUP III NITRIDE ELECTROLUMINESCENT DEVICES COMPRISING POLARIZATION JUNCTION
CN111220634B (zh) * 2020-01-16 2021-02-26 西安交通大学 基于单个衍射峰的计算形变晶体材料位错密度的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1283306A (zh) * 1997-10-30 2001-02-07 住友电气工业株式会社 GaN单晶衬底及其制造方法
CN1113113C (zh) * 1999-09-28 2003-07-02 中国科学院半导体研究所 一种生长氮化镓及其化合物薄膜的方法
EP1986217A1 (en) * 2006-02-16 2008-10-29 Shin-Etsu Chemical Co., Ltd. Method for manufacturing semiconductor substrate
JP2008285397A (ja) * 2007-01-26 2008-11-27 Silicon Genesis Corp 厚膜材料劈開工程中の温度制御装置および温度制御方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6227896A (ja) 1985-07-30 1987-02-05 日本鋼管株式会社 二重管式電気直接加熱パイプラインを用いた遠隔制御情報伝送装置
JPH0622789A (ja) 1992-07-03 1994-02-01 Noyaku Bio Technol Kaihatsu Gijutsu Kenkyu Kumiai 光学活性なｄ−アミノ酸の製造法
JP3350992B2 (ja) 1993-02-05 2002-11-25 住友電気工業株式会社 ダイヤモンドの合成方法
US6653663B2 (en) * 1999-12-06 2003-11-25 Matsushita Electric Industrial Co., Ltd. Nitride semiconductor device
JP2002299741A (ja) 2001-04-03 2002-10-11 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板の劈開性の判定方法とＧａＮ単結晶基板
JP2005101475A (ja) 2003-08-28 2005-04-14 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP4720125B2 (ja) 2004-08-10 2011-07-13 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
JP4915128B2 (ja) 2005-04-11 2012-04-11 日亜化学工業株式会社 窒化物半導体ウエハ及びその製造方法
JP5743127B2 (ja) 2005-06-01 2015-07-01 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 半極性（Ｇａ，Ａｌ，Ｉｎ，Ｂ）Ｎ薄膜、ヘテロ構造およびデバイスの成長と作製のための方法及び装置
JP5332168B2 (ja) 2006-11-17 2013-11-06 住友電気工業株式会社 Ｉｉｉ族窒化物結晶の製造方法
US20080272377A1 (en) * 2007-05-02 2008-11-06 Sumitomo Electric Industries, Ltd. Gallium Nitride Substrate and Gallium Nitride Film Deposition Method
JP5144192B2 (ja) 2007-09-21 2013-02-13 住友電気工業株式会社 Ｉｉｉ族窒化物結晶の成長方法
JP2009126723A (ja) * 2007-11-20 2009-06-11 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体結晶の成長方法、ｉｉｉ族窒化物半導体結晶基板の製造方法およびｉｉｉ族窒化物半導体結晶基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1283306A (zh) * 1997-10-30 2001-02-07 住友电气工业株式会社 GaN单晶衬底及其制造方法
CN1113113C (zh) * 1999-09-28 2003-07-02 中国科学院半导体研究所 一种生长氮化镓及其化合物薄膜的方法
EP1986217A1 (en) * 2006-02-16 2008-10-29 Shin-Etsu Chemical Co., Ltd. Method for manufacturing semiconductor substrate
JP2008285397A (ja) * 2007-01-26 2008-11-27 Silicon Genesis Corp 厚膜材料劈開工程中の温度制御装置および温度制御方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105026625A (zh) * 2013-02-08 2015-11-04 并木精密宝石株式会社 GaN衬底及GaN衬底的制造方法
US11031475B2 (en) 2013-08-08 2021-06-08 Mitsubishi Chemical Corporation Self-standing GaN substrate, GaN crystal, method for producing GaN single crystal, and method for producing semiconductor device
US11038024B2 (en) 2013-08-08 2021-06-15 Mitsubishi Chemical Corporation Self-standing GaN substrate, GaN crystal, method for producing GaN single crystal, and method for producing semiconductor device
TWI793382B (zh) * 2013-08-08 2023-02-21 日商三菱化學股份有限公司 自立ＧａＮ基板、ＧａＮ單結晶之製造方法及半導體裝置之製造方法
US11664428B2 (en) 2013-08-08 2023-05-30 Mitsubishi Chemical Corporation Self-standing GaN substrate, GaN crystal, method for producing GaN single crystal, and method for producing semiconductor device
CN107208305A (zh) * 2015-01-22 2017-09-26 希波特公司 裂缝减少的iii族氮化物块状晶体的种晶选择和生长方法

Also Published As

Publication number Publication date
CN102011191B (zh) 2014-09-10
US20140061668A1 (en) 2014-03-06
US8823142B2 (en) 2014-09-02
US8598685B2 (en) 2013-12-03
US20110057197A1 (en) 2011-03-10

Similar Documents

Publication Publication Date Title
CN102011191B (zh) GaN单晶衬底、基于GaN的半导体器件及它们的制造方法
US7816238B2 (en) GaN substrate, substrate with epitaxial layer, semiconductor device, and method of manufacturing GaN substrate
US10612161B2 (en) GaN substrate
US6468882B2 (en) Method of producing a single crystal gallium nitride substrate and single crystal gallium nitride substrate
US7357837B2 (en) GaN single crystal substrate and method of making the same
US8963166B2 (en) III nitride crystal substrate and light-emitting device
US20140349112A1 (en) Nitride crystal, nitride crystal substrate, epilayer-containing nitride crystal substrate, semiconductor device and method of manufacturing the same
WO2011001782A1 (ja) Ｉｉｉ族窒化物結晶およびその製造方法
US9343525B2 (en) Aluminum nitride substrate and group-III nitride laminate
CN102212883B (zh) 氮化物半导体衬底、其制造方法及氮化物半导体装置
US20110147759A1 (en) Group iii nitride semiconductor substrate and manufacturing method of the same
US20110163323A1 (en) GaN SINGLE CRYSTAL SUBSTRATE AND METHOD OF MAKING THE SAME
JP6187576B2 (ja) Ｉｉｉ族窒化物結晶
JP5830973B2 (ja) ＧａＮ自立基板および半導体発光デバイスの製造方法
WO2013147203A1 (ja) 周期表第１３族金属窒化物結晶及び周期表第１３族金属窒化物結晶の製造方法
JP4525309B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板の評価方法
JP5446945B2 (ja) 窒化物半導体単結晶及び窒化物半導体基板の製造方法
JP5549157B2 (ja) ＧａＮ単結晶基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法
JP2013082611A (ja) Ｉｉｉ族窒化物半導体結晶とその製造方法、およびｉｉｉ族窒化物基板
JP5471251B2 (ja) ＧａＮ単結晶基板およびＧａＮ系半導体デバイス
JP5549158B2 (ja) ＧａＮ単結晶基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法
CN114423891B (zh) 氮化物半导体衬底、层叠结构体和氮化物半导体衬底的制造方法
JP2014001137A (ja) ＧａＮ単結晶基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法
JP2014001138A (ja) ＧａＮ単結晶基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法
JP2012136418A (ja) Ｉｉｉ族窒化物半導体基板とその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231218

Address after: Tokyo

Patentee after: MITSUBISHI CHEMICAL Corp.

Address before: Osaka City, Osaka of Japan

Patentee before: SUMITOMO ELECTRIC INDUSTRIES, Ltd.