CN101996922A - Soi晶片及其形成方法 - Google Patents
Soi晶片及其形成方法 Download PDFInfo
- Publication number
- CN101996922A CN101996922A CN2009101652302A CN200910165230A CN101996922A CN 101996922 A CN101996922 A CN 101996922A CN 2009101652302 A CN2009101652302 A CN 2009101652302A CN 200910165230 A CN200910165230 A CN 200910165230A CN 101996922 A CN101996922 A CN 101996922A
- Authority
- CN
- China
- Prior art keywords
- soi wafer
- monocrystalline silicon
- insulating barrier
- silicon piece
- formation method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 70
- 230000015572 biosynthetic process Effects 0.000 title claims abstract description 27
- 229910052710 silicon Inorganic materials 0.000 title abstract description 25
- 239000010703 silicon Substances 0.000 title abstract description 25
- 239000012212 insulator Substances 0.000 title abstract description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 80
- 239000011810 insulating material Substances 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 22
- 238000011049 filling Methods 0.000 claims abstract description 3
- 230000004888 barrier function Effects 0.000 claims description 64
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 46
- 239000000463 material Substances 0.000 claims description 28
- 239000000377 silicon dioxide Substances 0.000 claims description 23
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- 230000003647 oxidation Effects 0.000 claims description 10
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 8
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 238000005121 nitriding Methods 0.000 claims description 6
- 238000004528 spin coating Methods 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 238000010884 ion-beam technique Methods 0.000 claims description 2
- 239000003595 mist Substances 0.000 claims description 2
- 238000001020 plasma etching Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 24
- 230000008569 process Effects 0.000 abstract description 12
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 238000002347 injection Methods 0.000 description 10
- 239000007924 injection Substances 0.000 description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 238000009413 insulation Methods 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000003344 environmental pollutant Substances 0.000 description 3
- 231100000719 pollutant Toxicity 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003460 anti-nuclear Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- -1 oxonium ion Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
一种SOI晶片及其形成方法。其中SOI晶片的形成方法，包括：提供单晶硅片，所述单晶硅片上形成有掩膜层；刻蚀掩膜层和单晶硅片，形成若干沟槽；在沟槽侧壁及底部形成第一绝缘层；刻蚀去除沟槽底部第一绝缘层；沿沟槽刻蚀沟槽下方的单晶硅片，形成空洞；处理空洞内壁，形成第二绝缘层；在沟槽及空洞内填充满绝缘物质层。本发明工艺简单，制作成本低，形成的SOI晶片的质量高，并与标准体硅CMOS工艺制程兼容。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及SOI晶片及其形成方法。
背景技术
目前，作为可以使半导体装置高性能化的半导体衬底，SOI(Silicon on Insulator，绝缘体上硅)晶片受到广泛重视。SOI晶片包括硅基底、绝缘绝缘层和顶部硅层，这样的结构有如下优势：(1)可以用于制造0.1μm以下线条的大规模集成电路，从而可以消除在体硅中制造如此高集成度器件所产生的各种寄生效应；(2)可以用于制造各种袖珍设备所需要的高速低功耗半导体器件；(3)可以用于制造抗核辐照的半导体器件；(4)形成MOS器件的局部隔离，提高隔离器件的允许工作电压。因此，业界普遍认为，SOI材料是未来大规模集成电路主导产业的基础材料。
现有制造SOI材料的方法有三种。其中之一为注氧隔离技术，是目前制造SOI材料所采用的主要方法。其要点是，如图1所示，提供一单晶硅片1，将氧离子2注入到单晶硅片中，经过高温退火，在单晶硅片1内形成绝缘层3。这种绝缘层将原有的单晶硅片1分隔成两部分：顶部硅层4和硅基底5。
第二种方法为“键合SOI”技术，该方法形成的SOI晶片在质量方面特别好。在该技术中，如图2所示，将第一单晶硅片10和第二单晶硅片12的表面互相紧密地粘合在一起，其中第一单晶硅片10或第二单晶硅片12表面具有用氧化等方法形成的绝缘层14，对其进行退火以增强粘合界面的连接；参考图3，其后对第二单晶硅片12的非粘合面进行抛光或刻蚀以便在绝缘层14上留下厚度较薄的顶部硅层12a。本技术中最重要一点是将衬底减薄的步骤。
第三种方法为“Smart Cut”技术，如中国专利申请200710161139中公开的方案中提及的：如图4所示，提供第一单晶硅片20；在第一单晶硅片20的粘合面上形成绝缘层22，形成方法可利用热氧化等方式。通过绝缘层22，将氢离子24注入第一单晶硅片20内，形成均匀的离子注入层26。在离子注入后，对第一单晶硅片20进行行热处理；此热处理，是在剥离工艺之前，预先使离子注入层26的“注入界面”的机械性强度减弱的处理，也可避免“注入界面”在以后的工艺中被剥离而得到的SOI膜表面的“粗糙度”增大。在对第一单晶硅片20和第二单晶硅片30表面进行洁净化处理后，如图5所示，将第一单晶硅片20和第二单晶硅片30进行紧密粘合；然后进行热处理工艺，使第一单晶硅片20上的绝缘层22与第一单晶硅片的接合强度提高。参考图6，将第一单晶硅片20的离子注入层26上的硅衬底从第一单晶硅片20上机械地进行剥离，形成SOI晶片。
现有形成SOI晶片的三种方法都有一定的缺陷：注氧隔离技术中氧气的注入和退火工艺后，会使单晶硅片的晶格被破坏，极大地降低了绝缘层的绝缘性能，进而降低了SOI材料的质量。
而“键合SOI”技术中要将厚达几百微米左右的硅衬底均匀地抛光或刻蚀到几微米或甚至1微米或更小，这从技术上讲在可控性和均匀性方面是非常困难的，而且制作成本非常高；另外，在键合形成SOI过程中，如在键合表面中有污染物或因为键合表面的较差的平整度而存在凹凸不平，则会有孔隙在键合界面处出现，影响SOI晶片的质量。
“Smart Cut”技术对工艺精度要求很高，制作难度大，且成本高。
发明内容
本发明解决的问题是提供一种SOI晶片及其形成方法，防止绝缘层的绝缘性能差，SOI晶片质量差，制作成本高。
为解决上述问题，本发明一种SOI晶片的形成方法，包括：提供单晶硅片，所述单晶硅片上形成有掩膜层；刻蚀掩膜层和单晶硅片，形成若干沟槽；在沟槽侧壁及底部形成第一绝缘层；刻蚀去除沟槽底部第一绝缘层；沿沟槽刻蚀沟槽下方的单晶硅片，形成空洞；处理空洞内壁，形成第二绝缘层；在沟槽及空洞内填充满绝缘物质层。
可选的，所述掩膜层包括第一膜层和位于第一膜层上的第二膜层。
可选的，所述第一膜层的材料为氧化硅，第二膜层的材料为氮化硅。
可选的，形成第一绝缘层的方法为热氧化法、热氮化法或化学气相沉积法。
可选的，所述第一绝缘层的材料是氧化硅或氮化硅，厚度为1nm～10μm。
可选的，刻蚀去除底部第一绝缘层的方法为等离子体刻蚀或离子束刻蚀，采用的气体为氩气。
可选的，刻蚀单晶硅片的方法为干法刻蚀法，采用气体为XeF2或HNO3和HF的混合气体。
可选的，形成第二绝缘层的方法为热氧化法或等热氮化法。
可选的，所述第二绝缘层材料为氧化硅或氮化硅。
可选的，填充绝缘物质层的方法为低压化学气相沉积法或旋涂法。
可选的，所述绝缘物质层为氧化硅或包含磷、硼、碳、氮和氢的氧化硅。
一种SOI晶片，包括：单晶硅片；位于单晶硅片内的沟槽；位于单晶硅片内且与沟槽连通的空洞；位于沟槽侧壁的第一绝缘层；位于空洞内壁的第二绝缘层；填充满沟槽和空洞的绝缘物质层。
可选的，所述第一绝缘层的材料是氧化硅或氮化硅，厚度为1nm～10μm。
可选的，所述第二绝缘层材料为氧化硅或氮化硅。
可选的，所述绝缘物质层为氧化硅或包含磷、硼、碳、氮和氢的氧化硅。
与现有技术相比，本发明具有以下优点：通过在单晶硅片内形成沟槽和空洞，然后在沟槽和空洞内形成绝缘层和绝缘物质层作为SOI晶片的绝缘层，且空洞内的绝缘物质层将单晶硅片分隔离为硅基底和顶层硅。此工艺的绝缘氧化硅是通过沉积或旋涂工艺形成的，不但解决了注氧隔离技术中氧气的注入和退火工艺使单晶硅片的晶格被破坏，降低了绝缘绝缘层的绝缘性能的问题；而且也无需考虑如“键合SOI”技术中因键合表面中有污染物或因为键合表面的较差的平整度而存在凹凸不平，而有孔隙在键合界面处出现的问题；同时，相对于“Smart Cut”技术，工艺简单，制作成本低，形成的SOI晶片的质量高，并能与标准体硅CMOS工艺制程兼容。
附图说明
图1是现有注氧隔离技术形成SOI晶片的示意图；
图2至图3是现有“键合SOI”技术形成SOI晶片的示意图；
图4至图6是现有“Smart Cut”技术形成SOI晶片的示意图；
图7、图8、图9、图10、图11a、图11b、图12a、图12b、图13a、图13b是本发明工艺形成SOI晶片的实施例示意图；
图14是本发明形成SOI晶片的具体实施方式流程图。
具体实施方式
现有制作SOI晶片的几种方法或者会对单晶硅片的晶格造成破坏，影响SOI晶片的绝缘能力，或者工艺复杂，制造成本高，形成的SOI晶片质量差。本发明的实施方式通过在单晶硅片内形成沟槽和空洞，然后在沟槽和空洞内形成绝缘层和绝缘物质层作为SOI晶片的绝缘层，且空洞内的绝缘物质层将单晶硅片分隔离为硅基底和顶层硅。此工艺的绝缘氧化硅是通过沉积或旋涂工艺形成的，不但解决了注氧隔离技术中氧气的注入和退火工艺使单晶硅片的晶格被破坏，降低了绝缘层的绝缘性能的问题；而且也无需考虑如“键合SOI”技术中因键合表面中有污染物或因为键合表面的较差的平整度而存在凹凸不平，而有孔隙在键合界面处出现的问题；同时，相对于“Smart Cut”技术，工艺简单，制作成本低，形成的SOI晶片的质量高。
图14是本发明形成SOI晶片的具体实施方式流程图。如图14所示，执行步骤S11，提供单晶硅片，所述单晶硅片上形成有掩膜层；执行步骤S12，刻蚀掩膜层和单晶硅片，形成若干沟槽；执行步骤S13，在沟槽侧壁及底部形成第一绝缘层；执行步骤S14，刻蚀去除沟槽底部第一绝缘层；执行步骤S15，沿沟槽刻蚀沟槽下方的单晶硅片，形成空洞；执行步骤S16，处理空洞内壁，形成第二绝缘层；执行步骤S17，在沟槽及空洞内填充满绝缘物质层。
基于上述实施方式形成的SOI晶片，包括：单晶硅片；位于单晶硅片内的沟槽；位于单晶硅片内且与沟槽连通的空洞；位于沟槽侧壁的第一绝缘层；位于空洞内壁的第二绝缘层；填充满沟槽和空洞的绝缘物质层。
下面结合附图对本发明的具体实施方式做详细的说明。
图7、图8、图9、图10、图11a、图11b、图12a、图12b、图13a、图13b是本发明工艺形成SOI晶片的实施例示意图。如图7所示，提供单晶硅片100，所述单晶硅片的厚度为500μm～1500μm；用热氧化方法在单晶硅片100上形成厚度为1nm～1μm的第一膜层102a，所述第一膜层102a的材料为氧化硅；用化学气相沉积方法在第一膜层102a上形成厚度为1nm～1μm的第二膜层102b，所述第二膜层102b的材料为氮化硅；其中，第一膜层102a和第二膜层102b构成掩膜层102，其作用为在后续刻蚀及研磨过程中，使单晶硅片100不被破坏。
参考图8，在单晶硅片100内形成若干沟槽103。具体形成工艺如下：用旋涂法在掩膜层102上形成光刻胶层(未图示)，经过曝光显影工艺后，在光刻胶层上定义出若干沟槽光刻胶图形；以光刻胶层为掩膜，沿沟槽光刻胶图形刻蚀掩膜层102，形成沟槽图形；去除光刻胶层后，以掩膜层102为掩膜，沿沟槽图形刻蚀单晶硅片100，形成沟槽103。
本实施例中，所述沟槽103的宽度为10nm～50μm，深度为50nm～50μm。沟槽103的个数取决于后续形成于沟槽103下方的空洞是否能连接在一起以将单晶硅片100分隔成硅基底和顶层硅。
如图9所示，在掩膜层102及沟槽侧壁形成厚度为1nm～10μm的第一绝缘层104，所述第一绝缘层104的材料为氧化硅或氮化硅，第一绝缘层104的作用为绝缘隔离，防止后续填充至沟槽内的物质扩散至单晶硅片100中；如果第一绝缘层104的材料为氧化硅，则形成方法为热氧化法，如果第一绝缘层104的材料为氮化硅，则形成方法为热氮化法或化学气相沉积法。
参考图10，用干法刻蚀法去除掩膜层102上及沟槽底部的第一绝缘层104。所述干法刻蚀采用的气体为氩气。
如图11a和11b所示，沿沟槽对沟槽下方的单晶硅片100进行各向同性刻蚀，形成空洞106。所述各向同性刻蚀为湿法刻蚀，采用的溶液为XeF2溶液或HNO3和HF的混合溶液。
本实施例中，空洞106的深度为50nm～50μm。
如果一个空洞106就足以将单晶硅片100分隔，上述在单晶硅片100内形成一个沟槽即可。
而通常单晶硅片100的面积较大，而工艺限制无法形成一个沟槽后，沿沟槽对单晶硅片100进行各向同性刻蚀即能形成将单晶硅片100分隔的空洞106。因此，在单晶硅片100内形成的沟槽数量是较多的，在经过各向同性刻蚀后，空洞106之间距离一种情况如图11a所示，大概有10nm～1000nm纳米的间隔；而另一种情况则如图11b所示，空洞106之间完全连通。
参考图12a和12b，对空洞106内壁进行处理，形成厚度为10nm～1000nm的第二绝缘层108，所述第二绝缘层108的材料可以是氧化硅或氮化硅，其作用为绝缘隔离，防止后续填充至空洞内的物质扩散至单晶硅片100中。其中，如果第二绝缘层108的材料为氧化硅，则形成方法为热氧化法；如果第二绝缘层108的材料为氮化硅，则形成方法为等热氮化法。
继续参考图12a，由于在形成空洞106时，各空洞106之间存在一定的距离，经过对空洞106内壁的氧化，空洞106之间互相连接在一起，起到了分隔单晶硅片100的目的。
参考图12b，在这种情况下，由于在形成空洞106时，空洞106之间已经完全连通，起到了分隔单晶硅片100的目的。因此，只需在空洞106内壁形成第二绝缘层108即可起到隔离作用。
如图13a和13b所示，在沟槽和空洞106内填充满绝缘物质层110。具体工艺如下：用低压化学气相沉积法在单晶硅片100上形成绝缘物质层110，且将绝缘物质层110填充满沟槽和空洞106；用化学机械抛光法对绝缘物质层110进平坦化至露出掩膜层102。
本实施例中，所述绝缘物质层110的材料为正硅酸乙酯、多晶硅或硅玻璃等。
所述第一绝缘层104、第二绝缘层108和绝缘物质层110构成SOI晶片的绝缘层。并且第一绝缘层104、第二绝缘层108和绝缘物质层110将单晶硅片分隔成硅基底100b和顶层硅100a。
基于上述实施例形成的SOI晶片包括：单晶硅片100；沟槽103，位于单晶硅片100内，其深度为50nm～50μm；空洞106，位于单晶硅片100内且与沟槽103连通，其深度为50nm～50μm；第一绝缘层104，位于沟槽103侧壁；第二绝缘层108，位于空洞106内壁，各空洞106直接连接在一起或通过第二绝缘层108连接在一起；绝缘物质层110，填充满沟槽103和空洞106。
其中，第一绝缘层104和第二绝缘层108的作用为防止填充至沟槽103和空洞106的绝缘物质层110扩散至单晶硅片100中。
其中，第一绝缘层104、第二绝缘层108和绝缘物质层110将单晶硅片分隔成硅基底100b和顶层硅100a。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (15)
1.一种SOI晶片的形成方法，其特征在于，包括：
提供单晶硅片，所述单晶硅片上形成有掩膜层；
刻蚀掩膜层和单晶硅片，形成若干沟槽；
在沟槽侧壁及底部形成第一绝缘层；
刻蚀去除沟槽底部第一绝缘层；
沿沟槽刻蚀沟槽下方的单晶硅片，形成空洞；
处理空洞内壁，形成第二绝缘层；
在沟槽及空洞内填充满绝缘物质层。
2.根据权利要求1所述SOI晶片的形成方法，其特征在于，所述掩膜层包括第一膜层和位于第一膜层上的第二膜层。
3.根据权利要求2所述SOI晶片的形成方法，其特征在于，所述第一膜层的材料为氧化硅，第二膜层的材料为氮化硅。
4.根据权利要求1所述SOI晶片的形成方法，其特征在于，形成第一绝缘层的方法为热氧化法、热氮化法或化学气相沉积法。
5.根据权利要求4所述SOI晶片的形成方法，其特征在于，所述第一绝缘层的材料是氧化硅或氮化硅，厚度为1nm～10μm。
6.根据权利要求1所述SOI晶片的形成方法，其特征在于，刻蚀去除底部第一绝缘层的方法为等离子体刻蚀或离子束刻蚀，采用的气体为氩气。
7.根据权利要求1所述SOI晶片的形成方法，其特征在于，刻蚀单晶硅片的方法为干法刻蚀法，采用气体为XeF2或HNO3和HF的混合气体。
8.根据权利要求1所述SOI晶片的形成方法，其特征在于，形成第二绝缘层的方法为热氧化法或等热氮化法。
9.根据权利要求8所述SOI晶片的形成方法，其特征在于，所述第二绝缘层材料为氧化硅或氮化硅。
10.根据权利要求1所述SOI晶片的形成方法，其特征在于，填充绝缘物质层的方法为低压化学气相沉积法或旋涂法。
11.根据权利要求10所述SOI晶片的形成方法，其特征在于，所述绝缘物质层为氧化硅或包含磷、硼、碳、氮和氢的氧化硅。
12.一种SOI晶片，其特征在于，包括：单晶硅片；位于单晶硅片内的沟槽；位于单晶硅片内且与沟槽连通的空洞；位于沟槽侧壁的第一绝缘层；位于空洞内壁的第二绝缘层；填充满沟槽和空洞的绝缘物质层。
13.根据权利要求12所述SOI晶片，其特征在于，所述第一绝缘层的材料是氧化硅或氮化硅，厚度为1nm～10μm。
14.根据权利要求12所述SOI晶片，其特征在于，所述第二绝缘层材料为氧化硅或氮化硅。
15.根据权利要求12所述SOI晶片，其特征在于，所述绝缘物质层为氧化硅或包含磷、硼、碳、氮和氢的氧化硅。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910165230.2A CN101996922B (zh) | 2009-08-13 | 2009-08-13 | Soi晶片及其形成方法 |
| US12/815,048 US8383489B2 (en) | 2009-08-13 | 2010-06-14 | SOI wafer and method for forming the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910165230.2A CN101996922B (zh) | 2009-08-13 | 2009-08-13 | Soi晶片及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101996922A true CN101996922A (zh) | 2011-03-30 |
| CN101996922B CN101996922B (zh) | 2013-09-04 |
Family
ID=43588097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910165230.2A Active CN101996922B (zh) | 2009-08-13 | 2009-08-13 | Soi晶片及其形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8383489B2 (zh) |
| CN (1) | CN101996922B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012071763A1 (zh) * | 2010-11-30 | 2012-06-07 | 中国科学院微电子研究所 | 用于集成电路的衬底及其形成方法 |
| CN104882470A (zh) * | 2014-02-27 | 2015-09-02 | 中芯国际集成电路制造(上海)有限公司 | 电子元器件及电子元器件的制备方法 |
| CN105067165A (zh) * | 2015-07-19 | 2015-11-18 | 江苏德尔森传感器科技有限公司 | 单晶硅传感器芯片的生产工艺 |
| CN111293116A (zh) * | 2018-12-07 | 2020-06-16 | 美光科技公司 | 集成式组合件及其形成方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5599350B2 (ja) * | 2011-03-29 | 2014-10-01 | 東京エレクトロン株式会社 | 成膜装置及び成膜方法 |
| DE102011114665B4 (de) * | 2011-09-30 | 2023-09-21 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung eines optoelektronischen Nitrid-Verbindungshalbleiter-Bauelements |
| CN102539033B (zh) * | 2012-03-09 | 2016-03-23 | 上海华虹宏力半导体制造有限公司 | 微机电系统压力传感器的制作方法 |
| US9711392B2 (en) * | 2012-07-25 | 2017-07-18 | Infineon Technologies Ag | Field emission devices and methods of making thereof |
| US9406550B2 (en) | 2013-10-31 | 2016-08-02 | Infineon Technologies Austria Ag | Insulation structure formed in a semiconductor substrate and method for forming an insulation structure |
| US9653507B2 (en) | 2014-06-25 | 2017-05-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Deep trench isolation shrinkage method for enhanced device performance |
| CN108470710B (zh) * | 2017-02-23 | 2019-09-17 | 联华电子股份有限公司 | 一种形成半导体存储装置的方法 |
| US10727216B1 (en) | 2019-05-10 | 2020-07-28 | Sandisk Technologies Llc | Method for removing a bulk substrate from a bonded assembly of wafers |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101410966A (zh) * | 2006-03-27 | 2009-04-15 | 英特尔公司 | 在其中具有扩大部分的沟槽隔离结构 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5426070A (en) * | 1993-05-26 | 1995-06-20 | Cornell Research Foundation, Inc. | Microstructures and high temperature isolation process for fabrication thereof |
| US5416041A (en) * | 1993-09-27 | 1995-05-16 | Siemens Aktiengesellschaft | Method for producing an insulating trench in an SOI substrate |
| US6214696B1 (en) * | 1998-04-22 | 2001-04-10 | Texas Instruments - Acer Incorporated | Method of fabricating deep-shallow trench isolation |
| TW400614B (en) * | 1998-11-06 | 2000-08-01 | United Microelectronics Corp | The manufacture method of Shallow Trench Isolation(STI) |
| JP2008153411A (ja) | 2006-12-18 | 2008-07-03 | Shin Etsu Chem Co Ltd | Ｓｏｉ基板の製造方法 |
| CN101017834A (zh) * | 2007-03-02 | 2007-08-15 | 上海集成电路研发中心有限公司 | 一种soi集成电路结构及其制作方法 |
-
2009
- 2009-08-13 CN CN200910165230.2A patent/CN101996922B/zh active Active
-
2010
- 2010-06-14 US US12/815,048 patent/US8383489B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101410966A (zh) * | 2006-03-27 | 2009-04-15 | 英特尔公司 | 在其中具有扩大部分的沟槽隔离结构 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012071763A1 (zh) * | 2010-11-30 | 2012-06-07 | 中国科学院微电子研究所 | 用于集成电路的衬底及其形成方法 |
| GB2489075A (en) * | 2010-11-30 | 2012-09-19 | Inst Of Microelectronics Cas | Substrate for integrated circuit and forming method thereof |
| GB2489075B (en) * | 2010-11-30 | 2014-12-31 | Inst Of Microelectronics Cas | Substrate for integrated circuit and method for forming the same |
| US9048286B2 (en) | 2010-11-30 | 2015-06-02 | Institute of Microelectronics, Chinese Academy of Sciences | Substrate for integrated circuit and method for forming the same |
| CN104882470A (zh) * | 2014-02-27 | 2015-09-02 | 中芯国际集成电路制造(上海)有限公司 | 电子元器件及电子元器件的制备方法 |
| CN105067165A (zh) * | 2015-07-19 | 2015-11-18 | 江苏德尔森传感器科技有限公司 | 单晶硅传感器芯片的生产工艺 |
| CN111293116A (zh) * | 2018-12-07 | 2020-06-16 | 美光科技公司 | 集成式组合件及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101996922B (zh) | 2013-09-04 |
| US20110037142A1 (en) | 2011-02-17 |
| US8383489B2 (en) | 2013-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101996922B (zh) | Soi晶片及其形成方法 | |
| KR101145074B1 (ko) | 반도체 기판의 제조 방법 및 이를 이용한 반도체 장치의 제조 방법 | |
| US7348252B2 (en) | Method of forming silicon-on-insulator wafer having reentrant shape dielectric trenches | |
| TWI297171B (en) | Method for fabricating a germanium on insulator (geoi) type wafer | |
| US6242320B1 (en) | Method for fabricating SOI wafer | |
| US7018905B1 (en) | Method of forming isolation film in semiconductor device | |
| US6191008B1 (en) | Method of forming SOI substrate which includes forming trenches during etching of top semiconductor layer | |
| US20090039428A1 (en) | Fabricating method for silicon on insulator and structure thereof | |
| KR100613372B1 (ko) | 반도체 장치의 소자 분리 영역 형성 방법 | |
| KR100268783B1 (ko) | 접합형 soi기판의 제조방법 | |
| KR100291519B1 (ko) | 에스오아이 반도체 기판의 제조방법 | |
| US20080200009A1 (en) | Methods of Forming Stacked Semiconductor Devices with Single-Crystal Semiconductor Regions | |
| KR100713344B1 (ko) | 반도체소자의 제조 방법 | |
| KR100875346B1 (ko) | 셀로우 트렌치 소자분리막의 제조방법 | |
| KR100559675B1 (ko) | 반도체 소자 분리층 제조 방법 | |
| KR100291520B1 (ko) | 에스오아이 반도체 기판의 제조방법 | |
| KR100497207B1 (ko) | 반도체 소자의 제조방법 | |
| KR100511903B1 (ko) | 에스오아이 기판의 제조방법 | |
| KR100511896B1 (ko) | 에스오아이 기판의 제조방법 | |
| KR20040055350A (ko) | 반도체 소자의 제조방법 | |
| KR100430582B1 (ko) | 반도체 소자의 제조 방법 | |
| CN108428664A (zh) | 绝缘体上硅衬底的制造方法 | |
| CN115188704A (zh) | 绝缘体上半导体衬底及其制造方法 | |
| KR100474075B1 (ko) | 접합형반도체기판제조방법 | |
| CN102130044B (zh) | 硅通孔内形成绝缘层的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI LIHENGGUANG MICROELECTRONICS TECHNOLOGY C Free format text: FORMER OWNER: JIANGSU LIHENG ELECTRONIC CO., LTD. Effective date: 20110427 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 211009 ROOM 211, NO. 668, JINGSHIER ROAD, HIGH-TECH. INDUSTRIAL DEVELOPMENTPARK, ZHENJIANG CITY, JIANGSU PROVINCE TO: 201203 ROOM 501B, BUILDING 5, NO. 3000, LONGDONG AVENUE, ZHANGJIANG HIGH-TECH. PARK, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20110427 Address after: 201203, Shanghai Zhangjiang hi tech park, 3000 East Road, No. 5 building, room 501B Applicant after: Shanghai Lexvu Opto Mircoelectrics Technology Co., Ltd. Address before: 211009 hi tech Industrial Development Zone, Jiangsu, Zhenjiang Province, No. twelve, No. 211, room 668 Applicant before: Jiangsu Liheng Electronic Co., Ltd. |
|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160328 Address after: 710075, arc building, No. 60, West Avenue, new industrial park, hi tech Zone, Shaanxi, Xi'an, 204 Patentee after: Xi'an Yisheng Photoelectric Technology Co., Ltd. Address before: 201203, Shanghai Zhangjiang hi tech park, 3000 East Road, No. 5 building, room 501B Patentee before: Shanghai Lexvu Opto Mircoelectrics Technology Co., Ltd. |