CN101996864A - 在半导体芯片中构造mim电容器的方法和mim电容器 - Google Patents
在半导体芯片中构造mim电容器的方法和mim电容器 Download PDFInfo
- Publication number
- CN101996864A CN101996864A CN2010102485691A CN201010248569A CN101996864A CN 101996864 A CN101996864 A CN 101996864A CN 2010102485691 A CN2010102485691 A CN 2010102485691A CN 201010248569 A CN201010248569 A CN 201010248569A CN 101996864 A CN101996864 A CN 101996864A
- Authority
- CN
- China
- Prior art keywords
- mim capacitor
- metal
- dielectric
- ones
- zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 147
- 238000000034 method Methods 0.000 title claims abstract description 52
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 170
- 239000002184 metal Substances 0.000 claims abstract description 170
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 26
- 229920005591 polysilicon Polymers 0.000 claims description 26
- 238000002955 isolation Methods 0.000 claims description 18
- 239000010410 layer Substances 0.000 description 48
- 229910021332 silicide Inorganic materials 0.000 description 19
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 19
- 238000005516 engineering process Methods 0.000 description 15
- 238000000151 deposition Methods 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 239000000126 substance Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 239000003989 dielectric material Substances 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- ITWBWJFEJCHKSN-UHFFFAOYSA-N 1,4,7-triazonane Chemical compound C1CNCCNCCN1 ITWBWJFEJCHKSN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种在半导体芯片中构造MIM电容器的方法和半导体芯片中的MIM电容器。在半导体芯片中构造MIM电容器的方法包括在基板上构造电介质一部以及在电介质一部上构造金属一部，所述金属一部形成MIM电容器的下电极。所述方法进一步包括在所述电介质一部上构造电介质二部以及在电介质二部上构造金属二部，所述金属二部的一部分形成所述MIM电容器的上电极。所述金属一部包括第一栅极金属。所述金属二部包括第二栅极金属。
Description
技术领域
本发明涉及半导体领域，更具体地说，涉及半导体芯片(semiconductordies)中的电容器构造。
背景技术
金属绝缘体金属(metal-insulator-metal，MIM)电容器已广泛用于半导体芯片上集成的模拟和混合信号电路的构造中。典型地，MIM电容器包括位于下金属板和上金属板之间的MIM电容器电介质，所述下金属板和上金属板构成MIM电容器的电极。通常，MIM电容器可在后段工艺(Back End ofLine，BEOL)处理过程中制作于半导体芯片上。
常规的MIM电容器可通过例如以下方式来制作：在BEOL处理过程中，在半导体芯片上互连金属层之间可获得的未被占用的“垂直”空间中插入用作MIM电容器电介质的专用电介质层，以及插入用作MIM电容器下、上电极的专用金属层。然而，在BEOL处理过程中插入专用电介质和金属层以构成MIM电容器电介质以及MIM电容器下、上电极，需要多个处理步骤和掩膜，这就增加了制造成本，是不期望出现的。
比较本发明后续将要结合附图介绍的系统，现有技术的其它缺陷和弊端对于本领域的技术人员来说是显而易见的。
发明内容
本发明提出一种使用作为电极的栅极金属(gate metal)和相关结构来构造MIM电容器的方法，下面将结合至少一幅附图来充分展示和/或说明，并且将在权利要求中进行完整的阐述。
根据本发明的一方面，提出一种在半导体芯片中构造MIM电容器的方法，包括：
在基板上构造电介质一部(dielectric one segment)以及在所述电介质一部上构造金属一部(metal one segment)，所述金属一部形成所述MIM电容器的下电极；
在所述金属一部上构造电介质二部(dielectric two segment)以及在所述电介质二部上构造金属二部(metal two segment)，所述金属二部的一部分形成所述MIM电容器的上电极；
所述金属一部包括第一栅极金属(gate metal)。
作为优选，所述金属二部包括第二栅极金属。
作为优选，所述第一栅极金属不同于第二栅极金属。
作为优选，所述电介质一部形成于所述基板中的隔离(isolation)区域上。
作为优选，所述方法进一步包括：
在所述金属二部上形成多晶硅层；以及
对所述多晶硅层、所述金属二部以及所述电介质二部进行图案形成处理以形成MIM电容器堆栈(stack)，其中所述MIM电容器堆栈包括覆盖所述金属二部的所述一部分的多晶硅部(polysilicon segment)。
作为优选，所述方法进一步包括在所述多晶硅部上形成硅化物部(silicidesegment)。
作为优选，所述方法进一步包括构造与所述MIM电容器堆栈的各个边相邻的间隔装置(spacer)。
作为优选，所述金属二部不覆盖所述半导体芯片中的互连金属层(interconnect metal layer)。
作为优选，所述电介质二部包括高k电介质。
作为优选，所述电介质一部包括高k电介质。
根据本发明的再一方面，提出了一种半导体芯片中的MIM电容器，所述MIM电容器包括：
位于基板上的所述MIM电容器的下电极，所述MIM电容器的下电极包括第一栅极金属；
位于所述MIM电容器的所述下电极上的MIM电容器电介质；
位于所述MIM电容器电介质上的所述MIM电容器的上电极。
作为优选，所述MIM电容器的上电极包括第二栅极金属。
作为优选，所述第一栅极金属不同于第二栅极金属。
作为优选，所述MIM电容器的所述下电极位于所述基板中的隔离(isolation)区域上。
作为优选，所述电容器进一步包括位于所述MIM电容器的所述上电极上的多晶硅部。
作为优选，所述电容器进一步包括位于所述MIM电容器的下电极和所述基板之间的高k电介质。
作为优选，所述MIM电容器电介质为高k电介质。
作为优选，所述电容器进一步包括与所述MIM电容器的所述上电极的各个边相邻的间隔装置(spacer)。
作为优选，所述电容器进一步包括位于所述多晶硅部上的硅化物部。
作为优选，所述MIM电容器的上电极不覆盖所述半导体芯片中的互连金属层。
附图说明
图1是实现本发明一实施例的方法流程图；
图2A示出横截面示意图包括依据本发明一实施例进行处理的一部分晶片(wafer)，对应于图1中流程图的初始步骤；
图2B示出横截面示意图包括依据本发明一实施例进行处理的一部分晶片，对应于图1中流程图的中间步骤；
图2C示出横截面示意图包括依据本发明一实施例进行处理的一部分晶片，对应于图1中流程图的中间步骤；
图2D示出横截面示意图包括依据本发明一实施例进行处理的一部分晶片，对应于图1中流程图的中间步骤；
图2E示出横截面示意图包括依据本发明一实施例进行处理的一部分晶片，对应于图1中流程图的中间步骤；
图2F示出横截面示意图包括依据本发明一实施例进行处理的一部分晶片，对应于图1中流程图的中间步骤；
图2G示出横截面示意图包括依据本发明一实施例进行处理的一部分晶片，对应于图1中流程图的结束步骤。
具体实施方式
本发明提出一种使用作为电极的栅极金属(gate metal)和相关结构来构造MIM电容器的方法。下面的描述涵盖了实现本发明的详细内容。应当理解，本领域技术人员可通过与本申请所描述方式的不同的方式来实现本发明。而且，为了突出本发明的创新点，一些具体细节在此未做描述。
图1是实现本发明一实施例的方法流程图。流程图100中未示出对本领域技术人员来说显而易见的一些细节和特征。例如，一个步骤包括本领域熟知的一个或多个子步骤或者涉及了本领域熟知的专用设备或材料。流程图100中的步骤170-182已充分描述了本发明一实施例；然而，本发明可使用不同于流程图100所示的那些步骤。应当注意，流程图100中示出的处理步骤可在被处理晶片的一部分上执行，在步骤170之前，该晶片包括基板诸如硅基板、以及在MIM电容器中形成的隔离区域诸如浅沟道隔离(shallowtrench isolation，简称STI)区域、基板的N沟道场效应晶体管(NFET)和P沟道场效应晶体管(PFET)区域。在本申请中所述晶片称作晶片或半导体芯片或简称为芯片。
而且，图2A-2G中的结构270-282分别示出了流程图100的步骤170-182的执行结果。例如，结构270示出了步骤170处理之后的半导体结构，结构272示出了结构270经步骤172处理之后的半导体结构，结构274示出了结构272经步骤174处理之后的半导体结构，等等。
参考图2A，图2A的结构270示出了图1中流程图100的步骤170完成之后的结构，该结构包括基板。在结构270中，基板202(例如可为硅基板)包括MIM电容器区域204、NFET区域206、以及PFET区域208。MIM电容器区域204、NFET区域206、以及PFET区域208是分别为在基板202上形成MIM电容器、NFET(例如NMOSFET)以及PFET(例如PMOSFET)而指定的区域。在结构270中，隔离区域210、212和214(例如STI区域)形成于基板202中。隔离区域210、212和214包括氧化硅或其他电介质材料。
继续参见图1中的步骤170以及图2A中的结构，流程图100的步骤170在MIM电容器区域204、NFET区域206以及PFET区域208，在基板202上形成电介质一层216，并在电介质一层216上形成金属一层218。如图2A所示，电介质一层216位于隔离层210、212和214和基板202上。电介质一层216可为例如高介电常数(高k)栅极电介质层(例如用于形成NFET栅极电介质的高k电介质层)。电介质一层216包括例如金属氧化物诸如二氧化铪(HfO2)、二氧化锆(ZrO2)或者类似物。电介质一层216可通过使用物理气相沉积(PVD)工艺、化学气相沉积(CVD)工艺、或者其它沉积工艺在基板202上沉积高k电介质材料诸如二氧化铪或二氧化锆来形成。
图2A中，金属一层218包括栅极金属诸如用于NFET栅极的栅极金属。在本发明一实施例中，金属一层218包括例如钽(Ta)、氮化钽(TaN)、氮化钛(TiN)或其他适用于NFET栅极的栅极金属。如图所示，金属一层218位于MIM电容器区域204、NFET区域206、和PFET区域208的电介质一层216之上。金属一层218可通过使用PVD工艺、CVD工艺、或者其它沉积工艺在电介质一层216上沉积钽(Ta)、氮化钽(TaN)、氮化钛(TiN)来形成。
参考图1中的步骤172以及图2B中的结构272，流程图100的步骤172中，在MIM电容器区域204中形成电介质一部220和金属一部222，在NFET区域206中形成电介质一部224和金属一部226。如图2B所示，电介质一部220位于隔离区域210上，金属一部222位于MIM电容器区域204中的电介质层220上。金属一部222可形成MIM电容器的底部电极，该MIM电容器随后将形成于MIM电容器区域204中。图2B中，电介质一部224位于基板202及隔离层210和212之上，金属一部226位于NFET区域206中的电介质一部224上。电介质一部220和224以及金属一部222和226可通过对例如电介质一层216(图2A所示)和金属一层218(图2A所示)进行适当的图案处理来实现。在图案处理过程(包括掩膜步骤和蚀刻步骤)中，金属一层218和电介质一层216可从PFET区域208移除。流程图100的步骤172的执行结果见图2B的结构272。
参考图1中的步骤174以及图2C中的结构274，在流程图100的步骤174中，电介质二层228可形成于PFET区域208中的基板202上、NFET区域206中的金属一部226上、MIM电容器区域204中的金属一部222上、以及基板202中的隔离层210、212和214上。如图2C所示，电介质二层228位于隔离层210、212和214上、PFET区域208中的基板202上、NFET区域206中的金属一部226上、MIM电容器区域204中的金属一部222上。电介质二层228可以为例如高k栅极电介质层(例如用于形成PFET栅极电介质的高k电介质)。在本发明一实施例中，电介质二层228包括例如金属氧化物诸如氧化铪、氧化锆或者类似物。在一实施例中，电介质二层228包括与电介质一层216相同的电介质材料。在另一实施例中，电介质二层228包括与电介质一层216不同的电介质材料。电介质二层228可通过使用PVD工艺、CVD工艺、或者其它沉积工艺在基板202上沉积高k电介质材料诸如氧化铪或氧化锆来形成。
如图2C所示，金属二层230包括栅极金属诸如用于PFET栅极的栅极金属。在本发明一实施例中，金属二层230包括例如钼(Mo)、钌(Ru)、氮碳化钽(TaCN)或其他适用于PFET栅极的金属。金属二层230位于MIM电容器区域204、NFET区域206、PFET区域208中的电介质二层228上。金属二层230可通过使用PVD工艺、CVD工艺、或者其它沉积工艺在电介质二层228上沉积金属层诸如钼、钌或氮碳化钽来形成。金属二层230包括与金属一层218(图2A所示)中的金属相比具有不同功函数(workfunction)的金属。流程图100的步骤174的执行结果见图2C中的结构274。
参考图1中的步骤176以及图2D中的结构276，在流程图100的步骤176中，电介质二部232以及金属二部234可形成于MIM电容器区域204中的金属一部222上，电介质二部236和金属二部238可形成于PFET区域208的基板202上。如图2D所示，在MIM电容器区域204中，电介质二部232位于金属一部222上，金属二部234位于电介质二部232上。如图2D所示，在PFET区域208中，电介质二部236位于基板202、隔离层212和214上，金属二部238位于电介质二部236上。电介质二部232和236以及金属二部234和238可通过例如对电介质二层228(图2C所示)和金属二层230(图2C所示)进行适当的图案处理来形成。在图案处理过程中(包括掩膜步骤和蚀刻步骤)，金属二层230和电介质一层228可在蚀刻步骤中从NFET区域206移除。流程图100的步骤176的执行结果见图2D的结构276。
参考图1中的步骤178以及图2E中的结构278，在流程图100的步骤178中，多晶硅层240可形成于MIM电容器区域204中的金属二层234上、NFET区域206中的金属一层226上和PFET区域208中的金属二层238上。多晶硅层240还可形成于MIM电容器区域204和NFET区域206中的隔离区域210上、以及NFET区域206和PFET区域208中的隔离区域212上。如图2E所示，多晶硅层240位于金属二部234、隔离区域210、金属一部226、隔离区域212以及金属二部238上。多晶硅层240包括多晶硅，可用于NFET区域206和PFET区域208中的栅极的形成以及MIM电容器区域204中的MIM电容器的形成。多晶硅层240可通过例如使用低压CVD(LPCVD)工艺或其他适合的沉积工艺在MIM电容器区域204、NFET区域206以及PFET区域208中一致地沉积一层多晶硅层来形成。流程图100的步骤178的执行结果见图2E中的结构278。
参考图1中的步骤180以及图2F中的结构280，在流程图100的步骤180中，NFET栅极堆栈244形成于NFET区域206中，PFET栅极堆栈246形成于PFET区域208中，MIM电容器堆栈242形成于MIM电容器区域204中。其中MIM电容器堆栈242包括MIM电容器上电极和MIM电容器电介质。MIM电容器堆栈242包括电介质二段247(为电介质二部232(图2E所示)中的一段)、金属二段248(为金属二部234(图2E所示)中的一段)以及多晶硅249。如图2F所示，在MIM电容器区域204中，电介质二段247位于金属一部222上、金属二段248位于电介质二段247上、且多晶硅部249位于金属二段248上。如图2F所示，电介质二段247构成MIM电容器245的MIM电容器电介质，金属二段248构成MIM电容器245的上电极。而且，金属一部222(在流程图100的步骤172形成)构成MIM电容器245的下电极。
如图2F所示，NFET栅极堆栈244包括位于基板202上的电介质一段250、位于电介质一段250上的金属一段251、以及位于金属一段251上的多晶硅部252。在NFET栅极区域244中，电介质一段250构成NFET栅极电介质，金属一段251构成NFET。如图2F所示，PFET栅极堆栈246包括位于基板202上的电解质二段253、位于电介质二段253上的金属二部254、以及多晶硅部255(位于金属二段254上)。在PFET栅极堆栈246中，电介质二段253构成了PFET栅极电介质，金属二段254构成了PFET金属栅极。
MIM电容器堆栈242可通过对金属二部234和电介质二部232(图2D所示)进行适当的图案处理来形成，NFET栅极堆栈244可通过对金属一部226以及电介质一部224(图2D所示)进行适当的图案处理来形成，PFET栅极堆栈246可通过对金属二部238和电介质二部236(图2D所示)进行适当的图案处理来形成。图案处理过程用于形成MIM电容器堆栈242、NFET栅极堆栈244以及PFET栅极堆栈246，该过程包括掩膜步骤和蚀刻步骤。流程图100的步骤180的执行结果见图2F的结构280。
参考图1中的步骤182以及图2G中的结构282，在流程图100的步骤182中，间隔装置256和257、硅化物部261、连接器267和268、以及互连金属部269和283形成于MIM电容器区域204中；间隔装置258、硅化物部262和264以及连接器和互连金属部形成于NFET区域206；间隔装置260、硅化物部263和265、以及连接器和互连金属部形成于PFET区域208；夹层电介质266形成于MIM电容器区域204、NFET区域206和PFET区域208。在流程图100的步骤182中，源/漏极区域(图2G未示出)形成于与NFET区域206中的NFET栅极堆栈244相邻以及与PFET区域208中的PFET栅极堆栈246相邻的基板202中。
如图2G所示，间隔装置256设置在与MIM电容器堆栈242的各个边相邻的位置，间隔装置257设置在与金属一部222和电介质一部220相邻的位置，间隔装置258设置在与NFET栅极堆栈244的各个边相邻的位置，间隔装置260位于与PFET栅极堆栈246的各个边相邻的位置。间隔装置256、257、258和260包括氧化硅或本领域熟知的其他电介质材料。间隔装置256、257、258和260可通过使用CVD工艺或其他沉积工艺在MIM电容器堆栈242、金属一部222、NFET栅极堆栈244以及PFET栅极堆栈246沉积一层电介质材料诸如氧化硅，并通过刻蚀工艺适当地刻蚀该层电介质材料来形成。
如图2G所示，硅化物部261位于MIM电容器堆栈242的多晶硅化物部249上，硅化物部262位于NFET栅极堆栈244中的多晶硅部252、硅化物部264位于与NFET栅极堆栈244邻近的基板202上，硅化物部263位于PFET栅极堆栈246中的多晶硅部255上，以及硅化物部265位于与PFET栅极堆栈246相邻的基板202上。应当注意，硅化物部可扩散(extend)至在其上形成该硅化物部的部分中。因此，例如硅化物部261可扩散至MIM电容器堆栈242的多晶硅部249中。硅化物部261、262、263、264和265包括金属硅化物诸如镍硅化物或钴硅化物，可以本领域熟知的方式形成。如图2G所示，夹层电介质266位于MIM电容器245、NFET栅极堆栈244、PFET栅极堆栈246、隔离区域210、212和214以及基板202上。夹层电介质266包括氧化硅或其他电介质材料，可通过例如使用CVD工艺或其他沉积工艺在MIM电容器245、NFET栅极堆栈244、PFET栅极堆栈246、隔离区域210、212和214以及基板202上沉积一层电介质材料(诸如氧化硅)来形成。
如图2G所示，连接器267位于MIM电容器245的金属一部222上，连接器268位于MIM电容器245的硅化物部261上。连接器诸如连接器267和268可形成于夹层电介质266中，如本领域熟知的那样，通过在夹层电介质266中蚀刻连接器通道并使用钨或其他金属或金属堆栈来填充该连接器通道来实现。如图2G所示，互连金属部269位于连接器267上，互连金属部283位于连接器268上，互连金属部269和283也位于夹层电介质266上。互连金属部269和283位于互连金属层284中，互连金属层284可作为半导体芯片中的第一互连金属层。互连金属部269和283包括例如金属诸如铝或铜，可通过以本领域熟知的方式沉积在夹层电介质266上沉积金属层并对金属层进行掩膜、刻蚀处理来形成。
如图2G所示，互连金属部269通过连接器267与金属一部222电连接，形成MIM电容器245的下电极。因此，互连金属部269可提供与MIM电容器245的下电极的电连接。如图2G所示，互连金属部283通过连接器268与硅化物部261电连接，硅化物部261通过多晶硅部249与金属二部248电连接，形成MIM电容器245的上电极。因此，互连金属部283提供与MIM电容器245上电极的电连接。进一步地，如图2G所示，还形成了NFET 241和PFET 243，其中NFET 241(例如NMOSFET)包括NFET栅极堆栈244和源极/漏极区域(图2G未示出)，PFET 243(例如PMOSFET)包括PFET栅极堆栈246和源极/漏极区域(图2G未示出)。
图2G中还示出，MIM电容器245位于互连金属层284(也即半导体芯片中的第一互连金属层)和基板202之间。因此，MIM电容器245的下和上电极不覆盖半导体芯片中的互连金属层。应当注意，在图2G中，为简洁起见，仅示出了连接器267和268和互连金属部269和283。流程图100的步骤182的执行结果见图2G中的结构282。
在图2A-2G所示的本发明的实施例中，MIM电容器堆栈242对应于PFET栅极堆栈246。因此，MIM电容器堆栈242的金属二段248(也即MIM电容器245的上电极)包括与PFET栅极堆栈246中的金属栅极相同的栅极金属。而且，在图2A-2G所示的本发明的实施例中，金属一部222(也即MIM电容器245的下电极)包括与NFET栅极堆栈244的金属栅极相同的栅极金属。然而，在另一实施例中，是以不同的顺序形成MIM电容器245、NFET栅极堆栈244以及PFET栅极堆栈246，其中MIM电容器堆栈242对应于NFET栅极堆栈244。因此，在此实施例中，MIM电容器245的上电极包括与NFET栅极堆栈244的金属栅极相同的栅极金属，MIM电容器245的下电极包括与PFET栅极堆栈246中的金属栅极相同的栅极金属。
通过使用高k栅极电介质材料用作MIM电容器电介质，栅极金属用作MIM电容器的下电极和上电极，形成本发明一实施例的MIM电容器245的过程与用做高级处理技术(诸如45.0纳米(nm)和更小的处理技术)的高k金属栅极过程相兼容。而且，通过使用高k栅极电介质材料作为MIM电容器电介质，栅极金属用作MIM电容器的下电极和上电极，本发明一实施例的MIM电容器245可提供大于大约20.0 fF(femtofarads)/um2的电容密度(capacitance density)，因此，有利地减少了MIM电容器芯片的面积。
通过在基板的MIM电容器区域中形成MIM电容器，同时在基板的NFET区域中形成NFET栅极堆栈以及在基板的PFET区域中形成PFET栅极堆栈，本发明一实施例有利地形成MIM电容器(例如MIM电容器245)，除了形成NFET和PFET栅极堆栈所需的掩膜之外无需任何额外的掩膜操作。而且，通过同时形成MIM电容器和NFET和PFET栅极堆栈，与在BEOL处理过程中半导体芯片中的互连金属层之间形成常规MIM电容器的电容量相比，本发明实施例的MIM电容器的电容量更易控制，
因此，如上所述，本发明提供了一种使用栅极金属作为上电极和下电极，栅极电介质材料诸如高k栅极电介质材料作为MIM电容器电介质的MIM电容器。本发明的MIM电容器可与NFET和PVFET栅极堆栈同时形成，除了形成NFET和PFET栅极堆栈所需的掩膜之外无需额外的掩膜。由于无需额外的掩膜，与BEOL处理过程中在半导体芯片中构造互连金属层的常规MIM电容器相比，本发明提供的MIM电容器可以低很多的成本来构造。而且，相比常规的MIM电容器，本发明提供的MIM电容器的电容量更易控制。
本发明是通过一些实施例进行描述的，本领域技术人员知悉，在不脱离本发明的精神和范围的情况下，可以对这些特征和实施例进行各种改变或等同替换。另外，在本发明的教导下，可以对这些特征和实施例进行修改以适应具体的情况及材料而不会脱离本发明的精神和范围。因此，本发明不受此处所公开的具体实施例的限制，所有落入本申请的权利要求范围内的实施例都属于本发明的保护范围。
Claims (10)
1.一种在半导体芯片中构造MIM电容器的方法，其特征在于，包括：
在基板上构造电介质一部以及在所述电介质一部上构造金属一部，所述金属一部形成所述MIM电容器的下电极；
在所述金属一部上构造电介质二部以及在所述电介质二部上构造金属二部，所述金属二部的一部分形成所述MIM电容器的上电极；
所述金属一部包括第一栅极金属。
2.根据权利要求1所述的方法，其特征在于，所述金属二部包括第二栅极金属。
3.根据权利要求2所述的方法，其特征在于，所述第一栅极金属不同于第二栅极金属。
4.根据权利要求1所述的方法，其特征在于，所述电介质一部形成于所述基板中的隔离区域上。
5.根据权利要求1所述的方法，其特征在于，所述方法进一步包括：
在所述金属二部上形成多晶硅层；以及
对所述多晶硅层、所述金属二部以及所述电介质二部进行图案形成处理以形成MIM电容器堆栈，其中所述MIM电容器堆栈包括覆盖所述金属二部的所述一部分的多晶硅部。
6.一种半导体芯片中的MIM电容器，其特征在于，所述MIM电容器包括：
位于基板上的所述MIM电容器的下电极，所述MIM电容器的下电极包括第一栅极金属；
位于所述MIM电容器的所述下电极上的MIM电容器电介质；
位于所述MIM电容器电介质上的所述MIM电容器的上电极。
7.根据权利要求6所述的MIM电容器，其特征在于，其中所述MIM电容器的上电极包括第二栅极金属。
8.根据权利要求7所述的MIM电容器，其特征在于，所述第一栅极金属不同于第二栅极金属。
9.根据权利要求6所述的MIM电容器，其特征在于，所述MIM电容器的所述下电极位于所述基板中的隔离区域上
10.根据权利要求6所述的MIM电容器，其特征在于，所述MIM电容器进一步包括位于所述MIM电容器的所述上电极上的多晶硅部。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/462,692 US8614497B2 (en) | 2009-08-07 | 2009-08-07 | Method for fabricating a MIM capacitor using gate metal for electrode and related structure |
| US12/462,692 | 2009-08-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101996864A true CN101996864A (zh) | 2011-03-30 |
| CN101996864B CN101996864B (zh) | 2013-09-18 |
Family
ID=43303902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010248569.1A Active CN101996864B (zh) | 2009-08-07 | 2010-08-09 | 在半导体芯片中构造mim电容器的方法和mim电容器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8614497B2 (zh) |
| EP (1) | EP2282341A3 (zh) |
| CN (1) | CN101996864B (zh) |
| HK (1) | HK1155557A1 (zh) |
| TW (1) | TWI438843B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102956437A (zh) * | 2011-08-17 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 具有金属栅极的半导体器件上的制造电容器方法及电容器 |
| CN104124245A (zh) * | 2013-04-24 | 2014-10-29 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8558300B2 (en) * | 2009-11-06 | 2013-10-15 | Broadcom Corporation | Method for fabricating a flash memory cell utilizing a high-K metal gate process and related structure |
| IT1397231B1 (it) * | 2009-12-30 | 2013-01-04 | St Microelectronics Srl | Condensatore mim con piatto ad elevato punto di fusione |
| US8963223B2 (en) * | 2010-03-01 | 2015-02-24 | Broadcom Corporation | Scalable integrated MIM capacitor using gate metal |
| US8482078B2 (en) * | 2011-05-10 | 2013-07-09 | International Business Machines Corporation | Integrated circuit diode |
| US9041153B2 (en) * | 2011-09-29 | 2015-05-26 | Broadcom Corporation | MIM capacitor having a local interconnect metal electrode and related structure |
| CN103545181B (zh) * | 2012-07-11 | 2017-06-16 | 中芯国际集成电路制造(上海)有限公司 | 一种采用虚设栅极制造半导体器件的方法 |
| US9012966B2 (en) * | 2012-11-21 | 2015-04-21 | Qualcomm Incorporated | Capacitor using middle of line (MOL) conductive layers |
| US9969613B2 (en) | 2013-04-12 | 2018-05-15 | International Business Machines Corporation | Method for forming micro-electro-mechanical system (MEMS) beam structure |
| US9391156B2 (en) | 2014-08-28 | 2016-07-12 | Globalfoundries Inc. | Embedded capacitor |
| US10312318B2 (en) | 2015-09-22 | 2019-06-04 | International Business Machines Corporation | Metal-insulator-metal capacitor structure |
| US9893145B1 (en) * | 2016-08-09 | 2018-02-13 | International Business Machines Corporation | On chip MIM capacitor |
| US10332874B2 (en) * | 2017-05-03 | 2019-06-25 | International Business Machines Corporation | Indirect readout FET |
| WO2020112071A2 (en) * | 2017-12-26 | 2020-06-04 | Intel Corporation | Semiconductor device having stacked transistors and multiple threshold voltage control |
| CN113192891B (zh) * | 2021-04-28 | 2024-01-09 | 中国科学院微电子研究所 | 一种半导体器件及制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070057343A1 (en) * | 2005-09-12 | 2007-03-15 | International Business Machines Corporation | Integration of a mim capacitor over a metal gate or silicide with high-k dielectric materials |
| US20070267705A1 (en) * | 2006-05-22 | 2007-11-22 | Samsung Electronics Co., Ltd. | Semiconductor integrated circuit device having MIM capacitor and method of fabricating the same |
| CN101171682A (zh) * | 2005-03-03 | 2008-04-30 | 德州仪器公司 | 利用回蚀制造的金属-绝缘体-金属电容器 |
| US20080173978A1 (en) * | 2007-01-22 | 2008-07-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | MIM capacitor and metal gate transistor |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5822175A (en) * | 1995-04-13 | 1998-10-13 | Matsushita Electronics Corporation | Encapsulated capacitor structure having a dielectric interlayer |
| US5652172A (en) * | 1996-04-29 | 1997-07-29 | Taiwan Semiconductor Manufacturing Company Ltd. | Method for controlling the etch profile of an aperture formed through a multi-layer insulator layer |
| JPH10270578A (ja) * | 1997-03-27 | 1998-10-09 | Seiko Instr Inc | 半導体装置及びその製造方法 |
| US5939753A (en) * | 1997-04-02 | 1999-08-17 | Motorola, Inc. | Monolithic RF mixed signal IC with power amplification |
| US6962840B2 (en) * | 2002-09-11 | 2005-11-08 | Samsung Electronics Co., Ltd. | Method of forming MOS transistor |
| CN1302536C (zh) | 2003-06-04 | 2007-02-28 | 旺宏电子股份有限公司 | 虚接地阵列的混合信号嵌入式屏蔽只读存储器及其制造方法 |
| US7084035B2 (en) * | 2004-04-13 | 2006-08-01 | Ricoh Company, Ltd. | Semiconductor device placing high, medium, and low voltage transistors on the same substrate |
| JP5001522B2 (ja) * | 2005-04-20 | 2012-08-15 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
| JP5010939B2 (ja) * | 2007-02-19 | 2012-08-29 | 株式会社東芝 | 半導体装置の製造方法 |
| US8022458B2 (en) * | 2007-10-08 | 2011-09-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitors integrated with metal gate formation |
| JP5129541B2 (ja) * | 2007-10-15 | 2013-01-30 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2009
- 2009-08-07 US US12/462,692 patent/US8614497B2/en active Active
-
2010
- 2010-08-04 EP EP10008149.6A patent/EP2282341A3/en not_active Withdrawn
- 2010-08-06 TW TW099126212A patent/TWI438843B/zh not_active IP Right Cessation
- 2010-08-09 CN CN201010248569.1A patent/CN101996864B/zh active Active
-
2011
- 2011-09-09 HK HK11109555.5A patent/HK1155557A1/xx not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101171682A (zh) * | 2005-03-03 | 2008-04-30 | 德州仪器公司 | 利用回蚀制造的金属-绝缘体-金属电容器 |
| US20070057343A1 (en) * | 2005-09-12 | 2007-03-15 | International Business Machines Corporation | Integration of a mim capacitor over a metal gate or silicide with high-k dielectric materials |
| US20070267705A1 (en) * | 2006-05-22 | 2007-11-22 | Samsung Electronics Co., Ltd. | Semiconductor integrated circuit device having MIM capacitor and method of fabricating the same |
| CN101123251A (zh) * | 2006-05-22 | 2008-02-13 | 三星电子株式会社 | 半导体集成电路器件及其制造方法 |
| US20080173978A1 (en) * | 2007-01-22 | 2008-07-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | MIM capacitor and metal gate transistor |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102956437A (zh) * | 2011-08-17 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 具有金属栅极的半导体器件上的制造电容器方法及电容器 |
| CN104124245A (zh) * | 2013-04-24 | 2014-10-29 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| HK1155557A1 (en) | 2012-05-18 |
| TWI438843B (zh) | 2014-05-21 |
| US20110031585A1 (en) | 2011-02-10 |
| EP2282341A3 (en) | 2013-08-28 |
| TW201120964A (en) | 2011-06-16 |
| EP2282341A2 (en) | 2011-02-09 |
| US8614497B2 (en) | 2013-12-24 |
| CN101996864B (zh) | 2013-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101996864B (zh) | 在半导体芯片中构造mim电容器的方法和mim电容器 | |
| CN108206208B (zh) | 半导体器件及其制造方法 | |
| US9023699B2 (en) | Resistive random access memory (RRAM) structure and method of making the RRAM structure | |
| CN102456750B (zh) | 用于提高电容器容量和兼容性的方法和装置 | |
| CN108206181B (zh) | 半导体装置 | |
| US8617949B2 (en) | Capacitor and method for making same | |
| US8963223B2 (en) | Scalable integrated MIM capacitor using gate metal | |
| CN103383933A (zh) | 半导体器件及其制造方法 | |
| US11532698B2 (en) | Diffusion barrier layer in top electrode to increase break down voltage | |
| DE102019118369B4 (de) | Kappenstruktur für grabenkondensatoren und verfahren zum ausbilden derselben | |
| US20180158773A1 (en) | Semiconductor device including a bit line | |
| US20190035674A1 (en) | Integrated circuit and manufacturing method thereof | |
| US9041153B2 (en) | MIM capacitor having a local interconnect metal electrode and related structure | |
| US9543300B2 (en) | CMOS transistor, semiconductor device including the transistor, and semiconductor module including the device | |
| KR100943490B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| US9601373B2 (en) | Semiconductor device and method for manufacturing the same | |
| US20050258512A1 (en) | Topographically elevated microelectronic capacitor structure | |
| DE102020110759B4 (de) | Struktur und verfahren für metall-isolator-metall-kondensatoren | |
| US6922328B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR100624326B1 (ko) | 반도체장치의 커패시터 제조방법 | |
| US20240074163A1 (en) | Integrated circuit device | |
| CN113838833B (zh) | 半导体器件及其制造方法 | |
| US20060231878A1 (en) | Semiconductor device and method for manufacturing same | |
| CN116759448A (zh) | 半导体结构及半导体结构的制作方法 | |
| JP2015028974A (ja) | 電子デバイスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1155557 Country of ref document: HK |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: GR Ref document number: 1155557 Country of ref document: HK |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20170307 Address after: Singapore Singapore Patentee after: Avago Technologies Fiber IP Singapore Pte. Ltd. Address before: 16215 Alton Park Road, Irvine, California, 92618-7013 Patentee before: Zyray Wireless Inc. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20181019 Address after: Singapore Singapore Patentee after: Annwa high tech Limited by Share Ltd Address before: Singapore Singapore Patentee before: Avago Technologies Fiber IP Singapore Pte. Ltd. |
|
| TR01 | Transfer of patent right |