CN102956437A - 具有金属栅极的半导体器件上的制造电容器方法及电容器 - Google Patents

具有金属栅极的半导体器件上的制造电容器方法及电容器 Download PDF

Info

Publication number
CN102956437A
CN102956437A CN2011102356233A CN201110235623A CN102956437A CN 102956437 A CN102956437 A CN 102956437A CN 2011102356233 A CN2011102356233 A CN 2011102356233A CN 201110235623 A CN201110235623 A CN 201110235623A CN 102956437 A CN102956437 A CN 102956437A
Authority
CN
China
Prior art keywords
metal
cmos device
layer
mim capacitor
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102356233A
Other languages
English (en)
Other versions
CN102956437B (zh
Inventor
洪中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110235623.3A priority Critical patent/CN102956437B/zh
Publication of CN102956437A publication Critical patent/CN102956437A/zh
Application granted granted Critical
Publication of CN102956437B publication Critical patent/CN102956437B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种在具有金属栅极的半导体器件上制作嵌入式电容器的方法，本发明将嵌入式MIM电容器的制作过程在半导体衬底上制作CMOS器件的前段工艺完成，也就是在制作金属栅极时，采用相同的光刻和刻蚀工艺同时在STI区域形成MIM电容器的底部电极，在制作金属栅极上方的金属塞的同时制作嵌入式MIM电容器的介电层及顶部电极，这样，就不需要再独立于半导体衬底上制作CMOS器件，制作嵌入式MIM电容器，因此，本发明提供的方法在半导体衬底上制作金属栅极的同时制作嵌入式MIM电容器，过程简单，减少时间及成本。

Description

具有金属栅极的半导体器件上的制造电容器方法及电容器
技术领域
本发明涉及半导体器件的制作技术，特别涉及一种具有金属栅极的半导体器件上的制作电容器方法及电容器。
背景技术
目前，半导体制造工业主要在硅衬底的晶片(wafer)器件面上生长器件，例如，互补型金属氧化物半导体(CMOS)器件。现在普遍采用双阱CMOS工艺在硅衬底上同时制作导电沟道为空穴的p型沟道金属氧化物半导体场效应管(MOSFET)和导电沟道为电子的n型沟道MOSFET，具体步骤为：首先，将硅衬底中的不同区域通过掺杂分别成为以电子为多数载流子的(n型)硅衬底和以空穴为多数载流子的(p型)硅衬底之后，在n型硅衬底和p型硅衬底之间制作浅沟槽隔离(STI)101，然后在STI两侧用离子注入的方法分别形成空穴型掺杂扩散区(P阱)102和电子型掺杂扩散区(N阱)103，接着分别在P阱102和N阱103位置的wafer器件面依次制作由栅极电介质层104和金属栅105组成的层叠栅极，最后在P阱102和N阱103中分别制作源极和漏极，源极和漏极位于层叠栅极的两侧(图中未画出)，在P阱中形成n型沟道MOSFET，在N阱中形成p型沟道MOSFET，得到如图1所示的CMOS器件结构。
传统的氮氧化合物/多晶硅层叠栅极，是以氮氧化物作为栅极电介质层，多晶硅作为栅极。随着半导体技术的发展，氮氧化合物/多晶硅层叠栅极的CMOS器件由于漏电流和功耗过大等问题，已经不能满足小尺寸半导体工艺的需要。因此，提出了以高介电系数(HK)材料作为栅极电介质层，以金属材料作为金属栅的金属栅极。
在具有金属栅极的半导体器件上制作嵌入式电容器，特别是金属层-层间介质层-金属层(MIM，Metal-insulator-Metal)电容器的技术被广泛应用在半导体的集成电路中。目前，在具有金属栅极的半导体器件上制作嵌入式MIM电容器是在后段工艺中完成的，也就是制作完半导体衬底的CMOS器件后，然后再在CMOS器件的STI区域上制作MIM电容器。
但是，在半导体衬底的CMOS器件的STI区域上制作嵌入式MIM电容器时，也就是后段工艺制作嵌入式MIM电容器时，需要先刻蚀掉STI区域上所沉积的材料；再沉积底部金属层，对底部金属层采用光刻和刻蚀工艺得到底部电极；再沉积介质层，对介质层采用光刻和刻蚀工艺得到介电层；最后沉积顶部金属层，对顶部金属层采用光刻和刻蚀工艺得到顶部电极。这需要多次的沉积工艺、光刻工艺和刻蚀工艺，才能在STI区域上形成MIM电容器，这个过程比较复杂，且增加了实现时间及成本。
发明内容
有鉴于此，本发明提供一种具有金属栅极的半导体器件上的制作电容器方法及电容器，能够在半导体衬底上制作金属栅极的同时制作嵌入式MIM电容器，过程简单，减少时间及成本。
本发明的技术方案是这样实现的：
一种在具有金属栅极的半导体器件上制作电容器的方法，该方法包括：
提供具有CMOS器件的半导体衬底，该CMOS器件包括金属栅极、在沟槽隔离STI上的MIM电容器的底部电极、以及第一介质层，所述在STI上的MIM电容器的底部电极和金属栅极同时制作并位于同一层；
在半导体衬底的CMOS器件面上依次沉积第一刻蚀停止层和第二介质层，所述第一刻蚀停止层为MIM电容器的介电层；
采用光刻工艺在第二介质层上形成具有嵌入式MIM电容器顶部电极图案、MIM电容器底部电极的金属塞及CMOS器件的金属塞图案的掩膜层，然后以该掩膜层为遮挡，对第二介质层刻蚀，刻蚀到第一刻蚀停止层为止，在第二介质层中形成嵌入式MIM电容器的顶部电极通孔、MIM电容器底部电极的金属塞通孔及CMOS器件的金属塞通孔；
采用光刻工艺在半导体衬底上的CMOS器件表面形成具有CMOS器件的有源区金属塞图案的掩膜层，然后以该掩膜层为遮挡，对第一介质层继续刻蚀，形成连通有源区的金属塞通孔，对第一刻蚀停止层继续刻蚀，形成连通金属栅极的金属塞通孔及连通MIM电容器的底部电极的金属塞通孔；
在半导体衬底上的CMOS器件表面沉积金属层，抛光到第二介质层，在半导体衬底的CMOS器件面上形成嵌入式MIM电容器及CMOS器件的金属塞。
所述金属栅极的材料为铝、钨、铬、铜、金、氮化钛、钛、氮化钽或钽。
所述第一刻蚀停止层的材料为氮化硅、氧化硅-氮化硅-氧化硅复合层、氧化硅或高介电常数材料。
所述高介电常数材料为二氧化铪HfO2、氧化硅铪HfSiO或氮氧化硅铪HfSiNO。
所述金属层的材料为铜或钨。
所述对第一刻蚀停止层继续刻蚀，形成连通金属栅极的金属塞通孔及连通MIM电容器的底部电极的金属塞通孔采用过刻蚀方式、或者光刻和刻蚀方式形成。
一种具有金属栅极的半导体器件上的电容器，该电容器包括底部电极、介电层及顶部电极，其中，
底部电极在所提供具有CMOS器件的半导体衬底的STI结构上方，与CMOS器件的金属电极同时制作且位于同一层；
介电层为具有CMOS器件的半导体的第一刻蚀停止层；
顶部电极与具有CMOS器件的半导体的金属栅极的金属塞同时制作且位于同一层；
所述电容器还包括连通MIM电容器的底部电极的金属塞，与与具有CMOS器件的半导体的金属栅极的金属塞同时制作且位于同一层。
从上述方案可以看出，本发明将嵌入式MIM电容器的制作过程在半导体衬底上制作CMOS器件的前段工艺完成，也就是在制作金属栅极时，采用相同的光刻和刻蚀工艺同时在STI区域形成MIM电容器的底部电极，在制作金属栅极上方的金属塞的同时制作嵌入式MIM电容器的介电层及顶部电极，这样，就不需要再独立于半导体衬底上制作CMOS器件，制作嵌入式MIM电容器，这样，就不需要再独立于半导体衬底上制作CMOS器件，制作嵌入式MIM电容器，因此，本发明提供的方法及电容器在半导体衬底上制作金属栅极的同时制作嵌入式MIM电容器，过程简单，减少时间及成本。
附图说明
图1为现有技术的CMOS器件剖面结构示意图；
图2为本发明提供的在具有金属栅极的半导体器件上制作嵌入式MIM电容器的方法流程图；
图3a～图3f为本发明提供的在具有金属栅极的半导体器件上制作嵌入式MIM电容器的过程剖面结构示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。
本发明在半导体衬底上制作CMOS器件时，也就是半导体制作的前段工艺制作嵌入式MIM电容器。具体地：在制作金属栅极时，采用相同的光刻和刻蚀工艺同时在STI区域形成MIM电容器的底部电极，在制作金属栅极上方的金属塞的同时制作嵌入式MIM电容器的介电层及顶部电极，这样，就不需要再独立于半导体衬底上制作CMOS器件，制作嵌入式MIM电容器。
因此，本发明提供的方法及电容器在半导体衬底上制作金属栅极的同时制作嵌入式MIM电容器，过程简单，减少时间及成本。
图2为本发明提供的在具有金属栅极的半导体器件上制作嵌入式MIM电容器的方法流程图，结合图3a～图3f所示的本发明提供的在具有金属栅极的半导体器件上制作嵌入式MIM电容器的过程剖面结构示意图，进行具体说明：
步骤201、在半导体衬底11上形成CMOS器件结构，该CMOS器件结构包括金属栅极22、源极及漏极，在金属栅极22上还具有侧墙33，在CMOS器件结构中具有第一介质层44，在STI结构的上方，制作金属栅极22的同时制作了底部电极23，该底部电极23为MIM电容器的底部电极，如图3a所示；
在本步骤中，在金属栅极22下方还具有高介电常数的栅氧层(图中未画出)；
在本步骤中，金属栅极22的材料可以为铝、钨、铬、铜、金、氮化钛、钛、氮化钽或钽等材料；
在本步骤中，第一介质层44的材料可以为氧化硅或氮化硅；
在半导体衬底上形成具有金属栅极的过程为现有技术，这里不再赘述；
在该步骤中，在STI结构上方所制作的底部电极23的过程与制作金属栅极22的过程相同，即在所沉积的高介电常数的栅氧层上采用光刻和刻蚀工艺在STI结构的上方制作第二替代栅极，然后沉积第一介质层44后，刻蚀该第一介质层44至第二替代栅极上表面，去除第二替代栅极后，在第二替代栅极的位置填充金属，得到底部电极23；
步骤202、在第一介质层44上沉积第一刻蚀停止层55，如图3b所示；
在本步骤中，第一刻蚀停止层55的材料为氮化硅、氧化硅-氮化硅-氧化硅复合层、氧化硅或高介电常数材料；在这里，高介电常数材料为二氧化铪(HfO2)、氧化硅铪(HfSiO)或氮氧化硅铪(HfSiNO)；
步骤203、在第一刻蚀停止层55上沉积第二介质层66，如图3c所示；
在本步骤中，第二介质层66的材料为氧化硅、低介电常数材料或超低介电常数材料；
在本步骤中，第一刻蚀停止层55就是最终要制作的MIM电容器的介电层；
步骤204、采用光刻工艺在第二介质层66上形成具有嵌入式MIM电容器顶部电极图案、MIM电容器的底部电极金属塞及CMOS器件的金属塞的掩膜层，然后以该掩膜层为遮挡，对第二介质层66进行刻蚀，刻蚀到第一刻蚀停止层55为止，在第二介质层66中形成嵌入式MIM电容器顶部电极通孔、MIM电容器的底部电极金属塞通孔及CMOS器件的金属塞通孔，如图3d所示；
步骤205、采用光刻工艺在裸露的半导体衬底上的CMOS器件表面形成具有CMOS器件的有源区金属塞图案的掩膜层，然后以该掩膜层为遮挡，对第一刻蚀停止层55和第一介质层44继续刻蚀，形成连通有源区的金属塞通孔，对第一刻蚀停止层55继续刻蚀，形成连通栅极的金属塞通孔及MIM底部电极的金属塞通孔，如图3e所示；
在本步骤中，形成连通栅极的金属塞通孔及MIM底部电极的金属塞通孔可以采用过刻蚀技术，也可以采用光刻和刻蚀工艺得到；
步骤206、在裸露的半导体衬底上的CMOS器件表面沉积金属层，然后采用化学机械平坦化(CMP)方式抛光到第二介质层66，在半导体衬底上的CMOS器件结构上形成嵌入式MIM电容器。连通MIM电容器底部电极的金属塞及CMOS器件的金属塞，如图3f所示；
在该步骤中，MIM电容器底部电极的金属塞用于连通MIM电容器的底部电极到CMOS器件外部；
CMOS器件的金属塞包括连通金属栅极的金属塞，以及连通有源区，也就是漏极和源极的金属塞；
在本步骤中，金属层的材料为铜或钨。
本发明还提供一种具有金属栅极的半导体器件上的电容器，如图3f所示，该电容器包括底部电极、介电层及顶部电极，其中，底部电极在所提供具有CMOS器件的半导体衬底的STI结构上方，与CMOS器件的金属电极同时制作且位于同一层；介电层为具有CMOS器件的半导体的第一刻蚀停止层；顶部电极与具有CMOS器件的半导体的金属栅极的金属塞同时制作且位于同一层；所述电容器还包括连通MIM电容器的底部电极的金属塞，与与具有CMOS器件的半导体的金属栅极的金属塞同时制作且位于同一层。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (7)

1.一种在具有金属栅极的半导体器件上制作电容器的方法，该方法包括：
提供具有CMOS器件的半导体衬底，该CMOS器件包括金属栅极、在沟槽隔离STI上的MIM电容器的底部电极、以及第一介质层，所述在STI上的MIM电容器的底部电极和金属栅极同时制作并位于同一层；
在半导体衬底的CMOS器件面上依次沉积第一刻蚀停止层和第二介质层，所述第一刻蚀停止层为MIM电容器的介电层；
采用光刻工艺在第二介质层上形成具有嵌入式MIM电容器顶部电极图案、MIM电容器底部电极的金属塞及CMOS器件的金属塞图案的掩膜层，然后以该掩膜层为遮挡，对第二介质层刻蚀，刻蚀到第一刻蚀停止层为止，在第二介质层中形成嵌入式MIM电容器的顶部电极通孔、MIM电容器底部电极的金属塞通孔及CMOS器件的金属塞通孔；
采用光刻工艺在半导体衬底上的CMOS器件表面形成具有CMOS器件的有源区金属塞图案的掩膜层，然后以该掩膜层为遮挡，对第一介质层继续刻蚀，形成连通有源区的金属塞通孔，对第一刻蚀停止层继续刻蚀，形成连通金属栅极的金属塞通孔及连通MIM电容器的底部电极的金属塞通孔；
在半导体衬底上的CMOS器件表面沉积金属层，抛光到第二介质层，在半导体衬底的CMOS器件面上形成嵌入式MIM电容器及CMOS器件的金属塞。
2.如权利要求1所述的方法，其特征在于，所述金属栅极的材料为铝、钨、铬、铜、金、氮化钛、钛、氮化钽或钽。
3.如权利要求1所述的方法，其特征在于，所述第一刻蚀停止层的材料为氮化硅、氧化硅-氮化硅-氧化硅复合层、氧化硅或高介电常数材料。
4.如权利要求3所述的方法，其特征在于，所述高介电常数材料为二氧化铪HfO2、氧化硅铪HfSiO或氮氧化硅铪HfSiNO。
5.如权利要求1所述的方法，其特征在于，所述金属层的材料为铜或钨。
6.如权利要求1所述的方法，其特征在于，所述对第一刻蚀停止层继续刻蚀，形成连通金属栅极的金属塞通孔及连通MIM电容器的底部电极的金属塞通孔采用过刻蚀方式、或者光刻和刻蚀方式形成。
7.一种具有金属栅极的半导体器件上的电容器，其特征在于，该电容器包括底部电极、介电层及顶部电极，其中，
底部电极在所提供具有CMOS器件的半导体衬底的STI结构上方，与CMOS器件的金属电极同时制作且位于同一层；
介电层为具有CMOS器件的半导体的第一刻蚀停止层；
顶部电极与具有CMOS器件的半导体的金属栅极的金属塞同时制作且位于同一层；
所述电容器还包括连通MIM电容器的底部电极的金属塞，与与具有CMOS器件的半导体的金属栅极的金属塞同时制作且位于同一层。
CN201110235623.3A 2011-08-17 2011-08-17 具有金属栅极的半导体器件上的制造电容器方法及电容器 Active CN102956437B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110235623.3A CN102956437B (zh) 2011-08-17 2011-08-17 具有金属栅极的半导体器件上的制造电容器方法及电容器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110235623.3A CN102956437B (zh) 2011-08-17 2011-08-17 具有金属栅极的半导体器件上的制造电容器方法及电容器

Publications (2)

Publication Number Publication Date
CN102956437A true CN102956437A (zh) 2013-03-06
CN102956437B CN102956437B (zh) 2015-05-13

Family

ID=47765113

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110235623.3A Active CN102956437B (zh) 2011-08-17 2011-08-17 具有金属栅极的半导体器件上的制造电容器方法及电容器

Country Status (1)

Country Link
CN (1) CN102956437B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107464809A (zh) * 2016-06-03 2017-12-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6246084B1 (en) * 1997-12-05 2001-06-12 Hyundai Electronics Industries Co., Ltd. Method for fabricating semiconductor device comprising capacitor and resistor
US6313003B1 (en) * 2000-08-17 2001-11-06 Taiwan Semiconductor Manufacturing Company Fabrication process for metal-insulator-metal capacitor with low gate resistance
US20030194840A1 (en) * 2002-04-16 2003-10-16 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device with reduced number of process steps for capacitor formation
US20040038474A1 (en) * 2002-08-21 2004-02-26 Clevenger Lawrence A. Integrated metal-insulator-metal capacitor and metal gate transistor
TW200532928A (en) * 2004-03-26 2005-10-01 Taiwan Semiconductor Mfg Metal-insulator-metal capacitors
CN101232015A (zh) * 2007-01-22 2008-07-30 台湾积体电路制造股份有限公司 半导体装置
EP1976010A1 (en) * 2007-03-19 2008-10-01 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method therefor
CN101996864A (zh) * 2009-08-07 2011-03-30 美国博通公司 在半导体芯片中构造mim电容器的方法和mim电容器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6246084B1 (en) * 1997-12-05 2001-06-12 Hyundai Electronics Industries Co., Ltd. Method for fabricating semiconductor device comprising capacitor and resistor
US6313003B1 (en) * 2000-08-17 2001-11-06 Taiwan Semiconductor Manufacturing Company Fabrication process for metal-insulator-metal capacitor with low gate resistance
US20030194840A1 (en) * 2002-04-16 2003-10-16 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device with reduced number of process steps for capacitor formation
US20040038474A1 (en) * 2002-08-21 2004-02-26 Clevenger Lawrence A. Integrated metal-insulator-metal capacitor and metal gate transistor
TW200532928A (en) * 2004-03-26 2005-10-01 Taiwan Semiconductor Mfg Metal-insulator-metal capacitors
CN101232015A (zh) * 2007-01-22 2008-07-30 台湾积体电路制造股份有限公司 半导体装置
EP1976010A1 (en) * 2007-03-19 2008-10-01 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method therefor
CN101996864A (zh) * 2009-08-07 2011-03-30 美国博通公司 在半导体芯片中构造mim电容器的方法和mim电容器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107464809A (zh) * 2016-06-03 2017-12-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置

Also Published As

Publication number Publication date
CN102956437B (zh) 2015-05-13

Similar Documents

Publication Publication Date Title
TWI715615B (zh) 半導體元件及其製造方法
US20200006217A1 (en) Semiconductor Device Including a Conductive Feature Over an Active Region
US7955919B2 (en) Spacer-less transistor integration scheme for high-K gate dielectrics and small gate-to-gate spaces applicable to Si, SiGe and strained silicon schemes
TWI484567B (zh) 半導體結構與其製造方法
US8043918B2 (en) Semiconductor device and its manufacturing method
JP2017063188A (ja) スプリットゲートフラッシュ技術におけるインターディジテートキャパシタ
KR20130092936A (ko) 분할 게이트 장치 및 분할 게이트 장치를 제조하는 방법
CN103378153A (zh) 用于集成有电容器的FinFET的结构和方法
CN103872102A (zh) 具有嵌入式MOS变容二极管的FinFET及其制造方法
US11961897B2 (en) Negative capacitance transistor with external ferroelectric structure
CN104916543A (zh) 具有晶体结构的n功函金属
US10164006B1 (en) LDMOS FinFET structures with trench isolation in the drain extension
CN109817696B (zh) 深沟槽隔离结构
US9735174B2 (en) FDSOI—capacitor
CN101211849B (zh) 半导体器件电容制备方法
TWI690025B (zh) 絕緣體上半導體基底、其形成方法以及積體電路
TWI455283B (zh) 用於製造包含每單位面積有高電容之電容器之半導體組件之方法
US10290712B1 (en) LDMOS finFET structures with shallow trench isolation inside the fin
TWI668731B (zh) 具有多個氮化層的半導體裝置結構及其形成方法
CN112289747B (zh) 高介电常数金属栅的制造方法
CN102983097A (zh) 制作金属栅极的金属塞方法
CN102956437B (zh) 具有金属栅极的半导体器件上的制造电容器方法及电容器
US8860151B2 (en) Semiconductor device having a spacer and a liner overlying a sidewall of a gate structure and method of forming the same
CN102790049B (zh) 具有硅电阻器的集成电路及其形成方法
JP2022539356A (ja) 複合誘電体層を含む集積回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant