TWI438843B - 在半導體晶片中構造ｍｉｍ電容器的方法和ｍｉｍ電容器 - Google Patents
在半導體晶片中構造ｍｉｍ電容器的方法和ｍｉｍ電容器 Download PDFInfo
- Publication number
- TWI438843B TWI438843B TW099126212A TW99126212A TWI438843B TW I438843 B TWI438843 B TW I438843B TW 099126212 A TW099126212 A TW 099126212A TW 99126212 A TW99126212 A TW 99126212A TW I438843 B TWI438843 B TW I438843B
- Authority
- TW
- Taiwan
- Prior art keywords
- mim capacitor
- metal
- dielectric
- gate
- region
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims description 146
- 239000002184 metal Substances 0.000 title claims description 146
- 239000003990 capacitor Substances 0.000 title claims description 134
- 238000000034 method Methods 0.000 title description 29
- 239000000758 substrate Substances 0.000 claims description 39
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 22
- 229920005591 polysilicon Polymers 0.000 claims description 22
- 238000002955 isolation Methods 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 20
- 125000006850 spacer group Chemical group 0.000 claims description 15
- SCCCLDWUZODEKG-UHFFFAOYSA-N germanide Chemical compound [GeH3-] SCCCLDWUZODEKG-UHFFFAOYSA-N 0.000 claims description 9
- 239000010410 layer Substances 0.000 description 80
- 235000012431 wafers Nutrition 0.000 description 26
- 239000003989 dielectric material Substances 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000005137 deposition process Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 229910052732 germanium Inorganic materials 0.000 description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 230000005669 field effect Effects 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- XSOKHXFFCGXDJZ-UHFFFAOYSA-N telluride(2-) Chemical compound [Te-2] XSOKHXFFCGXDJZ-UHFFFAOYSA-N 0.000 description 4
- RUDFQVOCFDJEEF-UHFFFAOYSA-N yttrium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Y+3].[Y+3] RUDFQVOCFDJEEF-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- ITWBWJFEJCHKSN-UHFFFAOYSA-N 1,4,7-triazonane Chemical compound C1CNCCNCCN1 ITWBWJFEJCHKSN-UHFFFAOYSA-N 0.000 description 1
- NZIHMSYSZRFUQJ-UHFFFAOYSA-N 6-chloro-1h-benzimidazole-2-carboxylic acid Chemical compound C1=C(Cl)C=C2NC(C(=O)O)=NC2=C1 NZIHMSYSZRFUQJ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 description 1
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- UNASZPQZIFZUSI-UHFFFAOYSA-N methylidyneniobium Chemical compound [Nb]#C UNASZPQZIFZUSI-UHFFFAOYSA-N 0.000 description 1
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910003468 tantalcarbide Inorganic materials 0.000 description 1
- CXXKWLMXEDWEJW-UHFFFAOYSA-N tellanylidenecobalt Chemical compound [Te]=[Co] CXXKWLMXEDWEJW-UHFFFAOYSA-N 0.000 description 1
- 150000004772 tellurides Chemical class 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- -1 yttria Chemical class 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本發明涉及半導體領域，更具體地說，涉及半導體晶片(semiconductor dies)中的電容器構造。
金屬絕緣體金屬(metal-insulator-metal，MIM)電容器已廣泛用於半導體晶片上集成的類比和混合信號電路的構造中。典型地，MIM電容器包括位於下金屬板和上金屬板之間的MIM電容器電介質，所述下金屬板和上金屬板構成MIM電容器的電極。通常，MIM電容器可在後段工藝(Back End of Line，BEOL)處理過程中製作於半導體晶片上。
常規的MIM電容器可通過例如以下方式來製作：在BEOL處理過程中，在半導體晶片上互連金屬層之間可獲得的未被佔用的“垂直”空間中插入用作MIM電容器電介質的專用電介質層，以及插入用作MIM電容器下、上電極的專用金屬層。然而，在BEOL處理過程中插入專用電介質和金屬層以構成MIM電容器電介質以及MIM電容器下、上電極，需要多個處理步驟和掩膜，這就增加了製造成本，是不期望出現的。
比較本發明後續將要結合附圖介紹的系統，現有技術的其他缺陷和弊端對於本領域的技術人員來說是顯而易見的。
根據本發明的一方面，提出一種在半導體晶片中構造MIM電容器的方法，包括：
在基板上構造電介質一部(dielectric one segment)以及在所述電介質一部上構造金屬一部(metal one segment)，所述金屬一部形成所述MIM電容器的下電極；在所述金屬一部上構造電介質二部(dielectric two segment)以及在所述電介質二部上構造金屬二部(metal two segment)，所述金屬二部的一部分形成所述MIM電容器的上電極；所述金屬一部包括第一柵極金屬(gate metal)。
作為優選，所述金屬二部包括第二柵極金屬。
作為優選，所述第一柵極金屬不同於第二柵極金屬。
作為優選，所述電介質一部形成於所述基板中的隔離(isolation)區域上。
作為優選，所述方法進一步包括：在所述金屬二部上形成多晶矽層；以及對所述多晶矽層、所述金屬二部以及所述電介質二部進行圖案形成處理以形成MIM電容器堆疊(stack)，其中所述MIM電容器堆疊包括覆蓋所述金屬二部的所述一部分的多晶矽部(polysilicon segment)。
作為優選，所述方法進一步包括在所述多晶矽部上形成矽化物部(silicide segment)。
作為優選，所述方法進一步包括構造與所述MIM電容器堆疊的各個邊相鄰的間隔裝置(spacer)。
作為優選，所述金屬二部不覆蓋所述半導體晶片中的互連金屬層(interconnect metal layer)。
作為優選，所述電介質二部包括高k電介質。
作為優選，所述電介質一部包括高k電介質。
根據本發明的再一方面，提出了一種半導體晶片中的MIM電容器，所述MIM電容器包括：位於基板上的所述MIM電容器的下電極，所述MIM電容器
的下電極包括第一柵極金屬；位於所述MIM電容器的所述下電極上的MIM電容器電介質；位於所述MIM電容器電介質上的所述MIM電容器的上電極。
作為優選，所述MIM電容器的上電極包括第二柵極金屬。
作為優選，所述第一柵極金屬不同於第二柵極金屬。
作為優選，所述MIM電容器的所述下電極位於所述基板中的隔離(isolation)區域上。
作為優選，所述電容器進一步包括位於所述MIM電容器的所述上電極上的多晶矽部。
作為優選，所述電容器進一步包括位於所述MIM電容器的下電極和所述基板之間的高k電介質。
作為優選，所述MIM電容器電介質為高k電介質。
作為優選，所述電容器進一步包括與所述MIM電容器的所述上電極的各個邊相鄰的間隔裝置(spacer)。
作為優選，所述電容器進一步包括位於所述多晶矽部上的矽化物部。
作為優選，所述MIM電容器的上電極不覆蓋所述半導體晶片中的互連金屬層。
270-282‧‧‧結構
202‧‧‧基板
204‧‧‧MIM電容器區域
206‧‧‧基板的N溝道場效應電晶體(NFET)區域
208‧‧‧P溝道場效應電晶體(PFET)區域
210、212、214‧‧‧隔離區域
216‧‧‧電介質一層
218‧‧‧金屬一層
220‧‧‧電介質一部
222‧‧‧金屬一部
224‧‧‧電介質一部
226‧‧‧金屬一部
228‧‧‧電介質二層
230‧‧‧金屬二層
232‧‧‧電介質二部
234‧‧‧金屬二部
236‧‧‧電介質二部
238‧‧‧金屬二部
240‧‧‧多晶矽層
242‧‧‧MIM電容器堆疊
244‧‧‧NFET柵極堆疊
246‧‧‧PFET柵極堆疊
247‧‧‧電介質二段
248‧‧‧金屬二段
249‧‧‧多晶矽
250‧‧‧電介質一段
251‧‧‧金屬一段
252‧‧‧多晶矽部
253‧‧‧電介質二段
254‧‧‧金屬二部
255‧‧‧多晶矽部
256、257‧‧‧間隔裝置
258‧‧‧間隔裝置
260‧‧‧間隔裝置
261‧‧‧矽化物部
262、264‧‧‧矽化物部
263、265‧‧‧矽化物部
266‧‧‧夾層電介質
267、268‧‧‧連接器
269、283‧‧‧互連金屬部
圖1是實現本發明一實施例的方法流程圖；圖2A示出橫截面示意圖包括依據本發明一實施例進行處理的一部分晶片(wafer)，對應於圖1中流程圖的初始步驟；圖2B示出橫截面示意圖包括依據本發明一實施例進行處理的一部分晶片，對應於圖1中流程圖的中間步驟；圖2C示出橫截面示意圖包括依據本發明一實施例進行處理的一部分晶片，對應於圖1中流程圖的中間步驟；圖2D示出橫截面示意圖包括依據本發明一實施例進行處理的一部分晶片，對應於圖1中流程圖的中間步驟；
圖2E示出橫截面示意圖包括依據本發明一實施例進行處理的一部分晶片，對應於圖1中流程圖的中間步驟；圖2F示出橫截面示意圖包括依據本發明一實施例進行處理的一部分晶片，對應於圖1中流程圖的中間步驟；圖2G示出橫截面示意圖包括依據本發明一實施例進行處理的一部分晶片，對應於圖1中流程圖的結束步驟。
本發明提出一種使用作為電極的柵極金屬(gate metal)和相關結構來構造MIM電容器的方法。下面的描述涵蓋了實現本發明的詳細內容。應當理解，本領域技術人員可通過與本申請所描述方式的不同的方式來實現本發明。而且，為了突出本發明的創新點，一些具體細節在此未做描述。
圖1是實現本發明一實施例的方法流程圖。流程圖100中未示出對本領域技術人員來說顯而易見的一些細節和特徵。例如，一個步驟包括本領域熟知的一個或多個子步驟或者涉及了本領域熟知的專用設備或材料。流程圖100中的步驟170-182已充分描述了本發明一實施例；然而，本發明可使用不同於流程圖100所示的那些步驟。應當注意，流程圖100中示出的處理步驟可在被處理晶片的一部分上執行，在步驟170之前，該晶片包括基板諸如矽基板、以及在MIM電容器中形成的隔離區域諸如淺溝道隔離(shallow trench isolation，簡稱STI)區域、基板的N溝道場效應電晶體(NFET)和P溝道場效應電晶體(PFET)區域。在本申請中所述晶片稱作晶片或半導體晶片或簡稱為晶片。
而且，圖2A-2G中的結構270-282分別示出了流程圖100的步驟170-182的執行結果。例如，結構270示出了步驟170處理之後的半導體結構，結構272示出了結構270經步驟172處理之後的半導體結構，結構274示出了結構272經步驟174處理之後的半導體結構，等等。
參考圖2A，圖2A的結構270示出了圖1中流程圖100的步驟170完成之後的結構，該結構包括基板。在結構270中，基板202(例如可為矽基板)包括MIM電容器區域204、NFET區域206、以及PFET區域208。MIM電容器區域204、NFET區域206、以及PFET區域208是分別為在基板202上形成MIM電容器、NFET(例如NMOSFET)以及PFET(例如PMOSFET)而指定的區域。在結構270中，隔離區域210、212和214(例如STI區域)形成於基板202中。隔離區域210、212和214包括氧化矽或其他電介質材料。
繼續參見圖1中的步驟170以及圖2A中的結構，流程圖100的步驟170在MIM電容器區域204、NFET區域206以及PFET區域208，在基板202上形成電介質一層216，並在電介質一層216上形成金屬一層218。如圖2A所示，電介質一層216位於隔離層210、212和214和基板202上。電介質一層216可為例如高介電常數(高k)柵極電介質層(例如用於形成NFET柵極電介質的高k電介質層)。電介質一層216包括例如金屬氧化物諸如二氧化鉿(HfO2)、二氧化鋯(ZrO2)或者類似物。電介質一層216可通過使用物理氣相沉積(PVD)工藝、化學氣相沉積(CVD)工藝、或者其他沉積工藝在基板202上沉積高k電介質材料諸如二氧化鉿或二氧化鋯來形成。
圖2A中，金屬一層218包括柵極金屬諸如用於NFET柵極的柵極金屬。在本發明一實施例中，金屬一層218包括例如鉭(Ta)、氮化鉭(TaN)、氮化鈦(TiN)或其他適用於NFET柵極的柵極金屬。如圖所示，金屬一層218位於MIM電容器區域204、NFET區域206、和PFET區域208的電介質一層216之上。金屬一層218可通過使用PVD工藝、CVD工藝、或者其他沉積工藝在電介質一層216上沉積鉭(Ta)、氮化鉭(TaN)、氮化鈦(TiN)來形成。
參考圖1中的步驟172以及圖2B中的結構272，流程圖100
的步驟172中，在MIM電容器區域204中形成電介質一部220和金屬一部222，在NFET區域206中形成電介質一部224和金屬一部226。如圖2B所示，電介質一部220位於隔離區域210上，金屬一部222位於MIM電容器區域204中的電介質層220上。金屬一部222可形成MIM電容器的底部電極，該MIM電容器隨後將形成於MIM電容器區域204中。圖2B中，電介質一部224位於基板202及隔離層210和212之上，金屬一部226位於NFET區域206中的電介質一部224上。電介質一部220和224以及金屬一部222和226可通過對例如電介質一層216(圖2A所示)和金屬一層218(圖2A所示)進行適當的圖案處理來實現。在圖案處理過程(包括掩膜步驟和蝕刻步驟)中，金屬一層218和電介質一層216可從PFET區域208移除。流程圖100的步驟172的執行結果見圖2B的結構272。
參考圖1中的步驟174以及圖2C中的結構274，在流程圖100的步驟174中，電介質二層228可形成於PFET區域208中的基板202上、NFET區域206中的金屬一部226上、MIM電容器區域204中的金屬一部222上、以及基板202中的隔離層210、212和214上。如圖2C所示，電介質二層228位於隔離層210、212和214上、PFET區域208中的基板202上、NFET區域206中的金屬一部226上、MIM電容器區域204中的金屬一部222上。電介質二層228可以為例如高k柵極電介質層(例如用於形成PFET柵極電介質的高k電介質)。在本發明一實施例中，電介質二層228包括例如金屬氧化物諸如氧化鉿、氧化鋯或者類似物。在一實施例中，電介質二層228包括與電介質一層216相同的電介質材料。在另一實施例中，電介質二層228包括與電介質一層216不同的電介質材料。電介質二層228可通過使用PVD工藝、CVD工藝、或者其他沉積工藝在基板202上沉積高k電介質材料諸如氧化鉿或氧化鋯來形成。
如圖2C所示，金屬二層230包括柵極金屬諸如用於PFET柵極的柵極金屬。在本發明一實施例中，金屬二層230包括例如鉬(Mo)、釕(Ru)、氮碳化鉭(TaCN)或其他適用於PFET柵極的金屬。金屬二層230位於MIM電容器區域204、NFET區域206、PFET區域208中的電介質二層228上。金屬二層230可通過使用PVD工藝、CVD工藝、或者其他沉積工藝在電介質二層228上沉積金屬層諸如鉬、釕或氮碳化鉭來形成。金屬二層230包括與金屬一層218(圖2A所示)中的金屬相比具有不同功函數(workfunction)的金屬。流程圖100的步驟174的執行結果見圖2C中的結構274。
參考圖1中的步驟176以及圖2D中的結構276，在流程圖100的步驟176中，電介質二部232以及金屬二部234可形成於MIM電容器區域204中的金屬一部222上，電介質二部236和金屬二部238可形成於PFET區域208的基板202上。如圖2D所示，在MIM電容器區域204中，電介質二部232位於金屬一部222上，金屬二部234位於電介質二部232上。如圖2D所示，在PFET區域208中，電介質二部236位於基板202、隔離層212和214上，金屬二部238位於電介質二部236上。電介質二部232和236以及金屬二部234和238可通過例如對電介質二層228(圖2C所示)和金屬二層230(圖2C所示)進行適當的圖案處理來形成。在圖案處理過程中(包括掩膜步驟和蝕刻步驟)，金屬二層230和電介質一層228可在蝕刻步驟中從NFET區域206移除。流程圖100的步驟176的執行結果見圖2D的結構276。
參考圖1中的步驟178以及圖2E中的結構278，在流程圖100的步驟178中，多晶矽層240可形成於MIM電容器區域204中的金屬二層234上、NFET區域206中的金屬一層226上和PFET區域208中的金屬二層238上。多晶矽層240還可形成於MIM電容器區域204和NFET區域206中的隔離區域210上、以及NFET
區域206和PFET區域208中的隔離區域212上。如圖2E所示，多晶矽層240位於金屬二部234、隔離區域210、金屬一部226、隔離區域212以及金屬二部238上。多晶矽層240包括多晶矽，可用於NFET區域206和PFET區域208中的柵極的形成以及MIM電容器區域204中的MIM電容器的形成。多晶矽層240可通過例如使用低壓CVD(LPCVD)工藝或其他適合的沉積工藝在MIM電容器區域204、NFET區域206以及PFET區域208中一致地沉積一層多晶矽層來形成。流程圖100的步驟178的執行結果見圖2E中的結構278。
如圖2F所示，NFET柵極堆疊244包括位於基板202上的電介質一段250、位於電介質一段250上的金屬一段251、以及位於金屬一段251上的多晶矽部252。在NFET柵極區域244中，電介質一段250構成NFET柵極電介質，金屬一段251構成NFET。如圖2F所示，PFET柵極堆疊246包括位於基板202上的電解質二段253、位於電介質二段253上的金屬二部254、以及多晶矽部255(位於金屬二段254上)。在PFET柵極堆疊246中，電介質二段253構成了PFET柵極電介質，金屬二段254構成了PFET金屬柵極。
參考圖1中的步驟182以及圖2G中的結構282，在流程圖100的步驟182中，間隔裝置256和257、矽化物部261、連接器267和268、以及互連金屬部269和283形成於MIM電容器區域204中；間隔裝置258、矽化物部262和264以及連接器和互連金屬部形成於NFET區域206；間隔裝置260、矽化物部263和265、以及連接器和互連金屬部形成於PFET區域208；夾層電介質266形成於MIM電容器區域204、NFET區域206和PFET區域208。在流程圖100的步驟182中，源/漏極區域(圖2G未示出)形成於與NFET區域206中的NFET柵極堆疊244相鄰以及與PFET區域208中的PFET柵極堆疊246相鄰的基板202中。
如圖2G所示，間隔裝置256設置在與MIM電容器堆疊242的各個邊相鄰的位置，間隔裝置257設置在與金屬一部222和電介質一部220相鄰的位置，間隔裝置258設置在與NFET柵極堆疊244的各個邊相鄰的位置，間隔裝置260位於與PFET柵極堆疊246的各個邊相鄰的位置。間隔裝置256、257、258和260包括氧化矽或本領域熟知的其他電介質材料。間隔裝置256、257、258和260可通過使用CVD工藝或其他沉積工藝在MIM電容器堆疊242、金屬一部222、NFET柵極堆疊244以及PFET柵極堆疊246沉積一層電介質材料諸如氧化矽，並通過刻蝕工藝適當地刻蝕該層電介質材料來形成。
如圖2G所示，矽化物部261位於MIM電容器堆疊242的多晶矽化物部249上，矽化物部262位於NFET柵極堆疊244中的多晶矽部252、矽化物部264位於與NFET柵極堆疊244鄰近的基板202上，矽化物部263位於PFET柵極堆疊246中的多晶矽部255上，以及矽化物部265位於與PFET柵極堆疊246相鄰的基板202上。應當注意，矽化物部可擴散(extend)至在其上形成該矽化物部的部分中。因此，例如矽化物部261可擴散至MIM電容器堆疊242的多晶矽部249中。矽化物部261、262、263、264和265包括金屬矽化物諸如鎳矽化物或鈷矽化物，可以本領域熟知的方式形成。如圖2G所示，夾層電介質266位於MIM電容器245、NFET柵極堆疊244、PFET柵極堆疊246、隔離區域210、212和214以及基板202上。夾層電介質266包括氧化矽或其他電介質材料，可通過例如使用CVD工藝或其他沉積工藝在MIM電容器245、NFET柵極堆疊244、PFET柵極堆疊246、隔離區域210、212和214以及基板202上沉積一層電介質材料(諸如氧化矽)來形成。
如圖2G所示，連接器267位於MIM電容器245的金屬一部222上，連接器268位於MIM電容器245的矽化物部261上。連
接器諸如連接器267和268可形成於夾層電介質266中，如本領域熟知的那樣，通過在夾層電介質266中蝕刻連接器通道並使用鎢或其他金屬或金屬堆疊來填充該連接器通道來實現。如圖2G所示，互連金屬部269位於連接器267上，互連金屬部283位於連接器268上，互連金屬部269和283也位於夾層電介質266上。互連金屬部269和283位於互連金屬層284中，互連金屬層284可作為半導體晶片中的第一互連金屬層。互連金屬部269和283包括例如金屬諸如鋁或銅，可通過以本領域熟知的方式沉積在夾層電介質266上沉積金屬層並對金屬層進行掩膜、刻蝕處理來形成。
如圖2G所示，互連金屬部269通過連接器267與金屬一部222電連接，形成MIM電容器245的下電極。因此，互連金屬部269可提供與MIM電容器245的下電極的電連接。如圖2G所示，互連金屬部283通過連接器268與矽化物部261電連接，矽化物部261通過多晶矽部249與金屬二部248電連接，形成MIM電容器245的上電極。因此，互連金屬部283提供與MIM電容器245上電極的電連接。進一步地，如圖2G所示，還形成了NFET 241和PFET 243，其中NFET 241(例如NMOSFET)包括NFET柵極堆疊244和源極/漏極區域(圖2G未示出)，PFET 243(例如PMOSFET)包括PFET柵極堆疊246和源極/漏極區域(圖2G未示出)。
圖2G中還示出，MIM電容器245位於互連金屬層284(也即半導體晶片中的第一互連金屬層)和基板202之間。因此，MIM電容器245的下和上電極不覆蓋半導體晶片中的互連金屬層。應當注意，在圖2G中，為簡潔起見，僅示出了連接器267和268和互連金屬部269和283。流程圖100的步驟182的執行結果見圖2G中的結構282。
圖2A-2G所示的本發明的實施例中，MIM電容器堆疊242對
應於PFET柵極堆疊246。因此，MIM電容器堆疊242的金屬二段248(也即MIM電容器245的上電極)包括與PFET柵極堆疊246中的金屬柵極相同的柵極金屬。而且，在圖2A-2G所示的本發明的實施例中，金屬一部222(也即MIM電容器245的下電極)包括與NFET柵極堆疊244的金屬柵極相同的柵極金屬。然而，在另一實施例中，是以不同的順序形成MIM電容器245、NFET柵極堆疊244以及PFET柵極堆疊246，其中MIM電容器堆疊242對應於NFET柵極堆疊244。因此，在此實施例中，MIM電容器245的上電極包括與NFET柵極堆疊244的金屬柵極相同的柵極金屬，MIM電容器245的下電極包括與PFET柵極堆疊246中的金屬柵極相同的柵極金屬。
通過使用高k柵極電介質材料用作MIM電容器電介質，柵極金屬用作MIM電容器的下電極和上電極，形成本發明一實施例的MIM電容器245的過程與用做高級處理技術(諸如45.0納米(nm)和更小的處理技術)的高k金屬柵極過程相相容。而且，通過使用高k柵極電介質材料作為MIM電容器電介質，柵極金屬用作MIM電容器的下電極和上電極，本發明一實施例的MIM電容器245可提供大於大約20.0fF(femtofarads)/um2的電容密度(capacitance density)，因此，有利地減少了MIM電容器晶片的面積。
通過在基板的MIM電容器區域中形成MIM電容器，同時在基板的NFET區域中形成NFET柵極堆疊以及在基板的PFET區域中形成PFET柵極堆疊，本發明一實施例有利地形成MIM電容器(例如MIM電容器245)，除了形成NFET和PFET柵極堆疊所需的掩膜之外無需任何額外的掩膜操作。而且，通過同時形成MIM電容器和NFET和PFET柵極堆疊，與在BEOL處理過程中半導體晶片中的互連金屬層之間形成常規MIM電容器的電容量相比，本發明實施例的MIM電容器的電容量更易控制。
因此，如上所述，本發明提供了一種使用柵極金屬作為上電極和下電極，柵極電介質材料諸如高k柵極電介質材料作為MIM電容器電介質的MIM電容器。本發明的MIM電容器可與NFET和PVFET柵極堆疊同時形成，除了形成NFET和PFET柵極堆疊所需的掩膜之外無需額外的掩膜。由於無需額外的掩膜，與BEOL處理過程中在半導體晶片中構造互連金屬層的常規MIM電容器相比，本發明提供的MIM電容器可以低很多的成本來構造。而且，相比常規的MIM電容器，本發明提供的MIM電容器的電容量更易控制。
本發明是通過一些實施例進行描述的，本領域技術人員知悉，在不脫離本發明的精神和範圍的情況下，可以對這些特徵和實施例進行各種改變或等同替換。另外，在本發明的教導下，可以對這些特徵和實施例進行修改以適應具體的情況及材料而不會脫離本發明的精神和範圍。因此，本發明不受此處所公開的具體實施例的限制，所有落入本申請的權利要求範圍內的實施例都屬於本發明的保護範圍。
圖1為流程圖，無元件符號說明
Claims (10)
- 一種半導體晶片中的MIM電容器，其特徵在於，所述MIM電容器包括：位於基板上的所述MIM電容器的下電極，所述MIM電容器的下電極包括第一柵極金屬；位於所述MIM電容器的所述下電極上的MIM電容器電介質；位於所述MIM電容器電介質上的所述MIM電容器的上電極，其中，所述MIM電容器電介質和所述MIM電容器的上電極係橫向地共同延伸；第一柵極堆疊，包含所述第一柵極金屬，所述第一柵極堆疊係與所述MIM電容器橫向地隔開；以及第二柵極堆疊，包含所述第二柵極金屬，所述第二柵極堆疊係與所述MIM電容器與所述第一柵極堆疊橫向地隔開；其中，所述第一柵極金屬係相異於所述第二柵極金屬。
- 如申請專利範圍第1項所述的MIM電容器，其中，其中所述MIM電容器的上電極包括第二柵極金屬。
- 如申請專利範圍第2項所述的MIM電容器，其中，所述第一柵極金屬包含NFET閘極金屬。
- 如申請專利範圍第1項所述的MIM電容器，其中，所述MIM電容器的所述下電極位於所述基板中的隔離區域上。
- 如申請專利範圍第1項所述的MIM電容器，其中，所述MIM電容器進一步包括位於所述MIM電容器的所述上電極上的多晶矽部。
- 如申請專利範圍第1項所述的MIM電容器，更進一步包括位於所述MIM電容器的所述下電極與所述基板之間的高k介電質。
- 如申請專利範圍第1項所述的MIM電容器，其中，所述MIM電容器介電質係為高k介電質。
- 如申請專利範圍第1項所述的MIM電容器，更進一步包括與所述MIM電容器的上電極的各個邊相鄰的間隔裝置。
- 如申請專利範圍第5項所述的MIM電容器，更進一步包括在所述多晶矽部上形成矽化物部。
- 如申請專利範圍第1項所述的MIM電容器，其中，所述MIM電容器的上電極不覆蓋所述半導體晶片中的互連金屬層。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/462,692 US8614497B2 (en) | 2009-08-07 | 2009-08-07 | Method for fabricating a MIM capacitor using gate metal for electrode and related structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201120964A TW201120964A (en) | 2011-06-16 |
| TWI438843B true TWI438843B (zh) | 2014-05-21 |
Family
ID=43303902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW099126212A TWI438843B (zh) | 2009-08-07 | 2010-08-06 | 在半導體晶片中構造ｍｉｍ電容器的方法和ｍｉｍ電容器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8614497B2 (zh) |
| EP (1) | EP2282341A3 (zh) |
| CN (1) | CN101996864B (zh) |
| HK (1) | HK1155557A1 (zh) |
| TW (1) | TWI438843B (zh) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8558300B2 (en) * | 2009-11-06 | 2013-10-15 | Broadcom Corporation | Method for fabricating a flash memory cell utilizing a high-K metal gate process and related structure |
| IT1397231B1 (it) * | 2009-12-30 | 2013-01-04 | St Microelectronics Srl | Condensatore mim con piatto ad elevato punto di fusione |
| US8963223B2 (en) * | 2010-03-01 | 2015-02-24 | Broadcom Corporation | Scalable integrated MIM capacitor using gate metal |
| US8482078B2 (en) * | 2011-05-10 | 2013-07-09 | International Business Machines Corporation | Integrated circuit diode |
| CN102956437B (zh) * | 2011-08-17 | 2015-05-13 | 中芯国际集成电路制造(上海)有限公司 | 具有金属栅极的半导体器件上的制造电容器方法及电容器 |
| US9041153B2 (en) * | 2011-09-29 | 2015-05-26 | Broadcom Corporation | MIM capacitor having a local interconnect metal electrode and related structure |
| CN103545181B (zh) * | 2012-07-11 | 2017-06-16 | 中芯国际集成电路制造(上海)有限公司 | 一种采用虚设栅极制造半导体器件的方法 |
| US9012966B2 (en) * | 2012-11-21 | 2015-04-21 | Qualcomm Incorporated | Capacitor using middle of line (MOL) conductive layers |
| US9969613B2 (en) | 2013-04-12 | 2018-05-15 | International Business Machines Corporation | Method for forming micro-electro-mechanical system (MEMS) beam structure |
| JP2014216434A (ja) * | 2013-04-24 | 2014-11-17 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
| US9391156B2 (en) | 2014-08-28 | 2016-07-12 | Globalfoundries Inc. | Embedded capacitor |
| US10312318B2 (en) | 2015-09-22 | 2019-06-04 | International Business Machines Corporation | Metal-insulator-metal capacitor structure |
| US9893145B1 (en) * | 2016-08-09 | 2018-02-13 | International Business Machines Corporation | On chip MIM capacitor |
| US10332874B2 (en) * | 2017-05-03 | 2019-06-25 | International Business Machines Corporation | Indirect readout FET |
| US11152396B2 (en) * | 2017-12-26 | 2021-10-19 | Intel Corporation | Semiconductor device having stacked transistors and multiple threshold voltage control |
| CN113192891B (zh) * | 2021-04-28 | 2024-01-09 | 中国科学院微电子研究所 | 一种半导体器件及制备方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5822175A (en) * | 1995-04-13 | 1998-10-13 | Matsushita Electronics Corporation | Encapsulated capacitor structure having a dielectric interlayer |
| US5652172A (en) * | 1996-04-29 | 1997-07-29 | Taiwan Semiconductor Manufacturing Company Ltd. | Method for controlling the etch profile of an aperture formed through a multi-layer insulator layer |
| JPH10270578A (ja) * | 1997-03-27 | 1998-10-09 | Seiko Instr Inc | 半導体装置及びその製造方法 |
| US5939753A (en) * | 1997-04-02 | 1999-08-17 | Motorola, Inc. | Monolithic RF mixed signal IC with power amplification |
| US6962840B2 (en) * | 2002-09-11 | 2005-11-08 | Samsung Electronics Co., Ltd. | Method of forming MOS transistor |
| CN1302536C (zh) | 2003-06-04 | 2007-02-28 | 旺宏电子股份有限公司 | 虚接地阵列的混合信号嵌入式屏蔽只读存储器及其制造方法 |
| US7084035B2 (en) * | 2004-04-13 | 2006-08-01 | Ricoh Company, Ltd. | Semiconductor device placing high, medium, and low voltage transistors on the same substrate |
| US7118958B2 (en) * | 2005-03-03 | 2006-10-10 | Texas Instruments Incorporated | Method of manufacturing a metal-insulator-metal capacitor using an etchback process |
| JP5001522B2 (ja) * | 2005-04-20 | 2012-08-15 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
| US7361950B2 (en) * | 2005-09-12 | 2008-04-22 | International Business Machines Corporation | Integration of a MIM capacitor with a plate formed in a well region and with a high-k dielectric |
| KR100827437B1 (ko) * | 2006-05-22 | 2008-05-06 | 삼성전자주식회사 | Ｍｉｍ 커패시터를 구비하는 반도체 집적 회로 장치 및이의 제조 방법 |
| US7851861B2 (en) * | 2007-01-22 | 2010-12-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | MIM capacitor and metal gate transistor |
| JP5010939B2 (ja) * | 2007-02-19 | 2012-08-29 | 株式会社東芝 | 半導体装置の製造方法 |
| US8022458B2 (en) * | 2007-10-08 | 2011-09-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitors integrated with metal gate formation |
| JP5129541B2 (ja) * | 2007-10-15 | 2013-01-30 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2009
- 2009-08-07 US US12/462,692 patent/US8614497B2/en active Active
-
2010
- 2010-08-04 EP EP10008149.6A patent/EP2282341A3/en not_active Withdrawn
- 2010-08-06 TW TW099126212A patent/TWI438843B/zh not_active IP Right Cessation
- 2010-08-09 CN CN201010248569.1A patent/CN101996864B/zh active Active
-
2011
- 2011-09-09 HK HK11109555.5A patent/HK1155557A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP2282341A2 (en) | 2011-02-09 |
| CN101996864A (zh) | 2011-03-30 |
| TW201120964A (en) | 2011-06-16 |
| HK1155557A1 (en) | 2012-05-18 |
| US20110031585A1 (en) | 2011-02-10 |
| CN101996864B (zh) | 2013-09-18 |
| EP2282341A3 (en) | 2013-08-28 |
| US8614497B2 (en) | 2013-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI438843B (zh) | 在半導體晶片中構造ｍｉｍ電容器的方法和ｍｉｍ電容器 | |
| TWI686351B (zh) | 奈米線電晶體及其製作方法 | |
| CN102169829B (zh) | 防止接触孔金属伸入栅极的集成电路结构及其方法 | |
| US7776680B2 (en) | Complementary metal oxide semiconductor device with an electroplated metal replacement gate | |
| US8546212B2 (en) | Semiconductor device and fabricating method thereof | |
| TWI632617B (zh) | 半導體元件及其製作方法 | |
| CN106683990B (zh) | 半导体元件及其制作方法 | |
| TWI509668B (zh) | 半導體晶片中的金屬-絕緣體-金屬電容器及其製作方法 | |
| US10256321B2 (en) | Semiconductor device including enhanced low-k spacer | |
| CN109994537B (zh) | 半导体元件及其制作方法 | |
| CN106206575A (zh) | 半导体部件及其制造方法 | |
| US10431664B2 (en) | Gate structure and methods thereof | |
| JP6356536B2 (ja) | 半導体装置の製造方法 | |
| TW201807832A (zh) | 半導體元件及其製作方法 | |
| CN103367132A (zh) | 制造金属栅极半导体器件的方法 | |
| US20210351066A1 (en) | Semiconductor device and method for fabricating the same | |
| CN110010691B (zh) | 负电容场效应晶体管及其制备方法 | |
| US10535568B2 (en) | Method for manufacturing multi-voltage devices using high-K-metal-gate (HKMG) technology | |
| US10283412B2 (en) | Semiconductor device and fabrication method thereof | |
| US20190363089A1 (en) | Semiconductor memory device | |
| TWI782941B (zh) | 製作ｐ型場效電晶體的方法 | |
| TWI746455B (zh) | 電容元件及其製作方法 | |
| TW202420442A (zh) | 半導體元件及其製作方法 | |
| TW201318107A (zh) | 半導體元件及其製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |