CN101996578A - 像素电路和显示装置 - Google Patents
像素电路和显示装置 Download PDFInfo
- Publication number
- CN101996578A CN101996578A CN2010105186102A CN201010518610A CN101996578A CN 101996578 A CN101996578 A CN 101996578A CN 2010105186102 A CN2010105186102 A CN 2010105186102A CN 201010518610 A CN201010518610 A CN 201010518610A CN 101996578 A CN101996578 A CN 101996578A
- Authority
- CN
- China
- Prior art keywords
- pixel capacitor
- driving transistors
- threshold voltage
- signal
- image element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
- G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02579—P-type
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
- G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
- G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13069—Thin film transistor [TFT]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
可以提高具有阈值电压校正功能的像素电路的效率并简化像素电路。采样晶体管(Tr1)在水平扫描周期期间响应于从扫描线(WS)提供的控制信号被电连接,并且将从信号线(SL)提供的视频信号采样到像素电容器(Cs)中。像素电容器(Cs)响应于被采样的视频信号将输入电压(Vgs)施加到驱动晶体管(Trd)的栅极(G)。驱动晶体管(Trd)将根据输入电压(Vgs)的输出电流提供给发光器件(EL)。输出电流具有对驱动晶体管(Trd)的阈值电压(Vth)的依赖性。为了消除输出电流对阈值电压(Vth)的依赖性,设置了校正装置(Tr3,Tr4),该校正装置在水平扫描周期的一部分中操作,检测驱动晶体管(Trd)的阈值电压(Vth),并将其写入像素电容器(Cs)中。
Description
本申请是2006年11月14日递交的发明名称为“像素电路和显示装置”、申请号为200680042467.6(PCT/JP2006/322653)的专利申请的分案申请。
技术领域
本发明涉及针对各个像素布置并且利用电流驱动发光器件(light emitting device)的像素电路。更具体而言,本发明涉及利用在每个像素电路中设置的绝缘栅场效应晶体管(insulated gate field effect transistor)对被提供给发光器件(例如,有机EL(电致发光))的电流的量进行控制并且被应用于所谓的有源矩阵显示装置的像素电路。另外,本发明还涉及包括该像素电路的显示装置。
背景技术
在例如液晶显示器之类的图像显示装置中,以矩阵形式布置了许多液晶像素,并且根据要显示的图像信息控制每个像素中的入射光的透射和反射强度,从而显示图像。这在像素中包括有机EL器件的有机EL显示器等等之中相同的,但是有机EL器件是不同于液晶像素的自发光器件。因此,有机EL显示器的优点包括可视性比液晶显示器的可视性高,不需要背光,并且响应速度较高。另外,每个发光器件的亮度级别(灰度级别)可由流入到该器件的电流的值控制,因此作为所谓的电流控制型的有机EL显示器与作为电压控制型的液晶显示器极大不同。
与液晶显示器一样,有机EL显示器的驱动系统被划分成简单矩阵系统(simple matrix system)和有源矩阵系统(active matrix system)。前者具有简单的结构,但是存在难以实现较大的高分辨率显示器的问题。因此,现在对有源矩阵系统的开发比较活跃。在该系统中,流到每个像素电路中的发光器件的电流受控于像素电路中设置的有源器件(一般是薄膜晶体管(TFT)),在日本未实审专利申请公开No.2003-255856、No.2003-271095、No.2004-133240、No.2004-029791和No.2004-093682中描述了该系统。
传统的像素电路被布置在提供控制信号的行形式的扫描线和提供视频信号的列形式的信号线彼此交叉的位置处,并且每个像素电路包括至少一个采样晶体管(sampling transistor)、电容器单元、驱动晶体管(drive transistor)和发光器件。采样晶体管响应于提供自扫描线的控制信号导通,从而对提供自信号线的视频信号进行采样。电容器单元根据被采样的视频信号保持输入电压。驱动晶体管在预定发光周期期间根据电容器单元中保持的输入电压提供输出电流。一般来说,输出电流具有对驱动晶体管的沟道区域中的载流子迁移率(carrier mobility)和阈值电压的依赖性。利用从驱动晶体管提供的输出电流,发光器件按照根据视频信号的亮度发光。
驱动晶体管在其栅极中接收在电容器单元中保持的输入电压,并且在源极和漏极之间提供输出电流,以使发光器件导通。一般而言,发光器件的发光亮度与流到该发光器件的电流的量成正比。此外,从驱动晶体管提供的输出电流的量受控于栅极电压,即,电容器单元中写入的输入电压。在传统的像素电路中,通过根据输入视频信号来改变施加到驱动晶体管的栅极的输入电压,来对提供到发光器件的电流的量进行控制。
在这里,驱动晶体管的操作特性由如下表达式1表示。
Ids=(1/2)μ(W/L)Cox(Vgs-Vth)2 …表达式1
在该晶体管特性表达式1中,Ids表示在源极和漏极之间流动的漏极电流,并且是被提供给像素电路中的发光器件的输出电流。Vgs表示被施加到栅极的相对于源极的栅极电压,并且是像素电路中的上述输入电压。Vth是晶体管的阈值电压。另外,μ表示构成晶体管的沟道的半导体薄膜的迁移率。另外,W表示沟道的宽度、L表示沟道的长度、并且Cox表示栅极电容。从晶体管特性表达式1可清楚,当TFT在饱和区中工作时,如果栅极电压Vgs上升到超过阈值电压Vth,则TFT进入导通(ON)状态,并且漏极电流Ids流动。原理上,如上述晶体管特性表达式1所示,恒定的栅极电压Vgs允许相同量的漏极电流Ids被恒定地提供给发光器件。因此,通过将相同电平的视频信号提供给构成屏幕的所有像素,所有像素按照相同亮度发光,从而可以确保获得屏幕的均一性。
但实际上,由多晶硅半导体薄膜等构成的薄膜晶体管(TFT)的器件特性会变化。具体而言,阈值电压Vth不是恒定的,而是在每个像素中会不同。从上述晶体管特性表达式1可以清楚,如果阈值电压Vth在每个驱动晶体管中不同,那么即使栅极电压Vgs恒定,每个像素中的漏极电流Ids也会不同,并且亮度也不同,从而有损屏幕的均一性。传统上,开发了具有消除驱动晶体管的阈值电压的变化的功能的像素电路,例如在上述日本未实审专利申请公开No.2004-133240中有所公开。
但是,具有消除阈值电压的变化的功能(阈值电压校正功能)的传统像素电路具有复杂的结构,这妨碍了像素的小型化和高分辨率。另外,具有阈值电压校正功能的传统像素电路效率较低,并且使得电路设计复杂。另外,具有阈值电压校正功能的传统像素电路导致产量下降,因为其中设置的元件的数目相对较多。
发明内容
考虑到现有技术的上述问题,本发明的一个目的是提高具有阈值电压校正功能的像素电路的效率和简单性,以实现显示装置的高分辨率并且提高其产量。为了实现该目标,采用了下面的措施。即,本发明特征在于,一种像素电路,被设置在提供控制信号的行形式的扫描线和提供视频信号的列形式的信号线彼此交叉的部分处,并且至少包括采样晶体管、连接到所述采样晶体管的像素电容器、连接到所述像素电容器的驱动晶体管和连接到所述驱动晶体管的发光器件,其中,在分配给所述扫描线的水平扫描周期期间,所述采样晶体管响应于从所述扫描线提供的所述控制信号导通,并且将从所述信号线提供的所述视频信号采样到所述像素电容器中,其中,所述像素电容器响应于被采样的视频信号将输入电压施加到所述驱动晶体管的栅极,其中,所述驱动晶体管在预定发光周期期间将根据所述输入电压的输出电流提供给所述发光器件,并且所述输出电流具有对所述驱动晶体管的沟道区域中的阈值电压的依赖性,并且其中,通过从所述驱动晶体管提供的所述输出电流,所述发光器件按照根据所述视频信号的亮度发光,所述像素电路包括校正装置,该校正装置在所述水平扫描周期的一部分中操作,并且检测所述驱动晶体管的所述阈值电压,将所述阈值电压写入所述像素电容器中,以便消除所述输出电流对所述阈值电压的依赖性。
优选地,所述校正装置在所述采样晶体管导通并且所述像素电容器的一端被所述信号线保持在一特定电势的状态中在所述水平扫描周期期间工作,并且对所述像素电容器充电直到所述像素电容器的另一端与所述特定电势的电势差变为所述阈值电压为止。另外,所述校正装置在所述水平扫描周期的前半部分中检测所述驱动晶体管的所述阈值电压并将所述阈值电压写入所述像素电容器中,而所述采样晶体管在所述水平扫描周期的后半部分中将从所述信号线提供的所述视频信号采样到所述像素电容器中,并且所述像素电容器在所述驱动晶体管的栅极和源极之间施加输入电压,所述输入电压是被采样的视频信号和被写入的阈值电压的总和,从而消除所述输出电流对所述阈值电压的依赖性。另外,所述校正装置包括第一开关晶体管,其在所述水平扫描周期前导通,并且进行设置使得所述像素电容器两端的电势差超过所述阈值电压;以及第二开关晶体管,其在所述水平扫描周期期间导通,并且对所述像素电容器进行充电直到所述像素电容器两端的所述电势差变为所述阈值电压为止。另外,所述第一开关晶体管响应于在分配给位于所述扫描线前的另一扫描线的在前水平扫描周期期间从所述另一扫描线提供的控制信号导通,从而进行设置使得所述像素电容器两端的所述电势差超过所述阈值电压。另外,所述第一开关晶体管响应于在分配给刚好位于所述扫描线前的另一扫描线的前一个水平扫描周期期间从所述另一扫描线提供的控制信号导通,从而进行设置使得所述像素电容器两端的所述电势差超过所述阈值电压。另外,所述采样晶体管在所述水平扫描周期中所述信号线处于所述视频信号的电势的信号提供周期期间,将从所述信号线提供的所述视频信号采样到所述像素电容器中,而所述校正装置在所述水平扫描周期中所述扫描线处于一特定电势的信号固定周期期间,检测所述驱动晶体管的所述阈值电压并将所述阈值电压写入所述像素电容器中。另外,所述校正装置还在分配给其他扫描线的水平扫描周期中的信号固定周期中工作,并且在每个信号固定周期中以分时方式将所述像素电容器充电到所述阈值电压。另外所述信号固定周期是限定顺序分配给各条扫描线的各个水平扫描周期的水平消隐周期,所述校正装置在每个水平消隐周期中以分时方式将所述像素电容器充电到所述阈值电压。另外,在所述校正装置已在每个信号固定周期中对所述像素电容器充电后,在所述信号线被从所述特定电势切换到所述视频信号的电势之前,所述采样晶体管被关闭并且所述像素电容器在电气上与所述信号线断开。另外,除了所述沟道区域中的所述阈值电压之外,所述驱动晶体管的输出电流还具有对载流子迁移率的依赖性,所述校正装置在所述水平扫描周期的一部分中工作,在所述视频信号被采样的状态中从所述驱动晶体管获得所述输出电流,并且将所述输出电流负反馈到所述像素电容器来校正所述输入电压,以便消除所述输出电流对所述载流子迁移率的依赖性。
另外,本发明特征在于,一种像素电路,被设置在提供控制信号的行形式的扫描线和提供视频信号的列形式的信号线彼此交叉的部分处,并且至少包括采样晶体管、连接到所述采样晶体管的像素电容器、连接到所述像素电容器的驱动晶体管和连接到所述驱动晶体管的发光器件,其中,在分配给所述扫描线的水平扫描周期期间,所述采样晶体管响应于从所述扫描线提供的所述控制信号导通,并且将从所述信号线提供的所述视频信号采样到所述像素电容器中,其中,所述像素电容器响应于被采样的视频信号将输入电压施加到所述驱动晶体管的栅极,其中,所述驱动晶体管在预定发光周期期间将根据所述输入电压的输出电流提供给所述发光器件,并且所述输出电流具有对所述驱动晶体管的沟道区域中的阈值电压的依赖性,并且其中,通过从所述驱动晶体管提供的所述输出电流,所述发光器件按照根据所述视频信号的亮度发光,所述像素电路包括校正装置,该校正装置检测所述驱动晶体管的所述阈值电压,将所述阈值电压写入所述像素电容器中,以便消除所述输出电流对所述阈值电压的依赖性,并且所述校正装置包括第一开关晶体管和第二开关晶体管,所述第一开关晶体管响应于在分配给位于所述扫描线前的另一扫描线的在前水平扫描周期期间从所述另一扫描线提供的控制信号导通,从而进行设置使得所述像素电容器两端的电势差超过所述阈值电压,所述第二开关晶体管在所述水平扫描周期期间导通,并且对所述像素电容器进行充电直到所述像素电容器两端的所述电势差变为所述阈值电压为止。
优选地,所述第一开关晶体管响应于在分配给刚好位于所述扫描线前的另一扫描线的前一个水平扫描周期期间从所述另一扫描线提供的控制信号导通,从而进行设置使得所述像素电容器两端的所述电势差超过所述阈值电压。
此外,本发明特征在于,一种像素电路,被设置在提供控制信号的行形式的扫描线和提供视频信号的列形式的信号线彼此交叉的部分处,并且至少包括采样晶体管、连接到所述采样晶体管的像素电容器、连接到所述像素电容器的驱动晶体管和连接到所述驱动晶体管的发光器件,其中,在分配给所述扫描线的水平扫描周期期间,所述采样晶体管响应于从所述扫描线提供的所述控制信号导通,并且将从所述信号线提供的所述视频信号采样到所述像素电容器中,其中,所述像素电容器响应于被采样的视频信号将输入电压施加到所述驱动晶体管的栅极,其中,所述驱动晶体管在预定发光周期期间将根据所述输入电压的输出电流提供给所述发光器件,并且所述输出电流具有对所述驱动晶体管的沟道区域中的阈值电压的依赖性,并且其中,通过从所述驱动晶体管提供的所述输出电流,所述发光器件按照根据所述视频信号的亮度发光,所述像素电路包括校正装置,该校正装置在对所述视频信号的采样之前检测所述驱动晶体管的所述阈值电压并将所述阈值电压写入所述像素电容器中,以便消除所述输出电流对所述阈值电压的依赖性,并且所述校正装置在分配给多条扫描线的多个水平扫描周期中工作,并且以分时方式将所述像素电容器充电到所述阈值电压。
优选地,所述采样晶体管在分配给所述扫描线的所述水平扫描周期中所述信号线处于所述视频信号的电势的信号提供周期期间,将从所述信号线提供的所述视频信号采样到所述像素电容器中,而所述校正装置在分配给所述多条扫描线的各个水平扫描周期中所述信号线处于一特定电势的各个信号固定周期期间,以分时方式检测所述驱动晶体管的所述阈值电压并将所述像素电容器充电到所述阈值电压。另外,所述信号固定周期是限定顺序分配给各条扫描线的各个水平扫描周期的水平消隐周期,并且所述校正装置在每个水平消隐周期中以分时方式将所述像素电容器充电到所述阈值电压。另外,在所述校正装置已在每个信号固定周期中对所述像素电容器充电后,在所述信号线被从所述特定电势切换到所述视频信号的电势之前,所述采样晶体管被关闭并且所述像素电容器在电气上被从所述信号线断开。
根据本发明的像素电路包括校正装置,以便消除向所述发光器件提供的输出电流对阈值电压的依赖性。作为一个特征,所述校正装置在水平扫描周期的一部分中工作,检测所述驱动晶体管的阈值电压,并且预先将所述阈值电压写入像素电容器中。校正阈值电压的操作是通过使用水平扫描周期中执行对去往所述像素电容器的视频信号进行采样的那部分执行的,从而可以简化所述校正装置的配置。具体而言,根据本发明的校正装置可由第一开关晶体管和第二开关晶体管构成,所述第一开关晶体管在水平扫描周期之前导通并且预先复位所述像素电容器,所述第二开关晶体管在水平扫描周期期间导通并且以阈值电压对所述像素电容器充电。因此,根据本发明的像素电容器可由以下元件构成:构成校正装置的第一和第二开关晶体管、对视频信号进行采样的采样晶体管、以及驱动所述发光元件的驱动晶体管。这样,根据本发明的像素电路可由四个晶体管构成,从而减少了器件的数目。因此,可以减少电源线和栅极线的数目,并且可以减少线路交叉的数目,从而可以提高产量。同时,可以实现面板的高分辨率。
另外,根据本发明,上述第一开关晶体管使用位于分配给像素的扫描线前的另一条扫描线作为用于控制的栅极线。具体而言,构成本发明的校正装置的第一开关晶体管响应于在分配给位于所述扫描线前的另一扫描线的在前水平扫描周期期间从所述另一扫描线提供的控制信号导通,从而使像素电容器复位。这样,通过使用属于在前的行的扫描线作为构成校正装置的第一开关晶体管的栅极线,减少了栅极线的总数目,从而减少了线路交叉,结果提高了产量。同时,可以实现面板的高分辨率。
此外,根据本发明,结合到像素电路中的校正装置在分配给多条扫描线的多个水平扫描周期中工作,并且以分时方式将所述像素电容器充电到所述阈值电压。这样,通过将阈值电压校正操作分布到多个水平扫描周期中,从而将该操作划分成多次操作,每个水平扫描周期中的阈值电压校正时间可以被设置得较短。因此,可以确保一个水平扫描周期中的视频信号的充足的采样时间。因此,即使在高分辨率并且高频驱动的面板中,也可以充分地将视频信号电势写入像素电容器中。因此,可以实现显示面板的更高分辨率和更高频驱动。
附图说明
图1是示出了根据本发明的显示装置的框图。
图2是示出了图1所示显示装置中包括的像素电路的第一实施例的电路图。
图3是示出了图2所示显示装置中包括的像素电路的示意图。
图4是用于描述图3所示像素电路的操作的时序图。
图5是用于描述图3所示像素电路的操作的示意图。
图6是用于描述操作的图。
图7是用于描述操作的示意图。
图8是示出了图7所示像素电路中包括的驱动晶体管的操作特性的图。
图9是示出了根据本发明的像素电路的第二实施例的时序图。
图10是示出了根据本发明的显示装置的框图。
图11是示出了图10所示显示装置中包括的像素电路的第三实施例的电路图。
图12是示出了图11所示显示装置中包括的像素电路的示意图。
图13是用于描述图12所示像素电路的操作的时序图。
图14是示出了根据参考示例的显示装置的框图。
图15是图14所示显示装置中包括的像素电路的示意图。
图16是用于描述图15所示像素电路的操作的时序图。
具体实施方式
在下文中,参考附图详细描述了本发明的实施例。首先,参考图1描述具有阈值电压(Vth)校正功能的有源矩阵显示装置的总体配置。如图所示,该有源矩阵显示装置包括作为主单元的像素阵列1和外围电路单元。外围电路单元包括水平选择器3、写扫描器4、驱动扫描器5、校正扫描器7等。像素阵列1包括行形式的扫描线WS、列形式的信号线SL,以及以矩阵形式在前述两种线彼此交叉的位置处布置的像素R、G和B。三原色RGB的像素被提供来使能颜色显示,但是本发明不限于此。像素R、G和B中的每一个包括一个像素电路2。信号线SL由水平选择器3驱动。水平选择器3构成信号单元,并且将视频信号提供给信号线SL。写扫描器4对扫描线WS进行扫描。另外,与扫描线WS并行地提供了其他扫描线DS和AZ。驱动扫描器5对扫描线DS进行扫描。校正扫描器7对扫描线AZ进行扫描。写扫描器4、驱动扫描器5和校正扫描器7构成扫描器单元,并且在每个水平周期中顺序扫描像素行。每个像素电路2在被扫描线WS选中时对来自信号线SL的视频信号进行采样。此外,像素电路2在被扫描线DS选中时响应于被采样的视频信号驱动像素电路2中包括的发光器件。另外,像素电路2在被扫描线AZ扫描时执行预定的校正操作。
上述像素阵列1一般形成在绝缘衬底上,例如,玻璃,并且是扁平平板。每个像素电路2包括无定形硅薄膜晶体管(TFT)或者低温多晶硅TFT。在无定形硅TFT的情形中,扫描器单元由与该平板分离的TAB等构成,并且经由柔性线缆被连接到该扁平平板。在低温多晶硅TFT的情形中,信号单元和扫描器单元也可以由低温多晶硅TFT形成,从而像素阵列单元、信号单元和扫描器单元可以整体形成在该扁平平板上。
图2是示出了被结合到图1所示显示装置中的像素电路2的第一实施例的电路图。像素电路2包括四个TFT(Tr1、Tr3、Tr4和Trd),一个电容器元件(像素电容器)Cs和一个发光器件EL。晶体管Tr1、Tr3和Trd是N沟道多晶硅TFT。仅晶体管Tr4是P沟道多晶硅TFT。电容器元件Cs构成像素电路2的像素电容器。发光器件EL是二极管型有机EL器件,包括例如阳极和阴极。但是,本发明不限于此,而是发光器件包括一般通过电流驱动发光的所有器件。
在作为像素电路2的主组件的驱动晶体管Trd中,栅极G连接到像素电容器Cs的一端,并且源极S连接到像素电容器Cs的另一端。驱动晶体管Trd的漏极经由第一开关晶体管Tr4连接到电源Vcc。开关晶体管Tr4的栅极连接到扫描线DS。发光器件EL的阳极连接到驱动晶体管Trd的源极,并且阴极接地。地电势可由Vcath表示。另外,第二开关晶体管Tr3存在于驱动晶体管Trd的源极S和预定参考电势Vss之间。晶体管Tr3的栅极连接到扫描线AZ。另一方面,采样晶体管Tr1连接在信号线SL和驱动晶体管Trd的栅极G之间。采样晶体管Tr1的栅极连接到扫描线WS。
在该配置中,在分配给扫描线WS的水平扫描周期(1H)期间,采样晶体管Tr1响应于从扫描线WS提供的控制信号WS导通,将从信号线SL提供的视频信号Vsig采样到像素电容器Cs。像素电容器Cs响应于被采样的视频信号Vsig,将输入电压Vgs施加到驱动晶体管Trd的栅极。驱动晶体管Trd在预定发光周期期间根据输入电压Vgs向发光器件EL提供输出电流Ids。输出电流Ids具有对驱动晶体管Trd的沟道区域中的阈值电压Vth的依赖性。通过从驱动晶体管Trd提供的输出电流Ids,发光器件EL按照根据视频信号Vsig的亮度发光。
作为本发明的一个特征,像素电路2包括校正装置,该校正装置包括第一开关晶体管Tr3和第二开关晶体管Tr4。该校正装置在水平扫描周期(1H)的一部分中操作,检测驱动晶体管Trd的阈值电压Vth,并且将其写到像素电容器Cs中,从而消除输出电流Ids对阈值电压Vth的依赖性。该校正装置在其中在水平扫描周期(1H)期间采样晶体管Tr1导通并且像素电容器Cs的一端被信号线SL保持在一特定电势Vss0的状态中操作,并且对像素电容器Cs充电,直到像素电容器Cs的另一端与该特定电势Vss0之间的电势差变为阈值电压Vth为止。该校正装置在水平扫描周期(1H)的前半部分中检测驱动晶体管Trd的阈值电压Vth,并将其写入像素电容器Cs中,而在水平扫描周期(1H)的后半部分中,采样晶体管Tr1将从信号线SL提供的视频信号Vsig采样到像素电容器Cs。像素电容器Cs在驱动晶体管Trd的栅极G和源极S之间施加作为被采样的视频信号Vsig和写入的阈值电压Vth的总和的输入电压Vgs,从而消除输出电流Ids对阈值电压Vth的依赖性。该校正装置包括第一开关晶体管Tr3和第二开关晶体管Tr4,其中第一开关晶体管Tr3在水平扫描周期(1H)之前导通,并且执行复位以使得像素电容器Cs两端的电势差超过阈值电压Vth,而第二开关晶体管Tr4在水平扫描周期(1H)期间导通,并且对像素电容器Cs进行充电直到像素电容器Cs上的电势差变为阈值电压Vth为止。当在水平扫描周期(1H)中信号线SL的电势等于视频信号Vsig的电势时的信号提供周期期间采样晶体管Tr1将从信号线SL提供的视频信号Vsig采样到像素电容器Cs中,而当在水平扫描周期(1H)中信号线SL的电势等于一特定电势Vss0时的信号固定周期期间该校正装置检测驱动晶体管Trd的阈值电压Vth并将其写入像素电容器Cs中。
在该实施例中,来自驱动晶体管Trd的输出电流Ids除了沟道区域中的阈值电压Vth之外还依赖于载流子迁移率μ。为了应对此,本发明的校正装置在水平扫描周期(1H)的一部分中操作以便消除输出电流Ids对载流子迁移率μ的依赖性,在视频信号Vsig被采样的状态中从驱动晶体管Trd得到输出电流Ids,负反馈该输出电流Ids,从而校正输入电压Vgs。
图3是图2所示显示装置中的像素电路2的一部分的视图。为了易于理解,还示出了采样晶体管Tr1所采样的视频信号Vsig、驱动晶体管Trd的输入电压Vgs和输出电流Ids,以及发光器件EL所保持的电容分量Coled。另外,还示出了连接到各个晶体管的栅极的扫描线WS、DS和AZ。该像素电路2在水平扫描周期期间执行Vth校正操作和视频信号写操作。因此,像素电路2可由四个晶体管Tr1、Tr3、Tr4和Trd、一个像素电容器Cs和一个发光器件EL构成。与具有Vth校正功能的传统像素电路相比,可以减少至少一个晶体管。因此,可以减少至少一条电源线和一条栅极线(扫描线),从而提高了面板的产量。另外,像素电路的简化的布局还能提高分辨率。
图4是图2和图3所示的像素电路的时序图。下面参考图4详细描述图2和图3中所示的像素电路的操作。图4沿时间轴T示出了施加到各条扫描线WS、AZ和DS的控制信号的波形。为了简化图示,用与相应的扫描线的代码相同的代码指示每个控制信号。另外,沿时间轴T示出了被施加到信号线的视频信号Vsig的波形。如图所示,视频信号Vsig在每个水平扫描周期H的前半部分中处于一特定电势Vss0,并且在后半部分中处于信号电势。晶体管Tr1和Tr3是N沟道晶体管,因而在扫描线WS和AZ为高电平时导通,在扫描线WS和AZ为低电平时截止(OFF)。另一方面,晶体管Tr4是P沟道晶体管,因而在扫描线DS为高电平时截止,在扫描线DS为低电平时导通。另外,该时序图示出了驱动晶体管Trd的栅极G和源极S的电势变化,以及各个控制信号WS、AZ和DS的波形和视频信号Vsig的波形。
在图4中的时序图中,定时T1-T8对应于一场(1f)。像素阵列的各行在一场期间被顺序扫描一次。该时序图示出了被施加到一行的像素的各个控制信号WS、AZ和DS的波形。
在场开始之前的定时T0处,所有控制信号WS、AZ和DS都为低电平。因此,N沟道晶体管Tr1和Tr3处于截止状态中,而仅P沟道晶体管Tr4处于导通状态中。因此,驱动晶体管Trd经由导通状态的晶体管Tr4连接到电源Vcc,从而根据预定输入电压Vgs将输出电流Ids提供给发光器件EL。因此,发光器件EL在时刻T0发光。在该时刻被施加到驱动晶体管Trd的输入电压Vgs由栅极电势(G)和源极电势(S)之间的差表示。
在场开始的定时T1处,控制信号DS被从低电平切换到高电平。因此,晶体管Tr4被截止并且驱动晶体管Trd被从电源Vcc断开,使得光发射停止,进入不发光周期。在时刻T1,晶体管Tr1、Tr3和Tr4都进入截止状态。
然后,在定时T2处,控制信号AZ从低电平上升到高电平,并且开关晶体管Tr3导通。因此,参考电势Vss被写入到像素电容器Cs的另一端和驱动晶体管Trd的源极S。此刻,驱动晶体管Trd的栅极电势处于高阻抗,因此栅极电势(G)根据源极电势(S)的下降而下降。
此后,控制信号AZ返回到低电平,并且开关晶体管Tr3截止。然后,在定时Ta处,控制信号WS变为高电平并且采样晶体管Tr1导通。此刻,信号线中出现的电势被设置到预定的一特定电势Vss0。在这里,Vss0和Vss被设置为使得Vss0-Vss>Vth得到满足。Vss0-Vss是驱动晶体管Trd的输入电压Vgs。在这里,Vgs>Vth是作为对之后执行的Vth校正操作的准备而实现的。换言之,在定时Ta处,像素电容器Cs的两端都被设置为超过Vgs的电压,并且像素电容器Cs在Vth校正之前被复位。此外,通过设置VthEL>Vss,其中VthEL是发光器件EL的阈值电压,反向偏置被施加到发光器件EL。这对于之后正常执行Vth校正操作是必需的。
然后,在定时T3处,控制信号DS被切换到低电平,开关晶体管Tr4导通,Vth校正被执行。此刻,信号线的电势仍被保持在一特定电势Vss0,以便准确地执行Vth校正。导通开关晶体管Tr4使驱动晶体管Trd被连接到电源Vcc,引起输出电流Ids流动。因此,像素电容器Cs被充电,并且连接到像素电容器Cs的另一端的源极电势(S)上升。另一方面,像素电容器Cs的一端的电势(栅极电势G)被固定到Vss0。因此,源极电势(S)根据像素电容器Cs的充电而上升,并且当输入电压Vgs刚好达到Vth时驱动晶体管Trd截止。在驱动晶体管Trd截止时,其源极电势(S)变为Vss0-Vth,如时序图所示。
然后,在定时T4处,控制信号DS返回到高电平并且开关晶体管Tr4截止,使得Vth校正操作结束。利用该校正操作,与阈值电压Vth相对应的电压被写入像素电容器Cs中。
这样,当经过了一个水平扫描周期(1H)的一半时,从定时T3到定时T4执行了Vth校正,然后信号线的电势从Vss0改变到Vsig。因此,视频信号Vsig被写入像素电容器Cs中。像素电容器Cs与发光器件EL的等效电容器Coled相比足够小。结果,视频信号Vsig的大部分被写入像素电容器Cs中。因此,驱动晶体管Trd的栅极G和源极S之间的电压Vgs变为先前被检测出并且被保持的Vth和此刻被采样的Vsig的总和的电平(Vsig+Vth)。栅源电压Vgs变为Vsig+Vth,如图4中的时序图所示。对视频信号Vsig的采样继续直到定时T7,此时控制信号WS返回到低电平时。也就是说,定时T5至定时T7对应于采样周期。
如上所述,在本发明中,Vth校正周期T3-T4和采样周期T5-T7包括在一个水平扫描周期(1H)中。在1H期间,用于采样的控制信号WS为高电平。在本发明中,Vth校正和Vsig写入在采样晶体管Tr1处于导通状态的状态中被执行。因此,简化了像素电路2的配置。
在该实施例中,除了上述Vth校正之外,同时还执行了对迁移率μ的校正。但是,本发明不限于此,而是当然可以被应用到不执行迁移率μ校正而仅执行简单的Vth校正的像素电路。另外,在根据本实施例的像素电路2中,N沟道和P沟道晶体管被用作除驱动晶体管Trd之外的晶体管。但是,本发明不限于此,而是这些晶体管可以仅由N沟道晶体管或者仅由P沟道晶体管构成。
对迁移率μ的校正在从定时T6到定时T7执行。后面将对此详细描述。在采样周期结束的定时T7之前,在定时T6处控制信号DS变为低电平并且开关晶体管Tr4导通。因此,驱动晶体管Trd被连接到电源Vcc,从而像素电路从不发光周期进入发光周期。这样,在采样晶体管Tr1仍处于导通状态中并且开关晶体管Tr4已进入导通状态时的T6-T7期间,执行了对驱动晶体管Trd的迁移率校正。即,在本实施例中,迁移率校正是在在采样周期的结束部分和发光周期的开始部分彼此重叠时的周期T6-T7期间执行的。注意,在执行迁移率校正的发光周期的开始处,发光器件EL处于反向偏置状态中,因此不发光。在该迁移率校正周期T6-T7中,漏极电流Ids在驱动晶体管Trd的栅极G被固定到视频信号Vsig的电平的状态中在驱动晶体管Trd中流动。在这里,设置Vss0-Vth<VthEl允许发光器件EL处于反向偏置状态中,从而具有简单的电容特性而不是二极管特性。因此,在驱动晶体管Trd中流动的电流Ids被写入电容器C=Cs+Coled中,其是像素电容器Cs和发光器件EL的等效电容器Coled的组合。因此,驱动晶体管Trd的源极电势上升。该上升由图4中的时序图中的ΔV表示。该上升ΔV最终被从像素电容器Cs中保持的栅-源电压Vgs中减去,这等效于负反馈。这样,通过将驱动晶体管Trd的输出电流Ids负反馈到驱动晶体管Trd的输入电压Vgs,可以校正迁移率μ。注意,通过调节迁移率校正周期T6-T7的时间宽度t,可以优化负反馈量ΔV。
在定时T7处,控制信号WS变为低电平并且采样晶体管Tr1截止。结果,驱动晶体管Trd的栅极G与信号线SL断开。因为停止施加视频信号Vsig,所以驱动晶体管Trd的栅极电势(G)可以上升,并且随源极电势(S)上升。在该时间期间,像素电容器Cs中保持的栅-源电压Vgs维持值(Vsig-ΔV+Vth)。随着源极电势(S)上升,发光器件EL的反向偏置状态被消除,从而输出电流Ids的流入导致发光器件EL实际开始发光。此刻,通过在上述晶体管特性表达式中将Vsig-ΔV+Vth代入Vgs,漏极电流Ids和栅极电压Vgs之间的关系可以由如下表达式2给出。
Ids=kμ(Vgs-Vth)2=kμ(Vsig-ΔV)2 …表达式2
在上述表达式2中,k=(1/2)(W/L)Cox。Vth项被从该特性表达式2中消去,并且可理解提供到发光器件EL的输出电流Ids不依赖于驱动晶体管Trd的阈值电压Vth。基本上,漏极电流Ids由视频信号的信号电压Vsig确定。换言之,发光器件EL按照根据视频信号Vsig的亮度发光。此时,利用反馈量ΔV校正了Vsig。该校正量ΔV用来消除位于特性表达式2的系数部分中的迁移率μ的影响。因此,漏极电流Ids基本上仅依赖于视频信号Vsig。
最后,在定时T8处,控制信号DS变为高电平,开关晶体管Tr4截止,并且发光结束从而该场结束。然后,下一场开始,并且再次重复Vth校正操作、迁移率校正操作和发光操作。
图5是示出了在迁移率校正周期T6-T7中像素电路2的状态的电路图。如图所示,在迁移率校正周期T6-T7中,采样晶体管Tr1和开关晶体管Tr4处于导通状态中,而另一个开关晶体管Tr3处于截止状态中。在该状态中,驱动晶体管Tr4的源极电势(S)为Vss0-Vth。该源极电势S是发光器件EL的阳极电势。如上所述,设置Vss0-Vth<VthEL允许发光器件EL处于反向偏置状态中,并且具有简单的电容特性而不是二极管特性。因此,在驱动晶体管Trd中流动的电流Ids流入像素电容器Cs和发光器件EL的等效电容器Coled的复合电容器C=Cs+Coled。换言之,漏极电流Ids的一部分被负反馈到像素电容器Cs,从而执行了对迁移率的校正。
图6是示出了上述晶体管特性表达式2的图,其中垂直轴指示Ids并且水平轴指示Vsig。在该图下面还示出了特性表达式2。图6中的图示出了对像素1和2进行比较的特性曲线。像素1的驱动晶体管的迁移率μ相对较高。另一方面,像素2中包括的驱动晶体管的迁移率μ相对较低。这样,当驱动晶体管由多晶硅薄膜晶体管等构成时,在像素之间迁移率μ不可避免地会变化。例如,当相同电平的视频信号Visg被写入像素1和2中时,并且未执行任何迁移率校正时,在具有较高迁移率μ的像素1中流动的输出电流Ids1’和在具有较低迁移率μ的像素2中流动的输出电流Ids2’之间存在较大的差。这样,由于迁移率μ变动,在输出电流Ids中存在极大的差,导致损害了屏幕的均一性。
在本发明中,通过将输出电流负反馈到输入电压一侧,消除了迁移率变化。从晶体管特性曲线将清楚,较高的迁移率导致较大的漏极电流Ids。因此,迁移率越高负反馈量ΔV越大。如图6中的图线所示,具有高迁移率μ的像素1的负反馈量ΔV1大于具有低迁移率的像素2的负反馈量ΔV2。因此当迁移率μ较高时施加较大量的负反馈,从而变化可以得到抑制。如图所示,当在具有较高迁移率μ的像素1中应用了对ΔV的校正时,输出电流从Ids1’显著降低到Ids1。另一方面,具有较低迁移率μ的像素2中的校正量ΔV2较小,因此输出电流Ids2’未如此显著地下降到Ids2。结果,Ids1和Ids2变为彼此几乎相等,从而消除了迁移率变化。对迁移率变化的消除是在从背电平到白电平的整个Vsig范围中执行的,从而可以获得非常高的屏幕均一性。总之,当存在具有不同迁移率的像素1和2时,具有较高迁移率的像素1的校正量ΔV1比具有较低迁移率的像素2的校正量ΔV2小。即,因为迁移率较大,所以ΔV较大并且Ids的下降值较大。因此,具有不同迁移率的像素的电流值被一致化,从而可以校正迁移率变化。
在下文中,将参考图7作为参考执行上述迁移率校正的数值分析。如图7所示,在晶体管Tr1和Tr4处于导通状态的状态中,通过将驱动晶体管Trd的源极电势作为变量V执行分析。将驱动晶体管Trd的源极电势(S)当作V,在驱动晶体管Trd中流动的漏极电流Ids由下面的表达式3表示。
[式1]
Ids=kμ(Vgs-Vth)2=kμ(Vsig-V-Vth)2 表达式3
另外,基于漏极电流Ids和电容器C(=Cs+Coled)之间的关系,如下面的表达式4所示,满足Ids=dQ/dt=Cdv/dt。
[式2]
表达式3被代入表达式4,对两侧积分。在这里,假设源极电压V的初始状态是-Vth并且迁移率变化校正时间(T6-T7)为t。通过求解该差分方程,迁移率校正时间t的像素电流可以由如下表达式5给出。
[式3]
图8是示出了表达式5的图,其中垂直轴表示输出电流Ids,并且水平轴表示视频信号Vsig。作为参数,设置了迁移率校正周期t=0微秒(us)、2.5微秒和5微秒。此外,迁移率μ也被用作参数,包括相对较高的1.2μ或相对较低的0.8μ。可以理解,与t=0微秒中基本未校正迁移率的情形相比,当t=2.5微秒时可以充分地校正迁移率变化。在未校正迁移率的情况下Ids具有40%的变化,而通过执行迁移率校正可以将变化抑制到10%或者更小。但是,如果校正周期为t=5微秒的较长的校正周期,则由于迁移率μ的差异,输出电流Ids的变化变得显著。这样,t需要被设置为最优值,以便执行适当的迁移率校正。在图8所示图中,最优值为约t=2.5微秒。
接下来将描述根据本发明的像素电路的第二实施例。在上述第一实施例中,Vth校正和Vsig写入在一个水平扫描周期(1H)内被执行,如图4中的时序图所示。因此,减少了电路元件的数目。但是,在根据第一实施例的像素电路中,当在面板中有大量的像素、分辨率较高时,或者为了较高的图像质量因而场频较高时,水平扫描周期(1H)较短,从而有可能不能充分执行Vth校正。另一方面,如果确保了一定的Vth校正周期,则Vsig写周期被压缩,因此有可能视频信号不能被充分地写入像素电容器中。通过对第一实施例进行改进,给出了第二实施例,第二实施例可以应对面板的高分辨率和高质量。根据第二实施例的像素电路的配置与图2所示根据第一实施例的像素电路的配置基本相同。但是,其操作序列不同,将参考图9中的时序图详细描述。为了易于理解,与示出第一实施例的操作的图4中的时序图中的那些部分相对应的部分由相应的标号标注。
参考图9可以清楚,在该实施例中Vth校正周期被划分成多个周期。因此,尽管每个Vth校正周期较短,但是通过执行多次校正,可以确保足够长的Vth校正周期。这能够减少电路元件的数目,并且应对面板的较高的分辨率和较高的频率。每个Vth校正周期为非常短的若干微秒,但是多次的总校正量使得能够充分校正Vth的变化。
在下文中,将参考图9中的时序图详细描述第二实施例的操作。首先,在定时T1处,允许控制信号DS处于高电平并且开关晶体管Tr4截止。然后,在定时T2处,允许控制信号AZ处于高电平并且开关晶体管Tr3导通。因此,参考电势Vss被写入驱动晶体管Trd的源极电势。此刻,栅极电势(G)处于高阻抗,从而栅极电势(G)根据源极电势(S)的下降而下降。
此后,在水平消隐(blanking)周期中以分时(timesharing)方式执行Vth校正,来限定各个水平扫描线。在每个水平消隐周期中,信号线的电势被设置为一特定电势Vss0。在第一Vth校正周期中,控制信号WS变为高电平,并且采样晶体管导通。此刻,信号线的电势被设为Vss0,如上所述。在这里,满足Vss0-Vss=Vgs>Vth,并且Vgs>Vth允许为后续的Vth校正作准备。另外,当发光器件EL的阈值电压为VthEL时,设置VthEL>Vss允许反向偏置被施加到发光器件EL。为了正常执行后续Vth校正操作和迁移率校正操作,这是必需的。
然后,在将采样晶体管保持在导通状态中时,在定时T31处,控制信号DS被切换到低电平并且开关晶体管Tr4被导通。因此,执行了第一Vth校正。此刻,信号线的电势被保持在该特定电势Vss0,以便准确地执行Vth校正。导通开关晶体管Tr4使得驱动晶体管Trd输出输出电流Ids从而趋向截止。然后,在定时T41处,控制信号DS返回到高电平,开关晶体管Tr4截止,第一Vth校正结束。然后,希望在信号线的电势改变并且采样晶体管截止之前控制信号WS返回低电平。但是,即使该操作未执行,在该操作中也不会发生问题。
在本实施例中,每个Vth校正周期被设置为在水平消隐周期内。因此,在一个Vth校正操作中,驱动晶体管Trd不截止,并且其源极电势(S)被保持在中间操作点处。
当信号线的电势在下一个水平消隐周期中再次变为Vss0时,执行第二Vth校正操作。即,WS被切换到高电平,从而使采样晶体管Tr1导通。另外,控制线DS被切换到低电平,从而使开关晶体管Tr4导通。因此,执行了第二Vth校正操作。第二Vth校正周期由T32-T42表示。通过执行一系列的Vth校正操作多次,直到驱动晶体管截止为止,Vth校正完成。
在图9中的时序图中示出的示例中,在位于分配给扫描线WS的水平扫描周期(1H)的开始处的水平消隐周期中执行了第三Vth校正,然后视频信号Vsig被写入像素电容器中,然后迁移率μ被校正。第三Vth校正周期由T33-T43表示。在第三Vth校正完成后,栅极电势(G)和源极电势(S)之间的差被设为刚好Vth。
如上所述,在本实施例中,被结合到像素电路2中的校正装置在分配给多条扫描线的多个水平扫描周期中工作,并且以分时方式将像素电容器Cs充电到阈值电压Vth。在分配给扫描线WS的水平扫描周期(1H)中,在信号线SL处于视频信号的电势Vsig的信号提供周期期间,采样晶体管将从信号线SL提供的视频信号采样到像素电容器Cs。另一方面,在分配给多条扫描线WS的水平扫描周期中的每一个中,在信号线SL处于一特定电势Vss0的信号固定周期期间,校正装置检测驱动晶体管Trd的阈值电压Vth,以分时方式将像素电容器Cs充电到阈值电压Vth。该信号固定周期是限定被顺序分配给各条扫描线WS的各个水平扫描周期的水平消隐周期。校正装置在每个水平消隐周期中以分时方式将像素电容器Cs充电到阈值电压Vth。优选地,在校正装置已在每个信号固定周期中对像素电容器Cs充电后,在信号线SL被从该特定电势Vss0切换到视频信号的电势Vsig前,采样晶体管Tr1应当被关闭并且像素电容器Cs应当在电气上与信号线SL断开。
图10是示出了根据本发明第三实施例的显示装置的示意框图。为了易于理解,与图1中示出的根据第一实施例的显示装置的部分相对应的部分用相应的标号表示。不同点在于根据第三实施例的像素阵列1包括两类扫描线WS和DS以进一步减少栅极线,而在第一实施例中设置了三类扫描线(栅极线)WS、DS和AZ。具体而言,未设置扫描线AZ。使用前一级中的扫描线WS,来替代该级中的扫描线AZ。因此,可以减少一类栅极线,并且不需要校正扫描器。
图11示意性地示出了图10中示出的显示装置的像素阵列中包括的像素电路中的两个像素电路,前一级中的一个和本级中的另一个。各个像素电路2的配置与图2中示出的第一实施例的配置基本类似,并且相应的部分由相应的标号表示。每个像素电路2包括采样晶体管Tr1、驱动晶体管Trd、第一开关晶体管Tr3、第二开关晶体管Tr4、像素电容器Cs和发光器件EL。不同点在于前一级的扫描线WS连接到第一开关晶体管Tr3的栅极。但是,第一级的像素电路2不具有前一级的扫描线WS,因此需要提供另一个。
图12是示出了图11中示出的像素阵列中的一个像素电路的示意图。为了易于理解,示出了由采样晶体管Tr1采样的视频信号Vsig、驱动晶体管Trd的输入电压Vgs和输出电流Ids、以及由发光器件EL保持的电容器分量Coled。另外,本级中的连接到采样晶体管Tr1栅极的扫描线由WSn表示,前一级中的连接到第一开关晶体管Tr3的栅极的扫描线由WSn-1表示,并且连接到第二开关晶体管Tr4的栅极的扫描线由DS表示。
图13是示出了图12中示出的像素电路的操作的时序图。为了易于理解,与图4中示出的第一实施例的时序图中的部分相对应的部分用相应的标号表示。该时序图沿时间轴T示出了被施加到各个扫描线WSn、WSn-1和DS的控制信号的波形。为了简化图示,控制信号由与对应的扫描线的代码相同的代码表示。另外,该时序图还示出了驱动晶体管Trd的栅极G和源极S的电势变化,以及被施加到信号线的视频信号Vsig的波形、各个控制信号WSn、WSn-1和DS的波形。如图所示,在每个水平扫描周期的前半部分中,视频信号Vsig被固定到一特定电势Vss0,并且在后半部分中视频信号Vsig处于视频信号电势。在定时T1处,控制信号DS变为高电平,开关晶体管Tr4截止,并且像素电路进入不发光状态中。在定时T2处,前一级的控制信号WSn-1变为高电平并且开关晶体管Tr3导通。因此,像素电容器Cs被复位并且Vgs>Vth被设置。即,执行了Vth校正的准备工作。在定时Ta处,本级的控制信号Wsn上升到高电平,并且采样晶体管Tr1导通。然后,在定时T3处,控制信号DS变为低电平,并且第二开关晶体管Tr4导通。因此,在像素电容器Cs的一端被固定到一特定电势Vss0的状态中像素电容器Cs被充电以写Vth。即,执行了Vth校正操作。然后,在定时T5处,视频信号Vsig被写入像素电容器Cs中。此外,在定时T6处,校正迁移率μ的操作被执行,并且发光状态开始。
如上所述,第三实施例具有校正装置,用于检测驱动晶体管Trd的阈值电压Vth并且将其写入像素电容器Cs中,以便消除输出电流Ids对阈值电压Vth的依赖性。该校正装置包括第一开关晶体管Tr3和第二开关晶体管Tr4。在分配给其他扫描线WSn-1的前一水平扫描周期期间,第一开关晶体管Tr3响应于从位于本级的扫描线WSn之前的另一扫描线WSn-1提供的控制信号WSn-1导通,从而进行设置使得像素电容器Cs两端的电势差超过阈值电压Vth。第二开关晶体管Tr4在分配给本级的水平扫描周期(1H)中导通,并且对像素电容器Cs充电直到像素电容器Cs上的电势差(Vgs)变为阈值电压Vth为止。在图13所示实施例中,位于本级的扫描线WSn紧挨着的前面的扫描线WSn-1被用作前一级的扫描线。在某些情形中,扫描线WSn-1前的扫描线WSn-2或扫描线WSn-2前的扫描线而不是扫描线WSn-1可以被用作第一开关晶体管Tr3的栅极线。这样,在本实施例中,扫描线WS被两个像素共享,从而可以减少一类栅极线。这导致提高了面板的产量。另外,简化的布局使得能够实现较高的面板分辨率。
图14是示出了像素电路的参考示例的框图。为了易于理解,与图2中示出的第一实施例的部分相对应的部分由相应的标号表示。不同点在于,在本参考示例中,在水平扫描周期前执行Vth校正操作。因此,为了准备Vth校正,除了开关晶体管Tr3,开关晶体管Tr2也是必需的。一个晶体管Tr3使像素电容器Cs的源极侧端子复位,而额外的晶体管Tr2使像素电容器Cs的栅极侧端子复位。为了驱动额外的开关晶体管Tr2,额外的扫描线AZ1和额外的校正扫描器71是必需的。在本发明中,对像素电容器Cs的栅极侧端子的设置是在水平扫描周期中被执行的,从而晶体管Tr2是不必要的。晶体管Tr2将电源电压Vss1写入栅极G。另一方面,在本发明中,从信号线SL提供的固定电势Vss0在水平扫描周期期间被写入。
在下文中,描述了根据图14中示出的参考示例的操作。该有源矩阵显示装置包括充当主单元的像素阵列1和外围电路单元。外围电路单元包括水平选择器3、写扫描器4、驱动扫描器5、第一校正扫描器71和第二校正扫描器72等。像素阵列1包括行形式的扫描线WS、列形式的信号线SL,以及以矩阵形式在前述两种线彼此交叉的位置处布置的像素电路2。在该图中,为了易于理解,通过放大一个像素电路2仅示出了该一个像素电路2。信号线SL由水平选择器3驱动。水平选择器3构成信号单元,并且将视频信号提供给信号线SL。写扫描器4对扫描线WS进行扫描。另外,与扫描线WS并行还提供了其他扫描线DS、AZ1和AZ2。驱动扫描器5对扫描线DS进行扫描。第一校正扫描器71对扫描线AZ1进行扫描。第二校正扫描器72对扫描线AZ2进行扫描。写扫描器4、驱动扫描器5、第一校正扫描器71和第二校正扫描器72构成扫描器单元,并且在每个水平周期中顺序扫描像素行。每个像素电路2在被扫描线WS选中时对来自信号线SL的视频信号进行采样。此外,像素电路2在被扫描线DS选中时响应于被采样的视频信号驱动像素电路2中包括的发光器件EL。另外,像素电路2在被扫描线AZ1和AZ2扫描时执行预定的校正操作。
像素电路2包括五个薄膜晶体管(Tr1-Tr4和Trd),一个电容器元件(像素电容器)Cs和一个发光器件EL。晶体管Tr1-Tr3和Trd是N沟道多晶硅TFT。仅晶体管Tr4是P沟道多晶硅TFT。电容器元件Cs构成像素电路2的像素电容器。发光器件EL是二极管型有机EL器件,包括例如阳极和阴极。
在充当像素电路2的主元件的驱动晶体管Trd中,其栅极G连接到像素电容器Cs的一端,并且其源极S连接到像素电容器Cs的另一端。另外,驱动晶体管Trd的栅极G经由开关晶体管Tr2连接到另一参考电势Vss1。驱动晶体管Trd的漏极经由开关晶体管Tr4连接到电源Vcc。开关晶体管Tr2的栅极连接到扫描线AZ1。开关晶体管Tr4的栅极连接到扫描线DS。发光器件EL的阳极连接到驱动晶体管Trd的源极S,并且阴极接地。该地电势可由Vcath表示。另外,开关晶体管Tr3存在于驱动晶体管Trd的源极S和预定参考电势Vss2之间。晶体管Tr3的栅极连接到扫描线AZ2。另一方面,采样晶体管Tr1连接在信号线SL和驱动晶体管Trd的栅极G之间。采样晶体管Tr1的栅极连接到扫描线WS。
在该配置中,在预定采样周期期间,采样晶体管Tr1响应于从扫描线WS提供的控制信号WS导通,并且将从信号线SL提供的视频信号Vsig采样到像素电容器Cs。电容器单元Cs响应于被采样的视频信号Vsig,将输入电压Vgs施加到驱动晶体管的栅极G和源极S之间。驱动晶体管Trd在预定发光周期期间根据输入电压Vgs向发光器件EL提供输出电流Ids。注意,输出电流(漏极电流)Ids依赖于驱动晶体管Trd的沟道区域中的载流子迁移率μ和阈值电压Vth。通过从驱动晶体管Trd提供的输出电流Ids,发光器件EL按照根据视频信号Vsig的亮度发光。
像素电路2包括包含开关晶体管Tr2至Tr4的校正装置,并且对在发光周期的开始时预先保持在电容器单元Cs中的输入电压Vgs进行校正,以便消除输出电流Ids对载流子迁移率μ的依赖性。具体而言,该校正装置(Tr2至Tr4)响应于从扫描线WS和DS提供的控制信号WS和DS在采样周期的一部分中工作,在视频信号Vsig被采样的状态中从驱动晶体管Trd获得输出电流Ids,将该输出电流Ids负反馈到电容器单元Cs,从而校正了输入电压Vgs。此外,该校正装置(Tr2至Tr4)在采样周期之前检测驱动晶体管Trd的阈值电压Vth,并且将检测出的阈值电压Vth加到输入电压Vgs,以便消除输出电流Ids对阈值电压Vth的依赖性。
驱动晶体管Trd是N沟道晶体管。其漏极连接到电源Vcc侧,而源极连接到发光器件EL侧。在该情形中,在发光周期的与采样周期的后部分重叠的的开始部分处,上述校正装置从驱动晶体管Trd获得输出电流Ids并将该输出电流Ids负反馈到电容器单元Cs侧。此刻,该校正装置允许在发光周期的开始部分处从驱动晶体管Trd的源极S侧获得的输出电流Ids流入到由发光器件EL保持的电容器中。具体而言,发光器件EL是包括阳极和阴极的二极管型发光器件。阳极侧连接到驱动晶体管Trd的源极S,而阴极侧接地。在本配置中,校正装置(Tr2-Tr4)预先将发光器件EL的阳极和阴极之间设置到反向偏置状态,并且在从驱动晶体管Trd的源极S侧获得的输出电流Ids流入发光器件EL时允许二极管型发光器件EL作为电容器元件工作。另外,该校正装置可以调节采样周期中从驱动晶体管Trd获得输出电流Ids的时间宽度t,从而优化到电容器单元Cs的输出电流Ids的负反馈量。
图15是示出了图14中示出的显示装置中的像素电路的一部分的示意图。为了易于理解,示出了由采样晶体管Tr1所采样的视频信号Vsig、驱动晶体管Trd的输入电压Vgs和输出电流Ids、以及由发光器件EL保持的电容器分量Coled。下文中,将基于图15描述像素电路2的基本操作。
图16是示出了图15中示出的像素电路的时序图。下面参考图16详细描述图15中示出的像素电路的操作。图16沿时间轴T示出了被施加到各个扫描线WS、AZ1、AZ2和DS的控制信号的波形。为了简化图示,控制信号由与对应的扫描线的代码相同的代码表示。晶体管Tr1、Tr2和Tr3都是N沟道晶体管,并且当扫描线WS、AZ1和AZ2处于高电平时导通,处于低电平时截止。另一方面,晶体管Tr4是P沟道晶体管,并且当扫描线DS处于高电平时截止,处于低电平时导通。例如,该时序图还示出了驱动晶体管Trd的栅极G和源极S的电势变化,以及各个控制信号WS、AZ1、AZ2和DS的波形。
在图16中的时序图中,定时T1-T8对应于一场(1f)。像素阵列的各行在一场期间被顺序扫描一次。该时序图示出了被施加到一行中的像素的各个控制信号WS、AZ1、AZ2和DS的波形。
在场开始之前的定时T0处,所有控制信号WS、AZ1、AZ2和DS都为低电平。因此,N沟道晶体管Tr1、Tr2和Tr3处于截止状态中,而仅P沟道晶体管Tr4处于导通状态中。因此,驱动晶体管Trd经由导通状态的晶体管Tr4连接到电源Vcc,从而根据预定输入电压Vgs将输出电流Ids提供给发光器件EL。因此,发光器件EL在时刻T0处发光。在该时刻被施加到驱动晶体管Trd的输入电压Vgs由栅极电势(G)和源极电势(S)之间的差表示。
在场开始的定时T1处,控制信号DS被从低电平切换到高电平。因此,晶体管Tr4被截止并且驱动晶体管Trd与电源Vcc断开,使得光发射停止,进入不发光周期。因此,在时刻T1处,晶体管Tr1-Tr4都进入截止状态。
然后,在定时T2处,控制信号AZ1和AZ2变为高电平,使得开关晶体管Tr2和Tr3导通。结果,驱动晶体管Trd的栅极G被连接到参考电势Vss1,并且源极S被连接到参考电势Vss2。在这里,满足Vss1-Vss2>Vth。通过设置Vss1-Vss2=Vgs>Vth,执行了对在定时T3处执行的Vth校正的准备。换言之,周期T2-T3对应于驱动晶体管Trd的复位周期。另外,在用VthEL表示发光器件EL的阈值电压时,VthEL>Vss2被设置。因此,负偏置被施加到发光器件EL,从而发生了所谓的反向偏置。该反向偏置状态对于稍后正常执行Vth修造操作和迁移率校正操作是必需的。
就在定时T3之前,允许控制信号AZ2处于低电平。另外,在定时T3处,允许控制信号DS处于低电平。因此,晶体管Tr3截止,而晶体管Tr4导通。结果,漏极电流Ids流入像素电容器Cs,并且Vth校正操作开始。此刻,驱动晶体管Trd的栅极G被保持在Vss1,电流Ids流动直到驱动晶体管Trd截止为止。在截止后,驱动晶体管Trd的源极电势变为Vss1-Vth。在漏电流截止之后的定时T4处,控制信号DS返回到高电平,并且驱动晶体管Tr4截止。此外,控制信号AZ1返回到低电平,并且开关晶体管Tr2截止。结果,Vth在像素电容器Cs中被保持并且被固定。如上所述,定时T3-T4是检测驱动晶体管Trd的阈值电压Vth的周期。在这里,该检测周期T3-T4被称作Vth校正周期。
在已按照上述方式执行了Vth校正后的定时T5处,控制信号WS被切换到高电平,采样晶体管Tr1导通,并且视频信号Vsig被写入像素电容器Cs中。与发光器件EL的等效电容器Coled相比,像素电容器Cs足够小。结果,视频信号Vsig的大部分被写入到像素电容器Cs中,准确地说是写到Vss1。Vsig与Vss1的差Vsig-Vss1被写入到像素电容器Cs中。因此,驱动晶体管Trd的栅极G和源极S之间的电压Vgs变为先前被检测出并且被保持的Vth和此刻被采样的Vsig-Vss1的总和的电平(Vsig-Vss1+Vth)。在下文中,为了易于描述,假设Vss1=0,从而栅-源电压Vgs变为Vsig+Vth,如图7中的时序图所示。对视频信号Vsig的采样被执行直到控制信号WS返回到低电平的定时T7为止。即,定时T5-T7对应于采样周期。
在采样周期结束的定时T7前的定时T6处,控制信号DS变为低电平并且开关晶体管Tr4导通。因此,驱动晶体管Trd被连接到电源Vcc,使得像素电路从不发光周期进入发光周期。这样,在采样晶体管Tr1仍处于导通状态中并且开关晶体管Tr4进入导通状态的周期T6-T7中执行了对驱动晶体管Trd的迁移率校正。即,在本实施例中,迁移率校正是在采样周期的后部分与发光周期的开始部分彼此重叠的周期T6-T7中执行的。注意,在执行迁移率校正的发光周期的开始处,发光器件EL实际上处于反向偏置中,因此不发光。在该迁移率校正周期T6-T7中,漏极电流Ids在驱动晶体管Trd的栅极G被固定到视频信号Vsig的电平的状态中在驱动晶体管Trd中流动。在这里,通过设置Vss1-Vth<VthEL,发光器件EL被保持在反向偏置状态中,从而具有简单的电容特性,而不是二极管特性。因此,在驱动晶体管Trd中流动的电流Ids被写入电容器C=Cs+Coled中,电容器C是像素电容器Cs和发光器件EL的等效电容器Coled的总和。因此,驱动晶体管Trd的源极电势(S)上升。在图16中的时序图中,这种上升由ΔV表示。该上升ΔV最终被从像素电容器Cs中保持的栅-源电压Vgs中减去,这对应于负反馈。这样,通过将驱动晶体管Trd的输出电流Ids负反馈到驱动晶体管Trd的输入电压Vgs,可以校正迁移率μ。通过调节迁移率校正周期T6-T7的时间宽度t,可以优化负反馈量ΔV。
在定时T7处,控制信号WS变为低电平并且采样晶体管Tr1截止。结果,驱动晶体管Trd的栅极G与信号线SL断开。因为停止施加视频信号Vsig,所以驱动晶体管Trd的栅极电势(G)可以上升,并且随源极电势(S)上升。在该时间期间,像素电容器Cs中保持的栅-源电压Vgs维持值(Vsig-ΔV+Vth)。根据源极电势(S)的上升,发光器件EL的反向偏置状态被消除,从而输出电流Ids的流入导致发光器件EL实际开始发光。此刻,通过将Vsig-ΔV+Vth代入到上述晶体管特性表达式的Vgs,漏极电流Ids和栅极电压Vgs之间的关系可以由如下表达式2给出。
Ids=kμ(Vgs-Vth)2=kμ(Vsig-ΔV)2 …表达式2
在上述表达式2中,k=(1/2)(W/L)Cox。Vth项被从该特性表达式2中消去,并且可理解提供到发光器件EL的输出电流Ids不依赖于驱动晶体管Trd的阈值电压Vth。基本上,漏极电流Ids由视频信号的信号电压Vsig确定。换言之,发光器件EL按照根据视频信号Vsig的亮度发光。在该时刻,利用反馈量ΔV校正了Vsig。该校正量ΔV用来消除位于特性表达式2的系数部分中的迁移率μ的影响。因此,漏极电流Ids基本上仅依赖于视频信号Vsig。
最后,在定时T8处,控制信号DS变为高电平,开关晶体管Tr4截止,并且发光结束,而且该场结束。然后,下一场开始,并且再次重复Vth校正操作、迁移率校正操作和发光操作。
Claims (13)
1.一种像素电路,至少包括采样晶体管、像素电容器、驱动晶体管和发光器件,
其中,所述采样晶体管将视频信号从信号线采样到所述像素电容器的一端,
其中,所述驱动晶体管根据所述像素电容器中存储的信号向所述发光器件提供输出电流,
其中,所述像素电容器连接在所述驱动晶体管的栅极和源极之间,
其中,所述像素电路包括校正装置,该校正装置在所述视频信号被施加到所述像素电容器之前操作,使得在所述像素电容器两端的电势差被设置到超过所述驱动晶体管的阈值电压之后、所述驱动晶体管的栅极被保持在一特定电势期间,所述像素电容器通过所述驱动晶体管被充电。
2.如权利要求1所述的像素电路,其中,所述特定电势是从所述信号线通过所述采样晶体管提供的。
3.如权利要求1所述的像素电路,其中,在所述驱动晶体管的栅极被保持在一特定电势直到所述像素电容器两端的电势差变为所述阈值电压期间,所述像素电容器通过所述驱动晶体管被充电。
4.如权利要求1所述的像素电路,其中,所述采样晶体管被连接到所述采样晶体管的栅极的扫描线所切换。
5.如权利要求1所述的像素电路,其中,所述采样晶体管连接在所述驱动晶体管的源极与信号线之间,
其中,所述发光器件连接到所述驱动晶体管的源极。
6.一种像素电路,被设置在提供控制信号的行形式的扫描线和提供视频信号的列形式的信号线彼此交叉的部分处,并且至少包括采样晶体管、连接到所述采样晶体管的像素电容器、连接到所述像素电容器的驱动晶体管和连接到所述驱动晶体管的发光器件,
其中,在分配给所述扫描线的水平扫描周期期间,所述采样晶体管响应于从所述扫描线提供的所述控制信号导通,并且将从所述信号线提供的所述视频信号采样到所述像素电容器中,
其中,所述像素电容器响应于被采样的视频信号将输入电压施加到所述驱动晶体管的栅极,
其中,所述驱动晶体管在预定发光周期期间将根据所述输入电压的输出电流提供给所述发光器件,并且所述输出电流具有对所述驱动晶体管的沟道区域中的阈值电压的依赖性,并且
其中,通过从所述驱动晶体管提供的所述输出电流,所述发光器件按照根据所述视频信号的亮度发光,
所述像素电路的特征在于包括校正装置,该校正装置在所述水平扫描周期的一部分中操作,并且检测所述驱动晶体管的所述阈值电压,将所述阈值电压写入所述像素电容器中,以便消除所述输出电流对所述阈值电压的依赖性,
其中,所述校正装置在对所述像素电容器进行充电直到所述像素电容器两端的所述电势差变为所述阈值电压为止之前,将所述像素电容器两端的电势差设置为超过所述阈值电压。
7.如权利要求6所述的像素电路,特征在于,所述校正装置在所述采样晶体管导通并且所述像素电容器的一端被所述信号线保持在一特定电势的状态中在所述水平扫描周期期间工作,并且对所述像素电容器充电直到所述像素电容器的另一端与所述特定电势的电势差变为所述阈值电压为止。
8.如权利要求6所述的像素电路,特征在于,所述校正装置在所述水平扫描周期的前半部分中检测所述驱动晶体管的所述阈值电压并将所述阈值电压写入所述像素电容器中,
而所述采样晶体管在所述水平扫描周期的后半部分中将从所述信号线提供的所述视频信号采样到所述像素电容器中,
并且所述像素电容器在所述驱动晶体管的栅极和源极之间施加输入电压,所述输入电压是被采样的视频信号和被写入的阈值电压的总和,从而消除所述输出电流对所述阈值电压的依赖性。
9.如权利要求6所述的像素电路,特征在于,所述采样晶体管在所述水平扫描周期中所述信号线处于所述视频信号的电势的信号提供周期期间,将从所述信号线提供的所述视频信号采样到所述像素电容器中,
而所述校正装置在所述水平扫描周期中所述扫描线处于一特定电势的信号固定周期期间,检测所述驱动晶体管的所述阈值电压并将所述阈值电压写入所述像素电容器中。
10.如权利要求9所述的像素电路,特征在于,所述校正装置还在分配给其他扫描线的水平扫描周期中的信号固定周期中工作,并且在每个信号固定周期中以分时方式将所述像素电容器充电到所述阈值电压。
11.如权利要求10所述的像素电路,特征在于,所述信号固定周期是限定顺序分配给各条扫描线的各个水平扫描周期的水平消隐周期,
并且所述校正装置在每个水平消隐周期中以分时方式将所述像素电容器充电到所述阈值电压。
12.如权利要求10所述的像素电路,特征在于,在所述校正装置已在每个信号固定周期中对所述像素电容器充电后,在所述信号线被从所述特定电势切换到所述视频信号的电势之前,所述采样晶体管被关闭并且所述像素电容器在电气上与所述信号线断开。
13.如权利要求6所述的像素电路,特征在于,除了所述沟道区域中的所述阈值电压之外,所述驱动晶体管的输出电流还具有对载流子迁移率的依赖性,
并且所述校正装置在所述水平扫描周期的一部分中工作,在所述视频信号被采样的状态中从所述驱动晶体管获得所述输出电流,并且将所述输出电流负反馈到所述像素电容器来校正所述输入电压,以便消除所述输出电流对所述载流子迁移率的依赖性。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005-328334 | 2005-11-14 | ||
JP2005328334A JP5245195B2 (ja) | 2005-11-14 | 2005-11-14 | 画素回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006800424676A Division CN101310318B (zh) | 2005-11-14 | 2006-11-14 | 像素电路和显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101996578A true CN101996578A (zh) | 2011-03-30 |
CN101996578B CN101996578B (zh) | 2012-08-22 |
Family
ID=38023367
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010105186102A Active CN101996578B (zh) | 2005-11-14 | 2006-11-14 | 像素电路和显示装置 |
CN2006800424676A Active CN101310318B (zh) | 2005-11-14 | 2006-11-14 | 像素电路和显示装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006800424676A Active CN101310318B (zh) | 2005-11-14 | 2006-11-14 | 像素电路和显示装置 |
Country Status (6)
Country | Link |
---|---|
US (3) | US8654111B2 (zh) |
JP (1) | JP5245195B2 (zh) |
KR (1) | KR101346339B1 (zh) |
CN (2) | CN101996578B (zh) |
TW (1) | TW200731213A (zh) |
WO (1) | WO2007055376A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113760032A (zh) * | 2021-09-18 | 2021-12-07 | 普冉半导体(上海)股份有限公司 | 一种低功耗钳位电路 |
Families Citing this family (63)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI444967B (zh) | 2007-06-15 | 2014-07-11 | Panasonic Corp | Image display device |
JP5257075B2 (ja) | 2007-06-15 | 2013-08-07 | パナソニック株式会社 | 画像表示装置 |
EP2164061A4 (en) * | 2007-07-11 | 2011-07-06 | Sony Corp | DISPLAY DEVICE AND METHOD FOR CONTROLLING A DISPLAY DEVICE |
JP2009031620A (ja) * | 2007-07-30 | 2009-02-12 | Sony Corp | 表示装置及び表示装置の駆動方法 |
JP2009099777A (ja) * | 2007-10-17 | 2009-05-07 | Sony Corp | 表示装置と電子機器 |
JP5115180B2 (ja) * | 2007-12-21 | 2013-01-09 | ソニー株式会社 | 自発光型表示装置およびその駆動方法 |
JP2009244665A (ja) | 2008-03-31 | 2009-10-22 | Sony Corp | パネルおよび駆動制御方法 |
JP4780134B2 (ja) * | 2008-04-09 | 2011-09-28 | ソニー株式会社 | 画像表示装置及び画像表示装置の駆動方法 |
JP2010002498A (ja) * | 2008-06-18 | 2010-01-07 | Sony Corp | パネルおよび駆動制御方法 |
KR101509114B1 (ko) * | 2008-06-23 | 2015-04-08 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
JP2010008521A (ja) * | 2008-06-25 | 2010-01-14 | Sony Corp | 表示装置 |
KR20100009219A (ko) | 2008-07-18 | 2010-01-27 | 삼성모바일디스플레이주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
JP4640472B2 (ja) * | 2008-08-19 | 2011-03-02 | ソニー株式会社 | 表示装置、表示駆動方法 |
JP2010048866A (ja) * | 2008-08-19 | 2010-03-04 | Sony Corp | 表示装置、表示駆動方法 |
JP2010048865A (ja) * | 2008-08-19 | 2010-03-04 | Sony Corp | 表示装置、表示駆動方法 |
WO2010134263A1 (ja) * | 2009-05-22 | 2010-11-25 | パナソニック株式会社 | 表示装置及びその駆動方法 |
JP2011118020A (ja) | 2009-12-01 | 2011-06-16 | Sony Corp | 表示装置、表示駆動方法 |
JP2011145481A (ja) * | 2010-01-14 | 2011-07-28 | Sony Corp | 表示装置、表示駆動方法 |
JP5477004B2 (ja) | 2010-01-14 | 2014-04-23 | ソニー株式会社 | 表示装置、表示駆動方法 |
JP5532964B2 (ja) | 2010-01-28 | 2014-06-25 | ソニー株式会社 | 表示装置、表示駆動方法 |
KR101182238B1 (ko) * | 2010-06-28 | 2012-09-12 | 삼성디스플레이 주식회사 | 유기 발광 표시장치 및 그의 구동방법 |
KR101901354B1 (ko) * | 2011-11-22 | 2018-09-21 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 |
US9223138B2 (en) | 2011-12-23 | 2015-12-29 | Microsoft Technology Licensing, Llc | Pixel opacity for augmented reality |
US8917453B2 (en) | 2011-12-23 | 2014-12-23 | Microsoft Corporation | Reflective array waveguide |
US8638498B2 (en) | 2012-01-04 | 2014-01-28 | David D. Bohn | Eyebox adjustment for interpupillary distance |
US9606586B2 (en) | 2012-01-23 | 2017-03-28 | Microsoft Technology Licensing, Llc | Heat transfer device |
US9368546B2 (en) | 2012-02-15 | 2016-06-14 | Microsoft Technology Licensing, Llc | Imaging structure with embedded light sources |
US9779643B2 (en) * | 2012-02-15 | 2017-10-03 | Microsoft Technology Licensing, Llc | Imaging structure emitter configurations |
US9726887B2 (en) | 2012-02-15 | 2017-08-08 | Microsoft Technology Licensing, Llc | Imaging structure color conversion |
US9297996B2 (en) | 2012-02-15 | 2016-03-29 | Microsoft Technology Licensing, Llc | Laser illumination scanning |
US9578318B2 (en) | 2012-03-14 | 2017-02-21 | Microsoft Technology Licensing, Llc | Imaging structure emitter calibration |
US11068049B2 (en) | 2012-03-23 | 2021-07-20 | Microsoft Technology Licensing, Llc | Light guide display and field of view |
US10191515B2 (en) | 2012-03-28 | 2019-01-29 | Microsoft Technology Licensing, Llc | Mobile device light guide display |
US9558590B2 (en) | 2012-03-28 | 2017-01-31 | Microsoft Technology Licensing, Llc | Augmented reality light guide display |
US9717981B2 (en) | 2012-04-05 | 2017-08-01 | Microsoft Technology Licensing, Llc | Augmented reality and physical games |
CN103424903B (zh) * | 2012-05-16 | 2016-02-24 | 群康科技(深圳)有限公司 | 显示器与像素驱动方法 |
JP2013240002A (ja) | 2012-05-17 | 2013-11-28 | Sony Corp | 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器 |
US10502876B2 (en) | 2012-05-22 | 2019-12-10 | Microsoft Technology Licensing, Llc | Waveguide optics focus elements |
US8989535B2 (en) | 2012-06-04 | 2015-03-24 | Microsoft Technology Licensing, Llc | Multiple waveguide imaging structure |
JP5423859B2 (ja) * | 2012-10-15 | 2014-02-19 | ソニー株式会社 | 自発光型表示装置およびその駆動方法 |
US10192358B2 (en) | 2012-12-20 | 2019-01-29 | Microsoft Technology Licensing, Llc | Auto-stereoscopic augmented reality display |
KR102007370B1 (ko) * | 2012-12-24 | 2019-08-06 | 엘지디스플레이 주식회사 | 유기 발광 디스플레이 장치와 이의 구동 방법 |
KR102187835B1 (ko) * | 2013-10-17 | 2020-12-07 | 엘지디스플레이 주식회사 | 유기 발광 다이오드 표시장치 및 그 구동 방법 |
CN103943067B (zh) | 2014-03-31 | 2017-04-12 | 京东方科技集团股份有限公司 | 一种像素电路及其驱动方法、显示装置 |
US9304235B2 (en) | 2014-07-30 | 2016-04-05 | Microsoft Technology Licensing, Llc | Microfabrication |
US10254942B2 (en) | 2014-07-31 | 2019-04-09 | Microsoft Technology Licensing, Llc | Adaptive sizing and positioning of application windows |
US10592080B2 (en) | 2014-07-31 | 2020-03-17 | Microsoft Technology Licensing, Llc | Assisted presentation of application windows |
US10678412B2 (en) | 2014-07-31 | 2020-06-09 | Microsoft Technology Licensing, Llc | Dynamic joint dividers for application windows |
CN107148646A (zh) * | 2014-11-04 | 2017-09-08 | 索尼公司 | 显示设备、用于驱动显示设备的方法与电子装置 |
US11086216B2 (en) | 2015-02-09 | 2021-08-10 | Microsoft Technology Licensing, Llc | Generating electronic components |
US9429692B1 (en) | 2015-02-09 | 2016-08-30 | Microsoft Technology Licensing, Llc | Optical components |
US9423360B1 (en) | 2015-02-09 | 2016-08-23 | Microsoft Technology Licensing, Llc | Optical components |
US10317677B2 (en) | 2015-02-09 | 2019-06-11 | Microsoft Technology Licensing, Llc | Display system |
US9513480B2 (en) | 2015-02-09 | 2016-12-06 | Microsoft Technology Licensing, Llc | Waveguide |
US10018844B2 (en) | 2015-02-09 | 2018-07-10 | Microsoft Technology Licensing, Llc | Wearable image display system |
US9372347B1 (en) | 2015-02-09 | 2016-06-21 | Microsoft Technology Licensing, Llc | Display system |
US9535253B2 (en) | 2015-02-09 | 2017-01-03 | Microsoft Technology Licensing, Llc | Display system |
US9827209B2 (en) | 2015-02-09 | 2017-11-28 | Microsoft Technology Licensing, Llc | Display system |
KR20180004370A (ko) | 2016-07-01 | 2018-01-11 | 삼성디스플레이 주식회사 | 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치 |
US10366674B1 (en) * | 2016-12-27 | 2019-07-30 | Facebook Technologies, Llc | Display calibration in electronic displays |
KR20200102607A (ko) * | 2019-02-21 | 2020-09-01 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
US10909923B2 (en) | 2019-05-07 | 2021-02-02 | Samsung Display Co., Ltd. | Pixel circuit and display device including the same |
JP6923015B2 (ja) | 2020-01-17 | 2021-08-18 | セイコーエプソン株式会社 | 表示装置および電子機器 |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9923261D0 (en) * | 1999-10-02 | 1999-12-08 | Koninkl Philips Electronics Nv | Active matrix electroluminescent display device |
GB0008019D0 (en) | 2000-03-31 | 2000-05-17 | Koninkl Philips Electronics Nv | Display device having current-addressed pixels |
TW522454B (en) * | 2000-06-22 | 2003-03-01 | Semiconductor Energy Lab | Display device |
JP2002202255A (ja) | 2000-12-27 | 2002-07-19 | Sumitomo Chem Co Ltd | 赤外自動分析システム、赤外自動分析方法およびその為の装置 |
US6897843B2 (en) | 2001-07-14 | 2005-05-24 | Koninklijke Philips Electronics N.V. | Active matrix display devices |
US7456810B2 (en) * | 2001-10-26 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and driving method thereof |
JP2003150107A (ja) * | 2001-11-09 | 2003-05-23 | Sharp Corp | 表示装置およびその駆動方法 |
JP3800404B2 (ja) * | 2001-12-19 | 2006-07-26 | 株式会社日立製作所 | 画像表示装置 |
US7876294B2 (en) * | 2002-03-05 | 2011-01-25 | Nec Corporation | Image display and its control method |
JP3750616B2 (ja) | 2002-03-05 | 2006-03-01 | 日本電気株式会社 | 画像表示装置及び該画像表示装置に用いられる制御方法 |
JP3613253B2 (ja) * | 2002-03-14 | 2005-01-26 | 日本電気株式会社 | 電流制御素子の駆動回路及び画像表示装置 |
KR100870004B1 (ko) * | 2002-03-08 | 2008-11-21 | 삼성전자주식회사 | 유기 전계발광 표시 장치와 그 구동 방법 |
JP3832415B2 (ja) | 2002-10-11 | 2006-10-11 | ソニー株式会社 | アクティブマトリクス型表示装置 |
KR100490622B1 (ko) * | 2003-01-21 | 2005-05-17 | 삼성에스디아이 주식회사 | 유기 전계발광 표시장치 및 그 구동방법과 픽셀회로 |
JP3950845B2 (ja) * | 2003-03-07 | 2007-08-01 | キヤノン株式会社 | 駆動回路及びその評価方法 |
JP4197287B2 (ja) | 2003-03-28 | 2008-12-17 | シャープ株式会社 | 表示装置 |
JP3912313B2 (ja) * | 2003-03-31 | 2007-05-09 | セイコーエプソン株式会社 | 画素回路、電気光学装置および電子機器 |
JP4484451B2 (ja) | 2003-05-16 | 2010-06-16 | 奇美電子股▲ふん▼有限公司 | 画像表示装置 |
JP4049037B2 (ja) | 2003-06-30 | 2008-02-20 | ソニー株式会社 | 表示装置およびその駆動方法 |
JP4608999B2 (ja) | 2003-08-29 | 2011-01-12 | セイコーエプソン株式会社 | 電子回路の駆動方法、電子回路、電子装置、電気光学装置、電子機器および電子装置の駆動方法 |
JP2005172917A (ja) * | 2003-12-08 | 2005-06-30 | Sony Corp | ディスプレイ装置及びディスプレイ装置の駆動方法 |
JP4501429B2 (ja) * | 2004-01-05 | 2010-07-14 | ソニー株式会社 | 画素回路及び表示装置 |
JP4547605B2 (ja) * | 2004-01-19 | 2010-09-22 | ソニー株式会社 | 表示装置及びその駆動方法 |
US7502000B2 (en) * | 2004-02-12 | 2009-03-10 | Canon Kabushiki Kaisha | Drive circuit and image forming apparatus using the same |
JP4665424B2 (ja) | 2004-04-08 | 2011-04-06 | ソニー株式会社 | 表示装置及びその駆動方法 |
JP4393980B2 (ja) * | 2004-06-14 | 2010-01-06 | シャープ株式会社 | 表示装置 |
JP4889205B2 (ja) * | 2004-06-30 | 2012-03-07 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | アクティブマトリクス型表示装置 |
JP5017773B2 (ja) * | 2004-09-17 | 2012-09-05 | ソニー株式会社 | 画素回路及び表示装置とこれらの駆動方法 |
JP5015428B2 (ja) | 2005-03-17 | 2012-08-29 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | 表示装置 |
JP4240068B2 (ja) * | 2006-06-30 | 2009-03-18 | ソニー株式会社 | 表示装置及びその駆動方法 |
JP5152094B2 (ja) | 2009-04-24 | 2013-02-27 | ソニー株式会社 | 画素回路及び画素回路の駆動方法、並びに、表示装置及び表示装置の駆動方法 |
-
2005
- 2005-11-14 JP JP2005328334A patent/JP5245195B2/ja active Active
-
2006
- 2006-11-14 US US11/992,967 patent/US8654111B2/en not_active Expired - Fee Related
- 2006-11-14 WO PCT/JP2006/322653 patent/WO2007055376A1/ja active Application Filing
- 2006-11-14 CN CN2010105186102A patent/CN101996578B/zh active Active
- 2006-11-14 TW TW095142200A patent/TW200731213A/zh not_active IP Right Cessation
- 2006-11-14 CN CN2006800424676A patent/CN101310318B/zh active Active
- 2006-11-14 KR KR1020087008509A patent/KR101346339B1/ko active IP Right Grant
-
2013
- 2013-11-22 US US14/087,335 patent/US10410585B2/en active Active
-
2019
- 2019-02-19 US US16/279,515 patent/US11170721B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113760032A (zh) * | 2021-09-18 | 2021-12-07 | 普冉半导体(上海)股份有限公司 | 一种低功耗钳位电路 |
Also Published As
Publication number | Publication date |
---|---|
JP2007133282A (ja) | 2007-05-31 |
US11170721B2 (en) | 2021-11-09 |
KR20080072819A (ko) | 2008-08-07 |
US20190180697A1 (en) | 2019-06-13 |
US20090251493A1 (en) | 2009-10-08 |
CN101996578B (zh) | 2012-08-22 |
WO2007055376A1 (ja) | 2007-05-18 |
TWI358708B (zh) | 2012-02-21 |
TW200731213A (en) | 2007-08-16 |
CN101310318A (zh) | 2008-11-19 |
US20140078130A1 (en) | 2014-03-20 |
US10410585B2 (en) | 2019-09-10 |
KR101346339B1 (ko) | 2014-01-02 |
CN101310318B (zh) | 2010-12-15 |
US8654111B2 (en) | 2014-02-18 |
JP5245195B2 (ja) | 2013-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101310318B (zh) | 像素电路和显示装置 | |
US10276102B2 (en) | Pixel circuit, active matrix apparatus and display apparatus | |
CN100524416C (zh) | 像素电路、有源矩阵装置和显示装置 | |
CN101251977B (zh) | 显示装置、显示装置驱动方法、以及电子设备 | |
CN100583212C (zh) | 图像显示装置 | |
US8432389B2 (en) | Panel and driving controlling method | |
US8471838B2 (en) | Pixel circuit having a light detection element, display apparatus, and driving method for correcting threshold and mobility for light detection element of pixel circuit | |
JP4983018B2 (ja) | 表示装置及びその駆動方法 | |
TWI428885B (zh) | 面板及驅動控制方法 | |
JP2008233651A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2007133284A (ja) | 表示装置及びその駆動方法 | |
JP2007140318A (ja) | 画素回路 | |
CN100594535C (zh) | 显示设备、其驱动方法以及电子设备 | |
US8094146B2 (en) | Driving method for pixel circuit and display apparatus | |
JP2006023515A (ja) | 画素回路及、アクティブマトリクス装置及び表示装置 | |
JP2009163275A (ja) | 画素回路及び画素回路の駆動方法、並びに、表示装置及び表示装置の駆動方法 | |
JP2008026468A (ja) | 画像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |