CN101996552A - 输出缓冲电路、放大器装置及显示装置 - Google Patents

Abstract

本发明涉及一种输出缓冲电路、放大器装置及显示装置。所述输出缓冲电路包括第一放大电路及第二放大电路，所述第一放大电路包含第一输入级及第一输出级，所述第一输入级及所述第一输出级电耦接于第一电压源及第二电压源之间，其中第二电压源的电压值低于第一电压源的电压值。第一放大电路在放电期间，一个辅助放电单元从第一输出节点至第一中间电压源提供放电电流。所述第二放大电路包含第二输入级及第二输出级，所述第二输入级及所述第二输出级电耦接于所述第一电压源及所述第二电压源之间，其中第二电压源的电压值低于第一电压源的电压值。第二放大电路在充电期间，一个辅助充电单元从第二中间电压源至第二输出节点提供充电电流。所述第一、第二放大电路可降低动态功率损耗，因此降低整体功率损耗。

Description

输出缓冲电路、放大器装置及显示装置

技术领域

本发明涉及一种显示装置，尤其涉及一种驱动装置、放大器装置及显示装置的输出缓冲电路。

背景技术

一般来说，显示系统的源极驱动芯片包含数百种源极驱动电路，而每一源极驱动电路负责驱动显示系统的面板的至少一条源极线。单一的源极驱动电路的功率损耗因而对整个源极驱动芯片产生很大的冲击。一个源极驱动电路一般包含一个输出缓冲电路，而该输出缓冲电路对于该源极驱动电路的整体功率损耗及运作速度的影响占了很大部分，对于一个可携式电子产品，消耗较少功率的输出缓冲电路能够延长电池的寿命。另一方面，由于大尺寸的面板相对伴随着面板负载以及精密的系统规格，所以功率损耗经常值得考虑，功率损耗造成源极驱动芯片过热以及减短源极驱动芯片的寿命。一个能解决过热问题以及延长源极驱动芯片寿命的低功率输出驱动电路是值得获得的，因此，在当前的设计趋势下，低功率输出驱动电路变成主流。

图1乃公知源极驱动装置的示意图，在图1中，源极驱动电路100包含一个输出缓冲电路102以及一个开关电路104。该输出缓冲电路102包含第一放大电路110以及第二放大电路120。典型地，该第一放大电路110包含输入级(图中未示出)，该输入级用以接收第一输入信号SI1，以及输出级(图中未示出)，该输出级用以提供第一输出信号SO1。该输入级及该输出级耦接于第一电压源VDDA以及第二电压源VSSA之间，其中第二电压源低于第一电压源。相似地，该第二放大电路120典型地包含输入级(图中未示出)，该输入级用以接收第二输入信号SI2，以及输出级(图中未示出)，该输出级用以提供第二输出信号SO2。同样地，该第二放大电路120的输入级及输出级耦接于该第一电压源VDDA以及该第二电压源VSSA之间。因此，在输出电压的范围在VDDA至VSSA期间，该第一放大电路110及该第二放大电路120均能驱动显示面板。开关电路104包含第一开关SW1以及第二开关SW2，该第一开关SW1及该第二开关SW2能被切换，以致于该第一放大电路110及该第二放大电路120能够选择地驱动显示面板的不同的源极线。

基于上述的理由，降低目前输出缓冲电路的总功率损耗，特别是在充放电过程中的动态功率损耗，考虑其他需求例如足够的显示面板驱动能力，简化设计及制造，及/或电路结构及操作的其他特征，已变为一个重要的开发议题。

发明内容

本发明涉及一种用于驱动装置、放大器装置以及显示装置的输出缓冲电路，其可降低动态功率损耗。

为了达到上述的目的，本发明提供一种输出缓冲电路，其用于显示装置的驱动装置中，该输出缓冲电路包括：第一放大电路及第二放大电路，其中该第一放大电路包含：第一输入级，该第一输入级耦接于第一电压源以及第二电压源之间，该第二电压源的电压值低于该第一电压源的电压值；第一输出级，该第一输出级耦接于该第一电压源及该第二电压源，该第一输出级具有第一输出节点；及辅助放电单元，该辅助放电单元耦接于该第一输出节点以及第一中间电压源之间，该第一中间电压源的电压值高于该第二电压源的电压值，其中在该第一放大电路进行放电操作时，该辅助放电单元提供从该第一输出节点流至该第一中间电压源的放电电流；以及该第二放大电路包含：第二输入级，该第二输入级耦接于该第一电压源及该第二电压源之间；第二输出级，该第二输出级耦接于该第一电压源及该第二电压源之间，该第二输出级具有第二输出节点；及辅助充电单元，该辅助充电单元耦接于该第二输出节点以及第二中间电压源之间，该第二中间电压源的电压值低于该第一电压源的电压值，其中在该第二放大电路进行充电操作时，该辅助充电单元提供从该第二中间电压源流至该第二输出节点的充电电流。

本发明另提供一种输出缓冲电路，其用于显示装置的驱动装置中，该输出缓冲电路包括：第一放大电路及第二放大电路，其中该第一放大电路包含：第一输入级，该第一输入级耦接于第一电压源以及第二电压源之间，该第二电压源的电压值低于该第一电压源的电压值；第一输出级，该第一输出级具有第一放电路径以及第一充电路径，其中该第一放电路径耦接于第一输出节点及第一中间电压源之间，该第一中间电压源的电压值高于该第二电压源的电压值，该第一充电路径耦接于该第一输出节点以及该第一电压源之间；以及该第二放大电路包含：第二输入级，该第二输入级耦接于该第一电压源及该第二电压源之间；第二输出级，该第二输出级具有第二充电路径以及第二放电路径，其中该第二充电路径耦接于第二输出节点及第二中间电压源之间，该第二中间电压源的电压值低于该第一电压源的电压值，该第二放电路径耦接于该第二输出节点以及该第二电压源之间。

关于本发明其他特征及其他实施例将详细描述于本发明的实施方式中。

附图说明

图1为公知源极驱动装置的示意图；

图2为本发明源极驱动装置的实施例的示意图；

图3A为本发明第一放大电路的实施例的示意图；

图3B为本发明第二放大电路的实施例的示意图；

图4A为图3A的电路图；

图4B为图3B的电路图；

图5A为本发明第一放大电路的第二实施例的示意图；

图5B为本发明第二放大电路的第二实施例的示意图；

图6A为图5A的电路图；

图6B为图5B的电路图；以及

图7为使用图2的源极驱动装置的显示装置的实施例的示意图。

具体实施方式

图2为本发明源极驱动装置的实施例的示意图，如图2所示，一个源极驱动装置200装配于显示面板201而用以驱动该显示面板201，且包含输出缓冲电路202及开关电路204。

该输出缓冲电路202包含第一放大电路210及第二放大电路220。该第一放大电路210可接收第一输入信号SI1，该第一输入信号SI1例如可来自D/A转换器(图中未示出)，且依据该第一输入信号SI1，而提供第一输出信号SO1’以用来驱动该显示面板201。相似地，该第二放大电路220接收第二输入信号SI2，然后依据该第二输入信号SI2，而提供第二输出信号SO2’以用来驱动该显示面板201。

该开关电路204控制该第一放大电路210、该第二放大电路220及该显示面板201之间的耦合关系。本发明的其中一个实施例中，该第一放大电路210用来输出该第一输出信号SO1’，第一电压源VDDA及第二电压源VSSA的电压值分别为VDDA及VSSA，VSSA小于VDDA，该第一输出信号SO1’为正极性且电压范围为VDDA至(VDDA+VSSA)/2。该第二放大电路220用以输出该第二输出信号SO2’，该第二输出信号SO2’为负极性且电压范围为(VDDA+VSSA)/2至VSSA。举其中一个例子，该开关电路204可采用多功器(multiplexer)来实现，该多功器包含第一开关SW1以及第二开关SW2，通过切换该第一开关SW1以及该第二开关SW2，以至于让第一输出信号SO1’及第二输出信号SO2’通过第一开关SW1以及该第二开关SW2，而得以分别驱动该显示面板201的不同的源极线。

该第一放大电路210与图1所示的源极驱动装置100的第一放大电路110相比较，该第一放大电路210不仅耦接于该第一电压源以及该第二电压源，而且也耦接于第一中间电压源VCA1，该第一中间电压源的电压值为VCA1。VCA1最好高于VSSA而介于VSSA至VDDA之间，VCA1若在VDDA与一个等于或小于(VDDA+VSSA)/2的电压值之间则更好。基于如此的电压分配，在放电运作时，该第一放大电路210使该显示面板201放电至该第一中间电压源VCA1的位准，而不是第二电压源VSSA的位准。换句话说，该第一放大电路210可提供从该显示面板210流动至该第一中间电压源VCA1的放电电流，而不是流动至该第二电压源VSSA。由结果得知，该第一放大电路210的输出电压范围比较小而导致相较于图1的第一放大电路110而言，具有较小的动态功率损耗。至于更细节的技术将在之后的两个不同的实施例(图3A及图5A)来表示。

相似地，该第二放大电路220与图一的第二放大电路120相较，该第二放大电路220不仅耦接于该第一电压源VDDA及该第二电压源VSSA之间，而且也耦接于第二中间电压源VCA2。该第二中间电压源VCA2的电压位准最好低于该第一电压源VDDA的电压位准，即表示最好介于VSSA～VDDA之间。如果电压位准在VSSA至一个等于或大于(VDDA+VSSA)/2的电压值之间，则更好。至于更佳的实施例，该第一中间电压源VCA1及该第二中间电压源VCA2的电压值均等于(VDDA+VSSA)/2。举例来说，该第一放大电路210及该第二放大电路220的输出级可产生相同电压值，该相同电压值为(VDDA+VSSA)/2。通过如此电压的分配，在充电期间，该第二放大电路220提供该显示面板201充电路径，该充电路径从该第二中间电压源VCA2(不同于图1从第一电压源VDDA)至该第二电压源VSSA。由结果看来，该第二放大电路220相较于图1的第二放大电路120而言，具有较小的输出电压范围而导致具有较小的动态功率损耗。至于其他细节技术将阐释于图3B及图5B所示的两个不同的实施例。

因为该第一放大电路210的放电过程以及该第二放大电路220的充电过程所产生的动态功率损耗可降低，所以该源极驱动装置200的总功率损耗相较于图1的源极驱动装置100也降低了。

值得一提的是，该输出缓冲电路202及该开关电路204除了用来驱动显示面板外，用来驱动其他装置亦可能。

此外，该第一放大电路210及该第二放大电路220可为单位增益放大器、或反相放大器等等。

图3A及图3B分别揭示图2的第一放大电路210及第二放大电路220的实施例。参阅图3A，该第一放大电路210包含第一输入级312(“AV11”)、第一输出级314(“AV12”)、及辅助放电单元316。

该第一输入级312耦接于第一电压源VDDA及第二电压源VSSA之间，该第二电压源VSSA的电压值小于该第一电压源VDDA的电压值，而该第一输入级312包含非反相输入节点以及反相输入节点。该第一放大电路210可为单位增益放大器，该非反相输入节点以及该反相输入节点分别耦接于该第一输入信号SI1及该第一输出信号SO1’。

反应来自该第一输入级312的信号，该第一输出级314的第一输出节点O1输出该第一输出信号SO1’以驱动该显示面板。该第一输出级314耦接于该第一电压源VDDA及该第二电压源VSSA之间。此外，该第一输出级314包含充电路径(图中未示出)，而该充电路径在该第一放大电路210的充电过程中被激活，以至于允许充电电流流经该充电路径，从该第一电压源VDDA流动至该显示面板而用来对显示面板充电。有一些实施例，该第一输出级314还包含放电路径(图中未示出)，而该放电路径在该第一放大电路210的放电过程中被激活，以至于允许放电电流流经该放电路径，从该显示面板流动至电压值较低的第二电压源VSSA而用来对显示面板放电。

该辅助放电单元316耦接于该第一输出节点O1及第一中间电压源VCA1之间，该第一中间电压源VCA1的电压值高于该第二电压源VSSA。在该第一放大电路210的放电操作期间，该辅助放电单元316可提供从该第一输出节点流动至该第一中间电压源VCA1的放电电流。

在实施例中，该辅助放电单元316包含控制电路3161以及放电路径3162，该放电路径3162耦接于该第一输出节点O1及该第一中间电压源VCA1之间。该放电路径3162通过该控制电路3161被激活或不被激活。当该第一放大电路210处于动态放电状态时，该控制电路3161将激活该放电路径3162，而放电电流可从该显示面板流向该第一中间电压源VCA1以用来对该显示面板做放电。更好地，在第一放大电路210处于静态或动态充电状态时，该放电路径3162将不被该控制电路3161所激活，来避免不必要的功率损耗。举例来说，该放电路径3162包含NMOS晶体管Maa，该NMOS晶体管Maa具有栅极，该栅极被来自控制电路3161的控制信号Sctrl_1所控制。通过该第一输出级314以及该辅助放电单元316分别负责充电操作及放电操作，而该第一放大电路210的第一输出电压值乃介于该第一中间电压源VCA1的电压值及该第一电压源VDDA的电压值之间，以驱动该显示面板。

因为该第一放大电路210的放电路径被约束于该第一中间电压源VCA1及该第一电压源VDDA之间，故有助于功率损耗的降低。

参阅图3B，该第二放大电路220包含第二输入级322(“AV21”)、第二输出级324(“AV22”)、及辅助充电单元326。

该第二输入级322耦接于该第一电压源VDDA及该第二电压源VSSA之间，且包含非反相输入节点以及反相输入节点。在实施例中，其中该第二放大电路220为单位增益放大器，该非反相输入节点及该反向输入节点分别耦合于该第二输入信号SI2及该第二输出信号SO2’。

反应来自该第二输入级322的信号，该第二输出级324的第二输出节点O2可提供该第二输出信号SO2’来驱动该显示面板。该第二输出级324耦接于该第一电压源VDDA及该第二电压源VSSA之间。此外，该第二输出级324包含放电路径(图中未示出)，当该第二放大电路220处于放电期间，该放电路径将被激活，以至于允许放电电流从该显示面板通过该第二输出级324而流至电压较低的该第二电压源VSSA，通过对该显示面板放电。在一些实施例中，该第一输出级314包含充电路径(图中未示出)，当该第二放大电路220进行充电期间，该充电路径将被激活，以至于允许充电电流从该第一电压源VDDA通过该第一输出级314而流至该显示面板，来达到对该显示面板充电。

该辅助充电单元326耦接于该第二输出节点O2以及第二中间电压源VCA2之间，其中该第二中间电压源VCA2的电压值小于该第一电压源VDDA。当该第二放大电路220进行充电时，该辅助充电单元326提供充电电流，该充电电流从该第二中间电压源VCA2往该第二输出节点O2流动。

在实施例中，该辅助充电单元326包含控制电路3261及充电路径3262，而该充电路径3262耦接于该第二输出节点O2及该第二中间电压源VCA2。该充电路径3262可被该控制电路3261激活或不激活。当该第二放大电路220处于动态充电过程，该控制电路3261将激活该充电路径3262，而充电电流将从该第二中间电压源VCA2流经该充电路径3262而流至该显示面板以对该显示面板充电。更好地，当该第二放大电路220处于静态或动态放电期间，该充电路径3262将不被激活，来避免不必要的功率损耗。举例来说，该充电路径3262包含PMOS晶体管MAA，而该PMOS晶体管MAA具有栅极，而该栅极被来自该控制电路3261的控制信号Sctrl_2所控制。通过第二输出级324及该辅助充电单元326分别负责放电操作及充电操作，而该第二放大电路220的第二输出电压值乃介于该第二中间电压源VCA2的电压值以及该第二电压源VSSA的电压值之间，以驱动该显示面板。

因为该第二放大电路220的充电路径被约束于该第二中间电压源VCA2以及该第二电压源VSSA之间，故有助于功率损耗的降低。

图4A及图4B分别揭示图3A及图3B的电路图。参阅图4A，该第一放大电路210的第一输入级312包含差分对，该差分对接收差分信号(该第一输入信号SI1及该第一输出信号SO1’)，且在节点P1提供输出电压VP1至该第一输出级314及该控制电路3161。

在实施例中，该差分对包含二个NMOS晶体管M2、M3，该二NMOS晶体管共接于电流源，而该电流源提供偏压电流IB，而该二NMOS晶体管M2、M3的漏极连接于主动负载。在实施例中，该电流源可包含NMOS晶体管M1，而该NMOS晶体管M1具有连接偏压电压VB的栅极，而该NMOS晶体管M1的源极则连接于该第二电压源VSSA，而该NMOS晶体管M1的漏极则连接于该二NMOS晶体管M2、M3的源极。在实施例中，该主动负载可包含二个PMOS晶体管M4、M5，而该二PMOS晶体管M4、M5的源极连接于该第一电压源VDDA，而PMOS晶体管M4、M5的栅极连接在一起，而PMOS晶体管M4、M5的漏极连接于NMOS晶体管M2、M3的漏极。

该第一输出级314反应该第一输入级312的输出电压VP1以驱动显示面板。在实施例中，该第一输出级314包含一对互补驱动晶体管M6、M7，该对互补驱动晶体管M6、M7串联于该第一电压源VDDA及该第二电压源VSSA之间。更特别地，该晶体管M7的栅极可接收该输出电压VP1，该晶体管M6的栅极可接收该偏压电压VB，该二晶体管M6、M7的漏极共接于第一输出节点O1，该第一输出节点O1允许第一输出信号SO1’通过。

在实施例中，该控制电路3161包含二PMOS晶体管M1a、M2a、以及NMOS晶体管M3a，而该二PMOS晶体管M1a、M2a、以及该NMOS晶体管M3a乃串联于该第一电压源VDDA及该第一输入级312的节点P3之间。该PMOS晶体管M1a的栅极及该NMOS晶体管M3a的栅极分别耦接于该PMOS晶体管M5的栅极以及该NMOS晶体管M3a的栅极。

此外，该控制电路3161也包含PMOS晶体管M1b以及NMOS晶体管M2b，该PMOS晶体管M1b以及该NMOS晶体管M2b串联于该第一电压源VDDA及该第二电压源VSSA之间。该PMOS晶体管M1b的栅极被该输出电压VP1所控制，而该NMOS晶体管M2b的栅极被来自第一输入级312的偏压电压VB所控制。该PMOS晶体管M1b的漏极及该NMOS晶体管M2b的漏极与该PMOS晶体管M2a的栅极连接在一起。节点P2耦接于该放电路径3162。该控制电路3161可依据来自第一输入级212的输出电压VP1进行运作，达到通过节点P2的电压VP2来控制该放电路径3162。

在实施例中，该放电路径3162包含放电用的NMOS晶体管Maa，该NMOS晶体管Maa的漏极及源极分别连接于该第一输出节点O1及该第一中间电压源VCA1，至于栅极则被该控制电路3161所控制。

以下阐述该第一放大电路210的放电过程。当该第一输出信号SO1’的位准高于该第一输入信号的位准，在第一输入级312中的偏压电流IB将首先流过PMOS晶体管M4及NMOS晶体管M2，以拉升节点P1的输出电压VP1。相应地，当NMOS晶体管M6被激活时，在第一输出级314中的PMOS晶体管M7的连接于节点P1的栅极将不被激活至更高的位准。

同时，在控制电路3161中，该PMOS晶体管M1b也被该输出电压VP1激活。从结果看来，PMOS晶体管M2a的栅极电压被拉低，反而控制电路3161的输出电压VP2被拉高。反应该输出电压VP2的上升，放电用的NMOS晶体管Maa在放电路径3161中将被激活。从结果看来，放电电流从该显示面板流经NMOS晶体管Maa，最后流向该第一中间电压源VCA1，反之另一放电电流从该显示面板流经NMOS晶体管M6，最后流向电压较低的第二电压源VSSA。因此，该第一输出信号SO1’的位准被拉低。更好地，为了有效降低功率损耗，流经NMOS晶体管Maa的放电电流可设定为非常大于流经NMOS晶体管M6的放电电流(例如数百倍)。

相反地，该第一放大电路210的充电过程将在以下做阐述。当该第一输出信号SO1’的位准低于该第一输入信号SI1的位准，该第一放大电路210的充电过程的进行乃相反于上述该第一放大电路210的放电过程。相应地，在第一输出级314中，当NMOS晶体管M6不被激活至高位准时，PMOS晶体管M7将被激活。同样地，来自控制电路3161的输出电压VP2使得放电路径3162中的NMOS晶体管Maa保持不被激活。从结果看来，充电电流可从该第一电压源VDDA，流经由PMOS晶体管M7所形成的充电路径，最后流向该显示面板。从结果看来，该第一输出信号SO1’被拉升。

由于该第一放大电路210的充电路径被约束于该第一中间电压源VCA1以及该第一电压源VDDA之间，故来自第一放大电路210的第一输出电压被降低至较小的范围，由结果得知，动态功率损耗被非常地降低。

参阅图4B，该第二放大电路220的结构及运作相似于图4A的第一放大电路210，其中主要的不同在于，所有的PMOS晶体管及NMOS晶体管相互交换。此外，该第一电压源VDDA及该第二电压源VSSA的位置交换，且该第一中间电压源VCA1被取代为该第二中间电压源VCA2。在此实施例中，PMOS晶体管MAA可作为充电路径3262，因此，在充电过程中，充电电流可从该第二中间电压源VCA2流动至该显示面板。

由于该第二放大电路220的充电路径被约束于该第二中间电压源VCA2以及该第二电压源VSSA之间，故来自第二放大电路220的第二输出电压将较小，结果造成动态功率损耗非常地减低。

图5A及图5B揭示该第一放大电路210及该第二放大电路220的第二实施例。不同于图3A及图3B的第一实施例，第二实施例不包含任何辅助放电/充电单元316/326。

参阅图5A，该第一放大电路210包含第一输入级512及第一输出级514。该第一输入级512耦接于第一电压源VDDA及第二电压源VSSA，而该第二电压源VSSA的电压值小于该第一电压源VDDA的电压值。该第一输入级512的运作类似图3A所揭示的第一输入级312。

该第一输出级514包含放电路径5141以及充电路径5142，该放电路径5141耦接于第一输出节点O1及第一中间电压源VCA1，而该充电路径5142耦接于该第一电压源VDDA及该第一输出节点O1。该第一输出级514的第一输出电压介于该第一中间电压源VCA1的电压值以及该第一电压源VDDA的电压值之间，来用以驱动显示面板。

该第一输出电压的范围约束于该第一中间电压源VCA1的电压值以及该第一电压源VDDA的电压值之间，乃小于图1所揭示第一放大电路110的输出电压范围，从结果看来，该第一放大电路210在动态放电过程中所产生的功率损耗较少。

不同于图3A揭示使用辅助放电单元316来降低功率损耗，图5A揭示第一放大电路210通过第一输出级514中的放电路径5141，一样可达到降低功率损耗的效果。

参阅图5B，该第二放大电路220包含第一输入级522及第二输出级524，该第二输入级522耦接于该第一电压源VDDA及该第二电压源VSSA，而其运作方式类似图3B所揭示的第二输入级522。

该第二输出级524包含放电路径5241以及充电路径5242，该放电路径5241耦接于第二输出节点O2及该第二电压源VSSA，而该充电路径5242耦接于第二中间电压源VCA2及该第二输出节点O2。该第二输出级524的第二输出电压介于该第二中间电压源VCA2的电压值以及该第二电压源VSSA的电压值之间，来用以驱动显示面板。

由于具有较小的第二输出电压，所以该第二放大电路220在充电过程中所产生的功率损耗将变小。值得一提的是，不同于图3B所示的通过在第二输出级324外装设辅助充电单元216来节省功率的第二放大电路220，图5B所示的第二放大电路220乃通过第二输出级524的充电路径5242，一样可达到降低在放电过程中所产生的功率损耗的效果。

图6A及图6B分别揭露图5A及图5B的详细电路图。参阅图6A所示的第一放大电路210，第一输入级512包含接收差分信号的差分对，差分信号为第一输入信号SI1及第一输出信号SO1’，而该第一输出级514的节点P1、P2分别具有输出电压VP1、VP2。

在实施例中，差分放大器包含二个NMOS晶体管M2、M3，NMOS晶体管M2、M3的栅极接收差分信号，NMOS晶体管M2、M3的源极与电流源共接在一起，而该电流源提供偏压电流IB，而NMOS晶体管M2、M3的漏极连接于第一、二主动负载。该电流源包含NMOS晶体管M1，而NMOS晶体管M1的栅极连接于偏压电压VB。该第一主动负载包含一对PMOS晶体管M4、M6，而第二主动负载包含一对PMOS晶体管M5、M8。此外，该第一、二主动负载耦接于该第一电压源VDDA及第三主动负载之间，其中该第三主动负载耦接于第二电压源VSSA，该第二电压源VSSA的电压值小于第一电压源VDDA的电压值，该第三主动负载包含二NMOS晶体管M7、M9。

该第一输出级514包含放大器，该放大器的一实施例为AB类放大器。更特别地，该AB类放大器包含位准调整电路61。在实施例中，该位准调整电路61包含二PMOS晶体管M10、M11、放电路径5141、及充电路径5142。该放电路径5141通过NMOS晶体管M13实现，反之该充电路径5142通过PMOS晶体管M12实现。该位准调整电路61可将来自第一输入级512的输出电压VP1、VP2的位准，分别转换为电压VPA1、VPA2，以至于适合控制NMOS晶体管M13及PMOS晶体管M12。该位准调整电路61之所以有必要存在，乃因为NMOS晶体管M13具有大的临界电压，而大的临界电压乃由于基体效应造成。

该第一放大电路210的放电过程将在以下阐述。当第一输出信号SO1’的位准高于该第一输入信号SI1的位准，该偏压电流IB将首先流经PMOS晶体管M5以及NMOS晶体管M3。由结果得知，该输出电压VP1下降，节点P3的节点电压VP3上升，反而节点P4的节点电压VP4下降。反应电压VP1、VP4的位准的改变，节点P2的节点电压VP2被拉升。相应地，在该位准调整电路61中，节点PA1及节点PA2的节点电压VPA1、VPA2均被拉升。从结果看来，当NMOS晶体管M13被激活时，该PMOS晶体管M12将不被激活，以造成该放电路径5141允许放电电流从该显示面板流动至该第一中间电压源VCA1。

相反地，当第一输出信号SO1’的位准低于第一输入信号SI1的位准时，该第一放大电路210将进行充电运作，而其运作方式相反于上述的放电运作方式。更特别地，在充电过程中，当PMOS晶体管M12被激活时，NMOS晶体管M13将不被激活，以造成该充电路径5142允许充电电流从该第一电压源VDDA流向该显示面板。

参阅图6B，该第二放大电路220的结构及运作相似于图6A的第一放大电路210，其中主要的不同在于，所有的PMOS晶体管及NMOS晶体管相互交换。此外，该第一电压源VDDA及该第二电压源VSSA的位置交换，且该第一中间电压源VCA1被取代为该第二中间电压源VCA2。在此实施例中，PMOS晶体管M12’可作为充电路径5242，因此，在充电过程中，充电电流可从该第二中间电压源VCA2流动至该显示面板。此外，NMOS晶体管M13’可被激活，以至于造成放电路径5241允许放电电流从该显示面板流向该第二电压源VSSA。

图7揭示使用图2的源极驱动装置200的显示装置的实施例，如图7所示，显示装置700包含源极驱动器710及显示面板720。该显示面板720包含数条源极线SL1、SL2，以及数条栅极线GL1...GLn，其中n为不为零的整数。该源极驱动器710可采用图2至图6B中的任一实施例，来用以驱动该显示面板720的源极线。

以上叙述依据本发明多个不同实施例，其中各项特征可以单一或不同结合方式实施。因此，本发明实施方式的揭露为阐明本发明原则的具体实施例，应不拘限本发明于所揭示的实施例。进一步言之，先前叙述及其附图仅为本发明示范之用，并不受其限制。其他元件的变化或组合皆可能，且不悖于本发明的精神与范围。

Claims (22)

1.一种输出缓冲电路，其用于显示装置的驱动装置中，所述输出缓冲电路包括：

第一放大电路及第二放大电路，其中所述第一放大电路包含：

第一输入级，所述第一输入级耦接于第一电压源以及第二电压源之间，所述第二电压源的电压值低于所述第一电压源的电压值；

第一输出级，所述第一输出级耦接于所述第一电压源及所述第二电压源，所述第一输出级具有第一输出节点；及

辅助放电单元，所述辅助放电单元耦接于所述第一输出节点以及第一中间电压源之间，所述第一中间电压源的电压值高于所述第二电压源的电压值，其中在所述第一放大电路进行放电操作时，所述辅助放电单元提供从所述第一输出节点流至所述第一中间电压源的放电电流；以及

所述第二放大电路包含：

第二输入级，所述第二输入级耦接于所述第一电压源及所述第二电压源之间；

第二输出级，所述第二输出级耦接于所述第一电压源及所述第二电压源之间，所述第二输出级具有第二输出节点；及

辅助充电单元，所述辅助充电单元耦接于所述第二输出节点以及第二中间电压源之间，所述第二中间电压源的电压值低于所述第一电压源的电压值，其中在所述第二放大电路进行充电操作时，所述辅助充电单元提供从所述第二中间电压源流至所述第二输出节点的充电电流。

2.如权利要求1所述的输出缓冲电路，其中所述辅助放电单元包含：

放电路径，所述放电路径耦接于所述第一输出节点以及所述第一中间电压源之间，当所述第一放大电路进行放电操作时，激活所述放电路径，当所述第一放大电路进行充电操作时，不激活所述放电路径；及

控制电路，所述控制电路可激活或不激活所述放电路径。

3.如权利要求1所述的输出缓冲电路，其中所述辅助充电单元包含：

充电路径，所述充电路径耦接于所述第二中间电压源以及所述第二输出节点，其中当所述第二放大电路进行充电操作时，激活所述充电路径，当所述第二放大电路进行放电操作时，不激活所述充电路径；及

控制电路，所述控制电路可激活或不激活所述充电路径。

4.如权利要求2所述的输出缓冲电路，其中所述放电路径包含NMOS晶体管，而所述NMOS晶体管的栅极被所述控制电路所控制。

5.如权利要求3所述的输出缓冲电路，其中所述充电路径包含PMOS晶体管，而所述PMOS晶体管的栅极被所述控制电路所控制。

6.如权利要求1所述的输出缓冲电路，其中所述第一输入级及所述第二输入级各包含差分放大器。

7.如权利要求1所述的输出缓冲电路，其中所述第一输入级及所述第二输入级各包含一对串联于所述第一电压源与所述第二电压源之间的互补晶体管。

8.一种输出缓冲电路，其用于显示装置的驱动装置中，所述输出缓冲电路包括：

第一放大电路及第二放大电路，其中所述第一放大电路包含：

第一输入级，所述第一输入级耦接于第一电压源以及第二电压源之间，所述第二电压源的电压值低于所述第一电压源的电压值；

第一输出级，所述第一输出级具有第一放电路径以及第一充电路径，其中所述第一放电路径耦接于第一输出节点及第一中间电压源之间，所述第一中间电压源的电压值高于所述第二电压源的电压值，所述第一充电路径耦接于所述第一输出节点以及所述第一电压源之间；以及

所述第二放大电路包含：

第二输入级，所述第二输入级耦接于所述第一电压源及所述第二电压源之间；

第二输出级，所述第二输出级具有第二充电路径以及第二放电路径，其中所述第二充电路径耦接于第二输出节点及第二中间电压源之间，所述第二中间电压源的电压值低于所述第一电压源的电压值，所述第二放电路径耦接于所述第二输出节点以及所述第二电压源之间。

9.如权利要求8所述的输出缓冲电路，其中所述第一输出级及所述第二输出级各包含AB类放大器。

10.如权利要求8所述的输出缓冲电路，其中所述第一输出级的第一放电路径以及所述第一充电路径由一对串联于所述第一电压源及所述第一中间电压源之间的互补晶体管所构成。

11.如权利要求8所述的输出缓冲电路，其中所述第二输出级的第二放电路径以及所述第二充电路径由一对串联于所述第二电压源及所述第二中间电压源之间的互补晶体管所构成。

12.如权利要求10所述的输出缓冲电路，其中所述第一输出级还包含位准调整电路，所述位准调整电路可转换来自所述第一输入级的输出电压，以至于控制该对互补晶体管。

13.如权利要求11所述的输出缓冲电路，其中所述第二输出级还包含位准调整电路，所述位准调整电路可转换来自第二输入级的输出电压，以至于控制该对互补晶体管。

14.如权利要求8所述的输出缓冲电路，其中所述第一输入级及所述第二输入级各包含差分放大器。

15.一种放大器装置，包括：

输入级，所述输入级耦接于第一电压源及第二电压源之间；及

输出级，所述输出级耦合于第三电压源及第四电压源之间，所述输出级具有输出节点，其中所述第三电压源设于所述第一电压源及所述第二电压源之间，且所述第四电压源的电压值等于所述第一电压源的电压值或所述第二电压源的电压值；

辅助放电/充电单元，所述辅助放电/充电单元耦接于所述输出节点及所述第三电压源之间，其中所述辅助放电/充电单元在所述输出节点与所述第三电压源之间提供放电/充电电流。

16.如权利要求15所述的放大器装置，其中所述辅助放电/充电单元包含：

电流路径，所述电流路径耦接所述输出节点及所述第三电压源之间；及

控制电路，所述控制电路可控制所述电流路径。

17.一种放大器装置，包括：

输入级，所述输入级耦接于第一电压源及第二电压源之间；及

输出级，所述输出级耦合于第三电压源及第四电压源之间，所述输出级具有输出节点，其中第一电流路径耦接于所述第三电压源及所述输出节点，且第二电流路径耦接于所述第四电压源及所述输出节点；

所述第三电压源设于所述第一电压源及所述第二电压源之间，且所述第四电压源的电压值等于所述第一电压源的电压值或所述第二电压源的电压值。

18.如权利要求17所述的放大器装置，其中所述输出级包含AB类放大器。

19.如权利要求18所述的放大器装置，其中所述第一电流路径及所述第二电流路径为一对互补晶体管，该对互补晶体管串联于所述第三电压源及所述第四电压源之间。

20.如权利要求19所述的放大器装置，其中所述输出级还包含位准调整电路，所述位准调整电路可转换来自所述输入级的输出电压，以至于控制该对互补晶体管。

21.一种显示装置，包括：

显示面板，所述显示面板具有数条源极线；及

源极驱动器，所述源极驱动器具有输出缓冲电路，所述输出缓冲电路包含第一放大电路及第二放大电路，其中所述第一放大电路包含：

第一输入级，所述第一输入级耦接于第一电压源以及第二电压源之间，所述第二电压源的电压值低于所述第一电压源的电压值；

第一输出级，所述第一输出级耦接于所述第一电压源及所述第二电压源，所述第一输出级具有第一输出节点；及

辅助放电单元，所述辅助放电单元耦接于所述第一输出节点以及第一中间电压源之间，所述第一中间电压源的电压值高于所述第二电压源的电压值，其中在所述第一放大电路进行放电操作时，所述辅助放电单元提供从所述第一输出节点流至所述第一中间电压源的放电电流；以及

所述第二放大电路包含：

第二输入级，所述第二输入级耦接于所述第一电压源及所述第二电压源之间；

第二输出级，所述第二输出级耦接于所述第一电压源及所述第二电压源之间，所述第二输出级具有第二输出节点；及

辅助充电单元，所述辅助充电单元耦接于所述第二输出节点以及第二中间电压源之间，所述第二中间电压源的电压值低于所述第一电压源的电压值，其中在所述第二放大电路进行充电操作时，所述辅助充电单元提供从所述第二中间电压源流至所述第二输出节点的充电电流。

22.一种显示装置，包括：

显示面板，所述显示面板具有数条源极线；及

源极驱动器，所述源极驱动器具有输出缓冲电路，所述输出缓冲电路包含第一放大电路及第二放大电路，其中所述第一放大电路包含：

第一输入级，所述第一输入级耦接于第一电压源以及第二电压源之间，所述第二电压源的电压值低于所述第一电压源的电压值；

第一输出级，所述第一输出级具有第一放电路径以及第一充电路径，其中所述第一放电路径耦接于第一输出节点及第一中间电压源之间，所述第一中间电压源的电压值高于所述第二电压源的电压值，所述第一充电路径耦接于所述第一输出节点以及所述第一电压源之间；以及

所述第二放大电路包含：

第二输入级，所述第二输入级耦接于所述第一电压源及所述第二电压源之间；

第二输出级，所述第二输出级具有第二充电路径以及第二放电路径，其中所述第二充电路径耦接于第二输出节点及第二中间电压源之间，所述第二中间电压源的电压值低于所述第一电压源的电压值，所述第二放电路径耦接于所述第二输出节点以及所述第二电压源之间。

Images