CN103531142A - 平面显示器的驱动电路 - Google Patents

Abstract

平面显示器的驱动电路，包括充电电路路径、放电电路路径以及检测电路。充电电路路径用以对显示面板所对应的像素充电，有第一阻抗状态与第二阻抗状态，第一阻抗状态的阻抗值小于该第二阻抗状态的阻抗值。放电电路路径用以对显示面板所对应的像素放电，有第三阻抗状态与第四阻抗状态，第三阻抗状态的阻抗值小于第四阻抗状态的阻抗值。检测电路检测是否该充电电路路径或该放电电路路径是在不稳定的第一状态，或是在接近稳定的第二状态。在该第一状态时，其控制该充电电路路径在该第一阻抗状态，或控制该放电电路路径在该第三阻抗状态。在该第二状态时，其控制该充电电路路径在该第二阻抗状态，或控制该放电电路路径在该第四阻抗状态。

Description

平面显示器的驱动电路

技术领域

本发明是有关于一种平面显示器的驱动电路，特别是关于具有降温效果的驱动电路。

背景技术

平面显示器的显示面板是由像素阵列所组成。每一个像素例如会包含对应原色的多个次像素色，已分别依照所要求的灰阶数显示其颜色的亮度，进而组成一个彩色像素的色彩。每一像素的驱动电压是依照灰阶数(grey level)变化。对于动态影像，显示面板会依照频率不断显示新的画面，也因此对被驱动的像素进行充放电。

图1绘示传统平面显示器的驱动电路示意图。传统的平面显示器的驱动电路102，接收电压输入电路100的电压输入信号Vin，以对平面显示器的显示面板104的对应像素的像素电容器116进行充电或是放电，以达到对应电压输入信号Vin所要的电压以显示所要的灰阶数。就一般架构，电压输入电路100例如是一个运算放大器，根据数字的灰阶值数据，放大到用以控制驱动电路的电压，统称为Vin，通过驱动电路102对像素的像素电容器116充电，而像素的电路换产生像素电阻114，以RP表示其阻抗值。

在驱动电路102内部一般也包含充电电路路径与放电电路路径。充电电路路径例如包括P型金属氧化物半导体(MOS)晶体管106、开关器110以及静电放电(Electrostatic Discharge，ESD)元件112，其分别的内阻抗以RSP、RS、RE来表示。放电电路路径例如包括N型MOS晶体管108、开关器110以及静电放电元件112。N型MOS晶体管108的内阻抗以RSP。P型MOS晶体管106与N型MOS晶体管108的栅极也受正常运作的电压输入电路100所控制，以因应灰阶值控制其导通程度。

在充电阶段时，系统高电压V_DD提供电压，因应输入电压Vin，对像素电容器116充电。素电容器116的电容值以CP表示，需要一段时间后才会达到稳定，因此在驱动电路102的输出端的输出电压Vout在充电阶段，其对随时间渐增。当在放电阶段时，地电压提供放电的电压。

由于驱电路本身的内阻抗，其在驱动时会产生功耗，也因此会产生热。当像素密度增加时，其所产生的热将不可忽视。如何降低驱动电路的温度是研发的一个课题。

发明内容

本发明提供一种平面显示器的驱动电路，可以具有降低温度的效果。

本发明提供一种平面显示器的驱动电路，有一输出端用以驱动一显示面板的像素的显示。驱动电路包括充电电路路径、放电电路路径、以及检测电路。充电电路路径用以对该显示面板所对应的像素充电，有第一阻抗状态与第二阻抗状态，该第一阻抗状态的阻抗值小于该第二阻抗状态的阻抗值。放电电路路径用以对该显示面板所对应的像素放电，有第三阻抗状态与第四阻抗状态，该第三阻抗状态的阻抗值小于该第四阻抗状态的阻抗值。检测电路检测是否该充电电路路径或该放电电路路径是在充/放电阶段的第一状态，或是在电压已接近稳定的第二状态。在该第一状态时控制该充电电路路径在该第一阻抗状态，或控制该放电电路路径在该第三阻抗状态;在该第二状态时控制该充电电路路径在该第二阻抗状态，或控制该放电电路路径在该第四阻抗状态。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1传统平面显示器的驱动电路示意图。

图2绘示依据本发明一实施例，平面显示器的驱动电路示意图。

图3绘示依据本发明一实施施例，检测电路的示意图。

图4绘示依据本发明一实施例，平面显示器的驱动电路示意图。

图5绘示依据本发明一实施例，图4的驱动电路202的控制机制示意图。

图6绘示依据本发明一实施例，平面显示器的驱动电路示意图。

图7绘示依据本发明一实施例，检测电路200的示意图。

图8绘示依据本发明一实施例，图6的驱动电路202的控制机制示意图。

图9绘示依据本发明一实施例，平面显示器的驱动电路示意图。

图10绘示依据本发明一实施例，图9的驱动电路202的控制机制示意图。

图11绘示依据本发明一实施例，检测电路的检测机制示意图。

[主要元件标号说明]

100:电压输入电路                102:驱动电路

104:显示面板                    106、108:MOS晶体管

110:开关器                      112:静电放电元件

114:像素电阻                    116:像素电容器

200:针测电路                    202:驱动电路

206:场效应晶体管电路            208:场效应晶体管电路

210:开关电路                    212、264:静电放电电路

220、232、234:比较器            250:电路路径

252、254、274、276:MOS晶体管    260:电路路径

300、400:充电期间

302、306、402、406、502、506:稳定期间

304、404:放电期间               262、270、272:开关器

500、504:充放电期间

具体实施方式

首先考虑图1的传统电路，其会随着面板的负载或是帧速率(Frame Rate)的提升导致驱动芯片的温度上升，因而造成驱动芯片和面板的特性以及可靠度变差。本发明检视驱动芯片的热源，其主要来自于对平面显示器充放电的电荷(Q)流经驱动电路时，驱动电路的输出端内阻抗所造成，输出端内阻抗以RIC表示，在面板充电时RIC=RSP+RS+RE，放电时RIC=RSN+RS+RE。而驱动电路所主要产生的热PIC=I²RIC，I为平面显示器每一充放电周期流经驱动电路内阻的电荷，面板的负载RP与CP为固定值所以驱动电路所需提供的I不变。

因此若能降低驱动电路的输出端内阻抗，RIC，便可降低驱动电路的温度。但是若任意改变内阻抗会造成原本设计下的驱动电路的稳定度或静电放电元件的放电能力等特性的改变。

本发明的一实施例，提出一种可以动态改变驱动电路的输出端内阻抗的电路结构，允许在充放电阶段的初始阶段降低驱动电路的内阻抗，而在完成充放电后，恢复原设计所预定的内阻抗值。因此在充充放电时减少功耗，以降低热的产生，且不会影响正常的显示操作。

图2绘示依据本发明一实施例，平面显示器的驱动电路示意图。参阅图2，比较于如图1的传统电路，本实施例的驱动电路202的内阻抗可以动态在充电阶段或是放电阶段改变驱动电路202的内阻抗。

驱动电路202可以包括充电电路路径与放电电路路径。另外。要判断是否处于充电或放电的状态，其可以通过一检测电路来完成。检测电路可以配置在驱动电路202内部或是外部，其一实际设计而定。本实施例的检测电路在图2没有实际绘示，但是在后续图3、7会有较详细的电路设计实施例。

充电电路路径例如是包括场效应晶体管电路206、开关电路210、以及静电放电电路212所组成。放电电路路径例如是包括场效应晶体管电路208、开关电路210、以及静电放电电路212所组成。关于开关电路210，其基于实际操作的需要用以切断或启动本通道对像素的充放电。对于其它的驱动机制的设计电路，开关电路210也可以省去。

充电电路路径用以对显示面板104所对应的像素充电，但是充电电路路径有第一阻抗状态与第二阻抗状态。第一阻抗状态的阻抗值小于第二阻抗状态的阻抗值。

放电电路路径用以对显示面板104所对应的像素放电，但是放电电路路径有第三阻抗状态与第四阻抗状态。第三阻抗状态的阻抗值小于第四阻抗状态的阻抗值。

另外检测电路，例如图3、7所示，用以检测是否充电电路路径或放电电路路径是在充/放电阶段的第一状态，或是在电压已接近稳定的第二状态。在第一状态时，例如是通过增加元件以构成并联的电路，以降低内阻抗。第二状态是将所增加的元件断开，维持原本驱动电路设计下的阻抗状态。

换句话说，驱动电路202在第一状态时，检测电路控制充电电路路径在第一阻抗状态，或控制放电电路路径在第三阻抗状态。驱动电路202在第二状态时，检测电路控制充电电路路径在第二阻抗状态，或控制放电电路路径在第四阻抗状态。

通过降低驱动电路的阻抗，使在充电/放电的阶段，减少驱动电路的阻抗，也因此可以降低功耗而使此阶段的热源产生量减少也因此可以降低温度。当完成充电/放电后，则恢复原本设计的阻抗状态，因此也不会影响正常的显示。

要检测是否驱动电路处于充电/放电阶段的方式可以有多种方式，其例如可以直接由电压输入信号Vin的时间，根据RC特性曲线的推断，另外例如可以直接比较电压输入信号Vin与输出电压Vout的差异得知是否接近完成充电或放电，其更精确的情形是确实检测完成充电或放电的状态。

图3绘示依据本发明一实施施例，检测电路的示意图。参阅图3，检测电路200在相同的作用下，可以有不同的设计。以下举一实施例，比较电压输入信号Vin与输出电压信号Vout的差异来判断，而输出所需要的控制信号。检测电路200例如包括一比较器220，其接收电压输入信号Vin与输出电压信号Vout，通过检测输出电压信号Vout是否接近电压输入信号Vin为判断条件。虽然在理想态是Vout=Vin，但是就充电而言，其只要是Vout仍小于Vin的阶段都是在充电状态。又放电而言，其只要是Vout仍大于Vin的阶段都是在放电状态。因此例如可以设定为50%以上的接近，更例如是80%、90%或95%以上的接近在恢复原本驱动电路的阻抗。检测电路200的输出信号SW或是与信号SW反相的信号SWB，都可以用来当作控制的信号。检测电路200的内部电路可以因应所采用的检测机制的不同而对应变化。

图4绘示依据本发明一实施例，平面显示器的驱动电路示意图。参阅图4，在图2的电路下的实施例其一例如增加对应的一些电路使与原本的电路构成并联，以降低阻抗。

本实施例的驱动电路202，就充电电路路径，对应在图2的场效应晶体管电路206例如包括金属氧化物半导体(MOS)晶体管106，其有栅极受电压输入电路100根据输入电压信号Vin所正常控制。本实施例增加并联的一电路路径250，包括P型MOS晶体管252与N型MOS晶体管252。MOS晶体管252，与MOS电晶106体并联，有栅极受检测电路200的输出所控制而导通或关闭，以改变成阻抗状态。

就放电电路路径，对应在图2的场效应晶体管电路208例如包括MOS晶体管108，其栅极受电压输入电路100根据输入电压信号Vin所控制。本实施例增加MOS晶体管254，与MOS晶体管108并联，其栅极受检测电路200的输出所控制而导通或关闭，以改变成阻抗状态。

于此要注意的是，MOS晶体管106、108、252、254的导电性是可以相同或不同，且在不同导电性下，其也可以互换，其仅是因应改变栅极的控制电压即可。本实施例的MOS晶体管106与MOS晶体管252例如是PMOS晶体管，其导通电压是接地电压。MOS晶体管108与MOS晶体管254例如是NMOS晶体管，其导通电压是正电压。

本实施例针对共享的开关电路210以及静电放电电路212，其也增加一电路路径260包括开关器262以及静电放电元件264。静电放电元件264也包含开关器受检测电路200控制。在开关电路210开启的状态下，开关器262以及静电放电元件264会依照是否处于充放电状态而被开启或是其它时间被关闭。

图5绘示依据本发明一实施例，图4的驱动电路202的控制机制示意图。参阅图5，检测电路200检测输出电压信号Vout，得知是在充电期间300，稳定期间302、306或是放电期间304。充电期间300与放电期间304即是检测的第一状态，稳定期间302即是检测的第二状态。本实施例的稳定期间302、306是以几乎完全稳定的条件为例，但是如前述，其可以设定在一个接近程度即可。

本实施例所增加的元件，分别具有增加的阻抗值，例如以RSPD、RSND、RSD、RED表示，其为额外的驱动电路的输出级阻抗。当驱动输出端于充电和放电期间时信号SW为高电压，信号SWB为低电压，因此驱动电路的输出阻抗因阻抗并联原理而被降低，当驱动电路输出端在完成充放电后的稳定期间302、306，信号SW为低电压，信号SWB为高电压，因此驱动电路恢复正常操作，并不会影响原来特性，同时又能达到降温的效果。

图6绘示依据本发明一实施例，平面显示器的驱动电路示意图。参阅图6，驱动电路的另一种设计，针对P型MOS晶体管106与N型MOS晶体管108，可以利用开关器270、272进行直接控制，使在充放电期间完全导通，以降低阻抗。针对P型MOS晶体管106，开关器270导通时可以传送地电压以导通P型MOS晶体管106。针对N型MOS晶体管108，开关器272导通时可以传送高电压以导通N型MOS晶体管108。

由于所要控制的机制不同，检测电路200的设计也因应不同。图7绘示依据本发明一实施例，检测电路200的示意图。参阅图7，检测电路200可以包括两个比较器232、234，分别输出信号PS与NS，用于控制图6的开关器270、272。图8绘示依据本发明一实施例，图6的驱动电路202的控制机制示意图。

参阅图6、8，信号PS与NS用以输出栅极的导通电压，控制P型MOS晶体管106与N型MOS晶体管108。于驱动电路充电期间400内，信号PS将开关器270导通，

信号NS将开关器272断开，由于P型MOS晶体管106被完全导通，使阻抗RSP降低。在放电期间404，信号PS将开关器270断开，信号NS将开关器272导通。N型MOS晶体管108完全被导通时，阻抗RSN降低。而当驱动电路完成充放电完成后，信号PS和NS同时将开关器270、272断开。此时P型MOS晶体管106与N型MOS晶体管108受原本驱动电路202的设计方式所控制，维持阻抗RSP和RSN。充放电期间的驱动电路202的输出端阻抗皆被降低。当充放电完成后输出端阻抗恢复不变。驱动电路可达到降热效果，同时不影响原驱动电路的特性。

图9绘示依据本发明一实施例，平面显示器的驱动电路示意图。参阅图9，驱动电路的另一种设计，例如针对开关电路280的降低阻抗作用，可以通过控制MOS晶体管的基极电压来达成。开关电路280例如是一个N型MOS晶体管274与P型MOS晶体管276并联所阻成。N型MOS晶体管274与P型MOS晶体管276的基极电压由信号SBB与信号SB所供应。

图10绘示依据本发明一实施例，图9的驱动电路202的控制机制示意图。参阅图9、10，信号SB与SBB为控制驱动电路的输出端开关电路280的基极电压信号。于驱动电路充放电期间500、504，信号SB可降低至低于高电压的信号，同时信号SBB可提升至高于低电压的信号，但皆不使MOS晶体管顺向偏压导通，因此可使输出开关阻抗RS降低。当驱动电路完成充放电后的稳定期间502、506，信号SB和SBB则分别恢复成高电压和低电压，因此驱动电路的输出端阻抗RS不变，所以驱动电路可达到降热效果的同时也不影响原驱动电路的特性。

前述的检测电路200检测是否完成充放电的奘态是通过分析输出电压Vout的电压升降程度。然而，其也可以依照输入电压信号Vin的时间来设定。

图11绘示依据本发明一实施例，检测电路的检测机制示意图。参阅图11，其例对应图5的控制信号，其可以根据输入电压信号Vin的，根据估计充电的RC常数，设定在一段时间内产生信号SW与SWB。只要在充电期间300或是放电期间304减少阻抗即可有减少热的产生，其不必要求在充放电期间都完全处于减少阻抗的状态。因此，信号SW与SWB的宽度可以根据合理估计RC常数而设定，而不必是100%的估计，其例如可以达到50%以上的程度即可。同样的方式也可以对应图8、10的信号作改变。

以上是所举的一些实施例，但是本发明不仅限于所举的实施例。若能于驱动电路在充放电期间，有使输出阻抗降低而达到降热效果的电路设计即可。又，所举的实施例之间也允许有合理的相互结合。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附的权利要求范围所界定者为准。

Claims (19)

1.一种平面显示器的驱动电路，有一输出端用以驱动一显示面板的像素的显示，包括:

一充电电路路径，以对该显示面板所对应的像素充电，有第一阻抗状态与第二阻抗状态，该第一阻抗状态的阻抗值小于该第二阻抗状态的阻抗值;

一放电电路路径，以对该显示面板所对应的像素放电，有第三阻抗状态与第四阻抗状态，该第三阻抗状态的阻抗值小于该第四阻抗状态的阻抗值;以及

一检测电路，检测是否该充电电路路径或该放电电路路径是在充/放电阶段的第一状态，或是在电压已接近稳定的第二状态，在该第一状态时控制该充电电路路径在该第一阻抗状态，或控制该放电电路路径在该第三阻抗状态;在该第二状态时控制该充电电路路径在该第二阻抗状态，或控制该放电电路路径在该第四阻抗状态。

2.根据权利要求1所述的平面显示器的驱动电路，其中该检测电路根据输入电压与输出电压的分析决定是在该第一状态或是该第二状态。

3.根据权利要求1所述的平面显示器的驱动电路，其中该充电电路路径包括:

一第一场效应晶体管电路，有一第一端与一第二端，该第一端连接一系统高压;以及

一静电放电电路，有一第一端耦接于该第一场效应晶体管电路的该第二端，一第二端连接于该输出端，

该放电电路路径包括:

一第二场效应晶体管电路，有一第一端连接一地电压，与一第二端;以及

共享的该静电放电电路，其中该第二场效应晶体管电路的该第二端与该第一场效应晶体管电路的该第二端连接且与该静电放电电路的该第一端耦接。

4.根据权利要求3所述的平面显示器的驱动电路，其中该第一场效应晶体管电路包括:

第一金属氧化物半导体MOS晶体管，有一第一栅极，受一电压输入电路根据该输入电压信号所控制;以及

第二MOS晶体管，与该第一MOS晶体管并联，有一第二栅极，受该检测电路的输出所控制而导通或关闭，以改变成为该第一阻抗状态或是该第二阻抗状态。

5.根据权利要求4所述的平面显示器的驱动电路，其中该第二场效应晶体管电路包括:

第三MOS晶体管，有一第三栅极，受该电压输入电路根据该输入电压信号所控制;以及

第四NMOS晶体管，与该第三MOS晶体管并联，有一第三栅极，受该检测电路的输出所控制而导通或关闭，以改变成该第三阻抗状态或是该第四阻抗状态。

6.根据权利要求5所述的平面显示器的驱动电路，其中该静电放电电路包括并联的第一静电放电元件与第二静电放电元件，其中该第二静电放电元件受该检测电路的输出所控制而以在该第一状态导通以产生并联，在第二状态关闭不产生并联。

7.根据权利要求5所述的平面显示器的驱动电路，其中该充电电路路径还包括第一开关元件与该第一静电放电元件串联，

其中该放电电路路径还包括第二开关元件与该第二静电放电元件串联，

其中当该第一开关元件被导通时，该第二开关元件在该第一状态是导通，在该第二状态是断开。

8.根据权利要求5所述的平面显示器的驱动电路，其中该第一与第二MOS晶体管是P型MOS晶体管且该第三与第四MOS晶体管是N型MOS晶体管。

9.根据权利要求5所述的平面显示器的驱动电路，其中该第一与第二MOS晶体管是N型MOS晶体管且该第三与第四MOS晶体管是P型MOS晶体管。

10.根据权利要求5所述的平面显示器的驱动电路，其中该第一、第二、第三、第四MOS晶体管是相同导电型。

11.根据权利要求3所述的平面显示器的驱动电路，其中该充电电路路径包括:

第一开关器，接收该检测电路的输出所控制在该第一状态导通以传送第一导通电压，或在该第二状态断开;

一第一MOS晶体管，有一第一端连接一系统高压，第一栅极端连接该第一开关器，以及一第二端，其中在该第一状态时该第一MOS晶体管完全导通，在第二状态时由一电压输入电路根据该输入电压信号所控制;以及

一静电放电电路，有一第一端耦接于该第一场效应晶体管电路的该第二端，一第二端连接于该输出端，

其中该放电电路路径包括:

第二开关器，接收该检测电路的输出所控制在该第一状态导通以传送第二导通电压，或在该第二状态断开;

第二MOS晶体管，有一第一端连接一地电压，第二栅极端连接该第二开关器，以及一第二端与该第一MOS晶体管的该第二端连接，其中在该第一状态时该第二MOS晶体管完全导通，在第二状态时由该电压输入电路根据该输入电压信号所控制;以及

共享的该静电放电电路。

12.根据权利要求11所述的平面显示器的驱动电路，其中该第一MOS晶体管是P型MOS晶体管，该第二MOS晶体管是N型MOS晶体管，该第一导通电压是地电压，该第二导通电压是该N型MOS晶体管的导通电压。

13.根据权利要求11所述的平面显示器的驱动电路，其中该第一MOS晶体管是N型MOS晶体管，该第二MOS晶体管是P型MOS晶体管，该第一导通电压是该N型MOS晶体管的导通电压，该第二导通电压是地电压。

14.根据权利要求11所述的平面显示器的驱动电路，其中该充电电路路径与该放电电路路径还包括一开关电路，以断开或导通该充电电路路径。

15.根据权利要求3所述的平面显示器的驱动电路，其中该充电电路路径包括:

一第一MOS晶体管，有一第一端与一第二端，该第一端连接一系统高压;

一开关电路，当该开关电路在导通阶段，该开关电路受该检测电路控制，在该第一状态时的阻抗值小于该第二状态时的阻抗值

一静电放电电路，有一第一端耦接于该第一MOS晶体管的该第二端，一第二端连接于该输出端，

其中该放电电路路径包括:

一第二MOS晶体管，有一第一端与一第二端，该第一端连接一地电压，该第二端与该第一MOS晶体管电路的该第二端连接;

共享的该开关电路;以及

共享的该静电放电电路。

16.根据权利要求15所述的平面显示器的驱动电路，其中该开关电路包括:

P型MOS晶体管;以及

N型MOS晶体管，与该P型MOS晶体管在源极端与漏极端并联，

其中该检测电路的输出电压分别控制该P型MOS晶体管与N型MOS晶体管的基极电压。

17.根据权利要求1所述的平面显示器的驱动电路，其中该检测电路根据输入电压信号的一预定延迟时间以内设定为该第一状态，在该预定延迟时间外设定为该第二状态。

18.根据权利要求1所述的平面显示器的驱动电路，其中该检测电路的该第二状态是在50%的接近程度以上。

19.根据权利要求1所述的平面显示器的驱动电路，其中该检测电路包括至少一个比较器，以输出至少一个控制电压，该控制电压的电极性依照所要控制的MOS元件的导电型决定。

Images