CN101982023A - 电路板 - Google Patents

电路板 Download PDF

Info

Publication number
CN101982023A
CN101982023A CN2009801104931A CN200980110493A CN101982023A CN 101982023 A CN101982023 A CN 101982023A CN 2009801104931 A CN2009801104931 A CN 2009801104931A CN 200980110493 A CN200980110493 A CN 200980110493A CN 101982023 A CN101982023 A CN 101982023A
Authority
CN
China
Prior art keywords
ground plane
mentioned
film
projection
holding wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801104931A
Other languages
English (en)
Inventor
及川昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Publication of CN101982023A publication Critical patent/CN101982023A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681—Mesh conductors, e.g. as a ground plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

在底部材料(1)的一侧形成信号线(2)，并且在该信号线(2)上堆叠覆盖层膜(3)。在覆盖层膜的上表面上沿长度方向和宽度方向以实质上相等的间隔形成多个凸起(4)，所述凸起(4)由绝缘材料形成，以及在除了排列凸起的位置以外的上述覆盖层膜上形成接地层(5)，该接地层(5)例如由银膏形成。由于导电膏的膜被形成得比形成于绝缘层上的凸起的顶部的厚度更薄，所以，由于所述凸起的存在，能够在导电膏的接地层上形成实质为网孔状的开口(气隙部分)。因此，能够提供一种与实质上具有网孔状的气隙的接地平面作用类似的电路板。

Description

电路板
技术领域
本发明涉及一种电路板，在该电路板中信号线通过绝缘层与接地层相对。
背景技术
例如，上面安装有在高频带中运行的器件的电路板需要使信号传输线(以下也称为信号线)的特性阻抗(以下也称为Z0)与上述器件的输入-输出阻抗相匹配，以便抑制信号的反射，并抑制波形失真的生成。
如上所述，为了调节信号传输线的特性阻抗，采用了带状结构或微带状结构，在该结构中，具有适当的图案宽度的信号传输线(带状线)通过具有适当厚度的绝缘层与接地层相对。
上述电路板结构中的上述接地层被用作电参照平面，该电参照平面指定了信号传输线的特性阻抗。一般而言，在单端情形下，常将特性阻抗选在50Ω左右；在差动传输(differential transmission)的情形下，常将特性阻抗选在100Ω左右。
另一方面，上述电路板中的特性阻抗变成信号传输线的单位长度的电抗L与上述信号传输线和接地层之间的单位面积的静电电容C之比(电抗L/电容C)的平方根的近似值。
顺便提及，近年来，常常将薄的柔性电路板(FPC)用作用于安装上述器件的电路板。在采用这种电路板的情形下，信号传输线与上述接地层之间的层间距自然很小(薄)，而静电电容C的值基本上与上述层间距成反比地增大。
因此，在上述薄FPC中，为了获得上述理想的Z0，不得不采用这样的手段，即，通过形成具有较窄(较薄)宽度(与诸如传统的刚性电路板等具有很大层间距的电路板相比)的信号传输线来阻止上述静电电容C增大。
因而，当为了获得理想的Z0而试图形成并制作细信号线时，信号线可能难免太细了，以至于使得信号线的制造工艺很困难。此外，即使信号线的制造工艺是可行的，由于信号线较细而导致Z0的偏差相应增大，则其工艺精度和线宽的偏差度也会变得较大。
由于这个原因而出现了一个问题，即，在信号线的上述Z0变化明显的部分，信号会被反射且波形会失真。此外，由于信号线的布线阻抗变高，也会出现另一个问题，即，提供到信号线的信号频率越高，可能会使传输特性变得越差。
于是，为了解决上述技术问题，提出这样一种方案：去除上述接地层的部分铜层(该铜层被形成为所谓的固体图案层)，以具有网孔状的矩形孔，并且实质上减少单位面积下的接地层与信号线之间的重叠面积，从而保证上述信号线的宽度。这种方法公开在下面列出的专利文件1中。
专利文件1：日本专利申请公开No.H7-321463
顺便提及，对于当用于具有可折叠结构的电子器件(例如移动电话)等时要被弯曲的FPC、以及对于需要电磁波屏蔽并且被指定为使得接地层形成在抗蚀剂层(例如覆盖层膜(cover lay film)等)等上的FPC而言，对上述Z0的处理变得愈有必要。
在上述将会在使用中被弯曲的FPC中，由于双侧布线结构严重地破坏了柔韧性，所以添加柔软的、非常薄的屏蔽层并且通过将该屏蔽层用作接地平面来设计特性阻抗是很有效的。此外，在需要电磁波屏蔽的薄基板中，通过将屏蔽层用作接地来设计特性阻抗也同样有效。
作为构成上述屏蔽层的屏蔽材料的实例，一般会提到两种类型。一种是对其中分散有导电粒子的导电膏(conductive paste)(其示例是银膏(sliver paste))加以印刷和固化；另一种是经由真空沉积或其它方法在有机膜等上以金属层形成为膜，并涂敷导电粘附剂。
虽然，为了获得理想的Z0，能够用如前所述的膏体通过印刷来形成具有空隙(例如呈网孔形状)的接地平面，但会出现一个问题，即，由于印刷会导致面积的精度变差，往往会极大地遭受污损、渗漏(bleeding)等影响。
此外，对于后者，即对于通过真空沉积等在其上以金属层形成为膜的屏蔽膜而言，除非执行不适合于批量生产的不切实际的微孔冲孔工艺，否则无法形成具有空隙(例如呈网孔状)的接地平面。
发明内容
发明目的
鉴于上述技术问题提出本发明，并且本发明的目的在于提供一种电路板，其能够在无需印刷网孔图案或者无需执行打孔工艺等的情形下，实质上实现与具有空隙(例如呈网孔状)的接地平面相同的作用，从而改善特性阻抗的精度。
解决问题的手段
为了解决上述技术问题而完成的根据本发明的电路板是这样一种电路板，其中的接地层通过绝缘层与信号线相对，其特征在于：由绝缘材料形成的凸起被排列在其中形成有上述接地层的该绝缘层的表面，并且由导电材料制成的上述接地层被形成在至少除了上述凸起的排列位置以外的上述绝缘层的表面上，以及通过对布置于上述绝缘层的表面上的上述凸起的排列来调节上述信号线的特性阻抗。
在这种情形下，在一个优选实施例中，将该电路板设置为：上述接地层由导电膏制成，并且由上述导电膏制成的该接地层的膜厚度被形成为小于在上述绝缘层处排列的上述凸起的顶部的高度，从而使得上述凸起允许由上述导电膏制成的上述接地层开口为网孔状。
此外，在另一个优选实施例中，将该电路板设置为：上述接地层由导电膏制成，由上述导电膏制成的该接地层的膜厚度被形成为大于排列于上述绝缘层处的上述凸起的顶部的高度，从而使得由该导电膏制成的上述接地层能够覆盖上述凸起，并且从上述接地层到上述信号线的距离在上述凸起的排列位置处增大，从而使得该信号线与该接地层之间的静电电容在所增大的部分被设为低电容。
此外，在另一个优选实施例中，将该电路板设置为：导电薄膜(其中在膜基板上预先以金属材料形成为膜)被用作上述接地层，由上述导电薄膜形成的该接地层被堆叠到其中排列有上述凸起的该绝缘层的表面，从而从上述接地层到上述信号线的距离在上述凸起的排列位置处增大，并且该接地层与该信号线之间的静电电容在所增大的部分被设为低电容。
发明效果
根据具有上述结构的电路板，在其中形成有接地层的绝缘层的表面处由绝缘材料形成凸起，并且作为手段之一，在形成有上述凸起的绝缘层的表面上印刷导电膏。在这种情形下，上述导电膏的膜厚度被设置为小于形成于绝缘层处的上述凸起的顶部的高度，从而由于上述凸起的存在，能够在由导电膏制成的接地层处形成实质上为网孔状的开口(空隙)。因此，能够调节信号线的特性阻抗。
此外，即使将上述导电膏的膜厚度设置为覆盖形成于绝缘层处的上述凸起的顶部，在形成有上述凸起的位置也能够增大从接地层到信号线的距离。换言之，由于在形成有上述凸起的位置能够将接地层与信号线之间的静电电容被设为低电容，所以能够类似地调节信号线的特性阻抗。
此外，在根据本发明的电路板中，能够将导电薄膜(其中在膜基板上预先以金属材料形成为膜)用作接地层。同样在这种情形下，通过将所述导电薄膜的上述接地层堆叠到其中形成有凸起的绝缘层的表面，从而能够在所述凸起的排列位置处增大从接地层到信号线的距离。因而，由于在形成有上述凸起的位置能够将接地层与信号线之间的静电电容类似地设为低电容，所以能够调节信号线的特性阻抗。
无论使用上述哪种手段，都能够在无需印刷网孔图案或无需执行打孔工艺等的情形下，获得与设置空隙(例如呈网孔状)的情形下具有实质上相同功能的接地层。
因而，当获得理想的特性阻抗时，就能够实现信号线的较大线宽，从而能够控制线宽的偏差，相应地，能够阻止Z0中偏差的生成。此外，还能够提供这样一种电路板：在印刷网孔时，其也能够消除由于污损或渗漏而造成的Z0的偏差；并且能够增加信号线的特性阻抗的精度。
附图说明
图1是示出根据本发明的电路板的第一优选实施例的平面图。
图2是沿图1中的A-A线的箭头方向的剖视图。
图3是示出根据本发明的电路板的第二优选实施例的平面图。
图4是类似地示出第三优选实施例的平面图。
图5示出根据本发明的电路板的第四优选实施例，且是沿图6中的C-C线的箭头方向的剖视图。
图6是沿图5中的B-B线的箭头方向的剖视图。
图7是示出根据本发明的电路板的第五优选实施例的剖视图。
图8是类似地在堆叠有屏蔽膜的情形下的剖视图。
其中，附图标记说明如下：
1底部基板
2信号线
3绝缘层(覆盖层膜)
4凸起
5接地层
7膜基板
8导电薄膜(接地层)
具体实施方式
图1和图2是示出第一优选实施例的示意图，其中将根据本发明的电路板应用于柔性印刷电路板，图1示出该电路板的平面图，图2沿图1中的A-A线的箭头方向以剖视图的方式示出该电路板。
图1和图2中的附图标记1表示由绝缘材料形成的膜状底部基板，而由铜箔形成的多条信号线2排列在底部基板1的一个表面(图2所示的上表面)上。此外，绝缘层3被堆叠到底部基板1，从而覆盖上述信号线2。
例如，能够将聚酯(polyester)膜、聚酰亚胺(polyimide)膜、液晶聚合物膜等用作上述底部基板1。在这些薄膜中，聚酰亚胺薄膜是理想的，因为它具有较高的耐热性，在装配部件时足以耐受焊接温度，并且在被实际安置到器件中之后能够提供稳定的性能来对抗环境变化。另外，通常使用厚度为12.5μm至50μm的底部基板1。
此外，用于形成信号线2的铜箔可以是电解铜箔或压延铜箔。虽然没有具体限定铜箔的厚度，但是其适合被确定在10μm至35μm的范围内。在柔性印刷电路板中，没有具体限定底部基板1与信号线2之间的粘附，然而使用粘附剂的粘附或没有使用粘附剂的粘附均可被其采用。
此外，也没有具体限定上述绝缘层3，但是，其例如能够适当地采用由膜和粘附剂形成的覆盖层膜(在以下描述中，也可以将该绝缘层3称为覆盖层膜)。
虽然没有具体限定用于上述覆盖层膜的材料，但是其例如能够使用聚酯膜和聚酰亚胺膜。在这些膜中，优选使用与用于底部基板1的材料相同的材料，因为其在制造时能够防止产品在热处理中卷曲或翘曲(curling or warping)。此外，诸如环氧树脂和丙烯酸树脂等热固性树脂也能够用作粘附剂。
此外，在上述覆盖层膜3的上表面上排列由绝缘材料形成的多个凸起4。另外，在图1和图2所示的优选实施例中，上述凸起4基本上被形成为半球状并且在覆盖层膜3的上表面上沿纵向和横向等间隔地排列。上述凸起4能够通过如下方式获得：即借助分配器(dispenser)或网板印刷术将具有相对较高粘度的膏状材料(例如是诸如环氧树脂等热固性树脂)涂敷到覆盖层膜3上，并且将该膏状材料加热至固化。
然后，在除了上述凸起4的排列位置以外的上述覆盖层膜3的表面上形成由导电材料制成的接地层5。另外，在图1和图2所示的优选实施例中，上述接地层5能够通过如下方式获得：即通过印刷等方式涂敷导电膏并将其固化。对于上述导电膏而言，(例如)宜采用银膏。还能够使用其中散布有由铜或碳制成的导电粒子的膏体来代替上述银膏。
此时，对由导电膏制成的接地层的膜厚度加以控制，且将其形成为小于(低于)在上述覆盖层膜3上形成的上述凸起4的顶部的高度，从而使得每个凸起4的顶部(中心部)均突出到由导电膏制成的接地层5的上表面外。因此，由于设置于覆盖层膜3上的每个上述凸起4的存在，接地层5实质上被设置为呈网孔状开口。
因而，通过覆盖层膜3与接地层5相对的上述信号线2能够减小其自身与接地层5之间的单位面积的静电电容。因此，根据对布置于覆盖层膜3上的上述凸起4的排列，能够调节信号线2的特性阻抗并获得如上面的发明效果一栏所述的操作效果。
图3示出根据本发明的电路板的第二优选实施例的平面图。此外，在图3中，与已描述过的图1所示的各个部件实现相同功能的各部件用同一附图标记来标识，因此将不再重复其详细描述。
在图3所示的第二优选实施例中，由绝缘材料制成的凸起4被形成为长岛状，并且与信号线2正交。同样在该第二优选实施例中，由导电膏制成的接地层5的膜厚度被设置为小于(低于)在上述覆盖层膜3上形成的上述凸起4的顶部的高度。因此，每个凸起4沿长度方向的顶部均突出到由导电膏制成的接地层5的上表面外。
根据图3所示的第二优先实施例，由于设置于覆盖层膜3上的每个上述凸起4的存在，所以在接地层5上与信号线2正交地形成开口为长缝状(long slot)的空隙。因此，同样在该优选实施例中，根据对布置于覆盖层膜3上的上述凸起4的排列，就能够调节信号线2的特性阻抗并获得与前面描述的第一实施例类似的操作效果。
图4示出根据本发明的电路板的第三优选实施例的平面图。此外，在图4中，与已描述过的图1所示的各个部件实现相同功能的各部件用同一附图标记来标识，因此将不再重复其详细描述。
在图4所示的第三优选实施例中，由绝缘材料制成的凸起4被形成为条(stripe)状，从而这些凸起4基本上与信号线2平行。同样在该第二优选实施例中，将由导电膏制成的接地层5的膜厚度设置为小于(低于)在上述覆盖层膜3上形成的上述凸起4的顶部的高度。因此，每个凸起4的沿长度方向的顶部均突出到由导电膏制成的接地层5的上表面外。
同样在图4中示出的第三优选实施例中，由于设置于覆盖层膜3上的每个上述凸起4的存在，所以在接地层5上与信号线2平行地形成开口为长缝状的空隙。因此，同样在该优选实施例中，根据对布置于覆盖层膜3上的上述凸起4的排列，能够调节信号线2的特性阻抗并获得与前面描述的第一实施例的类似的操作效果。
图5和图6示出根据本发明的电路板的第四优选实施例，图5沿图6中的C-C线的箭头方向以剖视图的方式示出该电路板。图6沿图5中的B-B线的箭头方向以剖视图的方式示出该电路板。此外，仍是在图5和图6中，与已描述过的图1和图2所示的各个部件实现相同功能的各部件用同一附图标记来标识，因此将不再重复其详细描述。
在该优选实施例中，在覆盖层膜3上形成的凸起4被形成为沿纵向和横向连续的栅格状，并且以矩阵形状形成并排列正方形开口(凹陷)。此外，通过将由导电膏制成的层的膜厚度设置为大于(高于)上述凸起的高度，从而形成接地层5。因此，允许由导电膏制成的接地层5在整个表面上方导电。
如上所述，使排列为连续栅格状的上述凸起以图6所示的间隔而与覆盖层膜3接触，并且使导电膏进入在凸起4处形成的正方形开口之中。因此，在如图6所示的凸起4的排列位置处，从信号线2到接地层5的距离增大了，从而使得信号线与接地层之间的静电电容在所增大的部分处被设为低电容。
因此，在凸起4与覆盖层膜3接触的位置处，获得实质上相当于在接地层形成网孔状通孔的效果。因此，同样在该优选实施例中，由于对布置于覆盖层膜3上的上述凸起4的排列，能够调节信号线2的特性阻抗并获得与前面描述的第一优选实施例相同的操作效果。
图7和图8示出根据本发明的电路板的第五优选实施例的剖视图。此外，在图7和图8中，与已描述过的图2所示的各个部件实现相同功能的各部件用同一附图标记来标识，因此将不再重复其详细描述。
该优选实施例不同于前面描述的每一个优选实施例之处在于：导电薄膜(其中在膜基板上预先以金属材料形成为膜)被用作接地层。换言之，在该优选实施例中，如图7所示，其设置为：经由真空沉积或其它手段将金属材料形成为膜，从而在膜基板7的一个表面形成导电薄膜8，以使得该导电薄膜8可以被用作接地层。
其中形成有上述导电薄膜8的膜基板7(下文也称为屏蔽膜)被堆叠到覆盖层膜3(其中借助粘附剂(未示出)来排列所述凸起4)上。此时，使用真空压制法或其它方法将上述屏蔽膜堆叠到覆盖层膜3上就变得很有必要了，从而使其可以充分地进入到除了凸起4的排列位置以外的其它位置。
因而，构成屏蔽膜的导电薄膜8与除了每个凸起4以外的覆盖层膜3以及这些凸起的排列位置紧密接触，如图8所示。根据该结构，在凸起4的排列位置处，从信号线2到由导电薄膜8形成的接地层的距离增大了，从而使得信号线与接地层之间的静电电容在所增大的部分处被设为低电容。
因此，在上述凸起4的排列位置处，获得实质上相当于在接地层形成呈网孔状的通孔的效果。因此，同样在该优选实施例中，由于对布置于覆盖层膜3上的上述凸起4的排列，能够调节信号线2的特性阻抗并获得与前面描述的第一实施例相同的操作效果。
在以上优选实施例中描述了将热固性树脂(例如环氧树脂)用作设置于覆盖层膜3上的凸起4的实例；作为用于形成凸起的手段，在薄膜中用粘附剂等形成小的圆形或细长形的穿孔，将该薄膜堆叠到覆盖层膜，从而能够获得这样一种结构，该结构能够实现与图1-图4所示的凸起4相同的功能。
此外，作为用于形成凸起的另一种手段，通过将薄膜(该薄膜具有经由穿孔工艺而在其中形成小的圆形孔、方形或狭缝形开口的粘附剂)等堆叠到覆盖层膜，从而能够获得这样一种结构，该结构能够实现与图5和图6所示的凸起4相同的功能。
工业应用
根据本发明的电路板能够用作实现控制特性阻抗的功能的电路板，例如印刷电路板、柔性印刷电路板以及多层柔性印刷电路板。特别地，根据本发明的电路板适于被用来安装在高频带中运行的器件的电路板所采用。

Claims (4)

1.一种电路板，其中接地层通过绝缘层与信号线相对，其特征在于：
由绝缘材料形成的凸起被排列在其中形成有所述接地层的该绝缘层的表面，并且由导电材料制成的所述接地层被形成在至少除了所述凸起的排列位置以外的所述绝缘层的表面上，以及
通过对布置于所述绝缘层的表面上的所述凸起的排列来调节所述信号线的特性阻抗。
2.如权利要求1所述的电路板，其特征在于：
所述接地层由导电膏制成，并且由所述导电膏制成的该接地层的膜厚度被形成为小于排列于所述绝缘层处的所述凸起的顶部的高度，从而使得所述凸起允许由所述导电膏制成的所述接地层开口为网孔状。
3.如权利要求1所述的电路板，其特征在于：
所述接地层由导电膏制成，由所述导电膏制成的该接地层的膜厚度被形成为大于排列于所述绝缘层处的所述凸起的顶部的高度，从而使得由该导电膏制成的所述接地层能够覆盖所述凸起，并且从所述接地层到所述信号线的距离在所述凸起的排列位置处增大，从而使得该信号线与该接地层之间的静电电容在所增大的部分被设为低电容。
4.如权利要求1所述的电路板，其特征在于：
将导电薄膜用作所述接地层，在该导电薄膜中是在膜基板上预先以金属材料形成为膜，由所述导电薄膜形成的该接地层被堆叠到其中排列有所述凸起的该绝缘层的表面，从而从所述接地层到所述信号线的距离在所述凸起的排列位置处增大，并且该接地层与该信号线之间的静电电容在所增大的部分被设为低电容。
CN2009801104931A 2008-03-25 2009-03-10 电路板 Pending CN101982023A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-077077 2008-03-25
JP2008077077A JP4356789B2 (ja) 2008-03-25 2008-03-25 回路基板
PCT/JP2009/054543 WO2009119305A1 (ja) 2008-03-25 2009-03-10 回路基板

Publications (1)

Publication Number Publication Date
CN101982023A true CN101982023A (zh) 2011-02-23

Family

ID=41113504

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801104931A Pending CN101982023A (zh) 2008-03-25 2009-03-10 电路板

Country Status (6)

Country Link
US (1) US20110000702A1 (zh)
JP (1) JP4356789B2 (zh)
KR (1) KR20100126412A (zh)
CN (1) CN101982023A (zh)
TW (1) TW200945960A (zh)
WO (1) WO2009119305A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103229605A (zh) * 2011-07-25 2013-07-31 日本特殊陶业株式会社 布线基板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI384907B (zh) * 2010-10-20 2013-02-01 Inventec Corp 形成接地結構之方法及其接地結構

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521900Y2 (zh) * 1990-05-28 1993-06-04
JPH06291216A (ja) * 1993-04-05 1994-10-18 Sony Corp 基板及びセラミックパッケージ
JPH06334410A (ja) * 1993-05-24 1994-12-02 Japan Aviation Electron Ind Ltd フレキシブル配線基板
JPH07321463A (ja) * 1994-05-25 1995-12-08 Toshiba Corp 薄膜多層配線基板
JP2005109101A (ja) * 2003-09-30 2005-04-21 Nippon Mektron Ltd 電磁シールド型可撓性回路基板
JP2005251958A (ja) * 2004-03-04 2005-09-15 Fujikura Ltd フレキシブルプリント配線基板及びフラットケーブル
JP4317101B2 (ja) * 2004-09-07 2009-08-19 日東電工株式会社 配線回路基板
JP2006173239A (ja) * 2004-12-14 2006-06-29 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法とそれを用いた電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103229605A (zh) * 2011-07-25 2013-07-31 日本特殊陶业株式会社 布线基板
US9485853B2 (en) 2011-07-25 2016-11-01 Ngk Spark Plug Co., Ltd. Wiring substrate having a plurality of connection terminals and a filling member provided therebetween

Also Published As

Publication number Publication date
TW200945960A (en) 2009-11-01
JP4356789B2 (ja) 2009-11-04
JP2009231658A (ja) 2009-10-08
WO2009119305A1 (ja) 2009-10-01
US20110000702A1 (en) 2011-01-06
KR20100126412A (ko) 2010-12-01

Similar Documents

Publication Publication Date Title
JP6285638B2 (ja) プリント配線板およびプリント配線板製造方法
CN105519241B (zh) 印刷布线板以及连接该布线板的连接器
US8648668B2 (en) Electrical impedance precision control of signal transmission line for circuit board
JP6732723B2 (ja) 高周波伝送用プリント配線板
US8050015B2 (en) Composite electric element
US20180020538A1 (en) Multilayer flexible printed circuit board
CN103167728A (zh) 印刷电路板及其制造方法
CN104427754A (zh) 刚柔性pcb以及制造刚柔性pcb的方法
CN108807360A (zh) 半导体封装设备和制造半导体封装设备的方法
CN102548189B (zh) 电路板的特性阻抗精度控制结构
JP4683381B2 (ja) 回路基板
US6861588B2 (en) Laminated ceramic electronic component and method of producing the same
CN101982023A (zh) 电路板
JP2006121046A (ja) 回路基板
US20130082366A1 (en) Semiconductor package and method of manufacturing the same
JP2012227404A (ja) フレキシブルプリント配線板
US6515236B2 (en) Printed wiring board and manufacturing method of the printed wiring board
JP7465341B2 (ja) 回路基板及び電子機器
CN107635349A (zh) 电路板及终端设备
KR101454080B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
CN212573075U (zh) 一种用于改善连接结构的柔性电路板
US5319330A (en) Device comprising laminated conductive patterns and easily selectable dielectrics
US20230284381A1 (en) Multilayer substrate and method for manufacturing multilayer substrate
CN212573078U (zh) 一种具有抗干扰能力的柔性电路板
CN112312682B (zh) 具有厚铜线路的电路板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110223