CN101960721B - 高分辨率时间-数字转换器 - Google Patents

高分辨率时间-数字转换器 Download PDF

Info

Publication number
CN101960721B
CN101960721B CN200980107631.0A CN200980107631A CN101960721B CN 101960721 B CN101960721 B CN 101960721B CN 200980107631 A CN200980107631 A CN 200980107631A CN 101960721 B CN101960721 B CN 101960721B
Authority
CN
China
Prior art keywords
signal
dltc
time
delay element
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200980107631.0A
Other languages
English (en)
Other versions
CN101960721A (zh
Inventor
孙博
杨兹翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Priority to CN201410597159.6A priority Critical patent/CN104460302B/zh
Publication of CN101960721A publication Critical patent/CN101960721A/zh
Application granted granted Critical
Publication of CN101960721B publication Critical patent/CN101960721B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Pulse Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供一种时间-数字转换器(TDC)，其可具有比反相器的传播延迟精细的分辨率。在一个实例中，分数延迟元件电路接收TDC输入信号，并从其产生第二信号，其为第一信号的时移复制物。将所述第一信号供应到第一延迟线时戳电路(DLTC)，且将所述第二信号供应到第二DLTC。所述第一DLTC产生第一时戳，其指示到达所述TDC的参考输入信号的沿与所述第一信号的沿之间的时间。所述第二DLTC产生第二时戳，其指示所述参考输入信号的所述沿与所述第二信号的沿之间的时间。所述第一和第二时戳经组合且一起构成高分辨率总TDC时戳，其具有比所述第一或第二时戳精细的分辨率。

Description

高分辨率时间-数字转换器
技术领域
所揭示的实施例涉及时间-数字转换器(TDC)。
背景技术
时间-数字转换器(TDC)是产生数字输出值(有时被称为时戳)的电路。时戳表示第一信号的沿与另一信号的沿之间所经过的时间。TDC具有若干用途，包括在锁相环路(PLL)中的用途。
图1(现有技术)是TDC PLL 1的高度简化的概念框图。TDC PLL 1包括输出多位数字调谐字流的环路滤波器2。数控振荡器(DCO)3接收数字调谐字，并输出对应的信号DCO_OUT，其频率由所述数字调谐字决定。DCO_OUT可(例如)具有在三GHz到四GHz的范围内的频率。累加器4使DCO_OUT的每一周期递增，且所述累加器的值与参考时钟信号REF同步锁存到锁存器5中。参考相位累加器6递增其输入引线7上的值。参考相位累加器6与参考时钟信号REF同步递增。经由线8将累加器6中所累加的值供应到减法器9。加法器10的输出经由线11供应到减法器9。减法器9(也称为相位检测器)从线8上的值减去线11上的值，并在线12上以数字字的形式将所得差值供应到环路滤波器2。
累加器6所递增的输入引线7上的值是线13上的整数频率控制部分与线14上的分数部分的总和。所述分数部分随时间过去而由Δ-∑调制器15改变。线11上的值是锁存器5所输出的整数部分以及线16上的分数部分的总和。时间-数字转换器17产生数字输出时戳，其表示信号DCO_OUT的沿与参考时钟信号REF的沿之间的时差。此实例中的信号REF具有固定但显著低于DCO_OUT的频率。TDC 17所输出的时戳由标准化电路18标准化，以产生线16上的分数部分。
图2(现有技术)是TDC 17的简化图。TDC 17包括反相器19到23的延迟线，以及一组相关联的触发器24到28。DCO_OUT信号的波前沿反相器的延迟线向下传播，且当参考时钟信号REF的上升沿出现时，所述延迟线中的信号的状态被并行计时到触发器24到28中。所述触发器将此处称为“时戳”的多位数字字输出到线29上。
图3(现有技术)是说明TDC 17的操作的简化波形图。在延迟线内捕获一个低脉冲，且所述低脉冲经由所述延迟线传播。一和零的行30表示延迟线的各个节点上的值。当DCO_OUT低脉冲到达图3中所说明的延迟线中的位置时，信号REF从低转变到高。DCO_OUT的低脉冲的结尾的低到高沿的时间与REF的低到高转变的时间之间所过去的时间量被识别为时间PD。DCO_OUT信号保持低(半周期时间)的持续时间被识别为时间HPER。如果延迟线的反相器具有较小的传播时间(反相器为“快”)，那么延迟线的节点上的信号的状态可如箭头30所指示那样表现。PD近似等于七个反相器传播延迟，且HPER近似等于八个反相器传播延迟。此处的值PD指示DCO_OUT的低到高沿与REF的低到高沿之间的时间延迟。时间测量结果的单位为反相器传播延迟。TDC PLL使用此相位信息来使TDC PLL保持锁定。
然而，如果延迟线的反相器具有较大的传播时间(反相器为“慢”)，那么延迟线的节点上的信号的状态可能如箭头31所指示那样表现。指示DCO_OUT的低到高沿与REF的低到高沿之间的持续时间的值PD并非为七，而是值PD为四。类似地，值HPER并非为八，而是值HPER为四。希望如从TDC输出的时戳被标准化，使得其较少依赖于延迟线的反相器的传播速度变化。
图4(现有技术)是图1的标准化电路18的简化电路图。标准化电路18接收从TDC17输出的未经标准化的时戳值PD，使用乘法器38来对其进行标准化，并将经标准化的时戳值PDN输出到线16上。标准化电路18使用从TDC 17输出的HPER值来执行所述标准化。在线32上将四位值HPER供应到累加器33。累加器33在慢得多的参考时钟CKR的每一上升沿上递增值HPER。因此，如果值HPER较小，那么累加器33将需用累加器33的较多递增以溢流且在线34上输出溢流信号。然而，如果值HPER较大，那么将需用累加器33的相对较少的递增来使溢流条件发生。累加器33递增的次数由计数器35记录。当溢流条件发生时，线34上的溢流信号转变为高，且致使锁存器36存储来自计数器35的计数值。因此，如果HPER较小，那么所捕获的计数值将较大，而如果HPER较大，那么所捕获的计数值将较小。计数值AVE_PER由线37供应到乘法器38。如果HPER较小，那么PD也将较小，但乘法器38将使此较小PD值乘以较大的AVE_PER，从而输出经标准化的PDN。类似地，如果HPER较大，那么PD也将较大，但乘法器38将使此较大PD值乘以较小AVE_PER，从而输出经标准化的PDN。
例如图1到图4的TDC PLL 1等PLL可用于许多应用中，包括无线电接收器中和无线电发射器中。需要TDC PLL的性能的改进。
发明内容
新颖的时间-数字转换器(TDC)所输出的总时戳可具有比TDC内的延迟线中的延迟元件的传播延迟精细的时间分辨率。在一个实例中，分数延迟元件电路接收TDC输入信号，并从其产生第二信号，所述第二信号为第一信号的时移复制物。TDC输入信号可(例如)为全数字锁相环路(ADPLL)中的数控振荡器(DCO)输出信号。将第一信号供应到第一延迟线时戳电路(DLTC)的输入上，且将第二信号供应到第二DLTC的输入上。第一DLTC产生第一时戳，其指示到达TDC的参考输入信号REF的沿与第一信号的沿之间的时间。第二DLTC产生第二时戳，其指示REF的沿与第二信号的沿之间的时间。第一和第二时戳经组合，且共同构成高分辨率总TDC时戳，其具有比第一时戳或第二时戳精细的分辨率。在一个应用中，通过利用高分辨率TDC来减少PLL相位噪声。
在一个特定实例中，每一DLTC包括一反相器延迟线和一组相关联的触发器。所述触发器由参考信号REF计时，使得所述触发器在信号REF的沿的时间处捕获延迟线的各个节点上的状态。第二信号相对于第一信号而时移反相器传播延迟的一半。揭示一种新颖的时差均衡电路、反馈环路和可编程延迟元件，其产生第二信号，使得第二信号相对于第一信号的时移被控制，且保持为反相器延迟的一半。
前述内容是概述，且因此必然含有细节的简化、一般化和省略；因此，所属领域的技术人员将了解，所述概述仅为说明性的，且无意以任何方式具有限制性。本文所描述的装置和/或过程(如仅由权利要求书界定)的其它方面、发明性特征和优点将在本文所陈述的非限制性详细描述中变得明显。
附图说明
图1(现有技术)是常规分数N时间-数字转换器(TDC)锁相环路(PLL)的简化框图。
图2(现有技术)是一种类型的常规延迟线时戳时间-数字转换器(TDC)的图。
图3(现有技术)是说明图2的TDC的时戳输出可如何改变的图。
图4(现有技术)是用于使TDC时戳标准化的常规标准化电路的图。
图5是根据一个新颖方面的一种特定类型的移动通信装置100的非常简化的高级框图。
图6是图2的RF收发器集成电路103的更详细框图。
图7是图6的本机振荡器106的更详细框图。
图8是图7的本机振荡器中所使用的重新定时电路的图。
图9是延迟线时戳电路(DLTC)的图。
图10是说明图9的DLTC的操作的图。
图11是说明图9的DLTC所输出的时戳值可如何因反相器传播延迟的改变而改变的图。
图12是说明TDC量化噪声可如何为总PLL相位噪声的较大促成因素的曲线图。
图13是图7的本机振荡器106的新颖高分辨率时间-数字转换器(TDC)214的电路图。
图14是说明图13的TDC的一部分的简化图。
图15是说明图14的电路的节点A、B和C上的信号之间的时移的波形图。
图16是图13的新颖高分辨率TDC的反馈控制环路的图。
图17是实现图13的电路600和602的一种方式的图。
图18是说明图17的电路600的操作的图。
图19是实现图13的新颖高分辨率TDC的可编程延迟元件508的一种方式的电路图。
图20是根据一个新颖方面的方法700的流程图。
具体实施方式
图5是根据一个新颖方面的一种特定类型的移动通信装置100的非常简化的高级框图。在此特定实例中，移动通信装置100为3G蜂窝式电话，其使用码分多址(CDMA)蜂窝式电话通信协议。蜂窝式电话包括(包含未说明的若干其它部分)天线102以及两个集成电路103和104。集成电路104被称为“数字基带集成电路”或“基带处理器集成电路”。集成电路103为RF收发器集成电路。RF收发器集成电路103被称为“收发器”，因为其包括发射器以及接收器。
图6是RF收发器集成电路103的更详细框图。接收器包括被称为“接收链”的部分105和本机振荡器(LO)106。当蜂窝式电话正在接收时，在天线102上接收高频RF信号107。来自信号107的信息经过双工器108、匹配网络109，且经过接收链105。信号107由低噪声放大器(LNA)110放大，且频率由混频器111降频转换。所得经降频转换的信号由基带滤波器112滤波，且被传递到数字基带集成电路104。数字基带集成电路104中的模/数转换器113将信号转换成数字形式，且所得数字信息由数字基带集成电路104中的数字电路处理。数字基带集成电路104通过控制由本机振荡器106供应到混频器111的本机振荡器信号(LO)114的频率来调谐接收器。
如果蜂窝式电话正在发射，那么待发射的信息由数字基带集成电路104中的数/模转换器115转换成模拟形式，且供应到“发射链”116。基带滤波器117滤出因数/模转换过程而产生的噪声。在本机振荡器119的控制下的混频器块118接着将信号升频转换成高频信号。驱动器放大器120和外部功率放大器121放大所述高频信号以驱动天线102，使得高频RF信号122从天线102发射。
图7是本机振荡器106的更详细的图。本机振荡器106包括参考时钟信号源123和分数N锁相环路(PLL)124。在本实例中，参考时钟信号源123是到达外部晶体振荡器模块的连接。在此情况下，参考源123可(例如)为信号导体。或者，参考时钟信号源123为安置在RF收发器集成电路102上的振荡器，其中晶体在集成电路102外部，但经由集成电路102的端子附接到振荡器。
PLL 124是时间-数字(TDC)全数字锁相环路(ADPLL)。PLL 124包括环路滤波器200，其输出数字调谐字流。数控振荡器(DCO)201接收数字调谐字，并输出对应的信号DCO_OUT，其频率由所述数字调谐字决定。DCO_OUT可(例如)具有在4GHz的范围内的频率。累加器202使DCO_OUT的每一周期递增，且累加器的值与参考时钟信号REF1同步锁存到锁存器203中。参考相位累加器204与参考时钟信号REF1同步递增其输入引线205上的值。累加器204中所累加的值经由线219供应到减法器206。加法器207的输出经由线208供应到减法器206。减法器206(其也称为相位检测器)从线219上的值减去线208上的值，并在线209上以数字字的形式将所得差值供应到环路滤波器200。
累加器204所递增的输入引线205上的值是线210上的整数频率控制部分与线211上的分数部分的总和。所述分数部分随时间过去而由Δ-∑调制器212改变。线208上的值是锁存器203所输出的整数部分以及线213上的分数部分的总和。新颖的时间-数字转换器214在到达标准化电路216的线215上产生高分辨率数字输出时戳。每一高分辨率时戳表示信号DCO_OUT的沿与参考时钟信号REF的沿之间所过去的时差。此实例中的信号REF具有固定但显著低于DCO_OUT的频率。REF可(例如)为100MHz信号，而DCO_OUT可在从3.o GHz到4.4GHz的范围内。标准化电路216将经标准化的时戳值输出到线213上。TDC 214所输出的时戳由标准化电路216标准化，以产生线213上的分数部分。由DCO 201输出的DCO_OUT信号由固定除法器217划分(例如，除以4)，以产生输出引线218上的本机振荡器输出信号LO。
图8是从参考时钟信号REF产生参考时钟信号REF1的重新定时电路的图。所述电路使REF与DCO_OUT信号同步。
图9是包含反相器301到305的第一延迟线、反相器306到310的第二延迟线以及一组相关联的差分输入触发器311到315的差分延迟线时戳电路(DLTC)300的图。使信号DCO_OUT沿第一延迟线向下传播，且使其逆DCO_OUT沿第二延迟线向下传播。延迟线的对应节点上的信号DCO_OUT和DCO_OUTB大体上同时转变逻辑电平。由参考时钟信号REF计时的触发器311到315在信号REF从低到高转变时捕获各个节点N1到N5以及N1B到N5B上的信号的状态。数字值D1到D4构成一多位时戳PD以及一多位值HPER。值HPER指示DCO_OUT的半周期的持续时间。
图10是说明图9的DLTC 300的操作的波形图。上部两个波形说明第一时间时第一延迟线的节点上的值。接下来的两个波形说明第二时间时第一延迟线的节点上的值。注意，所述波形已从左向右传播了两个反相器的距离。在第二时间时，参考时钟信号仍处于数字逻辑低。下部两个波形说明参考时钟信号REF从低转换到高时的第三时间时第一延迟线的节点上的值。注意，信号DCO_OUT的下半周期在所述延迟线上被捕获，且低脉冲的结尾处的低到高转变316在参考时钟REF在第三时间转变为高时已传播到节点N4。触发器311到315捕获第三时间时节点上的值。最初四个连续高值指示DCO_OUT的低到高沿316与REF的低到高沿317之间的时间。值四(PD)是以反相器传播延迟为单位。六个连续低值的串指示沿318与316之间DCO_OUT的半周期的持续时间。值六(HPER)是以反相器传播延迟为单位。
图11是说明对于相同的DCO_OUT对REF时差，PD和HPER的值可如何随着反相器传播延迟而改变的简化波形图。如果图9的DLTC 300的延迟线的反相器具有较小的传播时间(反相器为“快”)，那么延迟线的节点上的信号的状态可能如箭头319所指示那样表现。PD近似等于四个反相器传播延迟，且HPER近似等于六个反相器传播延迟。然而，如果延迟线的反相器具有较大的传播时间(反相器为“慢”)，那么延迟线的节点上的信号的状态可能如由箭头320所指示那样表现。值PD并非为四，而是PD的值为三。HPER的值并非为六，而是HPER的值为四。所述PD值可由标准化电路(例如图4的标准化电路18)标准化。可将DLTC 300或类似电路用作图7的TDC 214。
图12是说明TDC的总相位噪声400对所述噪声的各种促成因素(例如TDC噪声401、相位检测器噪声、DCO噪声和其它促成因素)的曲线图。如所述曲线图所指示，TDC量化噪声401的相位噪声促成作用占总PLL相位噪声400的较大比例。TDC量化噪声与DLTC 300的延迟线中的延迟元件的传播延迟成比例。如果认识到此情形，那么可尝试尽可能多地减少延迟元件的传播延迟，且使用尽可能快的半导体工艺，以便使延迟元件传播时间保持尽可能低。举例来说，如果延迟元件为反相器，那么对于可使DLTC300的延迟线的反相器多快存在实际限制。然而，可能希望将TDC量化噪声降低到低于此等级。因此，根据一个新颖方面，使用新颖的TDC 214。
图13是新颖TDC 214的图。新颖TDC 214包括分数延迟元件电路500、第一延迟线时戳电路(DLTC)501和第二DLTC 502。分数延迟元件电路500接收输入信号(DCO_OUT在此处也表示为S0)，并输出输入信号的第一时移版本S1和输入信号的第二时移版本S2。将第一时移版本S1供应到第一DLTC 501的第一输入节点503上。将第二时移版本S2供应到第一DLTC 502的第二输入节点504上。节点504上的第二时移版本S2相对于节点503上的第一时移版本S1时移了两个DLTC 501和502的延迟线的延迟元件的传播延迟的一半。在此实例中，两个DLTC 501和502的延迟线的延迟元件为反相器，且信号S1与S2之间的时移为反相器传播延迟的一半。
分数延迟元件电路500包括第一传播延迟电路，其在输入引线505上接收输入信号(DCO_OUT)，且将第一时移版本S1输出到节点503上。分数延迟元件电路500还包括第二传播延迟电路，其在输入引线505上接收输入信号(DCO_OUT)，且将第二时移版本S2输出到节点504上。分数延迟元件电路500还包括时差均衡电路506，其控制第二传播延迟电路内的可编程延迟元件508，以维持信号S1与S2之间的所要时移关系。如图13中所指示，第一DLTC 501和第二DLTC 502由输入引线507上所接收到的同一参考时钟信号REF计时。从第一DLTC 501输出的时戳与从第二DLTC 502输出到输出线215上的时戳组合，以形成具有高于DLTC 501或DLTC 502的分辨率的总TDC时戳。
图14是说明图13的电路的一部分的简化图。信号DCO_OUT被接收到输入引线505上，且逆信号DCO_OUTB被接收到输入引线509上。输入引线505上的信号DCO_OUT与节点A上的信号之间存在一个反相器传播延迟。输入引线509上的信号DCO_OUTB与节点C上的信号之间存在两个反相器传播延迟。DCO_OUT和DCO_OUTB大体上同时转变。
图15说明节点A和C上的两个信号，且指示节点A上的信号的低到高上升沿与节点C上的信号的低到高上升沿之间存在一个反相器传播延迟。为了以与第一时移信号S1成适当关系的方式将第二时移信号S2供应到图13中的节点504上，希望图14中的节点B上的信号在节点A上的信号的转变时间与节点C上的信号的转变时间之间的正中及时转变。图14的可编程延迟元件508将被控制，使得节点B上的信号在此时转变。
图16是说明图13的时差均衡电路506如何控制可编程延迟元件508的简化图。第一电路600产生输出信号，其量值指示节点A上的信号的上升沿与节点B上的信号的对应上升沿之间的第一时差601。第二电路602产生输出信号，其量值指示节点B上的信号的上升沿与节点C上的信号的对应上升沿之间的第二时差603。所述电路的其余部分包括反馈环路，其操作以控制可编程延迟元件508，使得两个电路600和602的输出随时间过去而大体上相等。明确地说，比较器604经耦合以接收从电路600和602输出的信号，使得如果第一时差601大于第二时差603，那么比较器的输出为数字高。如果第一时差601小于第二时差603，那么比较器604输出数字逻辑低。比较器604的输出由计数器605平滑化。比较器604的数字输出为供应到计数器605的向上/向下输入控制引线上的数字值，且使所述计数器在例如REF等参考时钟的上升沿上各自递增或递减。“UP/DNB”记号中的“B”指示向下“条”，即如果UP/DNB输入引线上的信号为数字逻辑低，那么控制所述计数器降计数。对计数器605进行计时的信号REF具有固定频率(在从近似10MHz到100MHz的范围内)，且仅允许信号REF在节点C上的信号转变为高之后不久转变为高，且对计数器605进行计时。供应计数器605的四位输出作为控制字，以控制可编程延迟元件508。此闭合反馈控制环路的操作致使第一时差601大体上等于第二时差603。
图17是可实现电路600(和电路602)的一种方式的电路图。图18说明电路600的操作。当节点A和B上的两个输入信号均为低时，晶体管Q1和Q2断开。电容器C1和C2上所形成的任何电荷因此经由电阻R1和R2排出。接下来，当节点A上的信号变高时，晶体管Q2接通，且晶体管Q4断开。因为节点NODE是由导电晶体管Q3接地，所以电容器C2由从电容器C2穿过Q2且穿过Q3到达接地的电流路径充电。此情形致使节点OUT上的电压减小。节点A和B上的信号的此状态的持续时间决定发生多少充电，以及节点OUT上的电压变为多低。接下来，当节点B上的信号变高时，晶体管Q1接通，且晶体管Q3断开。因为晶体管Q3和Q4两者均断开，所以节点NODE不再耦合到接地。此情况在图18中用符号“Z”表示。电容器C1和C2上的电荷将大体上平衡，且经由其相应的电阻R1和R2放电。因此，输出节点OUT上的电压(平均电压)的量值指示节点A上的信号的上升沿与节点B上的信号的上升沿之间的时差的持续时间。充电状态对放电状态的持续时间越长，节点OUT上的电压就越低。
图19是实现图13的可编程延迟元件508的一种方式的图。经由共用反相器的传播延迟至少在某种程度上取决于其输出引线上的负载。将图16的计数器605所输出的四位控制字供应到线606上，使得线606上的数字值的量值决定互补金属氧化物半导体(CMOS)反相器607和608上的电容性负载的量值。
图20是新颖方法700的流程图。使用(步骤701)可编程延迟元件来产生作为第一信号的时移复制物的第二信号。在一个实例中，第一与第二信号的对应沿之间的时移是经由反相器的传播延迟的一半。使用(步骤702)第一延迟线时戳电路(DLTC)来产生第一时戳，其指示参考信号的沿与第一信号的沿之间的时间。在一个实例中，此第一DLTC为图13的DLTC 501。使用(步骤703)第二延迟线时戳电路(DLTC)来产生第二时戳，其指示参考信号的沿与第二信号的沿之间的时间。在一个实例中，此第二DLTC为图13的DLTC 502。组合(步骤704)第一与第二时戳以产生总时戳，其具有比第一时戳或第二时戳精细的分辨率。在图13的实例中，第一时戳为多位数字值D[0]、D[2]、D[4]等，而第二时戳为多位数字值D[1]、D[3]、D[5]等。总的较精细分辨率时戳为多位数字值D[0]、D[1]、D[2]、D[3]、D[4]、D[5]等。
在一个或一个以上示范性实施例中，可在硬件、软件、固件或其任一组合中实施所描述的功能。如果在软件中实施，那么所述功能可作为一个或一个以上指令或代码存储在计算机可读媒体上或在计算机可读媒体上传输。计算机可读媒体包括计算机存储媒体和通信媒体两者，通信媒体包括促进计算机程序从一个位置传送到另一位置的任何媒体。存储媒体可以是可由计算机存取的任何可用媒体。作为实例而非限制，此计算机可读媒体可包含RAM、ROM、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用于携载或存储呈指令或数据结构形式的所要程序代码且可由计算机存取的任何其它媒体。另外，严格地说，任何连接均被称作计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波等无线技术从网站、服务器或其它远程来源传输软件，那么所述同轴电缆、光纤电缆、双绞线、DSL或例如红外线、无线电和微波等无线技术包括在媒体的定义中。如本文中所使用的磁盘和光盘包括压缩光盘(CD)、激光光盘、光学盘、数字通用光盘(DVD)、软磁盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。上述各项的组合也应包括在计算机可读媒体的范围内。
尽管上文出于教学目的描述某些特定实施例，但本专利文献的教示具有一般适用性，且不限于上文所描述的特定实施例。上文所描述的积分器电路、比较器、升/降计数器和可编程延迟元件电路被陈述为可如何实施分数延迟元件电路的仅一个实例。其中存在由分数延迟元件电路产生的三个或三个以上时移信号且其中存在三个或三个以上对应DLTC的实施例是可能的。可以各种不同方式来编码时戳值。DLTC的延迟线内的延迟元件无需为反相器，而是可为另一类型的电路元件(包括无源元件)，且可使第一与第二信号之间的时移为经由此另一类型的延迟元件的传播延迟的分数。因此，可在不脱离下文所陈述的权利要求书的范围的情况下实践所描述的特定实施例的各种特征的各种修改、修正和组合。

Claims (14)

1.一种电路，其包含：
分数延迟元件电路，其接收输入信号S0且输出所述输入信号的第一时移版本(S1)，且其输出所述输入信号的第二时移版本(S2)，其中S2相对于S1时移经由所述分数延迟元件电路的延迟元件的传播延迟的固定分数量；
第一延迟线时戳电路(DLTC)，其在所述第一DLTC的第一输入节点处接收S1，并在所述第一DLTC的第二输入节点处接收参考信号，其中所述第一DLTC包括S1经由其传播的第一延迟线；以及
第二DLTC，其在所述第二DLTC的第一输入节点处接收S2，并在所述第二DLTC的第二输入节点处接收所述参考信号，其中所述第二DLTC包括S2经由其传播的第二延迟线；
其中所述分数延迟元件电路的所述延迟元件为反相器，其中所述第一延迟线为反相器的延迟线，且其中所述第二延迟线为反相器的延迟线。
2.一种电路，其包含：
分数延迟元件电路，其接收输入信号S0且输出所述输入信号的第一时移版本(S1)，且其输出所述输入信号的第二时移版本(S2)，其中S2相对于S1时移经由所述分数延迟元件电路的延迟元件的传播延迟的固定分数量；
第一延迟线时戳电路(DLTC)，其在所述第一DLTC的第一输入节点处接收S1，并在所述第一DLTC的第二输入节点处接收参考信号，其中所述第一DLTC包括S1经由其传播的第一延迟线；以及
第二DLTC，其在所述第二DLTC的第一输入节点处接收S2，并在所述第二DLTC的第二输入节点处接收所述参考信号，其中所述第二DLTC包括S2经由其传播的第二延迟线；
其中所述分数延迟元件电路包括：
第一传播延迟电路，其接收所述输入信号S0且输出S1；
第二传播延迟电路，其接收所述输入信号S0且输出S2，其中所述第二传播延迟电路包括可编程延迟元件；以及
时差均衡电路，其控制所述可编程延迟元件。
3.根据权利要求2所述的电路，其中所述分数延迟元件电路检测第一节点上的信号的沿与第二节点上的信号的沿之间的第一时差，其中所述分数延迟元件电路检测所述第二节点上的所述信号的所述沿与第三节点上的信号的沿之间的第二时差，且其中所述分数延迟元件电路致使所述第一时差与所述第二时差相等。
4.根据权利要求3所述的电路，其中所述第一节点为所述第一传播延迟电路的节点，其中所述第二节点为所述第二传播延迟电路的节点，且其中所述第三节点为所述第一传播延迟电路的节点。
5.根据权利要求2所述的电路，其中所述可编程延迟元件包括具有可编程负载的逻辑元件，且其中所述可编程延迟元件接收多位数字值，其决定所述可编程负载的量值。
6.根据权利要求1所述的电路，其中所述分数延迟元件电路包括反馈环路。
7.根据权利要求1所述的电路，其中所述固定分数量为一半。
8.根据权利要求1所述的电路，其中所述第一和第二DLTC为单端型延迟线时戳电路。
9.根据权利要求1所述的电路，其中所述第一和第二DLTC为差分延迟线时戳电路。
10.一种用于时间-数字转换的方法，其包含：
(a)将第一信号供应到第一延迟线时戳电路(DLTC)的第一输入节点上，其中所述第一DLTC包括延迟元件的延迟线；
(b)将参考信号供应到所述第一DLTC的第二输入节点上；
(c)将第二信号供应到第二DLTC的第一输入节点上，其中所述第二DLTC包括延迟元件的延迟线；
(d)将所述参考信号供应到所述第二DLTC的第二输入节点上；以及
(e)相对于所述第二信号而控制所述第一信号，使得所述第二信号为所述第一信号的时移复制物，且使得所述第二信号相对于所述第一信号时移经由延迟元件的传播延迟的固定分数。
11.根据权利要求10所述的方法，其中所述第一DLTC的所述延迟线的所述延迟元件为反相器，其中所述第二DLTC的所述延迟线的所述延迟元件为反相器，且其中(e)中经由所述延迟元件的所述传播延迟为经由反相器的传播延迟。
12.根据权利要求10所述的方法，其中(e)包括控制第二逻辑元件上的负载，使得经由所述第二逻辑元件的传播延迟的长度是经由第一逻辑元件的传播延迟的长度的一倍半，其中所述第一和第二逻辑元件为相同的结构。
13.根据权利要求10所述的方法，其中(e)包括产生第一时差信号，其指示第一信号沿退出第一反相器时的第一时间与第二信号沿退出第二反相器时的第二时间之间的第一时差，其中(e)包括产生第二时差信号，其指示所述第二时间与第三信号沿退出第三反相器时的第三时间之间的第二时差，其中可编程负载耦合到所述第二反相器的输出引线，且其中(e)的所述控制包括控制所述可编程负载。
14.根据权利要求13所述的方法，其中(e)进一步包括确定所述第一时差信号是否大于所述第二时差信号。
CN200980107631.0A 2008-03-03 2009-03-03 高分辨率时间-数字转换器 Active CN101960721B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410597159.6A CN104460302B (zh) 2008-03-03 2009-03-03 高分辨率时间-数字转换器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/041,426 2008-03-03
US12/041,426 US7978111B2 (en) 2008-03-03 2008-03-03 High resolution time-to-digital converter
PCT/US2009/035913 WO2009111496A1 (en) 2008-03-03 2009-03-03 High resolution time-to-digital converter

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201410597159.6A Division CN104460302B (zh) 2008-03-03 2009-03-03 高分辨率时间-数字转换器

Publications (2)

Publication Number Publication Date
CN101960721A CN101960721A (zh) 2011-01-26
CN101960721B true CN101960721B (zh) 2014-12-03

Family

ID=40599919

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200980107631.0A Active CN101960721B (zh) 2008-03-03 2009-03-03 高分辨率时间-数字转换器
CN201410597159.6A Active CN104460302B (zh) 2008-03-03 2009-03-03 高分辨率时间-数字转换器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201410597159.6A Active CN104460302B (zh) 2008-03-03 2009-03-03 高分辨率时间-数字转换器

Country Status (7)

Country Link
US (1) US7978111B2 (zh)
EP (1) EP2269312B1 (zh)
JP (1) JP5001439B2 (zh)
KR (1) KR101239039B1 (zh)
CN (2) CN101960721B (zh)
TW (1) TW201001927A (zh)
WO (1) WO2009111496A1 (zh)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009232206A (ja) * 2008-03-24 2009-10-08 Toshiba Corp 無線通信装置
EP2141797A1 (en) * 2008-07-02 2010-01-06 Nxp B.V. Circuit with a time to digital converter and phase measuring method
US20100074387A1 (en) * 2008-09-24 2010-03-25 Infineon Technologies Ag Frequency to Phase Converter with Uniform Sampling for all Digital Phase Locked Loops
US8283960B2 (en) * 2009-04-27 2012-10-09 Oracle America, Inc. Minimal bubble voltage regulator
US8242823B2 (en) 2009-04-27 2012-08-14 Oracle America, Inc. Delay chain initialization
US8198931B2 (en) * 2009-04-27 2012-06-12 Oracle America, Inc. Fine grain timing
US8179165B2 (en) * 2009-04-27 2012-05-15 Oracle America, Inc. Precision sampling circuit
US7932847B1 (en) * 2009-12-04 2011-04-26 Realtek Semiconductor Corp. Hybrid coarse-fine time-to-digital converter
US8446191B2 (en) * 2009-12-07 2013-05-21 Qualcomm Incorporated Phase locked loop with digital compensation for analog integration
JP2011188114A (ja) * 2010-03-05 2011-09-22 Toshiba Corp 半導体集積回路
KR101629970B1 (ko) * 2010-04-23 2016-06-13 삼성전자주식회사 타임 투 디지털 컨버터 및 그의 동작 방법
JP5585273B2 (ja) * 2010-07-28 2014-09-10 富士通株式会社 Ｐｌｌ回路、ｐｌｌ回路の動作方法およびシステム
US8222607B2 (en) * 2010-10-29 2012-07-17 Kabushiki Kaisha Toshiba Apparatus for time to digital conversion
JP5609585B2 (ja) * 2010-11-25 2014-10-22 ソニー株式会社 Ｐｌｌ回路、ｐｌｌ回路の誤差補償方法及び通信装置
EP2695000B1 (en) * 2011-04-05 2018-05-30 Koninklijke Philips N.V. Detector array with time-to-digital conversion having improved temporal accuracy
DE102011089426B4 (de) * 2011-12-21 2015-01-15 Intel Mobile Communications GmbH DTC-System mit Hochauflösungsphasenabgleich
KR101839882B1 (ko) * 2011-12-29 2018-03-20 에스케이하이닉스 주식회사 위상차 양자화 회로 및 이의 지연값 조절회로, 지연회로
US8760329B2 (en) * 2012-08-30 2014-06-24 Texas Instruments Incorporated Asynchronous analog-to-digital converter
US8754797B2 (en) * 2012-08-30 2014-06-17 Texas Instruments Incorporated Asynchronous analog-to-digital converter having rate control
US8830106B2 (en) * 2012-08-30 2014-09-09 Texas Instruments Incorporated Asynchronous analog-to-digital converter having adapative reference control
US8797079B2 (en) * 2012-09-28 2014-08-05 Intel Mobile Communications GmbH Differential delay line, ring oscillator and mobile communication device
US9100035B2 (en) * 2013-03-01 2015-08-04 Texas Instruments Incorporated Asynchronous sampling using a dynamically adustable snapback range
US8786474B1 (en) * 2013-03-15 2014-07-22 Kabushiki Kaisha Toshiba Apparatus for programmable metastable ring oscillator period for multiple-hit delay-chain based time-to-digital circuits
US9606228B1 (en) 2014-02-20 2017-03-28 Banner Engineering Corporation High-precision digital time-of-flight measurement with coarse delay elements
US9768809B2 (en) * 2014-06-30 2017-09-19 Intel IP Corporation Digital-to-time converter spur reduction
US9484900B2 (en) * 2014-11-07 2016-11-01 Qualcomm Incorporated Digital-to-phase converter
US9429919B2 (en) * 2014-11-17 2016-08-30 Intel Deutschland Gmbh Low power bipolar 360 degrees time to digital converter
US9571082B2 (en) 2015-04-17 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. High resolution time-to-digital convertor
EP3232278B1 (en) * 2016-04-11 2020-03-18 NXP USA, Inc. Calibration method and apparatus for high tdc resolution
US10212065B2 (en) * 2016-10-20 2019-02-19 Gatesair, Inc. Extended time reference generation
US9853650B1 (en) * 2016-11-21 2017-12-26 Realtek Semiconductor Corp. Method and apparatus of frequency synthesis
US9973178B1 (en) * 2017-02-16 2018-05-15 Nuvoton Technology Corporation Method and apparatus for clock frequency multiplier
CN106932650A (zh) * 2017-03-03 2017-07-07 广东合微集成电路技术有限公司 一种传感器电容值检测方法
US10749535B2 (en) 2017-06-28 2020-08-18 Analog Devices, Inc. Apparatus and methods for distributed timing using digital time stamps from a time-to-digital converter
US11038511B2 (en) 2017-06-28 2021-06-15 Analog Devices International Unlimited Company Apparatus and methods for system clock compensation
US10067478B1 (en) 2017-12-11 2018-09-04 Silicon Laboratories Inc. Use of a recirculating delay line with a time-to-digital converter
US10686456B2 (en) 2018-03-09 2020-06-16 Texas Instruments Incorporated Cycle slip detection and correction in phase-locked loop
US10516401B2 (en) 2018-03-09 2019-12-24 Texas Instruments Incorporated Wobble reduction in an integer mode digital phase locked loop
US10498344B2 (en) 2018-03-09 2019-12-03 Texas Instruments Incorporated Phase cancellation in a phase-locked loop
US10516402B2 (en) 2018-03-09 2019-12-24 Texas Instruments Incorporated Corrupted clock detection circuit for a phase-locked loop
US10505555B2 (en) 2018-03-13 2019-12-10 Texas Instruments Incorporated Crystal oscillator offset trim in a phase-locked loop
US10491222B2 (en) 2018-03-13 2019-11-26 Texas Instruments Incorporated Switch between input reference clocks of different frequencies in a phase locked loop (PLL) without phase impact
CN109884873B (zh) * 2018-04-23 2021-10-29 南京邮电大学 一种采用动态阈值技术的时间数字转换器
US10496041B2 (en) 2018-05-04 2019-12-03 Texas Instruments Incorporated Time-to-digital converter circuit
US10505554B2 (en) * 2018-05-14 2019-12-10 Texas Instruments Incorporated Digital phase-locked loop
CN109143832B (zh) * 2018-07-26 2020-01-17 天津大学 一种高精度多通道的时间数字转换器
CN113196184B (zh) * 2018-10-22 2022-10-18 盈诺飞公司 宽测量范围高灵敏度时间数字转换器
US10763876B2 (en) * 2018-10-29 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus, circuits and methods for calibrating a time to digital converter
DE102019205731A1 (de) 2019-04-18 2020-10-22 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Zeit-zu-Digital-Wandler-Anordnung
US10673424B1 (en) * 2019-04-18 2020-06-02 Xilinx, Inc. Switch leakage compensation circuits
US11005644B2 (en) * 2019-06-11 2021-05-11 Arista Networks, Inc. Time stamp generation
CN113054998B (zh) * 2019-12-26 2023-04-18 澜至电子科技（成都）有限公司 时间数字转换器的线性校准系统、方法及数字锁相环
CN111077760B (zh) * 2020-01-07 2021-02-26 东南大学 一种时间数字转换器及转换方法
TWI760191B (zh) * 2021-04-20 2022-04-01 國立中山大學 時間至數位轉換器
US11387833B1 (en) 2021-09-03 2022-07-12 Qualcomm Incorporated Differential digital-to-time converter for even-order INL cancellation and supply noise/disturbance rejection
US11876523B1 (en) * 2022-12-12 2024-01-16 Xilinx, Inc. DPLL timing normalization

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273735A (ja) 2002-03-12 2003-09-26 Denso Corp Ａ／ｄ変換方法及び装置
US7205924B2 (en) * 2004-11-18 2007-04-17 Texas Instruments Incorporated Circuit for high-resolution phase detection in a digital RF processor
JP3701668B1 (ja) * 2005-05-27 2005-10-05 株式会社フュートレック アナログデジタルコンバータ
CN100468234C (zh) * 2005-06-21 2009-03-11 中国科学技术大学 基于fpga的时间数字转换器及其转换方法
JP4626581B2 (ja) * 2006-05-15 2011-02-09 株式会社デンソー 数値化装置
CN100539428C (zh) * 2007-03-12 2009-09-09 启攀微电子（上海）有限公司 一种高性能时间数字转换器电路架构
JP2009118362A (ja) * 2007-11-09 2009-05-28 Fyuutorekku:Kk Ａ−ｄ変換装置

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
《A four-channel self-calibrating》;MOTA M ET AL;《ELECTRONICS, CIRCUITS AND SYSTEMS》;19980907;全文 *
J.Christiansen,CERN,GENVA.《An Integrated High Resolution CMOS》.《IEEE JOURNAL OF SOLID-STATE CIRCUITS, IEEE SERVICE CENTER》.1996, *
J。Christiansen，CERN，GENVA.《An Integrated High Resolution CMOS》.《IEEE JOURNAL OF SOLID-STATE CIRCUITS, IEEE SERVICE CENTER》.1996, *
MOTA M ET AL.《A four-channel self-calibrating》.《ELECTRONICS, CIRCUITS AND SYSTEMS》.1998, *

Also Published As

Publication number Publication date
EP2269312A1 (en) 2011-01-05
EP2269312B1 (en) 2013-10-16
JP2011517161A (ja) 2011-05-26
CN104460302A (zh) 2015-03-25
JP5001439B2 (ja) 2012-08-15
WO2009111496A1 (en) 2009-09-11
US7978111B2 (en) 2011-07-12
CN101960721A (zh) 2011-01-26
CN104460302B (zh) 2018-11-13
US20090219073A1 (en) 2009-09-03
TW201001927A (en) 2010-01-01
KR20100134628A (ko) 2010-12-23
KR101239039B1 (ko) 2013-03-04

Similar Documents

Publication Publication Date Title
CN101960721B (zh) 高分辨率时间-数字转换器
US8878613B2 (en) Time-to-digital converter (TDC) with improved resolution
US9740175B2 (en) All-digital phase locked loop (ADPLL) including a digital-to-time converter (DTC) and a sampling time-to-digital converter (TDC)
KR101307662B1 (ko) 올 디지털 위상 동기 루프에서의 위상-디지털 변환기
US8552767B1 (en) Systems, circuits, and methods for a digital frequency synthesizer
CN101510777A (zh) 相位同步电路和接收器
US8941526B2 (en) Time integrator and ΔΣ time-to-digital converter
CN111900977A (zh) 一种对锁相环的数字时间转换器进行快速增益校准的电路
Yuan CMOS time‐to‐digital converters for mixed‐mode signal processing
EP2327161B1 (en) Accumulated phase-to-digital conversion in digital phase locked loops
CN102006065B (zh) 一种用于减少σδ调制器量化噪声的分数锁相环结构
CN110958019B (zh) 一种基于dll的三级tdc
Chen et al. Design and built-in characterization of digital-to-time converters for ultra-low power ADPLLs
EP3761509A1 (en) Phase-locked loop circuit
CN116054865A (zh) 一种传输线结构的亚100fs分辨率的时间数字转换器
Teh et al. A 12-bit branching time-to-digital converter with power saving features and digital based resolution tuning for PVT variations
Yao et al. 2 ps Time-to-Digital Converter for Frequency Synthesis in 55 nm CMOS Technology
Tong Low-power time-to-digital converters for high-precision measurement
Mahmoud et al. A 65nm CMOS fraction-N digital PLL with shaped in-band phase noise
Li et al. All‐digital power‐efficient integrating frequency difference‐to‐digital converter for GHz frequency‐locking
Eren A high-resolution time to digital converter design for all digital phase-locked loops
Mahmoud et al. A wide band fractional-N digital PLL with a noise shaping 2-D time to digital converter for LTE-A applications
CN117674835A (zh) 一种全数字锁相环电路及其调频方法、频率合成器
CN117639772A (zh) 一种全数字锁相环电路及其锁定方法、频率合成器
Staszewski Vemulapalli et al.

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant