CN101946338B - 光电半导体本体以及用于制造光电半导体本体的方法 - Google Patents
光电半导体本体以及用于制造光电半导体本体的方法 Download PDFInfo
- Publication number
- CN101946338B CN101946338B CN200980105918XA CN200980105918A CN101946338B CN 101946338 B CN101946338 B CN 101946338B CN 200980105918X A CN200980105918X A CN 200980105918XA CN 200980105918 A CN200980105918 A CN 200980105918A CN 101946338 B CN101946338 B CN 101946338B
- Authority
- CN
- China
- Prior art keywords
- groove
- layer
- semiconductor body
- opto
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 156
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 230000005670 electromagnetic radiation Effects 0.000 claims abstract description 7
- 238000002161 passivation Methods 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 30
- 238000002955 isolation Methods 0.000 claims description 12
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 5
- -1 fluoride compound Chemical class 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 148
- 230000002950 deficient Effects 0.000 description 29
- 229910002601 GaN Inorganic materials 0.000 description 9
- 239000011248 coating agent Substances 0.000 description 8
- 238000000576 coating method Methods 0.000 description 8
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 7
- 239000013078 crystal Substances 0.000 description 7
- 230000001788 irregular Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000005253 cladding Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000005352 clarification Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2304/00—Special growth methods for semiconductor lasers
- H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
- H01S5/0207—Substrates having a special shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
- H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
- Photovoltaic Devices (AREA)
Abstract
一种光电半导体本体包括：衬底(10)，其在第一主表面(12)上在第一区域(14)内具有适用于生成电磁射线的外延半导体层序列(20)并且在与该第一区域(14)相邻的第二区域(22)内具有第一槽(24)；以及至少一个第二槽(30)，其被布置在该第一区域(14)之外。本发明还涉及一种光电半导体本体和一种用于制造光电半导体本体的方法。
Description
技术领域
本发明涉及一种光电半导体本体以及一种用于制造光电半导体本体的方法。
背景技术
为了产生电磁射线通常将光电半导体本体作为半导体层序列制造在衬底上。这样的半导体层序列通常借助于外延被沉积在衬底上。为了制造激光二极管，例如可以在具有少量晶体偏移的n型掺杂的氮化镓衬底上紧接着涂覆n型掺杂和p型掺杂的层，这些n型掺杂和p型掺杂的层具有处于它们之间的适于生成射线的活性区域。在此，执行所谓的异质外延法，以便在氮化镓上涂覆不同的化合物半导体-例如氮化镓铝或氮化镓铟。在沉积非晶格匹配的化合物半导体时可能会出现半导体层序列和衬底之间的机械张力。这样的张力可导致衬底的弯曲或者半导体层序列中的断裂。
例如在由S.Ito等人的名为“High Power violet laser diodes withcrack-free layers on GaN substrates”的文章(Phys.Stat.Sol(a)204，No.6，2007年，第2073-2076页)中所描述的那样，可以通过多个互相平行地布置在衬底上的槽减小张力。在此，在形成外延层之前执行用于形成多个槽的过程，使得在外延沉积之后，衬底的表面被层共形地覆盖，其中这些槽不会完全被填满，而是仅仅这些槽的侧壁被覆盖。因此，由于在外延层中存在不连续性而减小张力和/或断裂的出现。
发明内容
任务是提供一种改进的光电半导体本体并且说明一种用于制造改进的光电半导体本体的方法。
该任务在其第一个方面利用一种光电半导体本体解决，该光电半导体本体包括：衬底，其在第一主表面上在第一区域中具有适于产生电磁射线的外延半导体层序列，并且在与第一区域相邻的第二区域中具有第一槽；以及至少一个第二槽，其被布置在第一区域之外。
例如规定，在衬底上与外延半导体层序列相邻地在第二区域中构造第一槽，该第一槽适合于减小在外延半导体层序列形成期间的张力。然而，该外延半导体层序列尤其是在第一槽的侧壁的区域中具有有缺陷的区。所述有缺陷的区域可能在完成光电半导体本体之后导致旁路，所述旁路可能损害部件功能。为了减小或排除这些缺陷构造至少一个第二槽，所述第二槽与外延半导体层序列相邻地布置。因此，在形成外延半导体层序列时出现的外延涂覆的半导体层序列中的不连续性不能引起缺陷并且不能损害部件功能。
在另一个实施方式中，在光电半导体本体的情况下将第二槽布置为使得第一槽被覆盖。
根据该实施方式，通过形成第二槽将第一槽区域中的外延半导体层序列去除，使得外延涂覆的半导体层序列中的位于第一槽的侧壁区域中的有缺陷的区不能引起缺陷并且不能损害部件功能，其中有缺陷的区可能归咎于外延半导体层序列的未定义的层厚度或不规则的晶体生长。所述有缺陷的区域在完成光电半导体本体之后可能会引起旁路，该旁路可能损害部件功能。
在另一实施方式中，在光电半导体本体的情况下，第二槽被与第一槽相邻地布置为隔离槽。
根据该实施方式，通过形成第二槽将外延半导体层序列与外延涂覆的半导体层序列中的位于第一槽的侧壁区域中的有缺陷的区隔离，使得所述有缺陷的区不能引起缺陷或者损害部件功能。
在另一个实施方式中，在光电半导体本体的情况下将第二槽作为隔离槽与第一槽相邻地分别布置在第一槽的两侧。
根据该实施方式，设置有外延涂覆的半导体层序列的有缺陷的区在两个方向上与活性区域的隔离，使得减少缺陷。
在另一个实施方式中，在光电半导体本体的情况下在第二区域内的主表面上涂覆钝化层，该钝化层至少部分地覆盖第二槽。
根据该实施方式，除了将外延半导体层序列的有缺陷区与活性区域隔离，设置有钝化物，该钝化物能够防止电旁路或泄漏电流以及用于提高ESD耐受性。
该任务在其第二方面通过一种用于制造光电半导体本体的方法解决，在该方法中实施下列步骤：
-提供具有第一主表面的衬底，
-在第一主表面中形成第一槽，
-在第一主表面上的第一区域中外延生长半导体层序列，该半导体层序列具有适合于产生电磁射线的活性层，
-形成至少一个第二槽，所述第二槽布置在第一区域之外与第一区域相邻的第二区域中。
规定在衬底上与外延半导体层序列相邻地在第二区域中构造第一槽，该第一槽适于减小在形成外延半导体层序列期间的张力。然而，该外延半导体层序列尤其是在第一槽的侧壁区域中具有有缺陷的区，该有缺陷的区可以归咎于外延半导体层序列的未定义的层厚度或不规则的晶体生长。
该有缺陷的区域可能在完成光电半导体本体之后导致旁路，该旁路可能损害部件功能。为了减少或排除所述缺陷构造至少一个第二槽，所述第二槽被布置为与外延半导体层序列相邻。因此，在形成外延半导体层序列时出现的外延涂覆的半导体层序列中的不连续性不能引起缺陷或不能损害部件功能。
根据这里所描述的方法和/或这里所描述的半导体本体的至少一个实施方式，说明有一种半导体本体，其中第二槽被布置为使得第一槽被覆盖。
根据这里所描述的方法和/或这里所描述的半导体本体的至少一个实施方式，说明有一种半导体本体，其中第二槽被与第一槽相邻地布置为隔离槽。
根据这里所描述的方法和/或这里所描述的半导体本体的至少一个实施方式，说明有一种半导体本体，其中第二槽作为隔离槽与第一槽相邻地分别被布置在第一槽的两侧。
根据这里所描述的方法和/或这里所描述的半导体本体的至少一个实施方式，说明有一种半导体本体，其中在第一主表面上在第二区域中涂覆钝化层，该钝化层至少部分地覆盖第二槽。
根据这里所描述的方法和/或这里所描述的半导体本体的至少一个实施方式，说明有一种半导体本体，其中钝化层此外至少部分地覆盖外延半导体层序列的侧壁。
根据这里所描述的方法和/或这里所描述的半导体本体的至少一个实施方式，说明有一种半导体本体，其中钝化层至少部分地覆盖第二槽的侧壁。
根据这里所描述的方法和/或这里所描述的半导体本体的至少一个实施方式，说明有一种半导体本体，其中钝化层全面地覆盖半导体本体。
根据这里所描述的方法和/或这里所描述的半导体本体的至少一个实施方式，说明有一种半导体本体，其中钝化层包括氧化物化合物、氮化物化合物或氟化物化合物。
根据这里所描述的方法和/或这里所描述的半导体本体的至少一个实施方式，说明有一种半导体本体，其中第二槽从第一主表面一直到达位于第一主表面下方的衬底。
根据这里所描述的方法和/或这里所描述的半导体本体的至少一个实施方式，说明有一种半导体本体，其中第二槽从第一主表面开始至少部分地切割该外延层序列。
根据这里所描述的方法和/或这里所描述的半导体本体的至少一个实施方式，说明有一种半导体本体，其中第一区域包括激光器或发光二极管。
根据这里所描述的方法和/或这里所描述的半导体本体的至少一个实施方式，说明有一种半导体本体，其中激光器作为肋状物(Rippe)被布置在衬底的第一主表面上。
随后根据附图使用多个实施例来进一步阐述这里所描述的光电半导体本体和这里所描述的用于制造光电半导体本体的方法。功能层或作用相同的层、区域以及结构分别具有相同的附图标记。只要层、区域或结构在其功能上相对应，则不在下面的每个附图中重复对其的描述。
附图说明
图1A以俯视图示出光电半导体本体的示例性实施方式，
图1B以透视侧视图示出光电半导体本体的层序列的示例性实施方式，
图2A至2C示例性地以截面图示出光电半导体本体的层序列的实施方式，
图3A至3C示例性地以截面图示出光电半导体本体的层序列的实施方式，
图4A至4C示例性地以截面图示出光电半导体本体的层序列的实施方式，
图5示例性地以截面图示出光电半导体本体的层序列的实施方式，
图6示例性地以截面图示出光电半导体本体的层序列的实施方式，
图7示例性地以截面图示出光电半导体本体的层序列的实施方式，
图8示例性地以截面图示出光电半导体本体的层序列的实施方式，以及
图9示出用于制造光电半导体本体的方法的根据本发明的步骤的流程图。
具体实施方式
在图1A中以俯视图示出光电半导体本体的示例性实施方式。在衬底10、例如半导体晶片上通过外延沉积形成半导体层序列20。通常为了制造激光二极管，形成由氮化镓制成的具有由氮化镓制成的n型掺杂层的n型导通的衬底10、活性层、以及在该活性层上方的同样由氮化镓制成的p型掺杂层。作为活性层例如设置有包括量子阱结构的氮化镓铟。此外，为了提高部件功能和改善性能而形成另外的层，例如掺杂的连接层(所谓的“cladding layer(熔覆层)”)、接触层或用于防止材料污染的层(所谓的“evaporation preventing layer(防挥发层)”)，为了简化描述本发明而在下文中没有示出这些层。然而本领域的技术人员知道这些层的功能，并且必要的话也可以采取其他用于改善激光二极管的部件功能和性能的措施。此外，在衬底10上完整地制造的激光二极管还包括其他的元件-例如接触面或输出耦合元件，然而这些元件对于技术人员是公知的。
如同在开始处已经提及的那样，在沉积非晶格匹配的化合物半导体时在半导体层序列和衬底之间出现机械张力，该张力可能导致衬底的弯曲或者导致半导体层序列中的断裂。
如图1A所示，为了使该效应最小化，在衬底10上在第一主表面12上与外延半导体层序列相邻地构造第一槽24，该第一槽24适于在第一区域14中形成半导体层序列期间减小张力。该第一槽24可以例如沿着衬底10的晶体方位被实施。但是也可以规定，第一槽24的取向具有相对于衬底10的晶体方位的任意方向。
为了阐明，在图1B中以透视侧视图示出光电半导体本体的层序列的示例性实施方式的截面。在衬底10上，在第一主表面12上与外延半导体层序列20相邻地在第二区域22中形成第一槽24，以便在第一区域14中形成半导体层序列20期间减小张力。在此，该半导体层序列20包括至少3个子层120至122，这些子层例如由n型掺杂的层120、活性层121和p型掺杂的层122形成。
如图1B所示，第二槽30在第二区域22中被形成为使得朝向外延半导体层序列20的侧壁31不被外延涂覆的层覆盖。然而，该半导体层序列20可能在外延生长期间尤其是在第一槽24的侧壁区域中具有有缺陷的区，该区可以归咎于外延半导体层序列20的未定义的层厚度或不规则的晶体生长。
该有缺陷的区域可以在完成光电半导体本体之后导致旁路，该旁路可以损害部件功能。为了减少或排除所述缺陷构造第二槽30，该第二槽与外延半导体层序列20相邻地布置。因此，在形成外延半导体层序列20时出现的在外延涂覆的半导体层序列中的不连续性不能引起缺陷或损害部件功能。
下文中参照图2至4阐述用于减小或防止外延涂覆的半导体层序列20中的不连续性的不同可能性。
在图2A中根据第一个示例以穿过外延涂覆半导体层序列20之前的衬底10的截面图示出光电半导体本体的实施方式。在图2A中，在第二区域22中例如在使用掩膜的情况下通过适当的蚀刻步骤在衬底10中形成第一槽24。
然后如图2B所示，进行半导体层序列20的外延涂覆。在此，在第一过程步骤中，通过外延法-例如现有技术中公知的MOVPE或MBE法-例如将n型掺杂层120全面地沉积在衬底10的第一主表面12上。该半导体层序列20可能在外延生长期间尤其在第一槽24的侧壁区域中以及在槽24的底侧处具有有缺陷的区，该有缺陷的区可以归咎于外延半导体层序列20的未定义的层厚度或不规则的晶体生长。在图2B中将可能是有缺陷区的区域用附图标记20’来表示。
为了减小在形成外延半导体层序列时可能出现的不连续性的影响，根据该实施方式规定：将第二槽30安置为使得该第二槽30跨越第一槽、即所具有的宽度大于第一槽24的宽度。
因此如图2C所示，在第一槽24的侧壁区域中并且在槽24的底侧去除外延生长的层20’。这可以例如在使用适当掩膜的情况下通过第二蚀刻步骤来实现。因此，有缺陷的区的区域被完整地去除，使得该区域不能引起缺陷或不会损害部件功能。因此，在完成光电半导体本体之后的旁路的危险被减小。
在图3A中在另一个示例中以穿过外延涂覆半导体层序列20之前的衬底10的截面图示出光电半导体本体的另一个实施方式。在图3A中，在第二区域22中例如在使用掩膜的情况下通过适当的蚀刻步骤在衬底10中形成第一槽24。
然后如在图3B中所示的那样，进行半导体层序列20的外延涂覆。在此，在第一过程步骤中通过外延法例如将n型掺杂层120全面地沉积在衬底10的第一主表面12上。该半导体层序列20可能在外延生长期间尤其在第一槽24的侧壁区域中以及在槽24的底侧具有有缺陷的区，该有缺陷的区可以归咎于外延半导体层序列20的未定义的层厚度或不规则的晶体生长。可能是有缺陷区的区域在图3B中用附图标记20’来表示。
如图3C所示，根据该实施方式规定，将第二槽30安置为使得第二槽30位于第一槽旁边直接与第一区域14相邻。根据该实施方式，该第二槽被构造成隔离槽，该隔离槽将外延涂覆层20与有缺陷区20’的区域中的不连续性的区域隔离。
如图3C所示，外延生长的层20’留在第一槽24的侧壁区域中并且留在槽24的底侧。通过形成有利地对外延涂覆的层20进行切割直到衬底10中的第二槽30，有缺陷区的区域被与第一区域14电绝缘，使得减小在完成光电半导体本体之后的旁路的危险。
在图4A中在另一个示例中以穿过外延涂覆半导体层序列20之前的衬底10的截面图示出光电半导体本体的另一个实施方式。在图4A中，在第二区域22中例如在使用掩膜的情况下通过适当的蚀刻步骤在衬底10中形成第一槽24。
然后如在图4B中所示的那样，进行半导体层序列20的外延涂覆。在此，在第一过程步骤中例如通过外延法例如将n型掺杂的层120全面地沉积在衬底10的第一主表面12上，在第二过程步骤中沉积活性区域121并且在第三过程步骤中沉积p型掺杂的层122。
该半导体层序列20可能在外延生长期间尤其在第一槽24的侧壁区域中以及在槽24的底侧具有有缺陷的区，该有缺陷的区可以归咎于外延半导体层序列20的未定义的层厚度或不规则的晶体生长。可能是有缺陷区的区域在图4B中再次用附图标记20’来表示。
如图4C所示，根据该实施方式规定，将第二槽30安置为使得第二槽30在第一槽旁边直接与第一区域14相邻。根据该实施方式，该第二槽被构造成隔离槽，该隔离槽对外延涂覆的层20与有缺陷区20’的区域中的不连续性的区域进行隔离。
如图4C所示，外延生长的层20’留在第一槽24的侧壁区域中并且留在槽24的底侧。通过形成至少对p型掺杂的层122进行切割直到n型掺杂的层120的第二槽30，有缺陷区的区域被与第一区域14电绝缘。但是根据该实施方式也可以形成从p型掺杂的层122直至衬底10的第二槽30。
如下文中参照图5至8所阐述的那样，可以通过涂覆钝化层来实现另一改进方案。
如已经参考图3C所描述的那样，在图5中以截面图示出光电半导体本体的层序列的实施方式。在形成第二槽后涂覆钝化层40，该钝化层40至少覆盖槽30的朝向第一区域那侧的侧壁。
因此，除了将外延半导体层序列的有缺陷的区与活性区域隔离，设置有钝化层40，该钝化层40可以防止电旁路或漏泄电流以及用于提高ESD耐受性。该钝化层40可以例如被构造成氧化物层、氮化物层或氟化物层，但其中不排除专业人员公知的其他材料。
如已经参考图3C所描述的那样，在图6中以截面图示出光电半导体本体的层序列的实施方式。在形成第二槽之后涂覆钝化层40，与图5不同，该钝化层40全面地覆盖第一主表面12。该钝化层40可以再次被构造成氧化物层、氮化物层或氟化物层，但其中不排除专业人员公知的其他材料。
如已经参考图4C所描述的那样，在图7中以截面图示出光电半导体本体的层序列的实施方式。在形成第二槽之后涂覆钝化层40，该钝化层至少覆盖槽30的朝向第一区域那侧的侧壁。
因此，除了将外延半导体层序列的有缺陷的区与活性区域隔离，设置有钝化层40，该钝化层40可以防止电旁路或漏泄电流以及用于提高ESD耐受性。该钝化层40例如可以被构造成为氧化物层、氮化物层或氟化物层，但其中不排除专业人员公知的其他材料。
如已经参考图4C所描述的那样，在图8中以截面图示出光电半导体本体的层序列的实施方式。在形成第二槽之后涂覆钝化层40，与图7不同，该钝化层40全面地覆盖第一主表面12。该钝化层40可以再次被构造成氧化物层、氮化物层或氟化物层，但其中不排除专业人员公知的其他材料。
在下文中参考图9更详细地阐述根据本发明的方法，图9示出根据流程图示的各个步骤。
在步骤200，提供具有第一主表面12的衬底10。
在步骤210，在第一主表面12中形成第一槽24。
在步骤220，在第一主表面12上的第一区域14中进行半导体层序列20的外延生长，该半导体层序列20具有适于生成电磁射线的活性层21。
在步骤230，形成至少一个第二槽30，所述第二槽30被布置在第一区域14之外与第一区域14相邻的第二区域14中。
本专利申请要求德国专利申请DE 102008010508.2和DE102008018038.6的优先权，这些专利申请的公开内容通过回引结合于此。
本发明不受根据实施例的描述的限制。更确切地说，本发明包括每种新的特征以及特征的每种组合，这尤其是包括权利要求书中的特征的每种组合，即使该特征或者该组合本身未在权利要求书或者实施例中予以明确说明也是如此。
Claims (14)
1.一种光电半导体本体，包括
-衬底(10)，其在第一主表面(12)上在第一区域(14)中具有适于产生电磁射线的外延半导体层序列(20)并且在与所述第一区域(14)相邻的第二区域(22)中具有第一槽(24)；以及
-至少一个第二槽(30)，其被布置在所述第一区域(14)之外在第二区域(22)中，
其中
-所述第二槽(30)从外延半导体层序列(20)的背向所述衬底(10)的主表面开始至少部分地切割所述外延半导体层序列(20)。
2.根据权利要求1所述的光电半导体本体，其中所述第二槽(30)被布置为使得所述第一槽被覆盖。
3.根据权利要求1所述的光电半导体本体，其中所述第二槽(30)被作为隔离槽与所述第一槽(24)相邻地布置。
4.根据权利要求3所述的光电半导体本体，其中所述第二槽(30)作为隔离槽与所述第一槽(24)相邻地分别被布置在所述第一槽的两侧。
5.根据权利要求1至4之一所述的光电半导体本体，其中在所述第一主表面(12)上在所述第二区域(22)中涂覆钝化层(40)，所述钝化层(40)至少部分地覆盖所述第二槽(30)。
6.根据权利要求5所述的光电半导体本体，其中所述钝化层(40)此外还至少部分地覆盖所述外延半导体层序列(20)的侧壁。
7.根据权利要求5所述的光电半导体本体，其中所述钝化层(40)至少部分地覆盖所述第二槽(30)的侧壁。
8.根据权利要求5所述的光电半导体本体，其中所述钝化层(40)全面地覆盖所述半导体本体。
9.根据权利要求5所述的光电半导体本体，其中所述钝化层(40)包括氧化物化合物、氮化物化合物或氟化物化合物。
10.根据权利要求1至4之一所述的光电半导体本体，其中所述第二槽从背向所述衬底(10)的主表面一直到达位于该主表面下方的衬底。
11.根据权利要求1至4之一所述的光电半导体本体，其中所述第一区域(14)包括激光器或发光二极管。
12.根据权利要求11所述的光电半导体本体，其中所述激光器作为肋状物被布置在所述衬底(10)的所述第一主表面(12)上。
13.一种用于制造光电半导体本体的方法，具有步骤：
-提供具有第一主表面(12)的衬底(10)，
-在所述第一主表面(12)中形成第一槽(24)，
-在所述第一主表面(12)上的第一区域(14)中和在第一槽(24)中外延生长半导体层序列(20)，所述半导体层序列(20)具有适于产生电磁射线的活性层(21)，
-形成至少一个第二槽(30)，所述第二槽(30)被布置在所述第一区域(14)之外与所述第一区域(14)相邻的第二区域(22)内。
14.根据权利要求13所述方法，其中制造根据权利要求1至12之一所述的光电半导体本体。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102008010508 | 2008-02-22 | ||
| DE102008010508.2 | 2008-02-22 | ||
| DE102008018038.6 | 2008-04-09 | ||
| DE102008018038A DE102008018038A1 (de) | 2008-02-22 | 2008-04-09 | Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers |
| PCT/DE2009/000191 WO2009103266A2 (de) | 2008-02-22 | 2009-02-11 | Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101946338A CN101946338A (zh) | 2011-01-12 |
| CN101946338B true CN101946338B (zh) | 2013-08-28 |
Family
ID=40896799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200980105918XA Expired - Fee Related CN101946338B (zh) | 2008-02-22 | 2009-02-11 | 光电半导体本体以及用于制造光电半导体本体的方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8335243B2 (zh) |
| EP (1) | EP2245657B1 (zh) |
| JP (2) | JP5447872B2 (zh) |
| KR (1) | KR101561317B1 (zh) |
| CN (1) | CN101946338B (zh) |
| DE (1) | DE102008018038A1 (zh) |
| WO (1) | WO2009103266A2 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8237151B2 (en) * | 2009-01-09 | 2012-08-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diode-based devices and methods for making the same |
| DE102015116712A1 (de) | 2015-10-01 | 2017-04-06 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1799171A (zh) * | 2003-05-30 | 2006-07-05 | 夏普株式会社 | 氮化物半导体发光器件 |
| CN1983751A (zh) * | 2005-11-30 | 2007-06-20 | 夏普株式会社 | 氮化物半导体激光元件及其制造方法 |
| CN101043121A (zh) * | 2006-03-22 | 2007-09-26 | 三洋电机株式会社 | 氮化物类半导体发光元件及其制造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5968980A (ja) * | 1982-10-12 | 1984-04-19 | Nec Corp | 半導体発光ダイオ−ドの製造方法 |
| DE3731312C2 (de) * | 1987-09-17 | 1997-02-13 | Siemens Ag | Verfahren zum Vereinzeln von monolithisch hergestellten Laserdioden |
| JPH04284679A (ja) * | 1991-03-13 | 1992-10-09 | Furukawa Electric Co Ltd:The | 半導体発光素子とその製造方法 |
| JP2003264334A (ja) * | 2002-03-08 | 2003-09-19 | Hitachi Ltd | 半導体レーザ素子及び半導体レーザモジュール |
| JP2007180589A (ja) * | 2003-02-07 | 2007-07-12 | Sanyo Electric Co Ltd | 半導体素子およびその製造方法 |
| WO2004086579A1 (ja) * | 2003-03-25 | 2004-10-07 | Matsushita Electric Industrial Co., Ltd. | 窒化物半導体素子およびその製造方法 |
| JP4651312B2 (ja) * | 2004-06-10 | 2011-03-16 | シャープ株式会社 | 半導体素子の製造方法 |
| JP4854275B2 (ja) * | 2004-12-08 | 2012-01-18 | シャープ株式会社 | 窒化物半導体発光素子およびその製造方法 |
| JP4617907B2 (ja) * | 2005-02-03 | 2011-01-26 | ソニー株式会社 | 光集積型半導体発光素子 |
| JP4928811B2 (ja) * | 2005-03-24 | 2012-05-09 | 三洋電機株式会社 | 窒化物系半導体発光素子の製造方法および窒化物系半導体発光素子 |
| JP4892940B2 (ja) * | 2005-11-29 | 2012-03-07 | 富士ゼロックス株式会社 | 面発光型半導体レーザ装置およびその製造方法 |
| US20070221932A1 (en) * | 2006-03-22 | 2007-09-27 | Sanyo Electric Co., Ltd. | Method of fabricating nitride-based semiconductor light-emitting device and nitride-based semiconductor light-emitting device |
| DE102008010511B4 (de) | 2008-02-22 | 2023-08-24 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer Halbleiterkörper und Verfahren zu dessen Herstellung |
-
2008
- 2008-04-09 DE DE102008018038A patent/DE102008018038A1/de not_active Withdrawn
-
2009
- 2009-02-11 US US12/866,589 patent/US8335243B2/en active Active
- 2009-02-11 EP EP09712295.6A patent/EP2245657B1/de not_active Not-in-force
- 2009-02-11 JP JP2010547038A patent/JP5447872B2/ja not_active Expired - Fee Related
- 2009-02-11 CN CN200980105918XA patent/CN101946338B/zh not_active Expired - Fee Related
- 2009-02-11 WO PCT/DE2009/000191 patent/WO2009103266A2/de active Application Filing
- 2009-02-11 KR KR1020107021027A patent/KR101561317B1/ko active IP Right Grant
-
2013
- 2013-12-17 JP JP2013260573A patent/JP2014078743A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1799171A (zh) * | 2003-05-30 | 2006-07-05 | 夏普株式会社 | 氮化物半导体发光器件 |
| CN1983751A (zh) * | 2005-11-30 | 2007-06-20 | 夏普株式会社 | 氮化物半导体激光元件及其制造方法 |
| CN101043121A (zh) * | 2006-03-22 | 2007-09-26 | 三洋电机株式会社 | 氮化物类半导体发光元件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2009103266A2 (de) | 2009-08-27 |
| US20110013660A1 (en) | 2011-01-20 |
| EP2245657A2 (de) | 2010-11-03 |
| JP5447872B2 (ja) | 2014-03-19 |
| CN101946338A (zh) | 2011-01-12 |
| KR101561317B1 (ko) | 2015-10-16 |
| KR20100120304A (ko) | 2010-11-15 |
| JP2014078743A (ja) | 2014-05-01 |
| JP2011512682A (ja) | 2011-04-21 |
| WO2009103266A3 (de) | 2009-12-03 |
| US8335243B2 (en) | 2012-12-18 |
| EP2245657B1 (de) | 2018-11-21 |
| DE102008018038A1 (de) | 2009-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7943494B2 (en) | Method for blocking dislocation propagation of semiconductor | |
| US7126972B2 (en) | Nitride based semiconductor laser diode device with a bar mask | |
| KR101537330B1 (ko) | 질화물 반도체 발광 소자 제조 방법 | |
| US20140302665A1 (en) | Method for producing an optoelectronic nitride compound semiconductor component | |
| KR20170066352A (ko) | 하이브리드 헤테로구조 발광 소자 | |
| KR102210325B1 (ko) | Ｃｍｏｓ 소자 및 그 제조 방법 | |
| KR101926609B1 (ko) | 질화갈륨계 반도체 소자 및 그 제조방법 | |
| CN101946338B (zh) | 光电半导体本体以及用于制造光电半导体本体的方法 | |
| CN105308720A (zh) | 用于制造氮化物化合物半导体器件的方法 | |
| KR20050123421A (ko) | 질화물 반도체 소자 | |
| TW201438270A (zh) | 降低氮化鎵之缺陷密度的成長方法 | |
| CN106783968B (zh) | 含有氮镓铝和氮镓铟的缓存层的半导体器件及其制造方法 | |
| KR20130063378A (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| KR101104239B1 (ko) | 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법 | |
| KR100868361B1 (ko) | 질화물계 반도체 발광소자 및 그의 제조방법 | |
| KR20130137774A (ko) | 헤테로 구조 반도체 소자 | |
| KR102002898B1 (ko) | 반도체 버퍼 구조체 및 이를 포함하는 반도체 소자 | |
| CN113544862A (zh) | 光电子半导体芯片和用于制造光电子半导体芯片的方法 | |
| CN104584242A (zh) | 光电子半导体本体和光电子半导体芯片 | |
| KR102591149B1 (ko) | 비발광 3족 질화물 반도체 적층체를 제조하는 방법 | |
| KR20130108935A (ko) | 질화갈륨계 발광 다이오드 | |
| KR102591150B1 (ko) | 비발광 3족 질화물 반도체 소자를 제조하는 방법 | |
| CN106783955B (zh) | 含有氮镓铝和氮镓铟的插入层的半导体器件及其制造方法 | |
| JP2011512682A5 (zh) | ||
| US20110177679A1 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130828 Termination date: 20220211 |