KR101561317B1 - 광전 반도체 몸체 및 광전 반도체 몸체 제조 방법 - Google Patents

광전 반도체 몸체 및 광전 반도체 몸체 제조 방법 Download PDF

Info

Publication number
KR101561317B1
KR101561317B1 KR1020107021027A KR20107021027A KR101561317B1 KR 101561317 B1 KR101561317 B1 KR 101561317B1 KR 1020107021027 A KR1020107021027 A KR 1020107021027A KR 20107021027 A KR20107021027 A KR 20107021027A KR 101561317 B1 KR101561317 B1 KR 101561317B1
Authority
KR
South Korea
Prior art keywords
trench
region
layer sequence
substrate
semiconductor body
Prior art date
Application number
KR1020107021027A
Other languages
English (en)
Other versions
KR20100120304A (ko
Inventor
스테파니 브루닝호프
크리스토프 에이츨러
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20100120304A publication Critical patent/KR20100120304A/ko
Application granted granted Critical
Publication of KR101561317B1 publication Critical patent/KR101561317B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207—Substrates having a special shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Photovoltaic Devices (AREA)

Abstract

광전 반도체 몸체는, 제1주요면(12)상에서 제1영역(14)에는 전자기 복사의 생성에 적합한 에피택시얼 반도체층 시퀀스(20)를, 그리고 상기 제1영역(14)에 인접한 제2영역(22)에서 제1트렌치(24)를 구비하는 기판 및 상기 제1영역(14)의 외부에 배치된 적어도 하나의 제2트렌치(30)를 포함한다. 본 발명은 광전 반도체 몸체 및 광전 반도체 몸체의 제조 방법에 관한 것이다.

Description

광전 반도체 몸체 및 광전 반도체 몸체 제조 방법{OPTOELECTRONIC SEMICONDUCTOR BODY AND METHOD FOR PRODUCING AN OPTOELECTRONIC SEMICONDUCTOR BODY}
본 발명은 광전 반도체 몸체 및 광전 반도체 몸체 제조 방법에 관한 것이다.
일반적으로, 광전 반도체 몸체는 전자기 복사의 생성을 위해 기판 상의 반도체층 시퀀스로서 제조된다. 이와 같은 반도체층 시퀀스는 일반적으로 에피택시를 이용하여 기판 상에 증착된다. 레이저 다이오드의 제조를 위해, 예컨대 결정 부정합(crystal offset)이 낮은 n형 도핑된 갈륨질화물 기판 상에 차례로 n형 및 p형 도핑된 층들이 차례로 도포되며, 상기 층들 사이에 복사 생성을 위해 적합한 활성 영역이 위치한다. 이 때, 예컨대 알루미늄갈륨질화물 또는 인듐갈륨질화물과 같은 서로 다른 갈륨질화물계 화합물 반도체를 도포하기 위해, 소위 이종-에피택시 방법이 수행된다. 격자가 정합되지 않은 화합물 반도체들을 증착하면, 반도체층 시퀀스와 기판 사이에 기계적 응력이 발생할 수 있다. 이와 같은 응력은 기판의 휨을 야기하거나, 반도체층 시퀀스에 균열을 야기할 수 있다.
문헌 S. Ito et al., "High Power violet laser diodes with crack-free layers on GaN substrates", Phys. Stat. Sol(a) 204, No. 6, 2007, 2073-2076쪽에 기술된 바와 같이, 기판 상에서 서로 평행하게 배치된 복수 개의 트렌치에 의해 응력이 감소할 수 있다. 이 때, 에피택시층의 형성 이전에 복수 개의 트렌치 형성 공정이 수행되어, 에피택시얼 증착 이후에 기판의 표면이 하나의 층에 의해 등각으로(conformal) 덮이고, 이 때 트렌치는 완전히 채워지지 않고, 그 측벽만 덮인다. 따라서, 에피택시층에 존재하는 불연속성에 의해 응력 및/또는 균열의 발생이 감소한다.
본 발명의 과제는 개선된 광전 반도체 몸체를 제공하거나 개선된 광전 반도체 몸체 제조 방법을 제공하는 것이다.
제 1 양태에서, 상기 과제는, 제1주요면 상에서 제1영역에는 전자기 복사의 생성에 적합한 에피택시얼 반도체층 시퀀스를, 상기 제1영역에 인접한 제2영역에는 제1트렌치를 구비한 기판 및 상기 제1영역의 외부에 배치된 적어도 하나의 제2트렌치를 포함하는 광전 반도체 몸체에 의하여 해결된다.
예컨대, 기판 상에서 에피택시얼 반도체층 시퀀스에 인접하여 제2영역에 제1트렌치가 형성되고, 상기 제1트렌치는 에피택시얼 반도체층 시퀀스의 형성 동안 응력을 감소시키기에 적합한 경우도 고려된다. 그러나, 에피택시얼 반도체층 시퀀스는 특히 제1트렌치의 측벽의 영역에서 장애 구간을 포함한다. 장애 영역은 광전 반도체 몸체의 완성 이후에 분로(shunts)를 야기할 수 있고, 상기 분로는 소자 기능을 저하시킬 수 있다. 이러한 장애를 줄이거나 제거하기 위해, 적어도 하나의 제2트렌치가 형성되고, 상기 제2트렌치는 에피택시얼 반도체층 시퀀스에 인접하여 배치된다. 결과적으로, 에피택시얼 반도체층 시퀀스의 형성 시 발생하는, 에피택시얼 도포된 반도체층 시퀀스에서의 불연속성은 장애를 유발하지 않거나, 소자 기능을 저하시킬 수 있다.
다른 실시예에서, 광전 반도체 몸체에서, 제2트렌치는 제1트렌치가 덮이도록 배치된다.
이러한 실시예에서, 제2트렌치의 형성에 의해 에피택시얼 반도체층 시퀀스가 제1트렌치의 영역에서 제거됨으로써, 에피택시얼 반도체층 시퀀스의 미정의된 층 두께 또는 불규칙적인 결정 성장에 소급할 수 있는, 제1트렌치의 측벽 영역에 위치한 장애 구간이 상기 에피택시얼 도포된 반도체층 시퀀스에서 장애를 야기하지 않거나, 소자 기능을 저하시킬 수 있다. 이러한 장애 영역은 광전 반도체 몸체의 완성 이후에 소자 기능을 저하시킬 수 있는 분로를 유발할 수 있다.
광전 반도체 몸체의 다른 실시예에서, 제2트렌치는 분리 트렌치로서 제1트렌치에 인접하여 배치된다.
상기 실시예에 따르면, 제2트렌치의 형성에 의해 에피택시얼 반도체층 시퀀스는 에피택시얼 도포된 반도체층 시퀀스의 장애 구간으로부터 분리되어, 상기 장애 구간이 어떠한 장애도 야기하지 않거나, 소자 기능을 저하시킬 수 있다. 상기 장애 구간은 제1트렌치의 측벽 영역에 위치한다.
광전 반도체 몸체의 다른 실시예에서, 제2트렌치는 분리 트렌치로서 각각 제1트렌치에 인접하여 제1트렌치의 양측에 배치된다.
이러한 실시예에서, 활성 영역을 위해 에피택시얼 도포된 반도체층 시퀀스의 장애 구간이 양 방향으로 분리되어, 장애가 감소한다.
다른 실시예에서, 광전 반도체 몸체에서, 제1주요면상에서 제2영역에는 패시베이션층이 도포되고, 상기 패시베이션층은 제2트렌치를 적어도 부분적으로 덮는다.
이러한 실시예에서, 활성 영역을 위해 에피택시얼 반도체층 시퀀스의 장애 구간을 분리하는 것에 대해 부가적으로 패시베이션층이 제공되고, 상기 패시베이션층은 전기적 분로 또는 누전 전류를 방지하고 ESD 안정성을 향상시키는 역할을 한다.
본 발명의 과제는 제 2 양태에서 광전 반도체 몸체의 제조 방법에 의하여 해결되며, 본 방법은:
- 제1주요면을 포함한 기판을 제공하는 단계,
- 상기 제1주요면에 제1트렌치를 형성하는 단계,
- 전자기 복사의 생성에 적합한 활성층을 구비하는 반도체층 시퀀스를 상기 제1주요면 상의 제1영역에 에피택시얼 성장시키는 단계,
- 상기 제1영역의 외부에서 상기 제1영역에 인접한 제2영역에 배치되는 적어도 하나의 제2트렌치를 형성하는 단계를 포함한다.
기판 상에서 에피택시얼 반도체층 시퀀스에 인접하여 제2영역에는 제1트렌치가 형성되고, 상기 제1트렌치는 에피택시얼 반도체층 시퀀스의 형성 동안 응력을 감소시키기에 적합한 경우가 고려된다. 그러나, 에피택시얼 반도체층 시퀀스는 특히 제1트렌치의 측벽 영역에서 장애 구간을 포함하는데, 상기 장애 구간은 에피택시얼 반도체층 시퀀스의 미정의된 층 두께 또는 불규칙적 결정 성장에 소급할 수 있다.
이러한 장애 영역은 광전 반도체 몸체의 완성 이후 분로를 야기할 수 있고, 상기 분로는 소자 기능을 저하시킬 수 있다. 이러한 장애를 감소시키거나 제거하기 위해, 적어도 하나의 제2트렌치가 형성되고, 상기 제2트렌치는 에피택시얼 반도체층 시퀀스에 인접하여 배치된다. 따라서, 에피택시얼 반도체층 시퀀스의 형성 시 발생하는, 에피택시얼 도포된 반도체층 시퀀스에서의 불연속성은 장애를 야기하지 않거나, 소자 기능을 저하시킬 수 있다.
본 명세서에 기술된 방법 및/또는 본 명세서에 기술된 반도체 몸체의 적어도 일 실시예에 따르면, 제2트렌치의 배치가 제1트렌치가 덮이도록 하는 경우의 반도체 몸체가 기술된다.
본 명세서에 기술된 방법 및/또는 본 명세서에 기술된 반도체 몸체의 적어도 일 실시예에 따르면, 제2트렌치가 분리 트렌치로서 제1트렌치에 인접하여 배치되는 경우의 반도체 몸체가 기술된다.
본 명세서에 기술된 방법 및/또는 본 명세서에 기술된 반도체 몸체의 적어도 일 실시예에 따르면, 제2트렌치가 분리 트렌치로서 각각 제1트렌치의 양 측에서 제1트렌치에 인접하여 배치된 경우의 반도체 몸체가 기술된다.
본 명세서에 기술된 방법 및/또는 본 명세서에 기술된 반도체 몸체의 적어도 일 실시예에 따르면, 제1주요면상에서 제2영역에 패시베이션층이 도포되고 상기 패시베이션층은 제2트렌치를 적어도 부분적으로 덮는 경우의 반도체 몸체가 기술된다.
본 명세서에 기술된 방법 및/또는 본 명세서에 기술된 반도체 몸체의 적어도 일 실시예에 따르면, 패시베이션층이 에피택시얼 반도체층 시퀀스의 측벽을 적어도 부분적으로 더 덮는 경우의 반도체 몸체가 기술된다.
본 명세서에 기술된 방법 및/또는 본 명세서에 기술된 반도체 몸체의 적어도 일 실시예에 따르면, 패시베이션층이 제2트렌치의 측벽을 적어도 부분적으로 덮는 경우의 반도체 몸체가 기술된다.
본 명세서에 기술된 방법 및/또는 본 명세서에 기술된 반도체 몸체의 적어도 일 실시예에 따르면, 패시베이션층이 반도체 몸체를 완전히 덮는 경우의 반도체 몸체가 기술된다.
본 명세서에 기술된 방법 및/또는 본 명세서에 기술된 반도체 몸체의 적어도 일 실시예에 따르면, 패시베이션층이 산화물화합물, 질화물화합물 또는 불화물화합물을 포함하는 경우의 반도체 몸체가 기술된다.
본 명세서에 기술된 방법 및/또는 본 명세서에 기술된 반도체 몸체의 적어도 일 실시예에 따르면, 제2트렌치가 제1주요면으로부터 그 하부에 위치한 기판까지 도달하는 경우의 반도체 몸체가 기술된다.
본 명세서에 기술된 방법 및/또는 본 명세서에 기술된 반도체 몸체의 적어도 일 실시예에 따르면, 제2트렌치가 제1주요면으로부터 에피택시얼 층 시퀀스를 적어도 부분적으로 분할하는 경우의 반도체 몸체가 기술된다.
본 명세서에 기술된 방법 및/또는 본 명세서에 기술된 반도체 몸체의 적어도 일 실시예에 따르면, 제1영역이 레이저 또는 발광다이오드를 포함한 경우의 반도체 몸체가 기술된다.
본 명세서에 기술된 방법 및/또는 본 명세서에 기술된 반도체 몸체의 적어도 일 실시예에 따르면, 레이저가 립(rib)으로서 기판의 제1주요면 상에 배치된 경우의 반도체 몸체가 기술된다.
이하, 본 명세서에 기술된 광전 반도체 몸체 및 본 명세서에 기술된 광전 반도체 몸체의 제조 방법은 도면에 의거한 여러 실시예에서 더 상세히 설명된다. 기능이나 효과가 동일한 층, 영역 및 구조는 각각 동일한 참조 번호를 가진다. 층, 영역 또는 구조가 그 기능면에서 일치하는 경우, 그 설명은 이하의 각 도면에서 반복되진 않는다.
도 1a는 광전 반도체 몸체의 실시예를 평면도로 도시한다.
도 1b는 광전 반도체 몸체의 층 시퀀스의 실시예를 사시도로 도시한다.
도 2a 내지 도 2c는 광전 반도체 몸체의 층 시퀀스의 실시예를 횡단면도로 도시한다.
도 3a 내지 도 3c는 광전 반도체 몸체의 층 시퀀스의 실시예를 횡단면도로 도시한다.
도 4A 내지 4C는 광전 반도체 몸체의 층 시퀀스의 실시예를 횡단면도로 도시한다.
도 5는 광전 반도체 몸체의 층 시퀀스의 실시예를 횡단면도로 도시한다.
도 6은 광전 반도체 몸체의 층 시퀀스의 실시예를 횡단면도로 도시한다.
도 7은 광전 반도체 몸체의 층 시퀀스의 실시예를 횡단면도로 도시한다.
도 8은 광전 반도체 몸체의 층 시퀀스의 실시예를 횡단면도로 도시한다.
도 9는 광전 반도체 몸체의 제조 방법을 위한 본 발명에 따른 단계를 흐름도로 도시한다.
도 1a에는 광전 반도체 몸체의 실시예가 평면도로 도시되어 있다. 예컨대 반도체 웨이퍼와 같은 기판(10) 상에는 에피택시얼 증착에 의해 반도체층 시퀀스(20)가 형성된다. 일반적으로, 레이저다이오드의 제조를 위해 갈륨질화물 소재의 n형 기판(10)이 갈륨질화물 소재의 n형 도핑된 층, 활성층 및 그 위에 마찬가지로 갈륨질화물 소재의 p형 도핑된 층을 포함하여 형성된다. 활성층으로서 예컨대 양자 우물 구조를 포함한 인듐갈륨질화물이 고려된다. 또한, 소자 기능성 향상 또는 성능 개선을 위해 예컨대 도핑된 결합층(소위 "클래딩층"), 접촉층 또는 물질 오염 방지층(소위 "증발 방지층")과 같은 다른 층이 형성될 수 있고, 이러한 층들은 본 발명의 간략한 도면을 위해 이하에서 도시되지 않는다. 그러나, 통상의 기술자에게는 그 기능이 공지되어 있고, 경우에 따라서 소자 기능 개선 또는 레이저다이오드의 성능 개선을 위해 역할할 수 있는 다른 처리법이 결부될 수 있다. 또한, 완성된 레이저다이오드는 기판(10) 상에서 예컨대 접촉면 또는 아웃커플링 부재와 같은 다른 부재를 더 포함하고, 이러한 부재는 통상의 기술자에게 공지되어 있다.
이미 서두에 언급한 바와 같이, 격자 비정합 화합물 반도체의 증착 시 반도체층 시퀀스와 기판 사이에 기계적 응력이 발생할 수 있고, 상기 응력은 기판의 휨 또는 반도체층 시퀀스에 균열을 야기할 수 있다.
이러한 영향을 최소화하기 위해, 도 1a에 도시된 바와 같이, 기판(10) 상에서 제1주요면(12) 상에는 에피택시얼 반도체층 시퀀스에 인접하여 제1트렌치(24)가 형성되고, 상기 제1트렌치는 반도체층 시퀀스의 형성 동안 제1영역(14)에서 응력을 감소시키기에 적합하다. 이러한 제1트렌치(24)는 예컨대 기판(10)의 결정 배향을 따라 형성될 수 있다. 그러나, 제1트렌치(24)의 정렬이 기판(10)의 결정 배향에 대해 상대적인 임의적 방향을 포함하는 경우도 고려된다.
명확한 설명을 위해 도 1b에는 광전 반도체 몸체의 층 시퀀스의 실시예에 대한 일부가 사시도로 도시되어 있다. 기판(10) 상에서 제1주요면(12) 상에는 에피택시얼 반도체층 시퀀스(20)에 인접하여 제1트렌치(24)가 제2영역(22)에 형성되고, 이는 반도체층 시퀀스(20)의 형성 동안 제1영역(14)에서 응력을 감소시키기 위함이다. 반도체층 시퀀스(20)는 적어도 3개의 부분층(120 내지 122)을 포함하고, 상기 부분층은 예컨대 n형 도핑된층(120), 활성층(121), p형 도핑된 층(122)으로 형성된다.
도 1b에 도시된 바와 같이, 제2트렌치(30)는 제2영역(22)에 형성되되, 에피택시얼 반도체층 시퀀스(20)를 향한 측벽(31)이 에피택시얼 도포된 층들에 의해 덮이지 않도록 형성된다. 그러나, 반도체층 시퀀스(20)는 에피택시얼 성장 동안 특히 제1트렌치(24)의 측벽 영역에서 장애 구간을 포함할 수 있으며, 상기 장애 구간은 에피택시얼 반도체층 시퀀스(20)의 미정의된 층 두께 또는 불규칙적인 결정 성장에 소급할 수 있다.
장애 영역은 광전 반도체 몸체의 완성 이후에 분로를 야기할 수 있고, 이러한 분로는 소자의 기능을 저하시킬 수 있다. 이러한 장애를 감소시키거나 제거하기 위해, 제2트렌치(30)가 형성되고, 상기 제2트렌치는 에피택시얼 반도체층 시퀀스(20)에 인접하여 배치된다. 따라서, 에피택시얼 반도체층 시퀀스(20)의 형성 시 발생하는, 에피택시얼 도포된 반도체층 시퀀스에서의 불연속성은 장애를 야기하지 않거나, 소자 기능을 저하시킬 수 있다.
에피택시얼 도포된 반도체층 시퀀스(20)에서의 불연속성을 방지하거나 감소시키기 위한 다양한 가능성은 이하 도 2 내지 도 4와 관련하여 설명된다.
도 2a에서는, 제1예에 따라, 광전 반도체 몸체의 실시예가 반도체층 시퀀스(20)의 에피택시얼 도포 이전의 기판(10)을 절단한 횡단면도로 도시되어 있다. 도 2a에서, 제2영역(22)에서, 제1트렌치(24)가 예컨대 마스크를 이용한 적합한 식각 단계에 의해 기판(10)에 형성될 수 있다.
이후, 도 2b에 도시된 바와 같이, 반도체층 시퀀스(20)가 에피택시얼 도포된다. 이 때, 제1공정 단계에서 예컨대 n형 도핑된 층(120)은 에피택시 방법, 예컨대 기술 분야에 공지된 MOVPE 방법 또는 MBE 방법에 의해 전면으로 기판(10)의 제1주요면(12) 상에 증착된다. 반도체층 시퀀스(20)는 에피택시얼 성장 동안 특히 제1트렌치(24)의 측벽 영역에서, 또한 트렌치(24)의 하측에서도 장애 구간을 포함할 수 있고, 상기 장애 구간은 에피택시얼 반도체층 시퀀스의 미정의된 층 두께 또는 불규칙적인 결정 성장에 소급할 수 있다. 잠재적 장애 구간의 영역은 도 2b에서 참조번호 20'로 표시되어 있다.
에피택시얼 반도체층 시퀀스의 형성 시 발생할 수 있는, 장애 구간에서의 불연속성의 영향을 감소시키기 위해, 상기 실시예에 따르면, 제2트렌치(20)가 설치되고, 상기 제2트렌치(30)가 제1트렌치를 덮으며, 즉 제1트렌치(24)의 폭보다 큰 폭을 가지는 경우가 고려된다.
도 2c에 도시된 바와 같이, 에피택시얼 성장된 층(20')은 제1트렌치(24)의 측벽 영역 및 트렌치(24)의 하측에서 제거된다. 이는 예컨대 적합한 마스크를 이용한 제2식각 단계에 의해 발생할 수 있다. 따라서, 장애 구간의 영역은 완전히 제거되어, 상기 영역이 장애를 야기하지 않거나, 소자 기능을 저하시킬 수 있다. 따라서, 광전 반도체 몸체의 완성 이후에 분로의 위험이 감소한다.
도 3a에는 광전 반도체 몸체의 다른 실시예가 다른 예로서, 반도체층 시퀀스(20)의 에피택시얼 도포 이전의 기판(10)을 절단한 횡단면도로 도시되어 있다. 도 3a에서, 제2영역(22)에서 제1트렌치(24)는 예컨대 마스크를 이용한 적합한 식각 단계에 의해 기판(10)에 형성될 수 있다.
이후, 도 3b에 도시된 바와 같이, 반도체층 시퀀스(20)가 에피택시얼 도포된다. 이 때, 제1공정 단계에서 예컨대 n형 도핑된 층(120)은 에피택시 방법에 의해 전면으로 기판(10)의 제1주요면(12) 상에 증착된다. 반도체층 시퀀스(20)는 에피택시얼 성장 동안 특히 제1트렌치(24)의 측벽 영역에서, 그러나 또한 트렌치(24)의 하측에서도 장애 구간을 포함할 수 있고, 상기 장애 구간은 에피택시얼 반도체층 시퀀스(20)의 미정의된 층 두께 또는 불규칙적인 결정 성장에 소급할 수 있다.
잠재적 장애 구간의 영역은 도 3b에서 참조 번호 20'으로 표시되어 있다.
도 3c에 도시된 바와 같이, 상기 실시예에 따르면, 제2트렌치(30)가 설치되어, 상기 제2트렌치(30)가 제1트렌치의 옆에서 제1영역(14)에 직접적으로 인접하여 위치하는 경우가 고려된다. 이러한 실시예에 따르면, 제2트렌치는 분리 트렌치로서 형성되고, 상기 분리 트렌치는 에피택시얼 도포된 층(20)을 장애 구간의 영역(20')에서 불연속적인 영역으로부터 분리한다.
도 3c에 도시된 바와 같이, 에피택시얼 성장된 층(20')은 제1트렌치(24)의 측벽 영역 및 트렌치(24)의 하측에 잔류한다. 유리하게는 에피택시얼 도포된 층(20)을 기판(10)까지 관통하여 분리하는 제2트렌치(30)가 형성됨으로써, 장애 구간 영역이 제1영역(14)으로부터 전기적으로 절연되어, 광전 반도체 몸체의 완성 이후에 분로 위험이 감소한다.
도 4a에는 광전 반도체 몸체의 다른 실시예가 다른 예로서, 반도체층 시퀀스(20)의 에피택시얼 도포 이전의 기판(10)을 절단한 횡단면도로 도시되어 있다. 도 4a에서, 제2영역(22)에서 제1트렌치(24)는 예컨대 마스크를 이용한 적합한 식각 단계에 의해 기판(10)에 형성될 수 있다.
이후, 도 4b에 도시된 바와 같이, 반도체층 시퀀스(20)가 에피택시얼 도포된다. 이 때, 제1공정 단계에서 예컨대 n형 도핑된 층(120)은 에피택시 방법에 의해 전면이 기판(10)의 제1주요면(12) 상에 증착되고, 제2공정 단계에서 활성 영역(121)이, 제3공정 단계에서 p형 도핑된 층(122)이 증착된다.
반도체층 시퀀스(20)는 에피택시얼 성장 동안 특히 제1트렌치(24)의 측벽 영역에서, 또한 트렌치(24)의 하측에서도 장애 구간을 포함할 수 있고, 이러한 장애 구간 에피택시얼 반도체층 시퀀스(20)의 미정의된 층 두께 또는 불규칙적인 결정 성장에 소급할 수 있다. 잠재적 장애 구간의 영역은 도 4b에서 다시 참조번호 20'으로 표시되어 있다.
도 4c에 도시된 바와 같이, 상기 실시예에 따르면, 제2트렌치(30)가 설치되어, 상기 제2트렌치(30)가 제1트렌치(24)의 옆에서 제1영역(14)에 직접적으로 인접하여 위치하는 경우가 고려된다. 상기 실시예에 따르면, 제2트렌치는 분리 트렌치로서 형성되고, 상기 분리 트렌치는 에피택시얼 도포된 층(20)을 장애 구간 영역(20')의 불연속 영역으로부터 분리한다.
도 4c에 도시된 바와 같이, 에피택시얼 성장된 층(20')은 제1트렌치(24)의 측벽 영역 및 트렌치(24)의 하측에 잔류한다. 적어도 p형 도핑된 층(122)을 n형 도핑된 층(120)까지 관통하여 분리하는 제2트렌치(30)의 형성에 의해, 장애 구간 영역은 제1영역(14)으로부터 전기적으로 절연된다. 이러한 실시예에 따르면, 제2트렌치(30)가 p형 도핑된 층(122)으로부터 기판(10)까지 형성될 수 있다.
다른 개선안은 이하에서 도 5 내지 8과 관련하여 설명되는 바와 같은 패시베이션층의 도포에 의해 달성될 수 있다.
도 5에는 광전 반도체 몸체의 층 시퀀스의 실시예가 횡단면도로 도시되어 있으며, 이는 이미 도 3c와 관련하여 기술된 바와 같다. 제2트렌치의 형성 이후에 패시베이션층(40)이 도포되고, 상기 패시베이션층은 적어도 트렌치(30)의 측벽을 상기 제1영역을 향한 측에서 덮는다.
따라서, 활성 영역을 위해 에피택시얼 반도체층 시퀀스의 장애 구간을 분리하는 것에 대해 부가적으로, 전기적 분로 또는 누전 전류를 방지할 수 있고 ESD 안정성을 향상시키는 역할을 하는 패시베이션층(40)이 제공된다. 패시베이션층(40)은 예컨대 산화물층, 질화물층 또는 불화물층으로서 형성될 수 있고, 이 때 당업자에게 공지된 다른 물질도 배제되진 않는다.
도 6에는 광전 반도체 몸체의 층 시퀀스의 실시예가 횡단면도로 도시되어 있으며, 이는 도 3c와 관련하여 이미 기술된 바와 같다. 제2트렌치의 형성 이후에, 패시베이션층(40)이 도포되고, 상기 패시베이션층은 도 5와 달리 제1주요면(12)을 전면으로 덮는다. 패시베이션층(40)은 다시 산화물층, 질화물층 또는 불화물층으로서 형성될 수 있고, 이 때 당업자에게 공지된 다른 물질도 배제되진 않는다.
도 7에는 광전 반도체 몸체의 층 시퀀스의 일 실시예가 횡단면도로 도시되어 있으며, 이는 이미 도 4c와 관련하여 기술된 바와 같다. 제2트렌치의 형성 이후, 적어도 트렌치(30)의 측벽을 제1영역을 향한 측에서 덮는 패시베이션층(40)이 도포된다.
따라서, 활성 영역을 위해 에피택시얼 반도체층 시퀀스의 장애 구간을 분리하는 것에 대해 부가적으로, 전기적 분로 또는 누전 전류를 방지할 수 있고 ESD 안정성을 향상시키는 역할을 하는 패시베이션층(40)이 제공된다. 패시베이션층(40)은 예컨대 산화물층, 질화물층 또는 불화물층으로서 형성될 수 있고, 이 때 통상의 기술자에게 공지된 다른 물질이 배제되진 않는다.
도 8에는 광전 반도체 몸체의 층 시퀀스의 일 실시예가 횡단면도로 도시되어 있으며, 이는 이미 도 4c와 관련하여 기술된 바와 같다. 제2트렌치의 형성 이후에, 도 7과 달리 제1주요면(12)을 전면으로 덮는 패시베이션층(40)이 도포된다. 패시베이션층(40)은 다시 산화물층, 질화물층 또는 불화물층으로서 형성될 수 있고, 이 때 당업자에게 공지된 다른 물질은 배제되지 않는다.
본 발명에 따른 방법은 이하 도 9를 참조하여 더 상세히 설명되며, 상기 도면은 흐름도에 의거한 개별 단계들을 도시한다.
단계(200)에서 제1주요면(12)을 포함한 기판(10)이 제공된다.
단계(210)에서 제1주요면(12)에 제1트렌치(24)가 형성된다.
단계(220)에서 제1주요면(12)상에서 제1영역(14)에 반도체층 시퀀스(20)가 에피택시얼 성장되며, 상기 반도체층 시퀀스는 전자기 복사의 생성에 적합한 활성층(21)을 포함한다.
단계(230)에서 적어도 하나의 제2트렌치(30)가 형성되며, 상기 제2트렌치는 제1영역(14)의 외부에서 상기 제1영역(14)에 인접한 제2영역(14)에 배치된다.
본 특허 출원은 독일 특허 출원 DE 10 2008 010508.2 및 DE 10 2008 018038.6을 기초로 우선권을 주장하며, 그 공개 내용은 참조로 포함된다.
본 발명은 실시예에 의거한 설명에 의하여 한정되지 않는다. 오히려, 본 발명은 각 새로운 특징 및 특징들의 각 조합을 포함하고, 이는 특히 특허 청구 범위에서의 특징들의 각 조합을 포함하며, 비록 이러한 특징 또는 이러한 조합이 그 자체로 명백하게 특허 청구 범위 또는 실시예에 기술되지 않더라도 그러하다.
10: 기판 12: 제 1 주요면
14: 제 1 영역 20: 에피택시얼 반도체층 시퀀스
22: 제 2 영역 24: 제 1 트렌치
30: 제 2 트렌치 40: 패시베이션층

Claims (15)

  1. 제1주요면(12) 상에서 제1영역(14)에는 전자기 복사의 생성에 적합한 에피택시얼 반도체층 시퀀스(20)를 구비하고, 상기 제1영역(14)에 인접한 제2영역(22)에는 제1트렌치(24)를 구비한 기판(10); 및
    상기 제1영역(14)의 외부에서 제2영역(22) 내에 배치되는 적어도 하나의 제2트렌치(30)를 포함하고,
    상기 제2트렌치(30)는 상기 제1영역(14)과 상기 제1트렌치(24) 사이에 배치되고,
    상기 제2트렌치(30)는 상기 기판(10)을 등지는 상기 에피택시얼 반도체층 시퀀스(20)의 주요면에서부터 상기 에피택시얼 반도체층 시퀀스(20)를 관통하며,
    상기 제2트렌치(30)는 상기 기판(10)을 등지는 상기 에피택시얼 반도체층 시퀀스(20)의 주요면에서부터 그 아래에 위치한 기판(10)까지 연장되는 것을 특징으로 하는 광전 반도체 몸체.
  2. 제 1항에 있어서,
    상기 제2트렌치(30)는 상기 제1트렌치(24) 위에 배치되는 것을 특징으로 하는 광전 반도체 몸체.
  3. 제 1항에 있어서,
    상기 제2트렌치(30)는 분리 트렌치로서 상기 제1트렌치(24)에 인접하여 배치되는 것을 특징으로 하는 광전 반도체 몸체.
  4. 제 3항에 있어서,
    상기 제2트렌치(30)는 분리 트렌치로서 각각 상기 제1트렌치의 양 측에서 상기 제1트렌치(24)에 인접하여 배치되는 것을 특징으로 하는 광전 반도체 몸체.
  5. 제 1항에 있어서,
    상기 제1주요면(12) 상에서 상기 제2영역(22)에는 패시베이션층(40)이 적층되고, 상기 패시베이션층은 상기 제2트렌치(30)를 적어도 부분적으로 덮는 것을 특징으로 하는 광전 반도체 몸체.
  6. 제 5항에 있어서,
    상기 패시베이션층(40)은 상기 에피택시얼 반도체층 시퀀스(20)의 측벽을 적어도 부분적으로 더 덮는 것을 특징으로 하는 광전 반도체 몸체.
  7. 제 5항에 있어서,
    상기 패시베이션층(40)은 상기 제2트렌치(30)의 측벽을 적어도 부분적으로 덮는 것을 특징으로 하는 광전 반도체 몸체.
  8. 삭제
  9. 제 5항에 있어서,
    상기 패시베이션층(40)은 산화물화합물, 질화물화합물 또는 불화물화합물을 포함하는 것을 특징으로 하는 광전 반도체 몸체.
  10. 삭제
  11. 제 1항에 있어서,
    상기 제1영역(14)은 레이저 또는 발광다이오드를 포함하는 것을 특징으로 하는 광전 반도체 몸체.
  12. 제 11항에 있어서,
    상기 레이저는 립(rib)으로서 상기 기판(10)의 제1주요면(12) 상에 배치되는 것을 특징으로 하는 광전 반도체 몸체.
  13. 광전 반도체 몸체를 제조하는 방법에 있어서,
    제1주요면(12)을 포함한 기판(10)을 제공하는 단계;
    상기 제1주요면(12)에 제1트렌치(24)를 형성하는 단계;
    전자기 복사의 생성에 적합한 활성층(21)을 구비한 반도체층 시퀀스(20)를 상기 제1주요면(12) 상의 제1영역(14) 및 상기 제1트렌치(24)에서 에피택시얼 성장시키는 단계; 및
    상기 제1영역(14)의 외부에서 상기 제1영역(14)에 인접한 제2영역(22)에 배치되는 적어도 하나의 제2트렌치(30) - 상기 제2트렌치(30)는 상기 제1트렌치(24) 위에 배치됨 - 를 형성하는 단계를 포함하는 것을 특징으로 하는 광전 반도체 몸체 제조 방법.
  14. 삭제
  15. 삭제
KR1020107021027A 2008-02-22 2009-02-11 광전 반도체 몸체 및 광전 반도체 몸체 제조 방법 KR101561317B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE102008010508.2 2008-02-22
DE102008010508 2008-02-22
DE102008018038.6 2008-04-09
DE102008018038A DE102008018038A1 (de) 2008-02-22 2008-04-09 Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers

Publications (2)

Publication Number Publication Date
KR20100120304A KR20100120304A (ko) 2010-11-15
KR101561317B1 true KR101561317B1 (ko) 2015-10-16

Family

ID=40896799

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107021027A KR101561317B1 (ko) 2008-02-22 2009-02-11 광전 반도체 몸체 및 광전 반도체 몸체 제조 방법

Country Status (7)

Country Link
US (1) US8335243B2 (ko)
EP (1) EP2245657B1 (ko)
JP (2) JP5447872B2 (ko)
KR (1) KR101561317B1 (ko)
CN (1) CN101946338B (ko)
DE (1) DE102008018038A1 (ko)
WO (1) WO2009103266A2 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8237151B2 (en) * 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
DE102015116712A1 (de) 2015-10-01 2017-04-06 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003264334A (ja) 2002-03-08 2003-09-19 Hitachi Ltd 半導体レーザ素子及び半導体レーザモジュール
US20070051961A1 (en) 2003-05-30 2007-03-08 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting device
US20070121692A1 (en) * 2005-11-30 2007-05-31 Sharp Kabushiki Kaisha Nitride semiconductor laser element and fabrication method thereof
US20070221932A1 (en) 2006-03-22 2007-09-27 Sanyo Electric Co., Ltd. Method of fabricating nitride-based semiconductor light-emitting device and nitride-based semiconductor light-emitting device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5968980A (ja) * 1982-10-12 1984-04-19 Nec Corp 半導体発光ダイオ−ドの製造方法
DE3731312C2 (de) * 1987-09-17 1997-02-13 Siemens Ag Verfahren zum Vereinzeln von monolithisch hergestellten Laserdioden
JPH04284679A (ja) * 1991-03-13 1992-10-09 Furukawa Electric Co Ltd:The 半導体発光素子とその製造方法
JP2007180589A (ja) * 2003-02-07 2007-07-12 Sanyo Electric Co Ltd 半導体素子およびその製造方法
WO2004086579A1 (ja) * 2003-03-25 2004-10-07 Matsushita Electric Industrial Co., Ltd. 窒化物半導体素子およびその製造方法
JP4651312B2 (ja) * 2004-06-10 2011-03-16 シャープ株式会社 半導体素子の製造方法
JP4854275B2 (ja) * 2004-12-08 2012-01-18 シャープ株式会社 窒化物半導体発光素子およびその製造方法
JP4617907B2 (ja) * 2005-02-03 2011-01-26 ソニー株式会社 光集積型半導体発光素子
JP4928811B2 (ja) * 2005-03-24 2012-05-09 三洋電機株式会社 窒化物系半導体発光素子の製造方法および窒化物系半導体発光素子
JP4892940B2 (ja) * 2005-11-29 2012-03-07 富士ゼロックス株式会社 面発光型半導体レーザ装置およびその製造方法
CN101043121A (zh) * 2006-03-22 2007-09-26 三洋电机株式会社 氮化物类半导体发光元件及其制造方法
DE102008010511B4 (de) 2008-02-22 2023-08-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zu dessen Herstellung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003264334A (ja) 2002-03-08 2003-09-19 Hitachi Ltd 半導体レーザ素子及び半導体レーザモジュール
US20070051961A1 (en) 2003-05-30 2007-03-08 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting device
US20070121692A1 (en) * 2005-11-30 2007-05-31 Sharp Kabushiki Kaisha Nitride semiconductor laser element and fabrication method thereof
US20070221932A1 (en) 2006-03-22 2007-09-27 Sanyo Electric Co., Ltd. Method of fabricating nitride-based semiconductor light-emitting device and nitride-based semiconductor light-emitting device

Also Published As

Publication number Publication date
KR20100120304A (ko) 2010-11-15
EP2245657B1 (de) 2018-11-21
DE102008018038A1 (de) 2009-08-27
JP2011512682A (ja) 2011-04-21
JP5447872B2 (ja) 2014-03-19
WO2009103266A2 (de) 2009-08-27
CN101946338B (zh) 2013-08-28
WO2009103266A3 (de) 2009-12-03
US20110013660A1 (en) 2011-01-20
EP2245657A2 (de) 2010-11-03
CN101946338A (zh) 2011-01-12
US8335243B2 (en) 2012-12-18
JP2014078743A (ja) 2014-05-01

Similar Documents

Publication Publication Date Title
US8004006B2 (en) Nitride semiconductor light emitting element
KR101806227B1 (ko) 광전자 반도체 칩
US7998761B2 (en) Light emitting diode with ITO layer and method for fabricating the same
US7943494B2 (en) Method for blocking dislocation propagation of semiconductor
KR101995923B1 (ko) 하이브리드 헤테로구조 발광 소자
KR101325397B1 (ko) 반도체 웨이퍼의 측방향 절단 방법 및 광전 소자
KR101017394B1 (ko) 발광 소자 및 그것을 제조하는 방법
TWI478391B (zh) 發光二極體晶片及製造發光二極體晶片之方法
KR101537330B1 (ko) 질화물 반도체 발광 소자 제조 방법
EP2237329A2 (en) Semiconductor light-emitting device and method of manufacturing the same
US8058082B2 (en) Light-emitting diode with textured substrate
US20050098793A1 (en) Nitride based semiconductor photo-luminescent device
KR20120110867A (ko) 발광소자 및 그 제조방법
KR20190089839A (ko) 3차원 다이오드들을 포함하는 광전자 디바이스
US8581276B2 (en) Light emitting device and method of manufacturing the same
CN111989777A (zh) 用于制造具有二极管的矩阵的光电器件的方法
US20210226090A1 (en) Optoelectronic semiconductor body, arrangement of a plurality of optoelectronic semiconductor bodies, and method for producing an optoelectronic semiconductor body
KR20130061306A (ko) 개선된 정전 방전 특성을 갖는 질화물 반도체 소자 및 그 제조 방법
KR101561317B1 (ko) 광전 반도체 몸체 및 광전 반도체 몸체 제조 방법
JP2010165983A (ja) 発光チップ集積デバイスおよびその製造方法
JP2011512682A5 (ko)
KR102681571B1 (ko) 다이오드 매트릭스를 갖는 광전자 디바이스를 제조하기 위한 프로세스
KR102591148B1 (ko) 비발광 3족 질화물 반도체 적층체를 제조하는 방법
KR20110088818A (ko) 수직형 반도체 발광소자 및 그 제조방법
KR20210104119A (ko) Pn 접합을 가지는 광전 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant