CN113544862A - 光电子半导体芯片和用于制造光电子半导体芯片的方法 - Google Patents

光电子半导体芯片和用于制造光电子半导体芯片的方法 Download PDF

Info

Publication number
CN113544862A
CN113544862A CN202080020009.2A CN202080020009A CN113544862A CN 113544862 A CN113544862 A CN 113544862A CN 202080020009 A CN202080020009 A CN 202080020009A CN 113544862 A CN113544862 A CN 113544862A
Authority
CN
China
Prior art keywords
layer
region
semiconductor chip
active layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080020009.2A
Other languages
English (en)
Inventor
阿尔瓦罗·戈麦斯-伊格莱西亚斯
平井麻子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN113544862A publication Critical patent/CN113544862A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236—Superlattices; Multiple quantum well structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • H01L31/1848—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P comprising nitride compounds, e.g. InGaN, InGaAlN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

一种光电子半导体芯片(100)，具有：‑半导体层序列(1)，所述半导体层序列具有第一层(10)、第二层(12)和设置在第一层(10)和第二层(12)之间的有源层(11)，和至少一个注入区域(2)，其中‑第一层(10)具有第一导电类型，‑第二层(12)具有第二导电类型，‑半导体层序列(1)在整个注入区域(2)之内具有第一导电类型，其中‑注入区域(2)从第一层(10)起至少部分地穿透有源层(11)，‑半导体层序列(1)的侧面(1a)至少局部地由注入区域(2)形成，并且‑注入区域(2)设为用于将载流子直接注入到有源层(11)中。

Description

光电子半导体芯片和用于制造光电子半导体芯片的方法
技术领域
提出一种光电子半导体芯片。此外，提出一种用于制造光电子半导体芯片的方法。
发明内容
要实现的目的在于，提出一种光电子半导体芯片，其中载流子到有源层中的注入是特别有效的。另一要实现的目的在于，提出一种用于制造这种光电子半导体芯片的方法。
根据至少一个实施方式，光电子半导体芯片包括半导体层序列，所述半导体层序列具有第一层、第二层和设置在第一层和第二层之间的有源层。有源层设立用于，在常规运行中发射或吸收电磁辐射并且随后例如转换为电子信号或光学信号。第一层具有第一导电类型，并且第二层具有第二导电类型。第一导电类型例如可以是具有空穴作为载流子的p型掺杂层的p型导电性。第二导电类型可以是具有电子作为载流子的n型掺杂层的n型导电性。替选地，这两个层然而也可以相反地或相同地掺杂，例如是n型掺杂的或p型掺杂的。在此和在下文中，导电类型涉及多数载流子，即n型掺杂层中的电子和p型掺杂层中的空穴。
在此，尤其也可以将第一和/或第二层分别理解为由多个单个层构成的层序列。例如，第一层包括在半导体层序列的第一主侧和有源层之间的所有半导体层。第二层例如可以包括在半导体层序列的与第一主侧相对置的第二主侧和有源层之间的所有层。
半导体层序列例如基于III/V族化合物半导体材料。半导体材料例如是氮化物化合物半导体材料，尤其地，半导体层序列的所有层基于氮化物化合物半导体材料，如AlnIn1-n-mGamN，或是磷化物化合物半导体材料，如AlnIn1--n-mGamP，或也是砷化物化合物半导体材料，如AlnIn1-n-mGamAs或AlnIn1-n-mGamAsP，其中分别有0≤n≤1，0≤m≤1并且m+n≤1。在此，半导体层序列可以具有掺杂材料以及附加的组成部分。然而，为了简单性，仅说明半导体层序列的晶格的主要组成部分，即Al、As、Ga、In、N或P，即使这些组成部分可以部分地由少量其他物质取代和/或补充也如此。优选地，半导体层序列基于AlInGaN。
半导体层序列的有源层尤其包含至少一个pn结和/或至少一个量子阱结构。例如，有源层具有基于AlGaInN的量子阱结构。由有源层在运行中产生的辐射尤其处于在400nm和800nm之间、包含边界值的光谱范围内。
尤其，半导体层序列施加在载体上。载体在此可以施加在半导体层序列的背离第一层或朝向第一层的侧上。尤其，载体可以是用于半导体层序列的生长衬底或事后施加的辅助载体。载体尤其用于稳定和机械承载半导体层序列。例如，半导体芯片于是自承地构成为表面发射器或体积发射器。例如可能的是，半导体芯片是蓝宝石芯片或薄膜芯片。
根据至少一个实施方式，半导体层序列在注入区域之内掺杂为，使得在整个注入区域之内，半导体层序列具有第一导电类型。因此，当第一层同样是p型掺杂时，注入区域是半导体层序列的掺杂的子区域，例如p型掺杂区域。尤其，第一层以及注入区域是p型掺杂的并且作为第一导电类型具有空穴。
根据至少一个实施方式，注入区域从第一层起至少部分地穿透有源层。
根据至少一个实施方式，半导体层序列的侧面至少局部地由注入区域形成。侧面横向于半导体层序列的主延伸平面伸展。例如，侧面在将以复合件制造的半导体芯片分割时产生。侧面可以是半导体层序列的向外露出的面。尤其，半导体层序列的所有侧面至少部分地由注入区域的材料形成。例如，半导体层序列的侧面仅由注入区域的材料和第二层的材料形成。
根据至少一个实施方式，在半导体芯片的运行中，载流子至少部分地从第一层到达注入区域中，并且注入区域设为用于将载流子直接注入到有源层中。因此，注入区域和邻接于其的有源层彼此直接电接触，并且不通过另外的层，如绝缘层彼此间隔开和电绝缘。
在至少一个实施方式中，光电子半导体芯片包括半导体层序列，所述半导体层序列具有第一层、第二层和在第一层和第二层之间设置的有源层，所述有源层在常规运行中吸收或发射电磁辐射。第一层具有第一导电类型并且第二层具有第二导电类型。在半导体芯片中存在注入区域，其中半导体层序列在注入区域之内是掺杂的，使得在整个注入区域之内半导体层序列具有第一导电类型。在此，注入区域从第一层起至少部分地穿透有源层。此外，半导体层序列的侧面至少局部地由注入区域形成。在半导体芯片的运行中，载流子至少部分地从第一层到达注入区域中，并且注入区域设为用于将载流子直接注入到有源层中。
在此所描述的半导体芯片另外基于如下认识，尤其基于氮化物的LED的内部量子效率受有源层中的空穴的移动性限制。空穴的移动性另外通常受在有源层之内的阻挡层和量子阱之间的阻挡高度限制。然而，极化电荷的出现也阻碍空穴的移动性。
在此所描述的半导体芯片另外利用如下构思，将有源层在半导体层序列的侧面的区域中至少部分地掺杂，从而形成注入区域。由此，在运行中，载流子，尤其空穴，可以从第一层到达注入区域中并且从那起有效地注入到有源层中，尤其在有源层的整个厚度之上。在使用多量子阱结构的情况下由此可实现，将载流子优选均匀地注入到所有量子阱中。
附加地，半导体层序列的侧面至少部分地由注入区域形成可实现，一个载流子类型的载流子，即空穴和电子主要在半导体层序列的侧面附近运动。有利地，由此降低载流子由于寄生的表面效应造成的不进行辐射的复合，所述寄生的表面效应会在侧面处增强地出现。这提高整个半导体芯片的效率。
根据至少一个实施方式，半导体层序列在有源层中具有比在注入区域中更小的掺杂材料浓度。尤其，半导体层序列在有源层中与在注入区域中相比更少地或相反地掺杂。因此，注入区域沿横向方向由从掺杂的区域到较少地或相反地掺杂的区域中的过渡部限界或限定。
优选地，每个注入区域与其余邻接于注入区域的半导体层序列，尤其邻接的有源层的不同之处仅在于掺杂材料浓度或掺杂类型。半导体层序列和注入区域的材料组成除掺杂材料的浓度外那么例如是相同的。
根据至少一个实施方式，每个注入区域具有每cm3至少1018或至少1019或至少1020或至少1021个掺杂原子的掺杂材料浓度，并且在注入区域之外在有源层之内的掺杂材料浓度是在注入区域中的最高十分之一，优选最高一百分之一或是相反的。这种掺杂材料浓度优选在整个注入区域之内存在。在基于GaN的半导体材料中，有源层例如是n型轻掺杂的，注入区域于是优选是p型掺杂的。
根据至少一个实施方式，半导体层序列的侧面的至少50％由注入区域形成。尤其，半导体层序列的侧面的至少70％，优选至少90％由注入区域形成。
根据至少一个实施方式，半导体层序列的侧面由多个不连通的注入区域形成。例如，半导体芯片包括多个注入区域，所述注入区域分别形成半导体层序列的不同侧面。尤其，半导体芯片在半导体层序列的每个侧面具有注入区域。
根据至少一个实施方式，有源层具有带有至少一个或多个量子阱层的量子阱结构。在两个沿堆叠方向相邻的量子阱层之间于是例如分别设置有至少一个阻挡层。在此，在价带和导带之间的带隙在量子阱层的区域中小于在阻挡层和注入区域的区域中。经由量子阱层的宽度和在量子阱层中产生的带隙可以设定辐射的波长，在量子阱层之内复合时发射所述波长。阻挡层和量子阱层的主延伸方向在此基本上平行于有源层的主延伸方向伸展。宽度垂直于主延伸方向测量。
通过在量子阱结构之内存在注入区域，在运行中例如可实现，将载流子从第一层均匀地注入到所有量子阱层上从而与不具有注入区域的器件相比提高器件的量子效率。
根据至少一个实施方式，阻挡层沿着半导体层堆的堆叠方向具有至少1nm，优选至少3nm，特别优选至少6nm的厚度。尤其，阻挡层设立用于补偿在半导体层堆的不同层之间的应力。通过减小层的应力可实现半导体层堆的层的特别高的材料质量。有利地，半导体层堆的层具有小密度的缺陷和在单个层之内的特别均匀的材料组成。
根据至少一个实施方式，注入区域从第一层朝第二层的方向渐尖，完全穿透有源层并且至少部分地伸入到第二层中。优选地，注入区域在此伸入到第二层中至少50nm或至少100nm或至少150nm。替选地或附加地，注入区域伸入到第二层中最高300nm或最高250nm或最高200nm。
根据至少一个实施方式，注入区域从第一层朝第二层的方向渐尖，并且具有在50nm和5μm之间、包含边界值的，优选在100nm和200nm之间的厚度。在此，注入区域的厚度垂直于侧面1a从侧面1a直至有源层11测量。例如，注入区域的或所有注入区域一起沿着整个有源层的面积占用密度为至少0.5％或至少1％或至少2％。替选地或附加地，面积占用密度为最高30％或最高10％或最高3％。通过选择这种面积占用密度，一方面可实现载流子到有源层中的有效注入，另一方面有源层的足够的面积保持不具有注入区域，以便保证高的光输出。
根据至少一个实施方式，掺杂材料浓度在每个整个注入区域之内是恒定的。恒定在该上下文中表示，掺杂材料浓度在制造公差的范围内在注入区域中的平均掺杂材料浓度周围波动最高+/-5％。替选地，在注入区域之内的掺杂材料浓度可以从半导体层序列的侧面起垂直于侧面朝半导体芯片的内部的方向连续减小。掺杂材料浓度垂直于有源层的主延伸方向的梯度也是可考虑的。例如，掺杂材料浓度随后沿背离第一层的方向在注入区域之内减小。
根据至少一个实施方式，半导体芯片沿着有源层的主延伸方向具有最大20μm，优选最大10μm的扩展。尤其，半导体芯片在其主延伸平面的俯视图中具有多边形的，尤其四边形的轮廓。在此，轮廓的棱长为最大20μm，优选最大10μm。在具有特别小的扩展、尤其具有特别小的棱长的半导体芯片中，半导体层序列的侧面与半导体层序列的向外露出的面的总和的面积比值是特别大的。侧面横向于半导体层序列的有源层的主延伸平面伸展，因此造成载流子的不进行辐射的复合的寄生效应更多地在侧面处出现。借助于至少部分地形成半导体层序列的侧面的注入区域，降低在侧面处的不进行辐射的复合，因为在注入区域中主要传导一种类型的载流子。由此，尤其在具有小的尺寸的半导体芯片中，借助于注入区域提升效率。
根据至少一个实施方式，在注入区域中的铟浓度沿着堆叠方向交替。尤其，注入区域与半导体层序列重叠。也就是说，半导体层序列首先完全生长，在生长之后才经由掺杂工艺引入注入区域。这尤其具有如下结果，尤其有源层的几何走向不受注入区域的位置和形状影响。因此，注入区域是在半导体层序列之内的掺杂的子区域，所述子区域与半导体层序列重叠。半导体层序列的和注入区域的材料组成可以除了掺杂材料的浓度外例如是相同的。
替选地，注入区域和有源层在其铟浓度方向不同。例如，交替地设置的阻挡层和量子阱层具有彼此不同的铟浓度。所述交替的铟浓度可以在注入区域中至少部分地保持。因此，注入区域和有源层具有沿着堆叠方向交替的铟浓度，其中铟浓度交替的变化速率在注入区域中和在有源层中不同。
由于高的掺杂程度，在注入区域之内的晶格的主要组成部分的浓度与半导体层序列的沿横向方向邻接于注入区域的层相比改变。尤其，通过掺杂工艺和在注入区域中的提高的掺杂材料浓度，可以出现晶格的主要组成部分，例如在AlInGaN半导体层序列中的铟的迁出或迁入。所述工艺称为内混合。在注入区域之内的最大铟含量于是相对于半导体层序列的邻接的层的铟含量提高或降低，例如提高或降低至少10％或50％。
因为注入区域在半导体层序列生长之后借助于掺杂制造，所以平均地，注入区域的位置也与在半导体层序列之内的可能的晶体缺陷的位置不相关。这种晶体缺陷例如能够以晶格位错的形式存在。例如在半导体层序列生长时由于与生长衬底的晶格常数匹配而产生晶格位错。优选地，所述晶体缺陷或晶格位错纯统计学地分布，即在半导体层序列之内没有规则的几何布置。
在基于GaN的半导体材料中，晶格位错密度在蓝宝石衬底上生长时典型为每cm2107至109个，在GaN衬底上生长时晶格位错密度然而可以小几个数量级。
尤其在基于氮化物的半导体材料中，由于在有源层中的这种晶格位错产生V型槽，所谓的V型坑或V型缺陷。在有源层中的这种槽典型地具有至少30nm或至少100nm的垂直于有源层的主延伸方向的深度。
在此处描述的半导体芯片中，优选这些在半导体层序列生长时产生的V型坑与注入区域丝毫不相关。也就是说，V型坑的位置平均不与注入区域的位置相关。
尤其，在注入区域之内存在半导体层序列的晶格位错，尤其V型坑的概率最高为50％或最高为10％或最高为1％。
例如，有源层在注入区域的至少50％或至少90％或至少99％之内连续平坦地伸展。连续平坦在该上下文中表示，有源层在整个注入区域之内不具有台阶或结构或槽，其垂直于有源层的主延伸方向的深度大于10nm或大于20nm。替选地或附加地，平均地，在每个注入区域之内有源层的面的至少50％或90％或99％平坦地构成。
根据至少一个实施方式，半导体芯片沿着有源层的主延伸方向具有至少3μm，优选至少20μm的扩展，并且具有至少一个附加的注入区域，其中附加的注入区域横向地由有源层的连通的带包围。
在沿着有源层的剖面中在横截面视图中，附加的注入区域例如具有圆形的、卵形的、六边形的或矩形的横截面形状。在本视图中，附加的注入区域优选完全地且无中断地由有源层环绕。
此外，提出一种用于制造光电子半导体芯片的方法。所述方法尤其适合于制造在此所描述的光电子半导体芯片。也就是说，所有结合光电子半导体芯片公开的特征也针对方法公开并且反之亦然。
根据至少一个实施方式，用于制造光电子半导体芯片的方法具有步骤A，在所述步骤A中提供半导体层序列：第一导电类型的第一层、第二导电类型的第二层和设置在第一层和第二层之间的有源层，其中在常规运行中电磁辐射由有源层吸收或发射。
在随后的步骤B中，将半导体层序列随后在至少一个横向限定的和横向限界的注入区域中有针对性地掺杂。在此，在步骤B中掺杂为，使得在整个注入区域之内半导体层序列具有与第一层相同的导电类型。优选地，这样产生的注入区域从第一层起至少部分地穿透有源层。在步骤B中的掺杂之后，有源层与在注入区域中相比更少地或相反地掺杂。
根据至少一个实施方式，用于制造光电子半导体芯片的方法具有步骤C，在所述步骤C中借助于将半导体层序列沿着虚拟的分离线分离来将半导体层序列分割成至少一个半导体芯片。在此，分离线至少部分地伸展穿过注入区域，并且在分割之后半导体层序列的侧面至少局部地由注入区域形成。尤其，半导体层序列的侧面通过分割产生。
根据至少一个实施方式，在方法步骤B)之后且在方法步骤C)之前，注入区域形成规则的栅格或多个注入区域沿着规则的栅格的栅格线设置。尤其，注入区域矩阵状地或六边形地沿着有源层分布。因此，注入区域沿着有源层的设置优选不是任意的，而是跟随图案并且是周期性的或规则的。
根据至少一个实施方式，在步骤B)之前将掩模施加到第一层的背离有源层的侧上。掩模在此优选具有至少一个开口，在所述开口中露出半导体层序列。通过在开口的区域中的离子注入工艺进行掺杂，其中借助于掩模对掺杂横向地限定和横向地限界。
半导体层序列在开口之外的区域由掩模覆盖。在离子注入工艺中，掺杂原子从掩模的背离有源层的侧射到掩模上。半导体层序列的掺杂随后在开口的区域中进行，优选仅在开口的区域中进行。在掩模下方的掺杂通过掩模优选抑制，尤其完全抑制。
为了生产掩模，可以首先将掩模层施加到半导体层序列上。接着将掩模例如借助于光刻法，如步进法(Stepper-Verfahren)或纳米压印光刻法结构化并且在此在掩模层中产生至少一个开口。
掩模例如具有金属，如金、银、铝、钛或钢，或者由其组成。也可考虑的是，掩模由光刻胶形成或具有光刻胶。
在用于掺杂注入区域的离子注入工艺之后，半导体层序列可以经受热学退火工艺。在该退火工艺中可以将通过离子注入工艺产生的一些缺陷部位或晶格缺陷恢复或退火。由此，又可以提高半导体芯片的光学效率。对于退火工艺，半导体层序列例如加热到至少1000℃的温度。
根据至少一个实施方式，将半导体层序列在步骤A之前在生长衬底上生长，其中首先生长第二层，随后生长有源层和随后第一层。接着跟随有，在步骤B中从背离生长衬底的侧，例如借助于离子注入来掺杂半导体层序列。在步骤B之后，随后例如将辅助载体施加到半导体层序列的背离生长衬底的侧上并且将生长衬底剥离。以这种方式，例如可以借助上述注入区域制造薄膜半导体芯片。替选地，然而生长衬底也可以留在半导体芯片中并且弃用辅助载体。以这种方式，例如可以产生体积半导体芯片，如蓝宝石芯片。生长衬底例如可以是硅衬底或GaAs或GaN或SiC或蓝宝石生长衬底。
附图说明
下面，参照附图根据实施例详细阐述在此所描述的光电子半导体芯片以及用于制造光电子半导体芯片的方法。在此，相同的附图标记说明各个附图中的相同的元件。然而，在此没有示出符合比例的关系，更确切地说为了更好的理解可以夸大地示出个别元件。
附图示出：
图1、2、3和4示出用于制造光电子半导体芯片的方法步骤的实施例的横截面视图；
图5、7和9示出光电子半导体芯片的实施例的横截面视图；
图6A、6B和6C示出用于制造光电子半导体芯片的掩模的实施例的俯视图；以及
图8和10示出光电子半导体芯片的实施例的俯视图。
具体实施方式
在图1至4的实施例中，示出用于制造光电子半导体芯片100的在此示例性描述的方法的不同的方法步骤。半导体芯片100在此分别在横截面视图中观察。
在图1中示出贯穿半导体层序列1的横截面视图，所述半导体层序列在方法步骤A)中提供。半导体层序列1设置在载体13上。半导体层序列1例如可以在载体13的主侧上生长。载体13例如是用于半导体层序列1的生长衬底。载体13例如是蓝宝石载体，半导体层序列1例如基于AlInGaN。
半导体层序列1包括由第一导电类型的材料构成的第一层10、有源层11和由第二导电类型的材料构成的第二层12，其中有源层11设置在第一层10和第二层12之间并且第二层12朝向载体13。在此，第一层10例如是p型掺杂的，第二层12例如是n型掺杂的。有源层11可以是不掺杂的或例如是n型轻掺杂的。
第一层10具有最高1μm，优选最高0.5μm的垂直于半导体层序列的主延伸方向的厚度。第二层12的厚度优选位于3μm和6μm之间的范围内，其中包含边界值。有源层11的厚度例如在50nm和200nm之间，其中包含边界值，并且例如可以具有两个至十个量子阱层111。
在图2中首先在载体13上提供半导体层序列1。半导体层序列1的各个层的顺序在此对应于图1中的顺序。在第一层10的背离载体13的侧上还施加有掩模3，例如由金属、如铝或银或金构成的掩模。掩模3还具有开口30，半导体层序列1的背离载体13的侧在所述开口中露出。半导体层序列1的其余部分用掩模3覆盖。
此外，图3A中的箭头图解说明离子注入工艺的开始，其中例如离子化的镁原子射到掩模3的背离载体13的侧上。在开口30的区域中，在方法步骤B)中借助于半导体层序列1的掺杂构成横向限定和横向限界的注入区域2。
在图3中示出在掺杂过程结束之后的方法步骤。尤其，在本实施例中，借助于离子注入工艺进行掺杂。通过掺杂过程，在开口30的区域中产生注入区域2，半导体层序列1在所述注入区域中是掺杂的。在掩模3下方在开口30之外的区域中，不出现半导体层序列1的掺杂材料浓度或出现半导体层序列1的较小的掺杂材料浓度。因此，掩模3屏蔽或拦截离子注入工艺中的离子。半导体层序列1被掺杂为，使得半导体层序列1在整个注入区域2之内具有与第一层10相同的导电类型，注入区域2从第一层10起至少部分地穿透有源层11，并且有源层11与在注入区域2中相比更少地或相反地掺杂。
在整个注入区域2中存在每cm3至少1018个掺杂原子的掺杂材料浓度。在有源层11中，半导体层序列1具有比在注入区域2中更小的掺杂材料浓度。在注入区域2之外在有源层11之内的掺杂材料浓度与在注入区域2中相比小至少一个数量级，优选至少两个数量级或是相反的。在注入区域2中，铟浓度沿着堆叠方向S交替。
在图4中示出与在图3中相同的实施例，仅掩模3在掺杂工艺之后移除。半导体层序列在方法步骤C)中分割为至少一个半导体芯片100。在此，半导体层序列1沿着虚拟的分离线90分割，其中分离线90至少部分地伸展穿过注入区域2，并且在分割之后，半导体层序列1的侧面1a至少局部地由注入区域2形成。
尤其，在图1至4中示出的方法步骤A)、B)和C)中以提到的顺序执行。
在图5中示出半导体芯片100的一个实施例的横截面视图。这种半导体芯片100例如可以借助于方法步骤A)、B)和C)示出，所述步骤结合图1至4概略示出。
半导体芯片100包括有源层11，所述有源层由量子阱结构形成，所述量子阱结构具有多个量子阱层111和阻挡层211，所述量子阱层和阻挡层沿堆叠方向S交替地上下堆叠。有源层11在此例如具有50nm和200nm之间的厚度，其中包含边界值。量子阱层111例如分别具有2nm和10nm之间的厚度，其中包含边界值。阻挡层沿着半导体层堆1的堆叠方向S具有至少1nm，优选至少3nm，特别优选至少6nm的厚度。图2的量子阱结构例如基于AlInGaN并且具有在十个和20个之间的量子阱层111。在此，在量子阱层111之内的带隙优选小于在阻挡层211之内的带隙。
注入区域2从第一层10朝第二层12的方向渐尖。注入区域2完全地穿透有源层11并且伸入到第二层12中。注入区域2伸入到第二层12中至少50nm和最高300nm。注入区域2具有在50nm和5μm之间包含边界值、优选在100nm和300nm之间的厚度D，其中注入区域2的厚度D垂直于侧面1a直至有源层11测量。
此外，图5示意地示出在半导体芯片100运行时在半导体层序列1的层之内的载流子的流。第一载流子，例如空穴从第一层10注入到注入区域2中。如用具有实线的箭头所示出的，第一载流子可以从注入区域2直接到达有源层11中。在此，第一载流子分布到所有量子阱层111上，使得第一载流子注入到每个量子阱层111中。因此，第一载流子优选分布到，尤其均匀地分布到所有量子阱层111上。此外，第二载流子从第二层12如用具有虚线的箭头所示出的，同样注入到有源层11和相关的量子阱层111中。第二载流子例如是电子。在量子阱层111之内随后可以出现电子和空穴的复合，由此产生优选在UV范围内或在可见范围内的电磁辐射。在此，注入区域2可实现，在所有量子阱层111中发生辐射产生，使得半导体芯片100的量子效率相对于没有注入区域的半导体芯片提升。
半导体层序列1的侧面1a至少局部地由注入区域2形成。在注入区域2中，第二载流子可以特别简单地在注入区域2之内沿着量子阱层111的堆叠方向S运输并且均匀地分布到量子阱层111上。在有源区域之内，第二载流子沿横向方向，沿着量子阱层111的主延伸平面分布。借助于注入区域2，第一载流子远离半导体层序列1的侧面1a，由此降低在侧面1a处的表面效应并且有利地使载流子的不进行辐射的复合最小化。
图6A、6B和6C示出掩模3的不同实施例，在用于制造光电子半导体芯片100的方法中在方法步骤B)中使用所述掩模。将掩模3在方法步骤B)之前施加到第一层10的背离有源侧的侧上。掩模分别具有至少一个开口30，半导体层序列1在所述开口中露出。借助于掩模3对掺杂材料浓度横向地限定和横向地限界。由此，在俯视图中预设多个注入区域2或一个注入区域2的几何结构。半导体层序列100在方法步骤C)中沿着一个注入区域2或多个注入区域2分割。因此，借助于一个注入区域2或多个注入区域2的几何结构预设在分割时产生的一个/多个半导体芯片的几何结构。
开口30可以如在图6A中所示出的那样栅格形地构成。例如，开口30在掩模3的主面的俯视图中具有规则的矩形栅格的形状。替选地，开口可以具有规则的六边形栅格的形状。此外，掩模3，如在图6B中所示出的，可以具有多个圆形区域31，掩模3在所述圆形区域中覆盖半导体层堆。栅格形的开口30包围掩模3的圆形区域31。圆形区域31例如可以设置在虚拟的规则的六边形栅格的节点上。此外，多个开口30，如在图6C中所示出的，可以矩形地构成，其中开口沿着虚拟的规则的矩形栅格的栅格线伸展。
在图7中示出半导体芯片100，所述半导体芯片在半导体层序列1的侧面1a上用钝化部22覆盖。在载体13的背离第二半导体层12的侧上和在第一层10的背离有源层11的侧上，分别设置有接触部23。借助于接触部23可电接触半导体芯片。在第一半导体层10处的接触部23构成为对于在运行中在有源层11中产生的辐射是反射性的。在第一半导体层处的接触部23完全地覆盖第一半导体层10的背离载体12的侧。在载体13处的接触部23例如由如下材料形成，所述材料对于在有源层11中产生的电磁辐射是透明的。例如，在载体13处的接触部23由氧化铟锡(ITO)形成。在载体13处的接触部23仅部分地覆盖载体13。在有源层中产生的电磁辐射在运行中穿过载体13发射。半导体芯片100嵌入到囊封件21中，所述囊封件横向地，尤其完全地包围在第一半导体层10处的接触部23和半导体芯片100。
图8示出囊封的半导体芯片100的在图7中示出的剖平面A-A的俯视图。半导体芯片100具有矩形的横截面并且沿横向方向完全由钝化部22和囊封件21包围。半导体芯片具有20μm，优选10μm的最大棱长99。所有侧面1a至少局部地由注入区域2形成。半导体层序列1的所有侧面由注入区域2的材料形成。尤其，注入区域2沿着其主延伸平面完全地包围量子阱层111。
在图9中，类似于在图7中示出半导体芯片100的一个实施例的剖面图。图7和图9的实施例的区别在于，在载体13处的接触部23完全地覆盖载体23。接触部由如下材料形成，所述材料对于在有源层11中产生的电磁辐射是透明的。例如，接触部由氧化铟锡(ITO)形成。在有源层中产生的电磁辐射在运行中穿过载体13处的接触部23发射。
在图9中示出的半导体芯片100与在图7中示出的半导体芯片100的区别还在于棱长99。例如，棱长99至少为3μm，优选至少为20μm。为了确保对量子阱层111有效地通电，半导体芯片100具有附加的注入区域2i，所述附加的注入区域横向地由有源层11的连通的带包围。横向地，即平行于半导体层序列1的主延伸方向，附加的注入区域2i完全由有源层11的连通的且无中断的带包围，在所述带中掺杂度与在附加的注入区域2i的区域中相比是相反的或小至少一个数量级。附加的注入区域2i延伸穿过整个第一层10和整个有源层11并且部分地伸入到第二层12中，例如伸入至少50nm。在此，附加的注入区域2i朝背离第一层10的方向渐尖。在此，附加的注入区域2i的横截面形状是拱顶形的。尤其，半导体芯片100可以包括多个附加的注入区域21。
附加的注入区域2i在与半导体芯片100的注入区域2相同的制造方法中制造。由此，附加的注入区域2i具有与注入区域2相同的特性并且反之亦然。
例如，附加的注入区域2i在有源层之内具有沿横向方向测量为至少100nm或至少150nm或至少200nm的直径或宽度。替选地或附加地，附加的注入区域2i的直径或宽度为最高500nm或最高250nm或最高200nm。直径或宽度在此例如是最大或平均直径或或者是最大或平均宽度。
图10示出在囊封的半导体芯片100的在图9中示出的剖平面B-B的俯视图。半导体芯片100具有矩形的横截面并且沿横向方向完全地由钝化部22和囊封件21包围。半导体芯片100具有20μm的最小棱长99。半导体层序列1的所有侧面1a至少局部地由注入区域2的材料形成。尤其，注入区域2将量子阱层111沿着其主延伸平面完全地包围。附加地，半导体芯片100具有附加的注入区域21，所述附加的注入区域横向地由有源层11的连通的带包围。
本发明不通过根据实施例的描述而限制于此。更确切地说，本发明包括任意新特征以及特征的任意组合，这尤其包含权利要求中的特征的任意组合，即使这些特征或这些组合本身并未详尽地在权利要求或实施例中给出也如此。
本申请要求德国专利申请102019106419.8的优先权，其公开内容通过参引结合于此。
附图标记列表
1 半导体层序列
1a 侧面
2 注入区域
2i 附加的注入区域
3 掩模
4 晶格位错/V型坑
10 第一层
11 有源层
12 第二层
13 载体
21 囊封件
22 钝化部
23 接触部
30 开口
31 掩模的区域
99 棱长
100 光电子半导体芯片
111 量子阱层
211 阻挡层
D 厚度
S 堆叠方向

Claims (15)

1.一种光电子半导体芯片(100)，具有：
-半导体层序列(1)，所述半导体层序列具有第一层(10)、第二层(12)和设置在所述第一层(10)和所述第二层(12)之间的有源层(11)，和至少一个注入区域(2)，其中
-所述第一层(10)具有第一导电类型，
-所述第二层(12)具有第二导电类型，
-所述半导体层序列(1)在整个所述注入区域(2)之内具有所述第一导电类型，其中
-所述注入区域(2)从所述第一层(10)起至少部分地穿透所述有源层(11)，
-所述半导体层序列(1)的侧面(1a)至少局部地由所述注入区域(2)形成，并且
-所述注入区域(2)设为用于将载流子直接注入到所述有源层(11)中。
2.根据权利要求1所述的光电子半导体芯片(100)，
其中所述半导体层序列(1)在所述有源层(11)中与在所述注入区域(2)中相比具有更小的掺杂材料浓度。
3.根据上述权利要求中任一项所述的光电子半导体芯片(100)，其中
-在整个所述注入区域(2)之内存在每cm3至少1018个掺杂原子的掺杂材料浓度，
-在所述注入区域(2)之外在所述有源层(11)之内的掺杂材料浓度比在所述注入区域(2)中小至少一个数量级或是相反的。
4.根据上述权利要求中任一项所述的光电子半导体芯片(100)，其中
所述半导体层序列(1)的侧面(1a)的至少50％由所述注入区域(2)形成。
5.根据上述权利要求中任一项所述的光电子半导体芯片(100)，其中
所述半导体层序列(1)的侧面(1a)由多个不连通的注入区域(2)形成。
6.根据上述权利要求中任一项所述的光电子半导体芯片(100)，其中
-所述有源层(11)具有带有至少一个量子阱层(111)的量子阱结构，
-在两个相邻的量子阱层(111)之间分别设置有至少一个阻挡层(211)，
-在价带和导带之间的带隙在所述量子阱层(210)的区域中比在所述阻挡层(211)和所述注入区域(2)的区域中更小。
7.根据上一项权利要求所述的光电子半导体芯片(100)，其中
所述阻挡层(211)沿着所述半导体层堆(1)的堆叠方向具有至少1nm，优选至少3nm的厚度。
8.根据上述权利要求中任一项所述的光电子半导体芯片(100)，其中
-所述注入区域(2)从所述第一层(10)朝所述第二层(12)的方向渐尖，
-所述注入区域(2)完全地穿透所述有源层(11)并且伸入到所述第二层(12)中，和
-所述注入区域(2)伸入到所述第二层(12)中至少50nm和最多300nm。
9.根据上述权利要求中任一项所述的光电子半导体芯片(100)，其中
-所述注入区域(2)从所述第一层(10)朝所述第二层(12)的方向渐尖，并且
-所述注入区域(2)具有在50nm和5μm之间、包含边界值，优选在100nm和300nm之间的厚度(D)，其中所述注入区域的厚度(D)垂直于所述侧面(1a)从所述侧面(1a)直至所述有源层(11)测量。
10.根据上述权利要求中任一项所述的光电子半导体芯片(100)，其中
在所述注入区域(2)中，铟浓度沿着所述半导体层序列(1)的堆叠方向(S)交替。
11.根据上述权利要求中任一项所述的光电子半导体芯片(100)，其中
所述半导体芯片(100)沿着所述有源层(11)的主延伸方向具有最大20μm，优选最大10μm的扩展。
12.根据权利要求1至10中任一项所述的光电子半导体芯片(100)，其中
-所述半导体芯片(100)沿着所述有源层(11)的主延伸方向具有至少3μm的扩展，
-所述半导体芯片(100)具有至少一个附加的注入区域(2i)，并且
-所述附加的注入区域(2i)横向地由所述有源层(11)的连通的带包围。
13.一种用于制造光电子半导体芯片(100)的方法，具有如下步骤：
A)提供半导体层序列(1)，所述半导体层序列具有第一导电类型的第一层(10)、第二导电类型的第二层(12)和设置在所述第一层(10)和所述第二层(12)之间的有源层(11)，所述有源层在常规运行中吸收或发射电磁辐射；
B)借助于所述半导体层序列(1)的掺杂构成横向限定的和横向限界的注入区域(2)，其中掺杂为，使得
-在整个所述注入区域(2)之内所述半导体层序列(1)具有与所述第一层(10)相同的导电类型，
-所述注入区域(2)从所述第一层(10)起至少部分地穿透所述有源层(11)，并且
-所述有源层(11)与在所述注入区域(2)中相比更少地或相反地掺杂；
C)借助于将所述半导体层序列(1)沿着虚拟的分离线(90)分离，将所述半导体层序列(100)分割成至少一个半导体芯片(100)，其中
-所述分离线(90)至少部分地伸展穿过所述注入区域(2)，并且
-在分割之后，所述半导体层序列(1)的侧面(1a)至少局部地由所述注入区域(2)形成。
14.根据上一项权利要求所述的方法，其中
在方法步骤B)之后和在方法步骤C)之前，所述注入区域(2)在所述半导体层序列(1)的俯视图中形成规则的栅格，或多个注入区域(2)沿着规则的栅格的栅格线设置。
15.根据上述权利要求13或14所述的方法，其中
-在步骤B)之前将掩模(3)施加到所述第一层(10)的背离所述有源层(11)的侧上，
-所述掩模(3)具有至少一个开口(30)，所述半导体层序列(1)在所述开口中露出，
-掺杂在所述开口(30)的区域中通过离子注入工艺进行，其中借助于所述掩模对所述掺杂横向地限定和横向地限界。
CN202080020009.2A 2019-03-13 2020-03-03 光电子半导体芯片和用于制造光电子半导体芯片的方法 Pending CN113544862A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102019106419.8A DE102019106419A1 (de) 2019-03-13 2019-03-13 Optoelektronischer halbleiterchip und verfahren zum herstellen eines optoelektronischen halbleiterchips
DE102019106419.8 2019-03-13
PCT/EP2020/055574 WO2020182545A1 (de) 2019-03-13 2020-03-03 Optoelektronischer halbleiterchip und verfahren zum herstellen eines optoelektronischen halbleiterchips

Publications (1)

Publication Number Publication Date
CN113544862A true CN113544862A (zh) 2021-10-22

Family

ID=69804847

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080020009.2A Pending CN113544862A (zh) 2019-03-13 2020-03-03 光电子半导体芯片和用于制造光电子半导体芯片的方法

Country Status (4)

Country Link
US (1) US20220131034A1 (zh)
CN (1) CN113544862A (zh)
DE (1) DE102019106419A1 (zh)
WO (1) WO2020182545A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021100534A1 (de) * 2021-01-13 2022-07-14 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterbauelements

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100020837A1 (en) * 2008-07-22 2010-01-28 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Semiconductor light emission device having an improved current confinement structure, and method for confining current in a semiconductor light emission device
US20110001121A1 (en) * 2009-07-06 2011-01-06 University Of Seoul Industry Cooperation Foundation Compound semiconductors
CN102834918A (zh) * 2010-03-22 2012-12-19 欧司朗光电半导体有限公司 具有均匀亮度分布的有机发光装置
CN102986043A (zh) * 2010-07-08 2013-03-20 欧司朗光电半导体有限公司 发光二极管芯片和用于制造发光二极管芯片的方法
CN103779466A (zh) * 2012-10-19 2014-05-07 Lg伊诺特有限公司 发光器件
WO2016151112A1 (de) * 2015-03-26 2016-09-29 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers
US20170200861A1 (en) * 2014-06-13 2017-07-13 Osram Opto Semiconductors Gmbh Optoelectronic Semiconductor Chip
DE102016208717A1 (de) * 2016-05-20 2017-11-23 Osram Opto Semiconductors Gmbh Bauelement mit erhöhter Effizienz und Verfahren zur Herstellung eines Bauelements
US20180331251A1 (en) * 2015-11-10 2018-11-15 Osram Opto Semiconductors Gmbh Optoelectronic Semiconductor Component and Method for Producing an Optoelectronic Semiconductor Component

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017112490A1 (en) * 2015-12-22 2017-06-29 Sxaymiq Technologies Llc Led sidewall processing to mitigate non-radiative recombination

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100020837A1 (en) * 2008-07-22 2010-01-28 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Semiconductor light emission device having an improved current confinement structure, and method for confining current in a semiconductor light emission device
US20110001121A1 (en) * 2009-07-06 2011-01-06 University Of Seoul Industry Cooperation Foundation Compound semiconductors
CN102834918A (zh) * 2010-03-22 2012-12-19 欧司朗光电半导体有限公司 具有均匀亮度分布的有机发光装置
CN102986043A (zh) * 2010-07-08 2013-03-20 欧司朗光电半导体有限公司 发光二极管芯片和用于制造发光二极管芯片的方法
CN103779466A (zh) * 2012-10-19 2014-05-07 Lg伊诺特有限公司 发光器件
US20170200861A1 (en) * 2014-06-13 2017-07-13 Osram Opto Semiconductors Gmbh Optoelectronic Semiconductor Chip
WO2016151112A1 (de) * 2015-03-26 2016-09-29 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers
CN107431104A (zh) * 2015-03-26 2017-12-01 奥斯兰姆奥普托半导体有限责任公司 光电子半导体本体和用于制造光电子半导体本体的方法
US20180331251A1 (en) * 2015-11-10 2018-11-15 Osram Opto Semiconductors Gmbh Optoelectronic Semiconductor Component and Method for Producing an Optoelectronic Semiconductor Component
DE102016208717A1 (de) * 2016-05-20 2017-11-23 Osram Opto Semiconductors Gmbh Bauelement mit erhöhter Effizienz und Verfahren zur Herstellung eines Bauelements

Also Published As

Publication number Publication date
WO2020182545A1 (de) 2020-09-17
DE102019106419A1 (de) 2020-09-17
US20220131034A1 (en) 2022-04-28

Similar Documents

Publication Publication Date Title
US7943484B2 (en) Method for laterally cutting through a semiconductor wafer and optoelectronic component
CN100583577C (zh) 氮化物半导体垂直腔面发射激光器
CN107431104B (zh) 光电子半导体本体和用于制造光电子半导体本体的方法
TWI449212B (zh) 半導體晶片
US7791081B2 (en) Radiation-emitting semiconductor chip
KR20180112764A (ko) 축방향 구성의 3차원 반도체 구조를 포함하는 광전자 소자
CN110741483B (zh) 发光二极管芯片和用于制造发光二极管芯片的方法
KR20210006373A (ko) 다이오드 매트릭스를 갖는 광전자 디바이스를 제조하기 위한 프로세스
US20210226090A1 (en) Optoelectronic semiconductor body, arrangement of a plurality of optoelectronic semiconductor bodies, and method for producing an optoelectronic semiconductor body
EP3776671A1 (en) Heterogeneous tunneling junctions for hole injection in nitride based light-emitting devices
US20130334560A1 (en) Light emitting diode chip
KR20190019956A (ko) 발광 디바이스를 위한 p형 층을 형성하는 방법
KR20070034526A (ko) 반도체 층 내부에 전기 전도도가 감소하는 영역을 형성하기위한 방법 및 광전 반도체 소자
KR101368687B1 (ko) 초격자 구조를 이용한 질화물계 반도체 발광 소자의 제조 방법
CN113544862A (zh) 光电子半导体芯片和用于制造光电子半导体芯片的方法
US10580938B2 (en) Light-emitting diode chip, and method for manufacturing a light-emitting diode chip
US11031526B2 (en) Seminconductor chip having internal terrace-like steps and method for producing a semiconductor chip
US20240063331A1 (en) Optoelectronic semiconductor component and method for producing an optoelectronic semiconductor component
US10672945B2 (en) Method for manufacturing light emitting device
US6875995B2 (en) Heterogeneous bandgap structures for semiconductor devices and manufacturing methods therefor
US20150200328A1 (en) Optoelectronic semiconductor body and optoelectronic semiconductor chip
US20220020811A1 (en) Optoelectronic semiconductor chip and method for producing the same
CN110770918A (zh) 用于hast改进的器件隔离设计规则
KR20130094483A (ko) 발광 다이오드 칩 및 그의 제조 방법
US11915935B2 (en) Method for producing a semiconductor component comprising performing a plasma treatment, and semiconductor component

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination