CN101932207B - 多层印刷电路板设计方法及多层印刷电路板 - Google Patents

多层印刷电路板设计方法及多层印刷电路板 Download PDF

Info

Publication number
CN101932207B
CN101932207B CN 201010273226 CN201010273226A CN101932207B CN 101932207 B CN101932207 B CN 101932207B CN 201010273226 CN201010273226 CN 201010273226 CN 201010273226 A CN201010273226 A CN 201010273226A CN 101932207 B CN101932207 B CN 101932207B
Authority
CN
China
Prior art keywords
bga
pad
components
parts
pcb board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 201010273226
Other languages
English (en)
Other versions
CN101932207A (zh
Inventor
李兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chuang Yang Communication Technology (shenzhen) Co Ltd
Original Assignee
Chuang Yang Communication Technology (shenzhen) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chuang Yang Communication Technology (shenzhen) Co Ltd filed Critical Chuang Yang Communication Technology (shenzhen) Co Ltd
Priority to CN 201010273226 priority Critical patent/CN101932207B/zh
Publication of CN101932207A publication Critical patent/CN101932207A/zh
Priority to PCT/CN2011/078169 priority patent/WO2012031517A1/zh
Application granted granted Critical
Publication of CN101932207B publication Critical patent/CN101932207B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种多层印刷电路板设计方法和多层印刷电路板，方法包括以下步骤：步骤A：在多层PCB板上设置用于连接元器件引脚的多个BGA焊盘；步骤B：从所述多个BGA焊盘中选择至少一个非引线焊盘；步骤C：采用普通打孔工艺，在所述非引线焊盘上布局用于连接其他BGA焊盘的过孔。本发明的多层PCB设计方法和PCB板通过在PCB板上合理布局过孔的位置，在保证PCB板可靠连接的情况下，避免采用高成本的HDI板，因此显著降低了材料成本、工艺成本以及电子产品的成本，因此能够进一步满足市场需求。

Description

多层印刷电路板设计方法及多层印刷电路板
技术领域
本发明涉及PCB(印刷电路)板领域，尤其涉及一种多层PCB板设计方法及一种多层PCB板。
背景技术
随着电子产品体积小型化和功能集成化的发展趋势，对采用BGA(Ball GridArray：球栅阵列结构)封装工艺的PCB板提出了越来越高的要求，例如有些PCB板的层数已经达到4层或6层，且PCB板上的BGA焊盘分布十分密集。
PCB板设计过程中，还需要布局贯通每层PCB板用于进行线路连接的过孔，例如通常可采用普通打孔机形成普通过孔，或者利用激光打孔机形成激光孔。如图1所示，BGA焊盘10的直径大约为0.25～0.3mm，普通打孔机形成的过孔20适用于通用PCB板，由于受到工艺限制，其直径通常大于0.25mm，且外环直径达到0.48～0.5mm，一般只能在各BGA焊盘10之间打孔，然而对于BGA焊盘10分布密集的PCB板，相邻BGA焊盘10之间的距离较小，如果在各BGA焊盘中间设置过孔20很容易造成短路，甚至有时相邻BGA焊盘10的中心距只有0.5mm左右，无法容纳普通过孔20；如图2所示，激光孔30的直径较小，通常孔径可达到0.1mm，外环直径不超过0.3mm，且可直接在BGA焊盘10上形成，然而激光打孔工艺一般适用于成本较高的DHI(高密度互连)板，与相同层数的PCB板相比，DHI板的成本高出30％～40％左右，同样会提高电子产品的成本。
因此，亟待开发降低PCB板成本的多层PCB板设计方法和多层PCB板。
发明内容
本发明要解决的主要技术问题是，提供一种降低成本的多层PCB板设计方法和多层PCB板。
为解决上述技术问题，本发明提供一种多层印刷电路板设计方法，包括以下步骤：
步骤A：在多层PCB板上设置用于连接元器件引脚的多个BGA焊盘；
步骤B：从所述多个BGA焊盘中选择至少一个非引线焊盘；
步骤C：采用普通打孔工艺，在所述非引线焊盘上布局用于连接其他BGA焊盘的过孔。
进一步地，步骤A之前还包括在所述多层PCB板上设置元器件放置区域的步骤；步骤B中，所述非引线焊盘位于所述元器件放置区域的中部。
优选地，所述非引线焊盘包括与所述元器件的测试引脚对应的BGA焊盘，和/或与所述元器件的非必要功能引脚对应的BGA焊盘。
步骤B之前还包括以下步骤：从所述多个BGA焊盘中选择至少一个易引线焊盘，并布局与所述易引线焊盘连接的引线。
优选地，所述易引线焊盘包括与所述元器件的边缘对应的BGA焊盘，或者具有相同网络属性且位置相近的BGA焊盘。
步骤C之后还包括步骤D：布局利用所述过孔进行连接的BGA焊盘的走线。
本发明还保护了一种多层印刷电路板，包括用于连接元器件引脚的多个BGA焊盘，所述多个BGA焊盘中包括至少一个非引线焊盘，所述非引线焊盘上布局用于连接BGA焊盘的过孔。
优选地，所述非引线焊盘包括与所述元器件的测试引脚对应的BGA焊盘，和/或与所述元器件的非必要功能引脚对应的BGA焊盘。
进一步地，所述多个BGA焊盘还包括至少一个易引线焊盘，所述多层印刷电路板上布局与所述易引线焊盘连接的走线。
优选地，所述易引线焊盘包括与所述元器件的边缘对应的BGA焊盘，或者位置相近、且具有相同网络属性的BGA焊盘。
本发明的有益效果是：本发明的多层PCB设计方法和PCB板通过在PCB板上合理布局过孔的位置，在保证PCB板可靠连接的情况下，避免采用高成本的HDI板，因此显著降低了材料成本、工艺成本以及电子产品的成本，因此能够进一步满足市场需求。
附图说明
图1为一种采用普通过孔的PCB板设计示意图；
图2为一种采用激光孔的PCB板设计示意图；
图3为本发明一种实施例的多层PCB板设计流程图；
图4为一种手机中采用INFINEON的PMB7880单芯片的线路原理图；
图5为本发明一种实施例的手机采用INFINEON的PMB7880单芯片的线路原理图；
图6为本发明一种实施例的手机封装PMB7880单芯片的PCB板设计示意图；
图7为本发明一种实施例的手机实现按键设计的线路原理图；
图8为本发明一种实施例的手机实现按键设计的焊盘布置示意图；
图9为本发明一种实施例的手机实现按键设计的PCB板中隐去非引线焊盘的示意图；
图10为本发明一种实施例的手机实现按键设计中对外围易引线焊盘进行走线设计的示意图；
图11为本发明一种实施例的手机实现按键设计中对中部易引线焊盘进行走线设计的示意图；
图12为本发明一种实施例的手机实现按键设计的多层PCB板第一层走线示意图；
图13为本发明一种实施例的手机实现按键设计的多层PCB板第二层走线示意图；
图14为本发明一种实施例的手机实现按键设计的多层PCB板第三层走线示意图。
具体实施方式
下面通过具体实施方式结合附图对本发明作进一步详细说明。
实施例一：
请参考图3，本发明一种多层PCB板设计方法，主要包括以下步骤：
步骤S301：首先在PCB板设计仿真软件中制作PCB库文件，即按照PCB板的设计规格书，在多层PCB板上设计各元器件放置区域，这些区域可采用框形标识；接着在多层PCB板上设置用于连接各元器件引脚的多个BGA焊盘10，通常情况下，BGA焊盘10都位于元器件放置区域内部便于引脚连接。为了节省成本，PCB板采用普通PCB板。
步骤S302：按照仿真软件的设计步骤，将各元器件对应地放置在框形标识后，开始进行走线设计。首先从多个BGA焊盘10中选择至少一个易引线焊盘，并在PCB板上布局与这些易引线焊盘连接的走线，选择易引线焊盘可根据具体需要进行，以便进行后续的打孔以及其他BGA焊盘10的走线布局。
对于需要封装的元器件，通常并非所有引脚都需要通过走线引出，为了便于PCB板的设计，在多个引脚可用的情况下，应当尽可能地选择对应BGA焊盘10容易引出、或者便于连接的引脚进行利用，例如尽量利用位于元器件放置区域边缘的BGA焊盘10，或者位于元器件放置区域内但走线相对简单的BGA焊盘10，这样能够尽可能减少PCB板在元器件放置区域内部设计走线的难度，减少过孔的数量，不仅能够简化线路布局，而且能够显著降低工艺成本。
本步骤选择易引线焊盘时，首先可选择与元器件的边缘对应的BGA焊盘10作为外围易引线焊盘，这些BGA焊盘10通常与元器件边缘的引脚相连，很容易通过走线引出，并不需要过孔20；接着还可选择具有相同网络属性(例如地线)且位置相近的BGA焊盘10作为中部易引线焊盘，这些BGA焊盘10通过走线直接相连，因此可减少过孔的个数。
步骤S303：对位于元器件放置区域内的其他BGA焊盘10进行走线设计，该步骤中需要打孔实现多个BGA焊盘10的连接。首先，从多个BGA焊盘10中选择至少一个非引线焊盘，这些BGA焊盘10并不需要走线，因此可在设计过程中隐去，并采用普通打孔工艺在这些非引线焊盘上布局用于连接其他BGA焊盘10的过孔20。
通常情况下，这些非引线焊盘都位于元器件放置区域中部，通常与芯片的闲置引脚相对应，例如可选择与元器件的测试引脚(例如大多数芯片包含的DEBUG引脚)对应的BGA焊盘、或者与元器件的非必要功能引脚对应的BGA焊盘等。
步骤S304：最后，布局利用过孔20进行连接的BGA焊盘10的走线，这些BGA焊盘10的走线需要穿过过孔20后，在PCB板中的相应层中分布。
以上步骤完成后，即可输出PCB板的菲林文件，完成PCB板设计流程。
利用本发明的设计方法得到的多层印刷电路板包括用于连接元器件引脚的多个BGA焊盘10，多个BGA焊盘10中包括至少一个非引线焊盘，非引线焊盘通常位于元器件放置区域的中部，在这些非引线焊盘上布局用于连接BGA焊盘10的过孔20。多个BGA焊盘10还包括至少一个易引线焊盘，例如位于元器件放置区域的边缘，多层印刷电路板上还优先布局与易引线焊盘连接的走线。
本发明的多层PCB板设计方法和多层PCB板不仅能够保证线路的可靠连接，避免短路的发生，而且采用普通PCB板和普通打孔工艺后，能够显著降低加工成本。
实施例二：
以一种手机为例，图4为INFINEON原厂设计的PMB7880单芯片的线路原理图的一部分，芯片的所有引脚都需要通过走线引出，因此在封装该芯片的PCB板设计过程中，显然需要数量众多的过孔20实现BGA焊盘10的连接，设计工艺具有很大的难度。如图5所示对图4的线路进行改进，隐去产品设计过程中并不需要的引脚，例如可隐去软件仿真用的JTAG脚(P8，M10，P9，R9，K9)；对于能够灵活选用的GPIO脚可选择容易引线的GPIO，例如选用芯片外围的两排引脚，这些引脚可直接走线连接至芯片外部，并隐去F7，G5，K6，H6，H9，G8位于芯片中间、且不容易通过走线引出的GPIO脚。对应于如图6所示的PCB板设计示意图，应当尽量选择对应BGA焊盘10容易引出或者容易连接的引脚进行利用，即尽量使用位于芯片外围的引脚对应的外围易引线焊盘12。
本实施例中，由于改进后的设计方式尽可能地使用了芯片中容易引线的引脚，这些引脚无须通过在元器件放置区域中部打孔连接，因此可增加位于元器件放置区域中部的闲置焊盘的数量，便于从这些闲置焊盘中选择非引线焊盘来设置过孔20，使元器件放置区域内的中部易引线焊盘11或其他BGA焊盘10可穿过过孔20走线。
实施例三：
原厂设计中采用4*6的矩阵布局手机中的按键设计，而手机一般设计二十个功能键和数字键，以及一个开关机键，所以采用4*5的矩阵，加一个开关机键就可以满足手机按键需求，考虑到利用软件测试的方式可以灵活检测按键的输入，因此改进后，图7所示的线路连接就可以减少芯片的一个按键引脚的走线，应当尽量选择去掉一个最难走线的引脚，以便简化整个PCB板的走线，并减少过孔20的数量。
如图8为PCB板中用于实现按键设计的BGA焊盘10的初始布局图，图9为隐去30个不用引线的BGA焊盘10的布局图，对比可知，元器件放置区域中位于左上角的外围易引线焊盘12保留，位于小方框中的非引线焊盘13在图9中被隐去，后续设计程序中，该位置用于加工过孔20。
布线过程中，如图10所示，尽可能多地利用位于元器件放置区域边缘两排、与元器件边缘的引脚相对应的外围易引线焊盘12，首先设置走线将其引出；如图11所示，接着选择元器件放置区域内部具有同一网络属性(特别是地线)、且焊盘位置临近的中部易引线焊盘11连接在一起；如图12所示，最后利用普通打孔机在小方框中非引线焊盘13上设置过孔20，即图9中隐去的BGA焊盘10的位置，中部易引线焊盘11和其他BGA焊盘10通过过孔20进行走线，这样就不需要将所有的BGA焊盘10都利用过孔走线，有效减少PCB板中的过孔20的数量。如图13和图14所示，利用过孔20连接的走线分别在PCB板的第二和第三层布局。
经手机认证测试，以上PCB板设计方式性能更加可靠，结构更加紧凑，同时由于整个PCB板上过孔数量较少，显著降低了材料成本和工艺成本，能够为企业带来巨大的经济效益。
本发明的多层PCB板设计方法和多层PCB板适用于多种电子器件中，应用十分广泛，且设计方式灵活，能够进一步满足市场需求。
以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种多层印刷电路板设计方法，其特征在于，包括以下步骤：
步骤A：在多层普通PCB板上设置用于连接元器件引脚的多个BGA焊盘；
步骤B：从所述多个BGA焊盘中选择至少一个不需要走线的非引线焊盘，在设计过程中隐去；
步骤C：采用普通打孔工艺，在所述非引线焊盘上布局用于连接其他BGA焊盘的过孔。
2.如权利要求1所述的设计方法，其特征在于，步骤A之前还包括在所述多层PCB板上设置元器件放置区域的步骤；步骤B中，所述非引线焊盘位于所述元器件放置区域的中部。
3.如权利要求1所述的设计方法，其特征在于，所述非引线焊盘包括与所述元器件的测试引脚对应的BGA焊盘，和/或与所述元器件的非必要功能引脚对应的BGA焊盘。
4.如权利要求1所述的设计方法，其特征在于，步骤B之前还包括以下步骤：从所述多个BGA焊盘中选择至少一个易引线焊盘，并布局与所述易引线焊盘连接的走线。
5.如权利要求4所述的设计方法，其特征在于，所述易引线焊盘包括与所述元器件的边缘对应的BGA焊盘，或者具有相同网络属性且位置相近的BGA焊盘。
6.如权利要求1至5中任一项所述的设计方法，其特征在于，步骤C之后还包括步骤D：布局利用所述过孔进行连接的BGA焊盘的走线。
7.一种多层印刷电路板，包括用于连接元器件引脚的多个BGA焊盘，其特征在于，所述多层印刷电路板为多层普通PCB板，所述多个BGA焊盘中包括至少一个在设计过程中隐去的、不需要走线的非引线焊盘，所述非引线焊盘上布局用于连接其他BGA焊盘的过孔。
8.如权利要求7所述的多层印刷电路板，其特征在于，所述非引线焊盘包括与所述元器件的测试引脚对应的BGA焊盘，和/或与所述元器件的非必要功能引脚对应的BGA焊盘。
9.如权利要求7所述的多层印刷电路板，其特征在于，所述多个BGA焊盘还包括至少一个易引线焊盘，所述多层印刷电路板上布局与所述易引线焊盘连接的走线。
10.如权利要求9所述的多层印刷电路板，其特征在于，所述易引线焊盘包括与所述元器件的边缘对应的BGA焊盘，或者位置相近、且具有相同网络属性的BGA焊盘。
CN 201010273226 2010-09-06 2010-09-06 多层印刷电路板设计方法及多层印刷电路板 Expired - Fee Related CN101932207B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN 201010273226 CN101932207B (zh) 2010-09-06 2010-09-06 多层印刷电路板设计方法及多层印刷电路板
PCT/CN2011/078169 WO2012031517A1 (zh) 2010-09-06 2011-08-09 多层印刷电路板设计方法及多层印刷电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010273226 CN101932207B (zh) 2010-09-06 2010-09-06 多层印刷电路板设计方法及多层印刷电路板

Publications (2)

Publication Number Publication Date
CN101932207A CN101932207A (zh) 2010-12-29
CN101932207B true CN101932207B (zh) 2012-02-29

Family

ID=43371010

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010273226 Expired - Fee Related CN101932207B (zh) 2010-09-06 2010-09-06 多层印刷电路板设计方法及多层印刷电路板

Country Status (2)

Country Link
CN (1) CN101932207B (zh)
WO (1) WO2012031517A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101932207B (zh) * 2010-09-06 2012-02-29 创扬通信技术（深圳）有限公司 多层印刷电路板设计方法及多层印刷电路板
CN103500717B (zh) * 2013-10-23 2017-04-05 青岛歌尔声学科技有限公司 贴装有bga芯片的pcb布局布线方法及应用该方法制得的pcb
CN107734842A (zh) * 2017-09-22 2018-02-23 郑州云海信息技术有限公司 一种提升高密度孔印刷电路板信赖性的方法
CN111383932B (zh) * 2018-12-30 2022-04-12 浙江宇视科技有限公司 一种小间距bga自动出线方法及装置
CN113539086B (zh) * 2021-06-17 2022-11-22 云谷（固安）科技有限公司 引脚组件和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150729A (en) * 1999-07-01 2000-11-21 Lsi Logic Corporation Routing density enhancement for semiconductor BGA packages and printed wiring boards
CN1951161A (zh) * 2004-01-22 2007-04-18 阿尔卡特公司 区域阵列零件的共用通路退耦

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7269813B2 (en) * 2004-11-19 2007-09-11 Alcatel Off-width pitch for improved circuit card routing
JP2007234663A (ja) * 2006-02-27 2007-09-13 Kyocera Corp 配線基板及びそれを用いた電子装置
JP2007250928A (ja) * 2006-03-17 2007-09-27 Mitsubishi Electric Corp 多層プリント配線板
JP2008235627A (ja) * 2007-03-22 2008-10-02 Kenwood Corp Ｂｇａ半導体部品およびｂｇａ半導体部品実装用プリント基板
CN101932207B (zh) * 2010-09-06 2012-02-29 创扬通信技术（深圳）有限公司 多层印刷电路板设计方法及多层印刷电路板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150729A (en) * 1999-07-01 2000-11-21 Lsi Logic Corporation Routing density enhancement for semiconductor BGA packages and printed wiring boards
CN1951161A (zh) * 2004-01-22 2007-04-18 阿尔卡特公司 区域阵列零件的共用通路退耦

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2007-234663A 2007.09.13
JP特开2007-250928A 2007.09.27

Also Published As

Publication number Publication date
CN101932207A (zh) 2010-12-29
WO2012031517A1 (zh) 2012-03-15

Similar Documents

Publication Publication Date Title
CN101932207B (zh) 多层印刷电路板设计方法及多层印刷电路板
KR101145041B1 (ko) 반도체칩 패키지, 반도체 모듈 및 그 제조 방법
KR20120078390A (ko) 적층형 반도체 패키지 및 그 제조방법
CN103187376A (zh) 具有再分布结构的集成电路封装件
CN104470205A (zh) 阵列印刷电路板、替换单印刷电路板的方法和制造方法
CN204316868U (zh) 电路板的结合结构
WO2013107305A1 (zh) 集成模块、集成系统板和电子设备
CN103533746A (zh) 改进叠层结构的高密度互连集成印制电路板及其制作方法
CN104135814A (zh) 印刷电路板
WO2017193592A1 (zh) 设置有天线的集成电路封装装置及其制造方法
JP2015195272A (ja) 半導体装置及び半導体装置の製造方法
TWI693865B (zh) 具有支撐圖案之印刷電路板及其製造方法
CN201533447U (zh) 一种表贴器件和印刷电路板
CN105704918A (zh) 一种高密度印制电路板
CN111295043B (zh) 射频电路板
CN114189987A (zh) 一种pcb及其制作方法
KR20140148273A (ko) 반도체 패키지 및 그 제조 방법
CN103929876A (zh) 一种印制电路板组合焊盘
CN103731971A (zh) 线路板金属孔屏蔽结构及其方法
US8199519B2 (en) Chip adapter
US8618540B2 (en) Semiconductor packages
CN105430891B (zh) 柔性线路板及移动终端
CN219876291U (zh) 电路板模组结构及电子设备
CN220475994U (zh) 电路板模组及电子设备
CN103917044A (zh) 一种柔性电路板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120229

Termination date: 20210906